JPH0992839A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法Info
- Publication number
- JPH0992839A JPH0992839A JP25060495A JP25060495A JPH0992839A JP H0992839 A JPH0992839 A JP H0992839A JP 25060495 A JP25060495 A JP 25060495A JP 25060495 A JP25060495 A JP 25060495A JP H0992839 A JPH0992839 A JP H0992839A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polysilicon
- thin film
- film transistor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000010409 thin film Substances 0.000 title claims description 50
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 87
- 229920005591 polysilicon Polymers 0.000 claims abstract description 87
- 239000000758 substrate Substances 0.000 claims abstract description 36
- -1 phosphorus ions Chemical class 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 206
- 238000000034 method Methods 0.000 claims description 49
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 18
- 230000006911 nucleation Effects 0.000 claims description 16
- 238000010899 nucleation Methods 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 239000013078 crystal Substances 0.000 claims description 15
- 150000002500 ions Chemical class 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 9
- 230000001678 irradiating effect Effects 0.000 claims description 8
- 238000001953 recrystallisation Methods 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 4
- 238000002425 crystallisation Methods 0.000 claims description 3
- 230000008025 crystallization Effects 0.000 claims description 3
- 230000007423 decrease Effects 0.000 claims 1
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 24
- 229910052751 metal Inorganic materials 0.000 abstract description 8
- 239000002184 metal Substances 0.000 abstract description 8
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 3
- 239000011574 phosphorus Substances 0.000 abstract description 3
- 239000002245 particle Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 38
- 239000007789 gas Substances 0.000 description 15
- 238000005224 laser annealing Methods 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 230000007547 defect Effects 0.000 description 8
- 238000009826 distribution Methods 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】レーザアニールポリシリコンＴＦＴにおいて、
ポリシリコン膜を、二層構造とすることにより各ＴＦＴ
素子間のバラツキを小さくする。 【解決手段】絶縁性基板１上にアモルファスシリコン膜
とゲート絶縁膜３を堆積し、ゲート絶縁膜３上からパル
スレーザ光を照射してポリシリコン膜２を形成する。こ
のとき、ポリシリコン膜の断面構造は、膜のゲート絶縁
膜界面及び基板界面より核発生・粒成長した結晶粒から
構成される二層構造を有する。ゲート絶縁膜３上にゲー
ト電極４を形成し、燐イオンをドーピングしてソース・
ドレイン領域となるドーピング領域５−１，５−２を形
成する。続いて、層間絶縁膜６と金属配線７−１，７−
２を形成し、高均一性を有するＴＦＴが製作される。
ポリシリコン膜を、二層構造とすることにより各ＴＦＴ
素子間のバラツキを小さくする。 【解決手段】絶縁性基板１上にアモルファスシリコン膜
とゲート絶縁膜３を堆積し、ゲート絶縁膜３上からパル
スレーザ光を照射してポリシリコン膜２を形成する。こ
のとき、ポリシリコン膜の断面構造は、膜のゲート絶縁
膜界面及び基板界面より核発生・粒成長した結晶粒から
構成される二層構造を有する。ゲート絶縁膜３上にゲー
ト電極４を形成し、燐イオンをドーピングしてソース・
ドレイン領域となるドーピング領域５−１，５−２を形
成する。続いて、層間絶縁膜６と金属配線７−１，７−
２を形成し、高均一性を有するＴＦＴが製作される。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶ディスプレ
イ、イメージセンサ等の薄膜集積回路に使用される薄膜
トランジスタおよびその製造方法に関し、特に、チャネ
ル層にポリシリコン膜を用いた薄膜トランジスタおよび
その製造方法に関する。
イ、イメージセンサ等の薄膜集積回路に使用される薄膜
トランジスタおよびその製造方法に関し、特に、チャネ
ル層にポリシリコン膜を用いた薄膜トランジスタおよび
その製造方法に関する。
【０００２】
【従来の技術】近年、液晶ディスプレイ装置は、情報化
社会においてますます重要な位置を占めてきている。同
時に液晶ディスプレイ装置の大画面化・高精細度化への
要求も高まってきている。当該分野において現行で主流
となっている技術は、表示部の薄膜トランジスタをアモ
ルファスシリコンによって形成し、その駆動回路には単
結晶シリコンのＬＳＩを用いこれをＴＡＢ方式等により
薄膜トランジスタの形成された基板に接続するものであ
る。
社会においてますます重要な位置を占めてきている。同
時に液晶ディスプレイ装置の大画面化・高精細度化への
要求も高まってきている。当該分野において現行で主流
となっている技術は、表示部の薄膜トランジスタをアモ
ルファスシリコンによって形成し、その駆動回路には単
結晶シリコンのＬＳＩを用いこれをＴＡＢ方式等により
薄膜トランジスタの形成された基板に接続するものであ
る。
【０００３】しかし、ポリシリコンに比較して移動度の
小さいアモルファスシリコンを用いた薄膜トランジスタ
では、液晶ディスプレイ装置を大画面で高精細に実現す
ることが困難であるため、ポリシリコンを活性層とする
薄膜トランジスタが注目されている。
小さいアモルファスシリコンを用いた薄膜トランジスタ
では、液晶ディスプレイ装置を大画面で高精細に実現す
ることが困難であるため、ポリシリコンを活性層とする
薄膜トランジスタが注目されている。
【０００４】一方で、液晶ディスプレイにおける用途の
多用化により、薄型化・小型化に対する要求も強く、そ
の要求に答えるためアクティブマトリクス基板上に駆動
回路をも薄膜トランジスタで形成しようとする試みなさ
れている。この駆動回路用のトランジスタをアモルファ
スシリコンを用いて形成することは、動作速度や駆動能
力の面で好ましくなく、ポリシリコンで形成することが
求められる。
多用化により、薄型化・小型化に対する要求も強く、そ
の要求に答えるためアクティブマトリクス基板上に駆動
回路をも薄膜トランジスタで形成しようとする試みなさ
れている。この駆動回路用のトランジスタをアモルファ
スシリコンを用いて形成することは、動作速度や駆動能
力の面で好ましくなく、ポリシリコンで形成することが
求められる。
【０００５】ポリシリコンの作製方法としては、減圧化
学気相成長法（ＬＰＣＶＤ法）やプラズマ化学気相成長
法（ＰＣＶＤ法）により直接ポリシリコンを成膜する方
法、ＬＰＣＶＤ法あるいはＰＣＶＤ法などによりシリコ
ンを成膜した後に、そのシリコンを良質なポリシリコン
へと改質する間接的な方法がある。
学気相成長法（ＬＰＣＶＤ法）やプラズマ化学気相成長
法（ＰＣＶＤ法）により直接ポリシリコンを成膜する方
法、ＬＰＣＶＤ法あるいはＰＣＶＤ法などによりシリコ
ンを成膜した後に、そのシリコンを良質なポリシリコン
へと改質する間接的な方法がある。
【０００６】間接的な方法で良質なポリシリコンを得る
手法としては、通常の熱処理を用いる固相成長法、レー
ザ光を用いるレーザアニール法などが挙げられる。この
とき用いられるレーザ光としては、アルゴンレーザ、炭
酸ガスレーザなどの連続発振（ＣＷ）レーザ光やＸｅＣ
ｌ、ＫｒＦなどのエキシマレーザに代表されるパルスレ
ーザ光が挙げられる。液晶ディスプレイへの応用上これ
らのポリシリコン作製法の中では、プロセス温度の低温
化ならびにスループットの向上が見込まれるレーザアニ
ール法が有望視されている。
手法としては、通常の熱処理を用いる固相成長法、レー
ザ光を用いるレーザアニール法などが挙げられる。この
とき用いられるレーザ光としては、アルゴンレーザ、炭
酸ガスレーザなどの連続発振（ＣＷ）レーザ光やＸｅＣ
ｌ、ＫｒＦなどのエキシマレーザに代表されるパルスレ
ーザ光が挙げられる。液晶ディスプレイへの応用上これ
らのポリシリコン作製法の中では、プロセス温度の低温
化ならびにスループットの向上が見込まれるレーザアニ
ール法が有望視されている。
【０００７】レーザアニール法によるポリシリコンを用
いた従来の薄膜トランジスタの構造断面図を図５（ａ）
に示す。このトランジスタは次のように製作される。
いた従来の薄膜トランジスタの構造断面図を図５（ａ）
に示す。このトランジスタは次のように製作される。
【０００８】まず、絶縁基板１上に例えばＰＣＶＤ法に
よりアモルファスシリコン膜を堆積し、ＣＷレーザ光や
パルスレーザ光を用いたレーザアニール法によりポリシ
リコン膜２Ｂを形成する。ポリシリコン膜２Ｂをアイラ
ンド状にパターンニングした後、その上にゲート絶縁膜
３とゲート電極形成材料層を堆積し、これらをパターニ
ングしてゲート電極４を形成する。
よりアモルファスシリコン膜を堆積し、ＣＷレーザ光や
パルスレーザ光を用いたレーザアニール法によりポリシ
リコン膜２Ｂを形成する。ポリシリコン膜２Ｂをアイラ
ンド状にパターンニングした後、その上にゲート絶縁膜
３とゲート電極形成材料層を堆積し、これらをパターニ
ングしてゲート電極４を形成する。
【０００９】イオン注入法等によりポリシリコン膜２Ｂ
に選択的に不純物を導入してソース・ドレイン領域とな
るドーピング領域５−１，５−２を形成する。続いて、
層間絶縁膜６を堆積し、ソース・ドレイン領域上を露出
させるコンタクトホールを開口する。最後に、アルミニ
ウム等の金属膜を形成し、これをパターニングしてソー
ス・ドレイン領域と接触する金属配線７−１，７−２を
形成し、薄膜トランジスタの形成工程を完了する。
に選択的に不純物を導入してソース・ドレイン領域とな
るドーピング領域５−１，５−２を形成する。続いて、
層間絶縁膜６を堆積し、ソース・ドレイン領域上を露出
させるコンタクトホールを開口する。最後に、アルミニ
ウム等の金属膜を形成し、これをパターニングしてソー
ス・ドレイン領域と接触する金属配線７−１，７−２を
形成し、薄膜トランジスタの形成工程を完了する。
【００１０】また、レーザアニールの際には特開平４−
３２８８７２号公報に記載のようなアモルファスシリコ
ン膜上に反射防止膜を成膜した後に何れかのレーザ光を
照射し、その反射防止膜をゲート絶縁膜として利用する
薄膜トランジスタの製造方法が検討されている。
３２８８７２号公報に記載のようなアモルファスシリコ
ン膜上に反射防止膜を成膜した後に何れかのレーザ光を
照射し、その反射防止膜をゲート絶縁膜として利用する
薄膜トランジスタの製造方法が検討されている。
【００１１】
【発明が解決しようとする課題】しかしながら、上述の
製造方法により形成されたレーザアニールポリシリコン
膜を用いた薄膜トランジスタは固相成長ポリシリコン膜
を用いた薄膜トランジスタに比べて電気的特性のバラツ
キが大きいという問題があった。例えばしきい値電圧の
バラツキは標準偏差で２０％以上にも達する。このよう
に電気的特性にバラツキがあると例えばこのトランジス
タでアクティブマトリクスを構成した場合には表示むら
が著しくなり、大画面・高精細のディスプレイの実現は
困難になる。
製造方法により形成されたレーザアニールポリシリコン
膜を用いた薄膜トランジスタは固相成長ポリシリコン膜
を用いた薄膜トランジスタに比べて電気的特性のバラツ
キが大きいという問題があった。例えばしきい値電圧の
バラツキは標準偏差で２０％以上にも達する。このよう
に電気的特性にバラツキがあると例えばこのトランジス
タでアクティブマトリクスを構成した場合には表示むら
が著しくなり、大画面・高精細のディスプレイの実現は
困難になる。
【００１２】本発明は、この点に鑑みてなされたもので
あって、その目的とするところは、電気的特性のバラツ
キの少ない薄膜トランジスタおよびその製造方法を提供
することである。
あって、その目的とするところは、電気的特性のバラツ
キの少ない薄膜トランジスタおよびその製造方法を提供
することである。
【００１３】
【課題を解決するための手段】本発明の薄膜トランジス
タは、所定間隔で対向する一対のソース・ドレイン領域
に連結するポリシリコン膜及び前記ポリシリコン膜の前
記一対のソース・ドレイン領域で挟まれたチャネル領域
と間にゲート絶縁膜を介して結合するゲート電極でなる
層状構造が絶縁基板上に設けられた薄膜トランジスタに
おいて、前記ポリシリコン膜のチャネル領域部がその厚
さ方向に結晶粒界で２分される２層構造を有していると
いうものである。
タは、所定間隔で対向する一対のソース・ドレイン領域
に連結するポリシリコン膜及び前記ポリシリコン膜の前
記一対のソース・ドレイン領域で挟まれたチャネル領域
と間にゲート絶縁膜を介して結合するゲート電極でなる
層状構造が絶縁基板上に設けられた薄膜トランジスタに
おいて、前記ポリシリコン膜のチャネル領域部がその厚
さ方向に結晶粒界で２分される２層構造を有していると
いうものである。
【００１４】ここで、２つのポリシリコン層のうちゲー
ト絶縁膜側のポリシリコン層の膜平面方向の平均粒径を
絶縁基板側のポリシリコン層の膜平面方向の平均粒径よ
り大きくすることができる。
ト絶縁膜側のポリシリコン層の膜平面方向の平均粒径を
絶縁基板側のポリシリコン層の膜平面方向の平均粒径よ
り大きくすることができる。
【００１５】本発明の薄膜トランジスタの製造方法は、
絶縁性基板上に非単結晶シリコン膜を堆積する工程と、
前記非単結晶シリコン膜の表面に結晶化時に核発生サイ
トとして作用させるための核発生制御処理を行なう工程
と、前記絶縁性基板の温度を前記非単結晶シリコン膜の
再結晶温度未満に維持する条件でパルスレーザ光を照射
して前記非単結晶シリコン膜の表面及び裏面の双方から
結晶粒を成長させることにより厚さ方向に結晶粒界で２
分される２層構造の第１のポリシリコン膜を形成する工
程と、前記第１のポリシリコン膜に連結し、所定間隔で
対向する一対のソース・ドレイン領域を形成する工程と
を有しているというものである。
絶縁性基板上に非単結晶シリコン膜を堆積する工程と、
前記非単結晶シリコン膜の表面に結晶化時に核発生サイ
トとして作用させるための核発生制御処理を行なう工程
と、前記絶縁性基板の温度を前記非単結晶シリコン膜の
再結晶温度未満に維持する条件でパルスレーザ光を照射
して前記非単結晶シリコン膜の表面及び裏面の双方から
結晶粒を成長させることにより厚さ方向に結晶粒界で２
分される２層構造の第１のポリシリコン膜を形成する工
程と、前記第１のポリシリコン膜に連結し、所定間隔で
対向する一対のソース・ドレイン領域を形成する工程と
を有しているというものである。
【００１６】この場合、ソース・ドレイン領域は第１の
ポリシリコン膜とは別工程で形成される第２のポリシリ
コン膜で形成してもよいし、あるいは第１のポリシリコ
ン膜に選択的に不純物をドーピングしてソース・ドレイ
ン領域を形成することもできる。
ポリシリコン膜とは別工程で形成される第２のポリシリ
コン膜で形成してもよいし、あるいは第１のポリシリコ
ン膜に選択的に不純物をドーピングしてソース・ドレイ
ン領域を形成することもできる。
【００１７】核発生制御処理として非単結晶シリコン膜
の表面にパルスレーザ光に対して透明な絶縁膜を堆積す
ることができる。この場合、透明な絶縁膜は酸化シリコ
ン膜、窒化シリコン膜又は酸化アルミニウムとすること
ができる。又、核発生制御処理として非単結晶シリコン
膜の表面近傍にシリコンなどのイオン種をドーピングす
ることができる。
の表面にパルスレーザ光に対して透明な絶縁膜を堆積す
ることができる。この場合、透明な絶縁膜は酸化シリコ
ン膜、窒化シリコン膜又は酸化アルミニウムとすること
ができる。又、核発生制御処理として非単結晶シリコン
膜の表面近傍にシリコンなどのイオン種をドーピングす
ることができる。
【００１８】更に、ゲート絶縁膜と接触するもしくは接
触すべき側の面から厚さ方向に低くなる温度勾配を非単
結晶シリコン膜につけた状態でパルスレーザ光を照射す
ることができる。この場合、非単結晶シリコン膜に紫外
線を照射して温度勾配をつけた状態でパルスレーザ光を
照射してポリシリコン膜を形成した後に、ゲート絶縁膜
を堆積し、ゲート電極を形成することができる。
触すべき側の面から厚さ方向に低くなる温度勾配を非単
結晶シリコン膜につけた状態でパルスレーザ光を照射す
ることができる。この場合、非単結晶シリコン膜に紫外
線を照射して温度勾配をつけた状態でパルスレーザ光を
照射してポリシリコン膜を形成した後に、ゲート絶縁膜
を堆積し、ゲート電極を形成することができる。
【００１９】更に又、パルスレーザ光としては波長３０
８ｎｍのＸｅＣｌエキシマレーザを使用することができ
る。
８ｎｍのＸｅＣｌエキシマレーザを使用することができ
る。
【００２０】チャネル層を構成するポリシリコン膜の核
発生・粒成長制御及びその結果生じる断面構造が薄膜ト
ランジスタの電気的特性のバラツキに大きな影響を持っ
ていることが見いだされた。
発生・粒成長制御及びその結果生じる断面構造が薄膜ト
ランジスタの電気的特性のバラツキに大きな影響を持っ
ていることが見いだされた。
【００２１】一般にポリシリコン薄膜は粒界、積層欠陥
などの格子欠陥を含むが、格子欠陥はキャリアのトラッ
プとして働き、電気的特性を悪化させる働きを有する。
従って薄膜トランジスタのチャネル領域中での、格子欠
陥の体積や存在形態などは特性の変動を生じさせる大き
な原因の一つである。高均一性を示すためには、格子欠
陥が局所的に凝集されることなくチャネル領域中に均一
に分散されることが要求される。
などの格子欠陥を含むが、格子欠陥はキャリアのトラッ
プとして働き、電気的特性を悪化させる働きを有する。
従って薄膜トランジスタのチャネル領域中での、格子欠
陥の体積や存在形態などは特性の変動を生じさせる大き
な原因の一つである。高均一性を示すためには、格子欠
陥が局所的に凝集されることなくチャネル領域中に均一
に分散されることが要求される。
【００２２】従来の薄膜トランジスタでは、ポリシリコ
ン膜の核発生・粒成長の制御及びその結果生じる断面構
造については格別考慮が払われてこなかったので、図５
（ｂ）のポリシリコン膜断面の拡大図に示されるよう
に、ポリシリコン膜は膜の下表面（絶縁性基板１側）か
ら核発生・粒成長した結晶粒のみから構成される。ここ
で、ポリシリコン膜の断面構造は透過型電子顕微鏡（Ｔ
ＥＭ）により観察した。このとき転位、積層欠陥などの
格子欠陥８−３は基板界面付近に局在し、図５（ｃ）の
準位密度分布図に示されるように準位の変動幅δ１は大
きい。この準位密度分布は電気的特性、特にしきい値の
変動を生じさせる。その結果、しきい値電圧の標準偏差
は２０％にも達する大きなバラツキを有していた（本明
細書においては算出された標準偏差を平均値で除した値
を標準偏差としている）。
ン膜の核発生・粒成長の制御及びその結果生じる断面構
造については格別考慮が払われてこなかったので、図５
（ｂ）のポリシリコン膜断面の拡大図に示されるよう
に、ポリシリコン膜は膜の下表面（絶縁性基板１側）か
ら核発生・粒成長した結晶粒のみから構成される。ここ
で、ポリシリコン膜の断面構造は透過型電子顕微鏡（Ｔ
ＥＭ）により観察した。このとき転位、積層欠陥などの
格子欠陥８−３は基板界面付近に局在し、図５（ｃ）の
準位密度分布図に示されるように準位の変動幅δ１は大
きい。この準位密度分布は電気的特性、特にしきい値の
変動を生じさせる。その結果、しきい値電圧の標準偏差
は２０％にも達する大きなバラツキを有していた（本明
細書においては算出された標準偏差を平均値で除した値
を標準偏差としている）。
【００２３】本発明の薄膜トランジスタでは、チャネル
領域におけるポリシリコン膜は、膜の上表面および下表
面より核発生するよう核発生を制御し、かつ粒成長を抑
制した結果、２層構造を有している。核発生制御を行っ
たとしても粒成長抑制を施さなければ、上表面および下
表面より成長してきた結晶粒同士が融合し、従来例と同
様な１つの層から成るポリシリコン膜になってしまう。
粒成長を抑制するためには、レーザ光照射によってシリ
コン膜をアニールするとき、絶縁性基板の温度が再結晶
温度未満に維持されていることが必要であり、レーザ光
照射中に再結晶し、レーザ光照射を中止すると速かに再
結晶が進行しなくなるようにパルスレーザ光がシリコン
膜に吸収されて絶縁性基板を殆んど加熱しないように波
長，照射強度，パルス幅，繰返し周波数及び全被曝時間
を制御すればよい。２層構造をもたせることにより、格
子欠陥の膜厚方向の分布の変動幅は少なくなる。
領域におけるポリシリコン膜は、膜の上表面および下表
面より核発生するよう核発生を制御し、かつ粒成長を抑
制した結果、２層構造を有している。核発生制御を行っ
たとしても粒成長抑制を施さなければ、上表面および下
表面より成長してきた結晶粒同士が融合し、従来例と同
様な１つの層から成るポリシリコン膜になってしまう。
粒成長を抑制するためには、レーザ光照射によってシリ
コン膜をアニールするとき、絶縁性基板の温度が再結晶
温度未満に維持されていることが必要であり、レーザ光
照射中に再結晶し、レーザ光照射を中止すると速かに再
結晶が進行しなくなるようにパルスレーザ光がシリコン
膜に吸収されて絶縁性基板を殆んど加熱しないように波
長，照射強度，パルス幅，繰返し周波数及び全被曝時間
を制御すればよい。２層構造をもたせることにより、格
子欠陥の膜厚方向の分布の変動幅は少なくなる。
【００２４】
【発明の実施の形態】次に本発明の実施の形態について
説明する。
説明する。
【００２５】図１（ａ）は本発明の薄膜トランジスタの
第１の実施の形態を示す断面図である。同図に示される
ように、ガラス基板の表面にＳｉＯ2 膜を設けた絶縁性
基板１上には、活性層となるポリシリコン膜２が形成さ
れており、その一部の領域はソース・ドレイン領域を形
成するために不純物が導入されて一対のドーピング領域
５−１，５−２になされている。
第１の実施の形態を示す断面図である。同図に示される
ように、ガラス基板の表面にＳｉＯ2 膜を設けた絶縁性
基板１上には、活性層となるポリシリコン膜２が形成さ
れており、その一部の領域はソース・ドレイン領域を形
成するために不純物が導入されて一対のドーピング領域
５−１，５−２になされている。
【００２６】ポリシリコン膜２上には、ゲート絶縁膜３
とゲート電極４が積層されている。トランジスタ全体は
層間絶縁膜６によって覆われており、層間絶縁膜６上に
は、層間絶縁膜に開口されたコンタクトホールを介して
ドーピング領域５−１，５−２と接触する金属配線７−
１，７−２が形成されている。
とゲート電極４が積層されている。トランジスタ全体は
層間絶縁膜６によって覆われており、層間絶縁膜６上に
は、層間絶縁膜に開口されたコンタクトホールを介して
ドーピング領域５−１，５−２と接触する金属配線７−
１，７−２が形成されている。
【００２７】このトランジスタの基本的な構造は図５
（ａ）に示した従来例と変わらないが、本実施の形態の
トランジスタのチャネル領域のポリシリコン膜では、図
１（ｂ）のＺ部拡大図および図１（ｃ）の準位密度分布
図に示されるように、膜の上表面および下表面よりそれ
ぞれ核発生・成長した結晶粒から構成される２つのポリ
シリコン層２−１，２−２（結晶粒界８−２によって区
分されている。）と、膜厚方向における格子欠陥８−３
の均質的な分布と、変動幅δ２の従来例のδ１より小さ
な準位密度分布と、を有する。
（ａ）に示した従来例と変わらないが、本実施の形態の
トランジスタのチャネル領域のポリシリコン膜では、図
１（ｂ）のＺ部拡大図および図１（ｃ）の準位密度分布
図に示されるように、膜の上表面および下表面よりそれ
ぞれ核発生・成長した結晶粒から構成される２つのポリ
シリコン層２−１，２−２（結晶粒界８−２によって区
分されている。）と、膜厚方向における格子欠陥８−３
の均質的な分布と、変動幅δ２の従来例のδ１より小さ
な準位密度分布と、を有する。
【００２８】次に、図１に示される薄膜トランジスタの
製造方法について、図２（ａ）〜（ｆ）を参照して説明
する。
製造方法について、図２（ａ）〜（ｆ）を参照して説明
する。
【００２９】まず、図２（ａ）に示すように、ガラス基
板の表面に図示しないＳｉＯ2 膜を被着した絶縁性基板
１上にＬＰＣＶＤ法でＳｉＨ4 ガスにより、アモルファ
スシリコン膜９を７５ｎｍ堆積した。堆積条件として
は、Ｈ2 ガスで１０％に希釈したＳｉＨ4 ガス流量２０
０ｓｃｃｍ、圧力０．１Ｔｏｒｒ、基板温度５５０℃の
条件で４２分間堆積を行った。
板の表面に図示しないＳｉＯ2 膜を被着した絶縁性基板
１上にＬＰＣＶＤ法でＳｉＨ4 ガスにより、アモルファ
スシリコン膜９を７５ｎｍ堆積した。堆積条件として
は、Ｈ2 ガスで１０％に希釈したＳｉＨ4 ガス流量２０
０ｓｃｃｍ、圧力０．１Ｔｏｒｒ、基板温度５５０℃の
条件で４２分間堆積を行った。
【００３０】次に、ＬＰＣＶＤ法でＳｉＨ4 ／Ｏ2 混合
ガス系にて、アモルファスシリコン膜９上に、透光性膜
兼ゲート絶縁膜となる酸化シリコン膜３を１００ｎｍ堆
積した。堆積条件としてはＨ2 ガスで１０％に希釈した
ＳｉＨ4 ガス流量３５ｓｃｃｍ、Ｏ2 ガス流量１４０ｓ
ｃｃｍ、圧力０．２８Ｔｏｒｒ、基板温度４００℃の条
件で６０分間堆積を行った。
ガス系にて、アモルファスシリコン膜９上に、透光性膜
兼ゲート絶縁膜となる酸化シリコン膜３を１００ｎｍ堆
積した。堆積条件としてはＨ2 ガスで１０％に希釈した
ＳｉＨ4 ガス流量３５ｓｃｃｍ、Ｏ2 ガス流量１４０ｓ
ｃｃｍ、圧力０．２８Ｔｏｒｒ、基板温度４００℃の条
件で６０分間堆積を行った。
【００３１】次に、図２（ｂ）に示すように、レーザア
ニール法により波長３０８ｎｍのＸｅＣｌエキシマレー
ザにて透光性膜である酸化シリコン膜３上よりパルス幅
が１５０ｎｓｅｃのパルスレーザ光を照射し、アモルフ
ァスシリコン膜９を多結晶化して、図２（ｃ）に示した
２つの層から成るポリシリコン膜２を形成した。このと
き、アモルファスシリコン膜９は上表面においては酸化
シリコン膜３との界面を形成し、また下表面においては
絶縁性基板１との界面を形成しているが、これら界面が
双方とも核発生サイトとなって粒成長が双方の界面から
始まり、シリコン膜の中央付近で双方から結晶粒がぶつ
かって２つの層から成るポリシリコン膜２が形成された
ところでパルスレーザの照射を終る。パルスレーザ光照
射条件としては、照射強度４３０ｍＪ／ｃｍ2 であり、
この条件で１０回パルス照射（繰返し周波数１０Ｈｚ〜
５０Ｈｚ）を行った。パルスレーザ光の波長が３０８ｎ
ｍと短く主としてシリコン膜に吸収され、酸化シリコン
膜３や絶縁性基板２を殆んど直接加熱しない。パルスレ
ーザ光の照射を続けると熱伝導により全体の温度が上昇
してしまい、照射を中止してもシリコン膜の温度が再結
晶温度（シリコン融点の約１／２）以下に低下するのに
時間がかかり、結晶化が進行して結晶粒が増大してしま
い２層構造が得られなくなる。従ってそのようなことの
ないように照射するレーザ光の波長、照射強度、パルス
幅、繰返し周波数、被曝時間を調節して粒成長を抑制す
ることが肝要である。一応の目安としては、波長４００
ｎｍ未満の紫外レーザ光をパルス幅２００ｎｓ未満で照
射することができる。
ニール法により波長３０８ｎｍのＸｅＣｌエキシマレー
ザにて透光性膜である酸化シリコン膜３上よりパルス幅
が１５０ｎｓｅｃのパルスレーザ光を照射し、アモルフ
ァスシリコン膜９を多結晶化して、図２（ｃ）に示した
２つの層から成るポリシリコン膜２を形成した。このと
き、アモルファスシリコン膜９は上表面においては酸化
シリコン膜３との界面を形成し、また下表面においては
絶縁性基板１との界面を形成しているが、これら界面が
双方とも核発生サイトとなって粒成長が双方の界面から
始まり、シリコン膜の中央付近で双方から結晶粒がぶつ
かって２つの層から成るポリシリコン膜２が形成された
ところでパルスレーザの照射を終る。パルスレーザ光照
射条件としては、照射強度４３０ｍＪ／ｃｍ2 であり、
この条件で１０回パルス照射（繰返し周波数１０Ｈｚ〜
５０Ｈｚ）を行った。パルスレーザ光の波長が３０８ｎ
ｍと短く主としてシリコン膜に吸収され、酸化シリコン
膜３や絶縁性基板２を殆んど直接加熱しない。パルスレ
ーザ光の照射を続けると熱伝導により全体の温度が上昇
してしまい、照射を中止してもシリコン膜の温度が再結
晶温度（シリコン融点の約１／２）以下に低下するのに
時間がかかり、結晶化が進行して結晶粒が増大してしま
い２層構造が得られなくなる。従ってそのようなことの
ないように照射するレーザ光の波長、照射強度、パルス
幅、繰返し周波数、被曝時間を調節して粒成長を抑制す
ることが肝要である。一応の目安としては、波長４００
ｎｍ未満の紫外レーザ光をパルス幅２００ｎｓ未満で照
射することができる。
【００３２】透光性膜である酸化シリコン膜３は、パル
スレーザ照射後はゲート絶縁膜として使用するため残し
ておく。次に、酸化シリコン膜３，ポリシリコン膜９を
図２（ｄ）に示すように、例えば長方形状にパターニン
グし、次に、スパッタ法によりアルミニウム膜を堆積
し、図２（ｅ）を示すように、これをレジスト膜１０を
マスクにしてパターニングしてゲート電極４を形成し
た。次に、イオンドーピング法によりポリシリコン膜２
に選択的に燐イオン（Ｐ+ ）を導入して、図２（ｆ）に
示すように、ソース・ドレイン領域となるドーピング領
域５−１，５−２を形成した。続いて、スパッタ法によ
り層間絶縁膜として酸化シリコン膜を５００ｎｍ堆積
し、ソース・ドレイン領域上にコンタクトホールを開孔
した。最後に、スパッタ法によりＡｌ膜を堆積しこれを
パターニングしてソース・ドレイン領域と接触する金属
配線を形成し、図１に示す薄膜トランジスタを製作し
た。
スレーザ照射後はゲート絶縁膜として使用するため残し
ておく。次に、酸化シリコン膜３，ポリシリコン膜９を
図２（ｄ）に示すように、例えば長方形状にパターニン
グし、次に、スパッタ法によりアルミニウム膜を堆積
し、図２（ｅ）を示すように、これをレジスト膜１０を
マスクにしてパターニングしてゲート電極４を形成し
た。次に、イオンドーピング法によりポリシリコン膜２
に選択的に燐イオン（Ｐ+ ）を導入して、図２（ｆ）に
示すように、ソース・ドレイン領域となるドーピング領
域５−１，５−２を形成した。続いて、スパッタ法によ
り層間絶縁膜として酸化シリコン膜を５００ｎｍ堆積
し、ソース・ドレイン領域上にコンタクトホールを開孔
した。最後に、スパッタ法によりＡｌ膜を堆積しこれを
パターニングしてソース・ドレイン領域と接触する金属
配線を形成し、図１に示す薄膜トランジスタを製作し
た。
【００３３】このように形成された薄膜トランジスタの
移動度としきい値電圧の標準偏差は４％と、従来例に対
し大幅に縮小されていた。
移動度としきい値電圧の標準偏差は４％と、従来例に対
し大幅に縮小されていた。
【００３４】このことは、酸化シリコン膜上からのパル
スレーザアニールによりポリシリコン膜が２つの層から
構成されたためと考えらえる。
スレーザアニールによりポリシリコン膜が２つの層から
構成されたためと考えらえる。
【００３５】なお、第１の実施の形態では、ゲート絶縁
膜と兼用した透光性膜（酸化シリコン膜）を介してエキ
シマレーザを照射する例について説明したが、ゲート絶
縁膜と兼用することなしに、窒化シリコン、酸化アルミ
ニウムなどの他の透光性膜を用いてポリシリコン膜を形
成し、その後透光性膜を除去して新たに成膜したゲート
絶縁膜上にゲート電極を形成しても同様の効果が得られ
た。
膜と兼用した透光性膜（酸化シリコン膜）を介してエキ
シマレーザを照射する例について説明したが、ゲート絶
縁膜と兼用することなしに、窒化シリコン、酸化アルミ
ニウムなどの他の透光性膜を用いてポリシリコン膜を形
成し、その後透光性膜を除去して新たに成膜したゲート
絶縁膜上にゲート電極を形成しても同様の効果が得られ
た。
【００３６】次に、図３（ａ）〜（ｇ）を参照して本発
明の第２の実施の形態の製造方法について説明する。図
３（ａ）に示すように絶縁性基板１上にＳｉＨ4 ガスを
用いたＬＰＣＶＤ法により、アモルファスシリコン膜９
を７５ｎｍ堆積した。堆積条件は第１の実施例と同様で
ある。
明の第２の実施の形態の製造方法について説明する。図
３（ａ）に示すように絶縁性基板１上にＳｉＨ4 ガスを
用いたＬＰＣＶＤ法により、アモルファスシリコン膜９
を７５ｎｍ堆積した。堆積条件は第１の実施例と同様で
ある。
【００３７】次に、イオンドーピング法によりＳｉＨ4
ガスにより生成されたシリコンイオンのアモルファスシ
リコン膜９の表面近傍へのドーピングを行ない、図３
（ｂ）に示すようにイオンドーピング層１１を形成し
た。イオンドーピングの条件としては、加速電圧２５ｋ
ｅＶ、イオンドーズ量５×１０12個／ｃｍ2 であった。
ガスにより生成されたシリコンイオンのアモルファスシ
リコン膜９の表面近傍へのドーピングを行ない、図３
（ｂ）に示すようにイオンドーピング層１１を形成し
た。イオンドーピングの条件としては、加速電圧２５ｋ
ｅＶ、イオンドーズ量５×１０12個／ｃｍ2 であった。
【００３８】次に、図３（ｃ）に示すように、レーザア
ニール法によりＸｅＣｌエキシマレーザにて表面近傍に
シリコンイオンをドーピングされたアモルファスシリコ
ン膜９にパルスレーザ光を照射することにより、図３
（ｄ）に示した２層構造を有するポリシリコン膜２Ａを
形成した。パルスレーザ照射条件としては、第１の実施
の形態同時に、照射強度４３０ｍＪ／ｃｍ2 であり、こ
の条件で１０回のパルス照射を行った。
ニール法によりＸｅＣｌエキシマレーザにて表面近傍に
シリコンイオンをドーピングされたアモルファスシリコ
ン膜９にパルスレーザ光を照射することにより、図３
（ｄ）に示した２層構造を有するポリシリコン膜２Ａを
形成した。パルスレーザ照射条件としては、第１の実施
の形態同時に、照射強度４３０ｍＪ／ｃｍ2 であり、こ
の条件で１０回のパルス照射を行った。
【００３９】このとき、アモルファスシリコン膜は上表
面においてはドーピングされたシリコンイオンが、また
下表面においては絶縁性基板１との界面が核発生サイト
となり、前述した粒成長が抑制されたパルスレーザアニ
ールにより２つの層から成るポリシリコン膜２Ａ（図１
の２にほぼ同じ）が形成される。
面においてはドーピングされたシリコンイオンが、また
下表面においては絶縁性基板１との界面が核発生サイト
となり、前述した粒成長が抑制されたパルスレーザアニ
ールにより２つの層から成るポリシリコン膜２Ａ（図１
の２にほぼ同じ）が形成される。
【００４０】次にＬＰＣＶＤ法によりＳｉＨ4 ／Ｏ2 混
合ガス系にて、ポリシリコン膜２Ａ上に、ゲート絶縁膜
として酸化シリコン膜１２（図３（ｅ））を１００ｎｍ
堆積した。堆積条件としてはＨ2 ガスで１０％に希釈さ
れたＳｉＨ4 ガス流量３５ｓｃｃｍ、Ｏ2 １４０ｓｃｃ
ｍ、圧力０．２８Ｔｏｒｒ、基板温度４００℃の条件で
６０分間堆積を行った。
合ガス系にて、ポリシリコン膜２Ａ上に、ゲート絶縁膜
として酸化シリコン膜１２（図３（ｅ））を１００ｎｍ
堆積した。堆積条件としてはＨ2 ガスで１０％に希釈さ
れたＳｉＨ4 ガス流量３５ｓｃｃｍ、Ｏ2 １４０ｓｃｃ
ｍ、圧力０．２８Ｔｏｒｒ、基板温度４００℃の条件で
６０分間堆積を行った。
【００４１】続いて、第１の実施の形態の場合と同様の
方法により、パターニングし、図３（ｆ）と示すよう
に、ゲート電極４を形成し、図３（ｇ）に示すように、
ドーピング領域５−１，５−２を形成し層間絶縁膜、金
属配線を形成して薄膜トランジスタの製作が完了する。
方法により、パターニングし、図３（ｆ）と示すよう
に、ゲート電極４を形成し、図３（ｇ）に示すように、
ドーピング領域５−１，５−２を形成し層間絶縁膜、金
属配線を形成して薄膜トランジスタの製作が完了する。
【００４２】本実施の形態により形成された薄膜トラン
ジスタの移動度としきい値電圧の標準偏差は５％と、従
来例に対し大幅に縮小されていた。
ジスタの移動度としきい値電圧の標準偏差は５％と、従
来例に対し大幅に縮小されていた。
【００４３】このことは、アモルファスシリコン膜の表
面近傍へのイオンドーピングにより核発生制御処理がな
されているためポリシリコン膜が２つの層から構成され
たためと考えられる。
面近傍へのイオンドーピングにより核発生制御処理がな
されているためポリシリコン膜が２つの層から構成され
たためと考えられる。
【００４４】なお、イオンドーピングのイオン種として
シリコンイオンを用いる場合について説明したが、これ
に代えゲルマニウム、硼素、燐などのイオン種を用いて
も同様の効果が得られた。パルスレーザ光の照射時に粒
成長を抑えることは第１の実施の形態で述べたとうりで
ある。
シリコンイオンを用いる場合について説明したが、これ
に代えゲルマニウム、硼素、燐などのイオン種を用いて
も同様の効果が得られた。パルスレーザ光の照射時に粒
成長を抑えることは第１の実施の形態で述べたとうりで
ある。
【００４５】次に本発明の第３の実施の形態について説
明する。第１の実施の形態と全く同様にして絶縁性基板
上にＳｉＨ4 ガスを用いたＬＰＣＶＤ法により、アモル
ファスシリコンを７５ｎｍ堆積し、ＬＰＣＶＤ法でＳｉ
Ｈ4 ／Ｏ2 混合ガス系にて、アモルファスシリコン膜上
に、透光性膜兼ゲート絶縁膜となる酸化シリコン膜３を
１００ｎｍ堆積した。
明する。第１の実施の形態と全く同様にして絶縁性基板
上にＳｉＨ4 ガスを用いたＬＰＣＶＤ法により、アモル
ファスシリコンを７５ｎｍ堆積し、ＬＰＣＶＤ法でＳｉ
Ｈ4 ／Ｏ2 混合ガス系にて、アモルファスシリコン膜上
に、透光性膜兼ゲート絶縁膜となる酸化シリコン膜３を
１００ｎｍ堆積した。
【００４６】次に、図４に示すように、紫外線ランプ１
３（２ｋＷの超高圧水銀ランプ）により透光性膜である
酸化シリコン膜３上よりアモルファスシリコン膜９の表
面層をアニールする。その結果、アモルファスシリコン
膜９の膜中にはアニールされている表面から基板界面に
向かう膜厚方向いおいて、温度が低くなる負の温度勾配
が発生する。
３（２ｋＷの超高圧水銀ランプ）により透光性膜である
酸化シリコン膜３上よりアモルファスシリコン膜９の表
面層をアニールする。その結果、アモルファスシリコン
膜９の膜中にはアニールされている表面から基板界面に
向かう膜厚方向いおいて、温度が低くなる負の温度勾配
が発生する。
【００４７】次に、アモルファスシリコン膜９の膜中に
温度勾配が発生している状態のもとで（紫外線ランプを
照射し続けながら）、レーザアニール法によりＸｅＣｌ
エキシマレーザにて透光性膜である酸化シリコン膜３上
よりパルスレーザ光を照射し、アモルファスシリコン膜
を多結晶化して、２つの層から成るポリシリコン膜を形
成した。パルスレーザ照射条件は第１の実施の形態と同
様である。
温度勾配が発生している状態のもとで（紫外線ランプを
照射し続けながら）、レーザアニール法によりＸｅＣｌ
エキシマレーザにて透光性膜である酸化シリコン膜３上
よりパルスレーザ光を照射し、アモルファスシリコン膜
を多結晶化して、２つの層から成るポリシリコン膜を形
成した。パルスレーザ照射条件は第１の実施の形態と同
様である。
【００４８】この条件で形成した２つの層から成るポリ
シリコン膜の透光膜界面側の上部ポリシリコン層（図１
の２−２に対応）膜平面方向の平均粒径と、基板界面側
の下部ポリシリコン層（図１の２−１に対応）の膜平面
方向の平均粒径との比は２．１であった。ここで上部ポ
リシリコン層の膜平面方向の平均粒径と下部ポリシリコ
ン層の膜平面方向の平均粒径との比はＴＥＭにより観察
された。
シリコン膜の透光膜界面側の上部ポリシリコン層（図１
の２−２に対応）膜平面方向の平均粒径と、基板界面側
の下部ポリシリコン層（図１の２−１に対応）の膜平面
方向の平均粒径との比は２．１であった。ここで上部ポ
リシリコン層の膜平面方向の平均粒径と下部ポリシリコ
ン層の膜平面方向の平均粒径との比はＴＥＭにより観察
された。
【００４９】これに対して、比較用として形成した、第
１の実施の形態に見られるランプアニール工程を行うこ
となくパルスレーザを照射して形成した２つの層から成
るポリシリコン膜の、上部ポリシリコン層の膜平面方向
の平均粒径と基板界面側の下部ポリシリコン層の膜平面
方向の平均粒径との比は０．９６であった。
１の実施の形態に見られるランプアニール工程を行うこ
となくパルスレーザを照射して形成した２つの層から成
るポリシリコン膜の、上部ポリシリコン層の膜平面方向
の平均粒径と基板界面側の下部ポリシリコン層の膜平面
方向の平均粒径との比は０．９６であった。
【００５０】続いて、第１の実施の形態の場合と同様の
方法により、ゲート電極、ドーピング領域、層間絶縁
膜、金属配線を形成して第３の実施の形態による薄膜ト
ランジスタの製作が完了する。
方法により、ゲート電極、ドーピング領域、層間絶縁
膜、金属配線を形成して第３の実施の形態による薄膜ト
ランジスタの製作が完了する。
【００５１】本実施の形態により形成された薄膜トラン
ジスタと、比較例として形成した、ランプアニール工程
を行わずに形成した薄膜トランジスタとの電気的特性測
定の比較では、本実施の形態のものにおいて、均一性が
損なわれることなく移動度は１．７倍に向上した。
ジスタと、比較例として形成した、ランプアニール工程
を行わずに形成した薄膜トランジスタとの電気的特性測
定の比較では、本実施の形態のものにおいて、均一性が
損なわれることなく移動度は１．７倍に向上した。
【００５２】このことは、後にゲート絶縁膜界面となる
アモルファスシリコン膜の膜平面より基板界面側の膜平
面に向かい負の温度勾配を設けた状態でパルスレーザア
ニールをすることにより、ポリシリコン膜の２つのポリ
シリコン層の内、ゲート絶縁膜界面側のポリシリコン層
の膜平面方向の粒径が、残りのポリシリコン層の膜平面
方向の粒径よりも大きくなったためと考えられる。
アモルファスシリコン膜の膜平面より基板界面側の膜平
面に向かい負の温度勾配を設けた状態でパルスレーザア
ニールをすることにより、ポリシリコン膜の２つのポリ
シリコン層の内、ゲート絶縁膜界面側のポリシリコン層
の膜平面方向の粒径が、残りのポリシリコン層の膜平面
方向の粒径よりも大きくなったためと考えられる。
【００５３】なお、第３の実施の形態では、ゲート絶縁
膜と兼用した透光性膜（酸化シリコン膜）を介してエキ
シマレーザ光を照射する例について説明したが、ゲート
絶縁膜と兼用することなしに、窒化シリコン、酸化アル
ミニウムなどの他の透光性膜を用いてポリシリコン膜を
形成し、その後透光性膜を除去して新たに成膜したゲー
ト絶縁膜上にゲート電極を形成しても同様の効果が得ら
れた。また、温度勾配を発生させる方法として紫外線ラ
ンプを用いたランプアニール法について説明したが、こ
れに代え、赤外線イメージ炉を用いたアニール法、通常
の抵抗式ヒーターの接触加熱による方法で温度勾配を発
生させても同様の効果が得られた。
膜と兼用した透光性膜（酸化シリコン膜）を介してエキ
シマレーザ光を照射する例について説明したが、ゲート
絶縁膜と兼用することなしに、窒化シリコン、酸化アル
ミニウムなどの他の透光性膜を用いてポリシリコン膜を
形成し、その後透光性膜を除去して新たに成膜したゲー
ト絶縁膜上にゲート電極を形成しても同様の効果が得ら
れた。また、温度勾配を発生させる方法として紫外線ラ
ンプを用いたランプアニール法について説明したが、こ
れに代え、赤外線イメージ炉を用いたアニール法、通常
の抵抗式ヒーターの接触加熱による方法で温度勾配を発
生させても同様の効果が得られた。
【００５４】以上の説明では、レーザアニールを施す初
期材料としてアモルファスシリコン膜を用いていたが、
初期材料として他に微結晶シリコン、ポリシリコンなど
の非単結晶シリコン膜を用いても同様の効果が得られ
た。また、ゲート絶縁膜として酸化シリコン膜に代え窒
化シリコン膜、酸窒化シリコン膜など他の絶縁膜を用い
ても同様の効果が得られた。
期材料としてアモルファスシリコン膜を用いていたが、
初期材料として他に微結晶シリコン、ポリシリコンなど
の非単結晶シリコン膜を用いても同様の効果が得られ
た。また、ゲート絶縁膜として酸化シリコン膜に代え窒
化シリコン膜、酸窒化シリコン膜など他の絶縁膜を用い
ても同様の効果が得られた。
【００５５】また、チャネル領域を構成するポリシリコ
ン膜とソース・ドレイン領域を構成するポリシリコン膜
を同一工程により形成していたが、この方法に代え、そ
れぞれを別工程により形成することができる。
ン膜とソース・ドレイン領域を構成するポリシリコン膜
を同一工程により形成していたが、この方法に代え、そ
れぞれを別工程により形成することができる。
【００５６】この場合、少なくともチャネル領域となる
部分のポリシリコン膜については本発明に従って、２つ
の層から構成されていなければならない。
部分のポリシリコン膜については本発明に従って、２つ
の層から構成されていなければならない。
【００５７】
【発明の効果】以上説明したように、本発明によれば、
薄膜トランジスタのチャネル領域のポリシリコン膜を結
晶粒界で２分された２層構造にすることができ、格子欠
陥は基板界面に局在することなく膜厚方向に均質的に分
布し、準位密度分布の変動幅は小さくなり、その結果、
移動度、しきい値電圧等の電気的特性の素子間のバラツ
キは標準偏差で５％以下と小さくなる。従って、本発明
による薄膜トランジスタを液晶ディスプレイ装置に適用
した場合には、表示むらを抑制することができ、また、
大表示画面を高精細度が実現できるようになる。
薄膜トランジスタのチャネル領域のポリシリコン膜を結
晶粒界で２分された２層構造にすることができ、格子欠
陥は基板界面に局在することなく膜厚方向に均質的に分
布し、準位密度分布の変動幅は小さくなり、その結果、
移動度、しきい値電圧等の電気的特性の素子間のバラツ
キは標準偏差で５％以下と小さくなる。従って、本発明
による薄膜トランジスタを液晶ディスプレイ装置に適用
した場合には、表示むらを抑制することができ、また、
大表示画面を高精細度が実現できるようになる。
【図１】本発明の第１の実施の形態の薄膜トランジスタ
を示す断面図（図１（ａ）），図１（ａ）のＺ部拡大図
（図１（ｂ））及び準位密度のＡ−Ａ線に沿った膜厚方
向の分布を概略的に示すグラフである。
を示す断面図（図１（ａ）），図１（ａ）のＺ部拡大図
（図１（ｂ））及び準位密度のＡ−Ａ線に沿った膜厚方
向の分布を概略的に示すグラフである。
【図２】第１の実施の形態の製造方法について説明する
ための（ａ）〜（ｆ）に分図して示す工程順断面図であ
る。
ための（ａ）〜（ｆ）に分図して示す工程順断面図であ
る。
【図３】本発明の第２の実施の形態について説明するた
めの（ａ）〜（ｇ）に分図して示す工程順断面図であ
る。
めの（ａ）〜（ｇ）に分図して示す工程順断面図であ
る。
【図４】本発明の第３の実施の形態について説明するた
めの断面図である。
めの断面図である。
【図５】従来の薄膜トランジスタを示す断面図（図５
（ａ）），図５（ａ）のＺ部拡大図（図５（ｂ））及び
Ａ−Ａ線に沿った膜厚方向の準位密度の分布を示すグラ
フ（図５（ｃ））である。
（ａ）），図５（ａ）のＺ部拡大図（図５（ｂ））及び
Ａ−Ａ線に沿った膜厚方向の準位密度の分布を示すグラ
フ（図５（ｃ））である。
１ 絶縁性基板 ２，２Ａ，２Ｂ ポリシリコン膜 ２−１ 下層のポリシリコン膜 ２−２ 上層のポリシリコン膜 ３ 酸化シリコン膜 ４ ゲート電極 ５−１，５−２ ドーピング領域（ソース・ドレイン
領域 ６ 層間絶縁膜 ７−１，７−２ 金属配線（ソース・ドレイン電極） ８−１ 結晶粒界 ８−２ ２層に区分する結晶粒界 ８−３ 格子結晶 ９ アモルファスシリコン膜 １０ レジスト膜 １１ イオンドーピング層 １２ ゲート絶縁膜 １３ 紫外線ランプ δ１，δ２ 変動幅
領域 ６ 層間絶縁膜 ７−１，７−２ 金属配線（ソース・ドレイン電極） ８−１ 結晶粒界 ８−２ ２層に区分する結晶粒界 ８−３ 格子結晶 ９ アモルファスシリコン膜 １０ レジスト膜 １１ イオンドーピング層 １２ ゲート絶縁膜 １３ 紫外線ランプ δ１，δ２ 変動幅
Claims (12)
- 【請求項１】 所定間隔で対向する一対のソース・ドレ
イン領域に連結するポリシリコン膜及び前記ポリシリコ
ン膜の前記一対のソース・ドレイン領域で挟まれたチャ
ネル領域と間にゲート絶縁膜を介して結合するゲート電
極でなる層状構造が絶縁基板上に設けられた薄膜トラン
ジスタにおいて、前記ポリシリコン膜のチャネル領域部
がその厚さ方向に結晶粒界で２分される２層構造を有し
ていることを特徴とする薄膜トランジスタ。 - 【請求項２】 ２つのポリシリコン層のうちゲート絶縁
膜側のポリシリコン層の膜平面方向の平均粒径が絶縁基
板側のポリシリコン膜の膜平面方向の平均粒径より大き
い請求項１記載の薄膜トランジスタ。 - 【請求項３】 絶縁性基板上に非単結晶シリコン膜を堆
積する工程と、前記非単結晶シリコン膜の表面に結晶化
時に核発生サイトとして作用させるための核発生制御処
理を行なう工程と、前記絶縁性基板の温度を前記非単結
晶シリコン膜の再結晶温度未満に維持する条件でパルス
レーザ光を照射して前記非単結晶シリコン膜の表面及び
裏面の双方から結晶粒を成長させることにより厚さ方向
に結晶粒界で２分される２層構造の第１のポリシリコン
膜を形成する工程と、前記第１のポリシリコン膜に連結
し、所定間隔で対向する一対のソース・ドレイン領域を
形成する工程とを有していることを特徴とする薄膜トラ
ンジスタの製造方法。 - 【請求項４】 ソース・ドレイン領域が第１のポリシリ
コン膜とは別工程で形成される第２のポリシリコン膜で
なる請求項３記載の薄膜トランジスタの製造方法。 - 【請求項５】 第１のポリシリコン膜に選択的に不純物
をドーピングしてソース・ドレイン領域を形成する請求
項３記載の薄膜トランジスタの製造方法。 - 【請求項６】 核発生制御処理が非単結晶シリコン膜の
表面にパルスレーザ光に対して透明な絶縁膜を堆積する
ことである請求項３、４又は５記載の薄膜トランジスタ
の製造方法。 - 【請求項７】 透明な絶縁膜が酸化シリコン膜、窒化シ
リコン膜又は酸化アルミニウムである請求項６記載の薄
膜トランジスタの製造方法。 - 【請求項８】 核発生制御処理が非単結晶シリコン膜の
表面近傍にイオン種をドーピングすることである請求項
６記載の薄膜トランジスタの製造方法。 - 【請求項９】 イオン種がシリコンイオンである請求項
８記載の薄膜トランジスタの製造方法。 - 【請求項１０】 ゲート絶縁膜と接触するもしくは接触
すべき側の面から厚さ方向に低くなる温度勾配を非単結
晶シリコン膜につけた状態でパルスレーザ光を照射する
請求項３，４，５，６，７，８又は９記載の薄膜トラン
ジスタの製造方法。 - 【請求項１１】 非単結晶シリコン膜に紫外線を照射し
て温度勾配をつけた状態でパルスレーザ光を照射してポ
リシリコン膜を形成した後に、ゲート絶縁膜を堆積し、
ゲート電極を形成する請求項３，４，５，６，７，８又
は９記載の薄膜トランジスタの製造方法。 - 【請求項１２】 波長３０８ｎｍのＸｅＣｌエキシマレ
ーザのパルスレーザ光を使用する請求項３乃至１１項記
載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7250604A JP2809152B2 (ja) | 1995-09-28 | 1995-09-28 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7250604A JP2809152B2 (ja) | 1995-09-28 | 1995-09-28 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0992839A true JPH0992839A (ja) | 1997-04-04 |
| JP2809152B2 JP2809152B2 (ja) | 1998-10-08 |
Family
ID=17210347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7250604A Expired - Fee Related JP2809152B2 (ja) | 1995-09-28 | 1995-09-28 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2809152B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004066372A1 (ja) * | 2003-01-20 | 2004-08-05 | Sharp Kabushiki Kaisha | 結晶化半導体素子およびその製造方法ならびに結晶化装置 |
| US6815269B2 (en) | 2002-05-08 | 2004-11-09 | Nec Lcd Technologies, Ltd. | Thin-film transistor and method for manufacturing the same |
| KR100488958B1 (ko) * | 2002-03-08 | 2005-05-11 | 비오이 하이디스 테크놀로지 주식회사 | 다결정 실리콘 박막트랜지스터의 제조 방법 |
| JP2006115484A (ja) * | 2004-09-17 | 2006-04-27 | Nec Corp | 半導体装置、回路、これらを用いた表示装置、及びこれらの駆動方法 |
| JP2008047872A (ja) * | 2006-08-11 | 2008-02-28 | Toppoly Optoelectronics Corp | 薄膜トランジスタデバイスを含む画像表示システムおよびその製造方法 |
| US8681084B2 (en) | 2004-09-17 | 2014-03-25 | Gold Charm Limited | Semiconductor device, method for driving same, display device using same and personal digital assistant |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63146436A (ja) * | 1986-12-10 | 1988-06-18 | Ricoh Co Ltd | 薄膜トランジスタ−の製造方法 |
-
1995
- 1995-09-28 JP JP7250604A patent/JP2809152B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63146436A (ja) * | 1986-12-10 | 1988-06-18 | Ricoh Co Ltd | 薄膜トランジスタ−の製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100488958B1 (ko) * | 2002-03-08 | 2005-05-11 | 비오이 하이디스 테크놀로지 주식회사 | 다결정 실리콘 박막트랜지스터의 제조 방법 |
| US6815269B2 (en) | 2002-05-08 | 2004-11-09 | Nec Lcd Technologies, Ltd. | Thin-film transistor and method for manufacturing the same |
| WO2004066372A1 (ja) * | 2003-01-20 | 2004-08-05 | Sharp Kabushiki Kaisha | 結晶化半導体素子およびその製造方法ならびに結晶化装置 |
| JP2006115484A (ja) * | 2004-09-17 | 2006-04-27 | Nec Corp | 半導体装置、回路、これらを用いた表示装置、及びこれらの駆動方法 |
| US8681084B2 (en) | 2004-09-17 | 2014-03-25 | Gold Charm Limited | Semiconductor device, method for driving same, display device using same and personal digital assistant |
| JP2008047872A (ja) * | 2006-08-11 | 2008-02-28 | Toppoly Optoelectronics Corp | 薄膜トランジスタデバイスを含む画像表示システムおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2809152B2 (ja) | 1998-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5373803A (en) | Method of epitaxial growth of semiconductor | |
| JP3586558B2 (ja) | 薄膜の改質方法及びその実施に使用する装置 | |
| US5970369A (en) | Semiconductor device with polysilicon layer of good crystallinity and its manufacture method | |
| KR100227439B1 (ko) | 다결정 박막 및 박막 반도체 장치 제작 방법 | |
| JP3227980B2 (ja) | 多結晶シリコン薄膜形成方法およびｍｏｓトランジスタのチャネル形成方法 | |
| KR100863446B1 (ko) | 반도체층의 도핑방법, 박막 반도체 소자의 제조방법, 및박막 반도체 소자 | |
| TW515101B (en) | Method for fabrication of field-effect transistor | |
| US6486046B2 (en) | Method of forming polycrystalline semiconductor film | |
| JP3369055B2 (ja) | 薄膜半導体装置及びその製造方法 | |
| JP2990969B2 (ja) | 半導体素子の製造方法 | |
| JP2809152B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH09260676A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07176757A (ja) | 薄膜トランジスタの製造方法 | |
| JP3206071B2 (ja) | 半導体素子の製造方法 | |
| US8034671B2 (en) | Polysilicon film, thin film transistor using the same, and method for forming the same | |
| JPH04340724A (ja) | 薄膜トランジスタの製造方法 | |
| JP2661571B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR20030015618A (ko) | 결정질 실리콘의 제조방법 | |
| JP4239744B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4547857B2 (ja) | トランジスタの製造方法 | |
| JPH0541519A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3291845B2 (ja) | 結晶成長方法およびｍｏｓトランジスタのチャネル形成方法 | |
| JP3533477B2 (ja) | ポリシリコン膜の形成方法 | |
| JPH09237767A (ja) | 半導体装置の製造方法 | |
| US20060172469A1 (en) | Method of fabricating a polycrystalline silicon thin film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980630 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070731 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080731 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090731 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100731 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110731 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110731 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 15 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 15 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |