JPH0993096A - 比較器 - Google Patents

Abstract

(57)【要約】 【課題】 帰還回路内に強誘電体薄膜によるキャパシタ
を挿入した演算増幅回路を用いて、単純な構成でヒステ
リシス特性を有する比較器を実現する。また回路内に定
常的に流れる電流を削減し、消費電力の低減をはかる。 【解決手段】 比較器において該比較器の帰還回路にキ
ャパシタＣfを挿入する。また該比較器の演算増幅器Ａ
に強誘電体キャパシタＣferroを通じて信号を入力す
る。これらの素子の挿入、置換により該比較器の動作に
強誘電体キャパシタＣferroの特性を反映したヒステリ
シス特性を付与する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、演算増幅器を有す
る比較器に関する。

【０００２】

【従来の技術】半導体集積回路の使用に際し、しばしば
一定の閾値に対して信号電圧の大小を判定する必要が生
じる。しかしながら、実際には雑音や電源電圧の変動あ
るいは伝送経路による波形の歪みといった要因によって
信号電圧自身がわずかに振動しており、比較器を用いて
厳密な判定を行った場合、閾値近辺において判定値は極
めて不安定となる。このため、該比較器に正帰還をわず
かにかけることによってヒステリシス特性を付与し安定
な動作をはかっている。

【０００３】図３は、比較器に正帰還をかける回路手法
の従来例である。図３の回路においては入力信号（電圧
信号）Ｖinが、演算増幅器（差動増幅器）Ａの反転入力
（−）に抵抗Ｒ１を介して入力され、また基準電圧Ｖre
fは前記演算増幅器Ａの非反転入力（＋）に抵抗Ｒ２を
介して入力される。また、この非反転入力（＋）には、
出力Ｏutが抵抗Ｒ４およびＲ５を接地点へ向けて流れ、
該抵抗Ｒ４およびＲ５の中間点に生じた電圧が抵抗Ｒ３
を介して正帰還される。

【０００４】この回路においては、当初の入力信号Ｖin
の電圧が基準電圧Ｖrefより小さくなったならば、演算
増幅器Ａがオンして出力があり、それにより抵抗Ｒ３を
介して非反転入力（＋）へ入力される基準電圧Ｖrefを
持ち上げる。そして、入力信号Ｖinの電圧が、持ち上げ
られた基準電圧Ｖrefより大きくなったならば、比較器
Ａがオフする。以上のようにして、入力電圧Ｖinに対す
る出力Ｏutがヒステリシスを有する。

【０００５】

【発明が解決しようとする課題】しかしながら、前記手
法は広く実用に供されているが、次の、の問題点が
ある。 その回路定数は回路の安定動作と判定の精度の両面
から検討されなければならず、回路を構成する素子数も
増大する。また基準電圧源、信号源の出力インピーダン
スも考慮しなければならないため集積化した際には、閾
値、判定のマージンの変更が容易ではない。

【０００６】 さらに出力、基準電圧源から接地点に
向かって定常的に電流が流れ、該電流は省電力化の障害
となっている。特に出力は過渡的な動作をしている場合
以外はほぼ電源電圧に等しくなること、基準電圧源に対
する出力インピーダンスの要求を緩和できることを考え
た場合、該定常電流を削減する効果は大きい。以上説明
した２点のように、比較器を構成する素子数、省電力化
について現在使用に供されている回路は改善の余地があ
る。

【０００７】本発明は、前記従来の問題点に鑑みてなさ
れたものであって、少ない素子数で、特性の変更が容易
な、ヒステリシス特性を有する比較器を実現する比較器
を提供することを課題とする。また回路内に定常的に流
れる電流を削減し、消費電力を低減することができる比
較器を提供することを課題とする。

【０００８】

【課題を解決するための手段】本発明は前記課題を解決
するため次の構成を有する。請求項１の発明は、演算増
幅器を有する比較器において、演算増幅器の信号入力端
子に強誘電体キャパシタを接続したことを特徴とする比
較器である。

【０００９】請求項２の発明は、演算増幅器にキャパシ
タを通じた帰還回路を設けたことを特徴とする請求項１
に記載の比較器である。

【００１０】請求項１の発明においては、演算増幅器の
入力端子に接続される強誘電体キャパシタから比較器を
構成し、強誘電体キャパシタが印加される電界によって
その静電容量を変化させることと履歴を持つことを利用
してヒステリシス特性を有し、かつ、安定な動作をする
比較器を実現する。

【００１１】また、請求項２の発明においては、演算増
幅器の帰還をキャパシタで行って、直流分が帰還されな
いようにすることにより、強誘電体キャパシタとあいま
って、回路内に定常的に流れる電流を削減し、消費電力
の低減を図ることができる。

【００１２】

【発明の実施の形態】以下図面を参照して、本発明の実
施の形態を説明する。図１は実施形態に係る比較器の構
成を示す図である。

【００１３】図１に示すように比較器は演算増幅器（差
動増幅器）Ａを有する。演算増幅器Ａは入力インピーダ
ンスが高く、バイアス電流の少ないものが望ましい。符
号のＣferroは強誘電体（例えば強誘電体薄膜を用いる
ことができる）からなるキャパシタであって、演算増幅
器Ａの反転入力（−）端子に接続され、該キャパシタＣ
ferroを通じて入力信号Ｖinを該反転入力（−）端子に
与えるようになっている。またＣfは通常のキャパシタ
による帰還コンデンサである。また、Ｖrefは比較の対
象となる基準電圧に接続されるものであって、前記演算
増幅器Ａの非反転入力（＋）端子に基準電圧を印加す
る。

【００１４】本構成は現在使用に供されている回路形式
の中では、比較器よりもむしろ反転増幅器に近い。しか
し帰還回路と入力信号が通過する素子にキャパシタを使
用している点、その一方が強誘電体キャパシタＣferro
である点において本質的に異なる。

【００１５】一般的に強誘電体キャパシタＣferroに印
加される電界Ｅ（任意単位）と蓄えられる電荷Ｑ（任意
単位）を示すと図２のようになる。従って強誘電体キャ
パシタＣferroは印加される電界Ｅが反転する前後、特
に反転した直後に静電容量が飛躍的に大きくなったよう
に作用する。強誘電体キャパシタＣferroには、チタン
酸バリウム、チタン酸ストロンチウム、チタン酸ジルコ
ン酸鉛などの強誘電体を用いることができ、比誘電率の
大きい強誘電体を用いることが望ましい。さらに同じ強
誘電体でも、一層比誘電率の大きいほうが同じ面積で大
きな容量が得られる（例えば特開平６−２０４８４３
号、同５−８９６９１号参照）。

【００１６】この強誘電体キャパシタＣferroを図１の
回路の比較器に適用する。入力信号Ｖinが基準電圧Ｖre
fより大きく、かつ、入力信号Ｖinと基準電圧Ｖrefが十
分に近接している場合、該比較器は反転増幅器として作
用し、演算増幅器Ａの帰還の作用によって反転入力
（−）端子の電圧はほぼ基準電圧Ｖrefと等しくなる。
入力信号Ｖinが変動して入力信号Ｖinと基準電圧Ｖref
の大小関係が逆転した直後に強誘電体キャパシタＣferr
oの静電容量は飛躍的に大きくなり、該比較器の増幅率
もこれに伴って増大する。そして、入力信号Ｖinが基準
電圧Ｖrefより小さく、かつ、入力信号Ｖinと基準電圧
Ｖrefが近接していない場合、該比較器は飽和し、出力
Ｏutはほぼ電源電圧に等しい価をとる。ヒステリシス特
性は強誘電体キャパシタＣferroと帰還キャパシタＣfの
容量比と強誘電体キャパシタＣferroの抗電界によって
のみ決定される。

【００１７】図１の比較器においては基準電圧Ｖrefの
電圧源は演算増幅器Ａの非反転入力（＋）にのみ接続さ
れており、したがって、極めて軽い負荷で動作させるこ
とができる。演算増幅器Ａの出力から反転入力（−）端
子への帰還もキャパシタＣfによって行われているた
め、回路内に定常的に電流が流れることはない。したが
って、消費電力の低減をはかることができる。

【００１８】

【発明の効果】以上説明したように、請求項１の発明に
よれば、従来に比べ、少ない素子数で比較器のヒステリ
シス特性が実現でき、かつ特性を操作する際に変更する
素子の数も減らすことができる。また請求項２の発明に
よれば、強誘電体キャパシタと帰還キャパシタとがあい
まって、回路内に定常的に流れる電流を削減すること
で、消費電力を低減することができる。

【図面の簡単な説明】

【図１】本発明の実施形態に係る比較器の構成を示す回
路図である。

【図２】強誘電体キャパシタの特性の例を示す図であ
る。

【図３】従来のヒステリシス特性を持った比較器の構成
の一例の図である。

【符号の説明】

Ｖin 入力信号 Ｖref 基準電圧 Ｏut 出力 Ａ 演算増幅器 Ｃferro 強誘電体キャパシタ Ｃf キャパシタ Ｑ 電荷量（任意単位） Ｅ 電界（任意単位）

Claims (2)

【特許請求の範囲】
1. 【請求項１】 演算増幅器を有する比較器において、演
   算増幅器の信号入力端子に強誘電体キャパシタを接続し
   たことを特徴とする比較器。
2. 【請求項２】 演算増幅器にキャパシタを通じた帰還回
   路を設けたことを特徴とする請求項１に記載の比較器。