JPH0996836A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0996836A JPH0996836A JP25373795A JP25373795A JPH0996836A JP H0996836 A JPH0996836 A JP H0996836A JP 25373795 A JP25373795 A JP 25373795A JP 25373795 A JP25373795 A JP 25373795A JP H0996836 A JPH0996836 A JP H0996836A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- layer
- crystal display
- display device
- incorporated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 オフ電流の少ない薄膜トランジスタを具備す
る、表示特性の良好な反射型液晶表示装置を提供するこ
と。 【解決手段】 絶縁基板と、この絶縁基板上に形成され
たゲ−ト電極と、このゲ−ト電極上に絶縁膜を間に介し
て形成されたアモルファスシリコンからなる活性層とを
有する薄膜トランジスタを具備し、前記活性層の、前記
ゲート電極と反対側の面から50nm以内の範囲の領域
に、0.1原子%以上の第0族元素が含有され、それ以
外の領域には、第0族元素は含有されないか、又は0.
1原子%未満しか含有されていないことを特徴とする。
る、表示特性の良好な反射型液晶表示装置を提供するこ
と。 【解決手段】 絶縁基板と、この絶縁基板上に形成され
たゲ−ト電極と、このゲ−ト電極上に絶縁膜を間に介し
て形成されたアモルファスシリコンからなる活性層とを
有する薄膜トランジスタを具備し、前記活性層の、前記
ゲート電極と反対側の面から50nm以内の範囲の領域
に、0.1原子%以上の第0族元素が含有され、それ以
外の領域には、第0族元素は含有されないか、又は0.
1原子%未満しか含有されていないことを特徴とする。
Description
【0001】
【発明の属する技術分野】本発明は、液晶表示装置に係
り、特に、優れた特性の薄膜トランジスタを具備し、良
好な表示特性を有する液晶表示装置に関する。
り、特に、優れた特性の薄膜トランジスタを具備し、良
好な表示特性を有する液晶表示装置に関する。
【0002】
【従来の技術】低消費電力化が可能な表示装置として、
反射型の液晶表示装置がある。この反射型の液晶表示装
置の一例について説明する。まず、ガラス基板上にSi
Ox膜を形成した後、ゲート電極層を形成する。次い
で、SiOxやSiNxの単層又は積層からなる絶縁
層、a−Si層、及びn+ a−Si層を順次堆積し、n
+ a−Si層及びa−Si層を順次パターニングして、
a−Siの島パターンを形成する。
反射型の液晶表示装置がある。この反射型の液晶表示装
置の一例について説明する。まず、ガラス基板上にSi
Ox膜を形成した後、ゲート電極層を形成する。次い
で、SiOxやSiNxの単層又は積層からなる絶縁
層、a−Si層、及びn+ a−Si層を順次堆積し、n
+ a−Si層及びa−Si層を順次パターニングして、
a−Siの島パターンを形成する。
【0003】次に、ゲ−ト絶縁膜をパターニングして、
ゲート電極取り出し用の孔を形成する。更に金属層を堆
積し、パターニングして、信号線電極層を形成する。な
お、このパターニング工程では、まずレジストパターン
を形成して、それをマスクに金属層をエッチングし、そ
の後、CDE装置等を用いてn+ a−Si層、a−Si
層を連続的にエッチングする。
ゲート電極取り出し用の孔を形成する。更に金属層を堆
積し、パターニングして、信号線電極層を形成する。な
お、このパターニング工程では、まずレジストパターン
を形成して、それをマスクに金属層をエッチングし、そ
の後、CDE装置等を用いてn+ a−Si層、a−Si
層を連続的にエッチングする。
【0004】その後、SiNx膜等を堆積してパターニ
ングし、パッシベ−ション膜を形成する。次いで、A1
等の金属層を堆積し、パターニングして、画素電極層を
形成する。その後、液晶の配向膜となるポリイミド膜を
堆積し、アレイ基板が完成する。更に、ITO層及びカ
ラーフィルター層を有する対向基板と組み合わせ、これ
ら基板の間に液晶を注入することにより、反射型の液晶
表示装置が完成する。
ングし、パッシベ−ション膜を形成する。次いで、A1
等の金属層を堆積し、パターニングして、画素電極層を
形成する。その後、液晶の配向膜となるポリイミド膜を
堆積し、アレイ基板が完成する。更に、ITO層及びカ
ラーフィルター層を有する対向基板と組み合わせ、これ
ら基板の間に液晶を注入することにより、反射型の液晶
表示装置が完成する。
【0005】しかし、以上のような反射型の液晶表示装
置では、開口率を上げるため、薄膜トランジスタの上部
に画素電極がかぶっているため、画素電極の電位の影響
により薄膜トランジスタの特性劣化を引き起こすという
問題があった。特に、オフ時のリーク電流が増大するた
め、表示特性が劣化するという問題があった。
置では、開口率を上げるため、薄膜トランジスタの上部
に画素電極がかぶっているため、画素電極の電位の影響
により薄膜トランジスタの特性劣化を引き起こすという
問題があった。特に、オフ時のリーク電流が増大するた
め、表示特性が劣化するという問題があった。
【0006】また、一方、透過型の液晶表示装置の低コ
スト化のため、以下のような構造が提案されている。即
ち、まず、ガラス基板上にSiOx膜を形成し、さらに
ゲート電極層を形成する。次いで、SiOxやSiNx
の単層又は積層からなる絶縁層、a−Si層、及びn+
a−Si層を順次堆積し、n+ a−Si層、a−Si層
を順次パターニングして、a−Si層の島パターンを形
成する。次に、ITO層をスパッタ法等で形成し、パタ
ーニングして、画素電極層を形成する。
スト化のため、以下のような構造が提案されている。即
ち、まず、ガラス基板上にSiOx膜を形成し、さらに
ゲート電極層を形成する。次いで、SiOxやSiNx
の単層又は積層からなる絶縁層、a−Si層、及びn+
a−Si層を順次堆積し、n+ a−Si層、a−Si層
を順次パターニングして、a−Si層の島パターンを形
成する。次に、ITO層をスパッタ法等で形成し、パタ
ーニングして、画素電極層を形成する。
【0007】その後、ゲ−ト絶縁膜をパターニングし
て、ゲート電極取り出し用の孔を形成する。更に、金属
層を堆積し、パターニングして、信号線電極層を形成す
る。なお、このパターニング工程では、まずレジストパ
ターンを形成して、それをマスクに金属層をエッチング
し、その後、CDE装置等を用いてn+ a−Si層、a
−Si層を連続的にエッチングする。その後、液晶の配
向膜となるポリイミド膜を堆積し、アレイ基板が完成す
る。更に、ITO層及びカラーフィルター層を有する対
向基板と組み合わせ、これらの基板の間に液晶を注入す
ることにより、液晶表示装置が完成する。
て、ゲート電極取り出し用の孔を形成する。更に、金属
層を堆積し、パターニングして、信号線電極層を形成す
る。なお、このパターニング工程では、まずレジストパ
ターンを形成して、それをマスクに金属層をエッチング
し、その後、CDE装置等を用いてn+ a−Si層、a
−Si層を連続的にエッチングする。その後、液晶の配
向膜となるポリイミド膜を堆積し、アレイ基板が完成す
る。更に、ITO層及びカラーフィルター層を有する対
向基板と組み合わせ、これらの基板の間に液晶を注入す
ることにより、液晶表示装置が完成する。
【0008】しかし、以上のような構造では、通常、ポ
リイミド膜の形成前に形成しているSiNx層等からな
るパッシベ−ション膜が省かれているため、工程削減の
効果により低コスト化が可能であるが、ポリイミド膜が
信号線金属層やa−Si層と接しているため、長時間使
用した場合、信号線金属層等からポリイミド層への電荷
の注入が生じ、薄膜トランジスタの特性を悪化させると
いう問題があった。具体的には、注入電荷の電位の影響
によりオフ時のリーク電流の増加が起こり、特性の信頼
性が劣化するという問題があった。
リイミド膜の形成前に形成しているSiNx層等からな
るパッシベ−ション膜が省かれているため、工程削減の
効果により低コスト化が可能であるが、ポリイミド膜が
信号線金属層やa−Si層と接しているため、長時間使
用した場合、信号線金属層等からポリイミド層への電荷
の注入が生じ、薄膜トランジスタの特性を悪化させると
いう問題があった。具体的には、注入電荷の電位の影響
によりオフ時のリーク電流の増加が起こり、特性の信頼
性が劣化するという問題があった。
【0009】
【発明が解決しようとする課題】このように、従来の反
射型液晶表示装置では、画素電極の電位の影響によりオ
フ電流が増加し、表示特性が悪化するという問題があっ
た。また、パッシベ−ション膜を除いた透過型液晶表示
装置でも、オフ電流の増加が起こり、特性の信頼性に劣
っているという問題があった。
射型液晶表示装置では、画素電極の電位の影響によりオ
フ電流が増加し、表示特性が悪化するという問題があっ
た。また、パッシベ−ション膜を除いた透過型液晶表示
装置でも、オフ電流の増加が起こり、特性の信頼性に劣
っているという問題があった。
【0010】本発明は、上記事情に鑑みなされたもの
で、薄膜トランジスタの上方にある電荷等による電位の
影響を受けにくく、特性の安定性に優れた液晶表示装置
を提供することを目的とする。
で、薄膜トランジスタの上方にある電荷等による電位の
影響を受けにくく、特性の安定性に優れた液晶表示装置
を提供することを目的とする。
【0011】
【課題を解決するための手段】上記課題を解決するた
め、本発明(請求項1)は、絶縁基板と、この絶縁基板
上に形成されたゲ−ト電極と、このゲ−ト電極上に絶縁
膜を間に介して形成されたアモルファスシリコンからな
る活性層とを有する薄膜トランジスタを具備し、前記活
性層の、前記ゲート電極と反対側の面から50nm以内
の範囲の領域に、0.1原子%以上の第0族元素が含有
され、それ以外の領域には、第0族元素は含有されない
か、又は0.1原子%未満しか含有されていないことを
特徴とする液晶表示装置を提供する。
め、本発明(請求項1)は、絶縁基板と、この絶縁基板
上に形成されたゲ−ト電極と、このゲ−ト電極上に絶縁
膜を間に介して形成されたアモルファスシリコンからな
る活性層とを有する薄膜トランジスタを具備し、前記活
性層の、前記ゲート電極と反対側の面から50nm以内
の範囲の領域に、0.1原子%以上の第0族元素が含有
され、それ以外の領域には、第0族元素は含有されない
か、又は0.1原子%未満しか含有されていないことを
特徴とする液晶表示装置を提供する。
【0012】また、本発明(請求項2)は、上記液晶表
示装置(請求項1)において、前記活性層の、前記ゲー
ト電極と反対側の面から50nm以内の範囲の領域に、
0.1原子%〜1.0原子%のアルゴンが含有されるこ
とを特徴とする液晶表示装置を提供する。
示装置(請求項1)において、前記活性層の、前記ゲー
ト電極と反対側の面から50nm以内の範囲の領域に、
0.1原子%〜1.0原子%のアルゴンが含有されるこ
とを特徴とする液晶表示装置を提供する。
【0013】以下、本発明の液晶表示装置の構成、作
用、原理について、より詳細に説明する。本発明の液晶
表示装置における薄膜トランジスタでは、活性層のゲー
ト電極と反対側の面(以後、バックチャネル界面と呼ぶ
ことにする。)から50nm以内の範囲の領域に、0.
1原子%以上の第0族元素が含有される。
用、原理について、より詳細に説明する。本発明の液晶
表示装置における薄膜トランジスタでは、活性層のゲー
ト電極と反対側の面(以後、バックチャネル界面と呼ぶ
ことにする。)から50nm以内の範囲の領域に、0.
1原子%以上の第0族元素が含有される。
【0014】バックチャネル界面から50nm以内の範
囲の領域における第0族元素の含有量は、0.1原子%
以上が好ましい。また、1原子%以下であるのが好まし
い。更に、バックチャネル界面30nm以内の範囲の領
域に、0.1原子%以上の第0族元素が含有され、それ
以外の領域には含有されないか、又は0.1原子%未満
しか含有されていないことが好ましい。
囲の領域における第0族元素の含有量は、0.1原子%
以上が好ましい。また、1原子%以下であるのが好まし
い。更に、バックチャネル界面30nm以内の範囲の領
域に、0.1原子%以上の第0族元素が含有され、それ
以外の領域には含有されないか、又は0.1原子%未満
しか含有されていないことが好ましい。
【0015】活性層のバックチャネル界面から50nm
以内の範囲の領域に、0.1原子%未満の第0族元素し
か含有されていない場合には、オフ時のリ−ク電流の増
加を防ぐという本発明の効果を得ることが出来ない。一
方、1原子%を越えると、バックチャネル付近の抵抗が
下がり、逆にリ−ク電流が増加し、表示特性が劣化して
しまうことがある。
以内の範囲の領域に、0.1原子%未満の第0族元素し
か含有されていない場合には、オフ時のリ−ク電流の増
加を防ぐという本発明の効果を得ることが出来ない。一
方、1原子%を越えると、バックチャネル付近の抵抗が
下がり、逆にリ−ク電流が増加し、表示特性が劣化して
しまうことがある。
【0016】第0族元素としては、アルゴン、ネオン、
クリプトン、キセノン等が使用可能であるが、アルゴン
が最も好ましい。バックチャネル界面から50nmの領
域に含有される元素が第0族元素でなければならないの
は、これらの元素が活性層中でシリコンと結合を作らな
いからである。第0族元素以外の元素が含有される場合
には、これらの元素は活性層中でシリコンと結合を作
り、シリコンのダングリングボンドの形成を妨げ、好ま
しくない。また、水素のようなサイズの小さい元素で
は、熱工程により抜けてしまい、本発明の効果を得るこ
とが出来ない。
クリプトン、キセノン等が使用可能であるが、アルゴン
が最も好ましい。バックチャネル界面から50nmの領
域に含有される元素が第0族元素でなければならないの
は、これらの元素が活性層中でシリコンと結合を作らな
いからである。第0族元素以外の元素が含有される場合
には、これらの元素は活性層中でシリコンと結合を作
り、シリコンのダングリングボンドの形成を妨げ、好ま
しくない。また、水素のようなサイズの小さい元素で
は、熱工程により抜けてしまい、本発明の効果を得るこ
とが出来ない。
【0017】活性層のバックチャネル界面から50nm
を越える領域には、第0族元素は含有されないか、又は
0.1原子%未満しか含有されていなければならない。
活性層のバックチャネル界面から50nmを越える領域
に、第0族元素が0.1原子%以上含有する場合には、
薄膜トランジスタの素子特性が劣化してしまい、液晶表
示装置の表示特性を劣化させることになる。
を越える領域には、第0族元素は含有されないか、又は
0.1原子%未満しか含有されていなければならない。
活性層のバックチャネル界面から50nmを越える領域
に、第0族元素が0.1原子%以上含有する場合には、
薄膜トランジスタの素子特性が劣化してしまい、液晶表
示装置の表示特性を劣化させることになる。
【0018】薄膜トランジスタの上方の電位の影響によ
りオフリーク電流が増加するのは、その電位により、ト
ランジスタの活性層を構成するa−Si中で、通常のゲ
ート側と反対側の界面(以後、バックチャネル界面と呼
ぶことにする)付近において、バンドが曲がり、電子の
蓄積が起こってチャネルが生じ、電流が流れることが原
因であることがわかった。従って、この電流を減少させ
るためには、バックチャネル界面でのバンドの曲がり
(バンドベルディング)を防ぎ、チャネルを生じさせな
ければ良い。
りオフリーク電流が増加するのは、その電位により、ト
ランジスタの活性層を構成するa−Si中で、通常のゲ
ート側と反対側の界面(以後、バックチャネル界面と呼
ぶことにする)付近において、バンドが曲がり、電子の
蓄積が起こってチャネルが生じ、電流が流れることが原
因であることがわかった。従って、この電流を減少させ
るためには、バックチャネル界面でのバンドの曲がり
(バンドベルディング)を防ぎ、チャネルを生じさせな
ければ良い。
【0019】本発明者らは、このようなバンドベンディ
ングを防ぐ方法としては、界面準位密度を増加させるこ
とが有効であると考えた。そこで、本発明では、リアク
ティブイオンエッチング(RIE)装置等を用いて、プ
ラズマ処理を行うことにより、このバックチャネル界面
付近にダメージを与えることとした。このようにバイア
スをかけたプラズマ処理を行うことにより、イオンの物
理的ダメージが、a−Si層のバックチャネル部分に加
わることで、容易に界面準位を形成することができた。
ングを防ぐ方法としては、界面準位密度を増加させるこ
とが有効であると考えた。そこで、本発明では、リアク
ティブイオンエッチング(RIE)装置等を用いて、プ
ラズマ処理を行うことにより、このバックチャネル界面
付近にダメージを与えることとした。このようにバイア
スをかけたプラズマ処理を行うことにより、イオンの物
理的ダメージが、a−Si層のバックチャネル部分に加
わることで、容易に界面準位を形成することができた。
【0020】これは、イオンダメージにより、a−Si
中のSi−H結合やSi−Si結合が切断され、Siの
ダングリングボンドが形成されているためであることが
わかった。と考えられる。更に、本発明者らは、Ar等
の不活性元素を用いたプラズマ処理を行うことにより、
界面準位を効率的に形成することが出来ることを見いだ
した。なぜなら、一般にはプラズマ処理によりプラズマ
種のイオンはa−Si中に残留する可能性があり、活性
な元素を用いている場合は、a−Si中のSiと反応し
てSiのダングリングボンドの形成を防げる可能性があ
ると考えられるが、不活性元素を用いた場合は、そのよ
うな心配はなくなると考えられるからである。
中のSi−H結合やSi−Si結合が切断され、Siの
ダングリングボンドが形成されているためであることが
わかった。と考えられる。更に、本発明者らは、Ar等
の不活性元素を用いたプラズマ処理を行うことにより、
界面準位を効率的に形成することが出来ることを見いだ
した。なぜなら、一般にはプラズマ処理によりプラズマ
種のイオンはa−Si中に残留する可能性があり、活性
な元素を用いている場合は、a−Si中のSiと反応し
てSiのダングリングボンドの形成を防げる可能性があ
ると考えられるが、不活性元素を用いた場合は、そのよ
うな心配はなくなると考えられるからである。
【0021】また、水素のようなサイズの小さい元素で
は、a−Si中に残留しても、後の熱工程により容易に
脱離してしまうが、不活性元素はサイズが大きいため、
後の熱工程によっても脱離することはない。
は、a−Si中に残留しても、後の熱工程により容易に
脱離してしまうが、不活性元素はサイズが大きいため、
後の熱工程によっても脱離することはない。
【0022】なお、イオンダメージが大きすぎると、a
−Si層のバックチャネル付近の抵抗が下がり、オフリ
ーク電流が増加してしまう。従って、適度なダメージが
必要である。
−Si層のバックチャネル付近の抵抗が下がり、オフリ
ーク電流が増加してしまう。従って、適度なダメージが
必要である。
【0023】実際に、薄膜トランジスタの上方(ゲ−ト
と反対側)に電極(バックゲ−ト電極)を形成し、電圧
(バックゲ−ト電圧)を加える実験を行った。即ち、0
〜30Vのバックゲ−ト電圧を印加した状態で、ゲ−ト
電圧を−15V〜25Vの範囲で変化させて、オフ電流
を測定した。その結果を図1及び図2に示す。図1は、
バックチャネル界面にプラズマ処理をしなかった薄膜ト
ランジスタの場合のゲ−ト電圧とオフ電流の関係を示
し、図2は、バックチャネル界面にプラズマ処理を行っ
た薄膜トランジスタの場合のゲ−ト電圧とオフ電流の関
係を示す。
と反対側)に電極(バックゲ−ト電極)を形成し、電圧
(バックゲ−ト電圧)を加える実験を行った。即ち、0
〜30Vのバックゲ−ト電圧を印加した状態で、ゲ−ト
電圧を−15V〜25Vの範囲で変化させて、オフ電流
を測定した。その結果を図1及び図2に示す。図1は、
バックチャネル界面にプラズマ処理をしなかった薄膜ト
ランジスタの場合のゲ−ト電圧とオフ電流の関係を示
し、図2は、バックチャネル界面にプラズマ処理を行っ
た薄膜トランジスタの場合のゲ−ト電圧とオフ電流の関
係を示す。
【0024】図1及び図2から、バックチャネル界面に
プラズマ処理をしなかった場合は、正の電圧の印加に対
し、オフ電流の増加が見られたが(図1)、Arプラズ
マで処理を行うと、このオフ電流の増加が見られなくな
った(図2)ことがわかる。
プラズマ処理をしなかった場合は、正の電圧の印加に対
し、オフ電流の増加が見られたが(図1)、Arプラズ
マで処理を行うと、このオフ電流の増加が見られなくな
った(図2)ことがわかる。
【0025】このように、バックチャネル界面にAr等
の不活性元素を用いたプラズマ処理を施すことにより、
界面準位が形成され、薄膜トランジスタ上の電位に起因
するバンドベンディングを防止することが出来、それに
よって、a−Siのバックチャネル界面付近における電
子の蓄積を防ぎ、オフ時のリーク電流の増加を防ぐこと
ができる。その結果、表示特性の良好な反射型液晶表示
装置及び透過型液晶表示装置を得ることが可能である。
の不活性元素を用いたプラズマ処理を施すことにより、
界面準位が形成され、薄膜トランジスタ上の電位に起因
するバンドベンディングを防止することが出来、それに
よって、a−Siのバックチャネル界面付近における電
子の蓄積を防ぎ、オフ時のリーク電流の増加を防ぐこと
ができる。その結果、表示特性の良好な反射型液晶表示
装置及び透過型液晶表示装置を得ることが可能である。
【0026】
【実施の形態】以下、図面を参照して、本発明の実施例
を示し、本発明をより具体的に説明する。 実施例1 図3は、本発明の一実施例に係る液晶表示装置の製造工
程を示す断面図、図4は、その平面図である。
を示し、本発明をより具体的に説明する。 実施例1 図3は、本発明の一実施例に係る液晶表示装置の製造工
程を示す断面図、図4は、その平面図である。
【0027】まず、ガラス基板(図示せず)上にSiO
x膜1を形成し、このSiOx膜上にゲート電極層2を
形成する。(図3(a))。次いで、SiOxやSiN
xの単層又は積層からなる絶縁層、a−Si膜5、及び
n+ a−Si膜6を順次堆積し、n+ a−Si膜6、a
−Si膜5を順次パターニングし、a−Siの島パター
ンを形成する(図3(b))。
x膜1を形成し、このSiOx膜上にゲート電極層2を
形成する。(図3(a))。次いで、SiOxやSiN
xの単層又は積層からなる絶縁層、a−Si膜5、及び
n+ a−Si膜6を順次堆積し、n+ a−Si膜6、a
−Si膜5を順次パターニングし、a−Siの島パター
ンを形成する(図3(b))。
【0028】次に、ゲ−ト絶縁膜をパターニングして、
ゲート電極取り出し用の孔7を形成する(図3
(c))。その後、金属層を堆積し、パターニングし、
信号線電極層8を形成する。なお、このパターニング工
程では、まずレジストパターンを形成して、それをマス
クに金属層をエッチングし、その後、CDE装置等を用
いてn+ a−Si膜6、a−Si膜5を連続的に選択的
にエッチングする。そしてArガスを用いたプラズマ処
理を行う(図3(d))。
ゲート電極取り出し用の孔7を形成する(図3
(c))。その後、金属層を堆積し、パターニングし、
信号線電極層8を形成する。なお、このパターニング工
程では、まずレジストパターンを形成して、それをマス
クに金属層をエッチングし、その後、CDE装置等を用
いてn+ a−Si膜6、a−Si膜5を連続的に選択的
にエッチングする。そしてArガスを用いたプラズマ処
理を行う(図3(d))。
【0029】プラズマ処理は、次のようにして行われ
る。即ち、平行平板型のRIE処理装置を用い、面積6
00cm2 のカソ−ド電極上に試料を載置し、圧力10
Pa、電力100W、処理時間10秒〜10分間の条件
でプラズマ処理を行った。
る。即ち、平行平板型のRIE処理装置を用い、面積6
00cm2 のカソ−ド電極上に試料を載置し、圧力10
Pa、電力100W、処理時間10秒〜10分間の条件
でプラズマ処理を行った。
【0030】このプラズマ処理により、a−Si層5の
バックチャネル界面から30nmの以内の領域9に、
0.2原子%のArが含まれることとなった。なお、A
rプラズマの代わりにNe、Kr、Xe等の他の希ガス
を用いることも可能である。
バックチャネル界面から30nmの以内の領域9に、
0.2原子%のArが含まれることとなった。なお、A
rプラズマの代わりにNe、Kr、Xe等の他の希ガス
を用いることも可能である。
【0031】次いで、SiNx膜を堆積して、パターニ
ングし、バッシベーション層10を形成する(図3
(e))。次に、A1等の金属層を堆積し、パターニン
グして、画素電極層11を形成する(図3(f))。
ングし、バッシベーション層10を形成する(図3
(e))。次に、A1等の金属層を堆積し、パターニン
グして、画素電極層11を形成する(図3(f))。
【0032】その後、液晶の配向膜となるポリイミド層
を堆積し、アレイ基板が完成する。このアレイ基板を、
ITO層及びカラーフィルター層を有する対向基板と組
み合わせ、これらの基板間に液晶を注入することによ
り、反射型の液晶表示装置が完成する。
を堆積し、アレイ基板が完成する。このアレイ基板を、
ITO層及びカラーフィルター層を有する対向基板と組
み合わせ、これらの基板間に液晶を注入することによ
り、反射型の液晶表示装置が完成する。
【0033】この液晶表示装置について、表示特性を調
べたところ、良好な表示特性を示した。 比較例1 バックチャネル界面にプラズマ処理を行わなかったこと
を除いて、実施例1と同様にして反射型の液晶表示装置
を作成し、表示特性を調べたところ、劣化した表示特性
を示した。
べたところ、良好な表示特性を示した。 比較例1 バックチャネル界面にプラズマ処理を行わなかったこと
を除いて、実施例1と同様にして反射型の液晶表示装置
を作成し、表示特性を調べたところ、劣化した表示特性
を示した。
【0034】比較例2 バックチャネル界面に水素を含む雰囲気でプラズマ処理
を行なったことを除いて、実施例1と同様にして反射型
の液晶表示装置を作成し、表示特性を調べたところ、劣
化した表示特性を示した。
を行なったことを除いて、実施例1と同様にして反射型
の液晶表示装置を作成し、表示特性を調べたところ、劣
化した表示特性を示した。
【0035】表示特性が劣化した理由は、プラズマ処理
後の製造プロセスにおける熱処理により、水素が抜けた
結果、本発明の効果が失われたためと考えられる。 実施例2 図5は、本発明の一実施例に係る液晶表示装置の製造工
程を示す断面図、図6は、その平面図である。
後の製造プロセスにおける熱処理により、水素が抜けた
結果、本発明の効果が失われたためと考えられる。 実施例2 図5は、本発明の一実施例に係る液晶表示装置の製造工
程を示す断面図、図6は、その平面図である。
【0036】まず、ガラス基板(図示せず)上にSiO
x膜1を形成し、このSiOx膜上にゲート電極層2を
形成する。(図5(a))。次いで、SiOxやSiN
xの単層又は積層からなる絶縁層、a−Si膜5、及び
n+ a−Si膜6を順次堆積し、n+ a−Si膜6、a
−Si膜5を順次パターニングし、a−Siの島パター
ンを形成する(図5(b))。
x膜1を形成し、このSiOx膜上にゲート電極層2を
形成する。(図5(a))。次いで、SiOxやSiN
xの単層又は積層からなる絶縁層、a−Si膜5、及び
n+ a−Si膜6を順次堆積し、n+ a−Si膜6、a
−Si膜5を順次パターニングし、a−Siの島パター
ンを形成する(図5(b))。
【0037】次に、ITO膜をスパッタ法等で形成し、
パターニングして、画素電極層11を形成する(図5
(c))。その後、ゲ−ト絶縁膜をパターニングして、
ゲート電極取り出し用の孔を形成する(図5(d))。
更に、金属層を堆積して、パターニングし、信号線電極
層8を形成する。なお、このパターニング工程では、ま
ずレジストパターンを形成して、それをマスクに金属層
をエッチングし、その後CDE装置等を用いてn+ a−
Si膜6、a−Si膜5を連続的にエッチングする。そ
して、実施例1と同様にして、Arガスを用いたプラズ
マ処理を行う。この処理によりa−Si層5のバックチ
ャネル界面から30nmの領域9に0.2原子%のAr
が含まれる。
パターニングして、画素電極層11を形成する(図5
(c))。その後、ゲ−ト絶縁膜をパターニングして、
ゲート電極取り出し用の孔を形成する(図5(d))。
更に、金属層を堆積して、パターニングし、信号線電極
層8を形成する。なお、このパターニング工程では、ま
ずレジストパターンを形成して、それをマスクに金属層
をエッチングし、その後CDE装置等を用いてn+ a−
Si膜6、a−Si膜5を連続的にエッチングする。そ
して、実施例1と同様にして、Arガスを用いたプラズ
マ処理を行う。この処理によりa−Si層5のバックチ
ャネル界面から30nmの領域9に0.2原子%のAr
が含まれる。
【0038】この後、液晶の配向膜となるポリイミド層
を堆積し、アレイ基板が完成する。このアレイ基板を、
ITO層及びカラーフィルター層を有する対向基板と組
み合わせ、その間に液晶を注入することにより液晶表示
装置が完成する。この液晶表示装置について、表示特性
を調べたところ、良好な表示特性を示した。
を堆積し、アレイ基板が完成する。このアレイ基板を、
ITO層及びカラーフィルター層を有する対向基板と組
み合わせ、その間に液晶を注入することにより液晶表示
装置が完成する。この液晶表示装置について、表示特性
を調べたところ、良好な表示特性を示した。
【0039】
【発明の効果】以上説明したように、本発明によれば、
a−Siからなる活性層のバックチャネル部分にAr等
の不活性元素のプラズマ処理を行うことにより、薄膜ト
ランジスタ上の電極や電荷の電位の影響によるオフリー
ク電流の増加を抑制することができ、その結果、表示特
性の良好な液晶表示装置を得ることが可能である。
a−Siからなる活性層のバックチャネル部分にAr等
の不活性元素のプラズマ処理を行うことにより、薄膜ト
ランジスタ上の電極や電荷の電位の影響によるオフリー
ク電流の増加を抑制することができ、その結果、表示特
性の良好な液晶表示装置を得ることが可能である。
【0040】
【0041】
【図1】従来の液晶表示装置の薄膜トランジスタの上部
の電位の影響によるオフ電流の増加を示す特性図。
の電位の影響によるオフ電流の増加を示す特性図。
【0042】
【図2】本発明の液晶表示装置の薄膜トランジスタの上
部の電位の影響によるオフ電流の減少を示す特性図。
部の電位の影響によるオフ電流の減少を示す特性図。
【0043】
【図3】本発明の第1の実施例に係る液晶表示装置の製
造工程を示す断面図。
造工程を示す断面図。
【0044】
【図4】本発明の第1の実施例に係る液晶表示装置の平
面図。
面図。
【0045】
【図5】本発明の第2の実施例に係る液晶表示装置の製
造工程を示す断面図。
造工程を示す断面図。
【0046】
【図6】本発明の第2の実施例に係る液晶表示装置の平
面図。
面図。
【0047】
1…アンダーコートSiOx層 2…ゲート電極層 3…ゲート絶縁膜 5…a−Si層 6…n+ a−Si層 7…信号線電極層 8…パッシベーションSiNx層 9…画素電極層
Claims (2)
- 【請求項1】 絶縁基板と、この絶縁基板上に形成され
たゲ−ト電極と、このゲ−ト電極上に絶縁膜を間に介し
て形成されたアモルファスシリコンからなる活性層とを
有する薄膜トランジスタを具備し、前記活性層の、前記
ゲート電極と反対側の面から50nm以内の範囲の領域
に、0.1原子%以上の第0族元素が含有され、それ以
外の領域には、第0族元素は含有されないか、又は0.
1原子%未満しか含有されていないことを特徴とする液
晶表示装置。 - 【請求項2】 前記活性層の、前記ゲート電極と反対側
の面から50nm以内の範囲の領域に、0.1原子%〜
1.0原子%のアルゴンが含有されることを特徴とする
請求項1に記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25373795A JPH0996836A (ja) | 1995-09-29 | 1995-09-29 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25373795A JPH0996836A (ja) | 1995-09-29 | 1995-09-29 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0996836A true JPH0996836A (ja) | 1997-04-08 |
Family
ID=17255445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25373795A Pending JPH0996836A (ja) | 1995-09-29 | 1995-09-29 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0996836A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7145176B2 (en) | 2001-04-05 | 2006-12-05 | Hitachi, Ltd. | Active matrix display device |
| WO2011068032A1 (en) * | 2009-12-04 | 2011-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US8999751B2 (en) | 2009-10-09 | 2015-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for making oxide semiconductor device |
| CN108987279A (zh) * | 2018-07-16 | 2018-12-11 | 惠科股份有限公司 | 薄膜晶体管的制造方法 |
-
1995
- 1995-09-29 JP JP25373795A patent/JPH0996836A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7145176B2 (en) | 2001-04-05 | 2006-12-05 | Hitachi, Ltd. | Active matrix display device |
| US8999751B2 (en) | 2009-10-09 | 2015-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for making oxide semiconductor device |
| US9006728B2 (en) | 2009-10-09 | 2015-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor transistor |
| US9349791B2 (en) | 2009-10-09 | 2016-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor channel |
| US9941413B2 (en) | 2009-10-09 | 2018-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having different types of thin film transistors |
| WO2011068032A1 (en) * | 2009-12-04 | 2011-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9070596B2 (en) | 2009-12-04 | 2015-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9411208B2 (en) | 2009-12-04 | 2016-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| CN108987279A (zh) * | 2018-07-16 | 2018-12-11 | 惠科股份有限公司 | 薄膜晶体管的制造方法 |
| CN108987279B (zh) * | 2018-07-16 | 2021-06-18 | 惠科股份有限公司 | 薄膜晶体管的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3202362B2 (ja) | 半導体装置の作製方法 | |
| US6537890B2 (en) | Poly-silicon thin film transistor having back bias effects and fabrication method thereof | |
| US7279765B2 (en) | Transparent electrode made from indium-zinc-oxide and etchant for etching the same | |
| JP2000002892A (ja) | 液晶表示装置、マトリクスアレイ基板およびその製造方法 | |
| TW200810129A (en) | Active matrix TFT array substrate and method of manufacturing the same | |
| JP3716755B2 (ja) | アクティブマトリクス型表示装置 | |
| US20020171084A1 (en) | Thin film transistor and method of fabricating the same | |
| JPH0618215B2 (ja) | 薄膜トランジスタの製造方法 | |
| TW474023B (en) | Thin film transistor process of liquid crystal display | |
| US20020048867A1 (en) | Process for forming thin film transistor | |
| JP3352191B2 (ja) | 薄膜トランジスタの製造方法 | |
| US6514804B1 (en) | Thin-film transistor and fabrication method thereof | |
| JPS6251264A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04349637A (ja) | アモルファスシリコン薄膜トランジスタアレイ基板の製造方法 | |
| JP2009246093A (ja) | 薄膜トランジスタ基板、その製造方法及び表示装置 | |
| WO2019007035A1 (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| JP3419073B2 (ja) | 薄膜トランジスタ及びその製造方法、及びアクティブマトリクス液晶表示素子 | |
| JP3489217B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR20020002655A (ko) | 박막 트랜지스터 액정표시 소자의 제조방법 | |
| KR100370451B1 (ko) | 단순공정에의한비정질실리콘박막트랜지스터와액정표시소자(lcd)제조방법 | |
| JP2003303973A (ja) | 薄膜トランジスタアレイ基板及びそれを用いた液晶表示装置 | |
| KR100422808B1 (ko) | 매우 얇은 활성층을 가지는 박막 트랜지스터의 제조방법 | |
| JPH03116778A (ja) | アクティブマトリクス基板の製造方法と表示装置の製造方法 | |
| KR950003942B1 (ko) | 액정표시장치의 박막트랜지스터의 제조방법 | |
| KR20020055787A (ko) | 액정표시장치용 어레이 기판 및 그의 제조방법 |