JPH10104563A - Tft基板の検査方法、検査装置および検査装置の制御方法 - Google Patents
Tft基板の検査方法、検査装置および検査装置の制御方法Info
- Publication number
- JPH10104563A JPH10104563A JP26298396A JP26298396A JPH10104563A JP H10104563 A JPH10104563 A JP H10104563A JP 26298396 A JP26298396 A JP 26298396A JP 26298396 A JP26298396 A JP 26298396A JP H10104563 A JPH10104563 A JP H10104563A
- Authority
- JP
- Japan
- Prior art keywords
- tft substrate
- pixel electrode
- charge
- potential
- change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Liquid Crystal (AREA)
Abstract
する前のTFT基板の状態での検査が可能な検査方法、
検査装置および検査装置の制御方法を提供すること。 【解決手段】 TFT基板1の画素電極10に対して微
小間隔をおいて対向配置される複数の対向電極20と、
TFT基板1の駆動による各画素電極10の電位の変化
に応じた複数の対向電極20の電荷の変化量を検出する
ための電荷検出部37とを含む検査モジュール2と、検
出された複数の電荷の変化量を連続的に読出して各画素
電極の良否を判定するためのデータ処理部6とを含む。
Description
を検査するための検査方法、検査装置および検査装置の
制御方法に関し、特に、液晶を注入する前のTFT基板
を検査するための検査方法、検査装置および検査装置の
制御方法に関する。
ソナルコンピュータ、ワードプロセッサあるいは液晶テ
レビ等に使用され、その需要は急速に高まっている。そ
れに伴って、液晶ディスプレイパネルを低コストでしか
も短時間で検査できる検査装置に対する要望も高まって
いる。
ilm Transistor)液晶ディスプレイパネルは、TFT基
板を製造後、TFT基板上にスペーサを介して透明電極
を形成した透明基板を配置し、TFT基板と透明基板と
の間に形成された空間に液晶を注入して製造される。
検査する方法として、TFT基板に透明基板を貼り合
せ、液晶を注入してTFT液晶ディスプレイパネルが完
成した後に、TFT液晶ディスプレイパネル全体を点灯
させたり、特定パターンを表示して各画素の光のオンオ
フを目視または画像処理によって判断する方法が一般的
であった。
対してもTFT基板に透明基板を貼り合せて液晶を注入
しなければならず、コストが大幅にかかるため、TFT
基板の状態で検査する方法が種々開発されている。
きの補助容量線Csの電位を測定することによって各画
素電極の良否を判定する方法がある。
示された発明は、電気光学素子を用いる方法をとってお
り、TFT液晶ディスプレイパネル基板を駆動し、画素
電極の電位を電気光学素子を通して測定することによっ
て各画素電極の検査が行なわれる。
開示された発明は、画素電極に対して非接触でプローブ
を配置し、画素電極とプローブ間の静電容量を介して電
位の変化を検出することによって各画素電極の良否を判
定している。
を駆動させ、Csの電位を測定する方法では、ゲート配
線、ソース配線を電気的に短絡しているショートリング
を分断し、各ゲート配線、各ソース配線ごとに信号を入
力する必要がある。ショートリングはTFT基板の静電
破壊を予防するために設けられているものであり、分断
してしまうと検査後の工程においてTFT基板が静電破
壊によって不良となるおそれがある。したがって、ショ
ートリングを残したまま検査できることが望ましい。
査対象となる液晶ディスプレイ基板の上面に微小間隔を
おいて対向配置された反射型の液晶の点灯輝度をCCD
カメラによって撮像することによって各画素電極の電位
を測定するが、反射型の液晶を用いることによって誤差
要因が増加する、反射型の液晶の表面に傷がつきやすい
等の欠点がある。また、画素電極に加える電圧を大きく
しないと検査しにくいため、実際に使用するのに近い条
件で検査することができないという問題点もある。
素電極にプローブを非接触で配置し、それぞれの画素電
極とプローブ間の電位の変化を測定しており、TFT液
晶ディスプレイの高精細化に伴う画素数の増加により、
検査時間が莫大になってしまうという問題点がある。
されたものであり、請求項1〜3に記載の発明の目的
は、TFT基板に透明基板を貼り合せて液晶を注入する
前のTFT基板の状態で検査が可能であり、検査精度が
高く、検査時間の短縮化が可能な検査方法を提供するこ
とである。
FT基板に透明基板を貼り合せて液晶を注入する前のT
FT基板の状態で検査が可能であり、検査精度が高く、
検査時間の短縮化が可能な検査装置を提供することであ
る。
は、検査の精度を高くすることが可能なTFT基板の検
査装置の制御方法を提供することである。
基板の検査方法は、対向電極をTFT基板の画素電極に
対して微小間隔をおいて対向配置させるステップと、T
FT基板の駆動による画素電極の電位の変化に応じた対
向電極の電荷の変化量を検出するステップとを含む。
変化に応じた対向電極の電荷の変化量を検出するため、
TFT基板に透明基板を貼り合せて液晶を注入する前の
TFT基板の状態での検査が可能となる。
は、複数の対向電極をTFT基板の画素電極に対して微
小間隔をおいて対向配置させるステップと、TFT基板
の駆動による各画素電極の電位の変化に応じた複数の対
向電極の電荷の変化量を検出するステップと、検出され
た複数の電荷の変化量を連続的に読出して各画素電極の
良否を判定するステップとを含む。
の変化に応じた複数の対向電極の電荷の変化量を連続的
に読出すので、TFT基板に透明基板を貼り合せて液晶
を注入する前のTFT基板の状態での検査が可能であ
り、検査精度が高く、検査時間の短縮化が可能となる。
は、請求項2記載のTFT基板の検査方法であって、複
数の対向電極の電荷の変化量を検出するステップは、複
数の対向電極に第1の所定の電位を与えるステップと、
各画素電極の電位を第2の所定の電位に変化させるステ
ップと、複数の対向電極の電荷の変化量を検出するステ
ップとを含む。
は、TFT基板の画素電極に対して微小間隔をおいて対
向配置される対向電極と、TFT基板の駆動による画素
電極の電位の変化に応じた対向電極の電荷の変化量を検
出するための検出手段とを含む。
電極の電位の変化に応じた対向電極の電荷の変化量を検
出するので、TFT基板に透明基板を貼り合せて液晶を
注入する前のTFT基板の状態での検査が可能となる。
は、TFT基板の画素電極に対して微小間隔をおいて対
向配置される複数の対向電極と、TFT基板の駆動によ
る各画素電極の電位の変化に応じた複数の対向電極の電
荷の変化量を検出するための検出手段と、検出手段によ
って検出された複数の電荷の変化量を連続的に読出して
各画素電極の良否を判定するためのデータ処理手段とを
含む。
の変化量を連続的に読出して各画素電極の良否を判定す
るので、TFT基板に透明基板を貼り合せて液晶を注入
する前のTFT基板の状態での検査が可能となり、検査
精度が高く、検査時間の短縮化が可能となる。
は、請求項5記載のTFT基板の検査装置であって、複
数の対向電極は1次元に配列されてなる。
に移動しながら検査することにより、検査時間の短縮化
を図っている。
は、請求項5記載のTFT基板の検査装置であって、複
数の対向電極は2次元に配列されてなる。
全体の大きさをTFT基板の画素電極の全体の大きさよ
りも大きくすることによって、移動せずに一度に検査が
可能となる。
は、請求項5〜7のいずれかに記載のTFT基板の検査
装置であって、複数の対向電極の各々が画素電極の1つ
に対応する。
は、請求項5〜7のいずれかに記載のTFT基板の検査
装置であって、複数の対向電極の複数個が画素電極の1
つに対応する。
1つに対応するため、対向電極の複数個の電荷の変化量
を総合的に判定することによって、より検査精度が高し
ている。
は、請求項5〜9のいずれかに記載のTFT基板の検査
装置であって、検出手段は、複数の対向電極のそれぞれ
と所定電圧との間のスイッチングを行なうための第1の
スイッチング手段と、電荷の変化量を検出するための電
荷変化量検出手段と、複数の対向電極のそれぞれと電荷
変化量検出手段との間のスイッチングを行なうための第
2のスイッチング手段とを含む。
素電極に対して微小間隔をおいて対向配置させる複数の
対向電極と、複数の対向電極のそれぞれと所定電圧との
間のスイッチングを行なうための第1のスイッチング手
段と、電荷の変化量を検出するための電荷変化量検出手
段と、複数の対向電極のそれぞれと電荷変化量検出手段
との間のスイッチングを行なうための第2のスイッチン
グ手段とを含むTFT基板の検査装置の制御方法であっ
て、第2のスイッチング手段をオフするためのステップ
と、第1のスイッチング手段をオンした後オフするため
のステップと、TFT基板を駆動して画素電極の電位を
変化させるためのステップと、第2のスイッチング手段
をオンするためのステップと、電荷変化量検出手段が対
向電極の電荷の変化量を検出するためのステップとを含
む。
スイッチング手段をオンした後オフすることによって対
向電極の電位を所定の電位とし、画素電極の電位の変化
に応じた対向電極の電荷の変化量を検出することによっ
て、検査精度を高くしている。
の制御方法は、請求項11記載のTFT基板の検査装置
の制御方法であって、対向電極の電荷変化量検出手段に
対する電位はその絶対値が所定値以上の負の値である。
位を負の値にすることよって、常に対向電極から電子が
送出されるようになる。したがって対向電極からの電荷
を正しく転送することが可能となる。
ジュールの対向電極が2次元に配列された2次元エリア
センサである場合について図面を参照しながら以下に説
明する。
本発明の実施の形態1における検査装置の主要部および
検査対象となるTFT基板の概略構成図である。検査装
置は、複数の対向電極20、電荷結合素子30、シフト
ゲート35および電荷検出部37を含む検査モジュール
2と、リセット雑音を抑制するためのCDS(相関二重
サンプリング)4とA/D変換器5と、データ処理部6
とを含む。
対象であるTFT基板1の上面に配置された画素電極1
0との間に微小間隔を置いて対向配置される。検査モジ
ュール2の下面に配置された複数の対向電極20は、そ
れぞれの対向電極20に対応する画素電極10の電位の
変化によって生じた対向電極20上の電荷の変化量が電
荷結合素子30を介して転送され、電荷検出部37によ
って連続信号として出力される。検査モジュール2の動
作および動作原理の詳細な説明は後述する。
S4によってリセット雑音を抑制される。そして、CD
S4から出力された信号は、A/D変換器5によってデ
ジタル信号に変換され、各対向電極20からの電荷の出
力量が検出される。データ処理部6は、A/D変換器5
からの出力信号を読出すことによって、各対向電極20
に対応する画素電極10の電位の変化量に換算し、2次
元データ処理を行なうことによって各画素電極10の動
作の検査を行なう。
実施の形態1における検査装置で検査されるTFT基板
1の拡大図を示している。液晶表示パネルに使用される
TFT基板1は、図2に示すように走査線として機能す
るゲート配線11が複数本平行に形成され、それらのゲ
ート配線11と直交するように信号線として機能するソ
ース配線12が複数本平行に形成される。両配線11、
12が交差する位置の近傍には薄膜トランジスタ13が
形成され、この薄膜トランジスタ13には画素電極10
が接続されている。
は、画素電極10の電位の変化に対応する対向電極20
の電荷の変化量を測定し、その値によって検査を行な
う。TFT基板1の配線、画素電極および薄膜トランジ
スタの構造はいずれも種々の構造が知られているが、い
ずれの種類の構造であっても本発明の実施の形態1にお
ける検査装置で検査することが可能である。
基板1に薄膜トランジスタ13および画素電極10が形
成されており、薄膜トランジスタ13が動作する状態で
あれば、ガラス基板と貼り合せるまでのどの工程であっ
ても検査を行なうことが可能である。
は、それぞれゲート配線11、ソース配線12を電気的
に接続するものであり、TFT基板1に悪影響を及ぼす
静電気を防止するために設けられている。これらのショ
ートリング14と15とは、TFT基板1の製造段階で
は形成されているものの、TFT基板1の製造後にTF
T基板1と反対側の透明基板を貼り合せて、液晶を注入
して液晶表示パネルを製造する後工程の段階において切
断除去されるものである。
は、液晶表示パネルを組立てた後の点灯検査と電気的に
ほぼ同じ条件で検査するため、液晶表示パネルの組立後
の点灯検査と同様に、実装ドライバを用いて液晶表示パ
ネルと同じ点灯条件でパネルを駆動することによっても
検査が行なえる。また、ショートリング14と15とが
残っている状態であっても、特開平6−82836号公
報に開示された駆動方法でパネルを駆動することによっ
ても検査が行なえる。
モジュール2の電気的な特性について説明する。
から電荷結合素子30に電荷を転送する回路を示す図で
ある。図3に示す回路を対向電極部と呼ぶことにする。
の電圧設定用配線(対向電圧設定用配線)40、対向電
極の電圧設定用回路(対向電圧設定用MOSFET(Me
talOxide Semiconductor Field Effect Transistor
))41、シフトゲート35、および電荷結合素子3
0を含む。対向電極20と、対向配置されたTFT基板
1の画素電極10との間に容量成分が形成される。この
対向電極20と画素電極10との間で形成されたコンデ
ンサを介して検査が行なわれる。なお、容量成分とし
て、空気等の気体または水、アルコールもしくは液晶等
の液体または絶縁シート等の固体を用いることができ
る。検査素子2を移動させながら検査を行なう場合に、
容量成分として空気層を用いることが考えられる。この
場合、画素電極10と対向電極20との間の静電容量を
液晶パネル組立後の状態と同じにしようとすると、液晶
の比誘電率が空気より数倍大きいため、画素電極10と
対向電極20との間隔を液晶パネル組立後の間隔の数分
の1にする必要があり、検査モジュール2の位置制御が
非常に難しくなる。そのため、検査モジュール2の位置
制御が可能な程度に間隔を広げ、その分だけ静電容量が
小さくなった状態で検査を行なう方が望ましい。また、
空気層の代わりに液晶より比誘電率の大きな液体層を用
いて、その分だけ画素電極10と対向電極20との間隔
を広げることも可能である。
とスイッチング素子を介して接続されている。本実施の
形態では、スイッチング素子として対向電圧設定用MO
SFET41を用いるが、他のスイッチング素子であっ
てもよい。対向電圧設定用MOSFET41がオンにな
ると、対向電極20は対向電圧設定用配線40と同じ電
位になる。つまり、対向電圧設定用配線40に、対向電
圧20の電位として設定したい電位の信号を入力してお
くと、対向電圧設定用MOSFET41をオンにするこ
とによって、対向電極20の電位を自由に設定すること
ができる。
フトゲート35を介して接続されている。シフトゲート
35がオンになると、対向電極20と電荷結合素子30
との電位差に応じた電荷が電荷結合素子30へ送出され
る。この送出された電荷は、電荷結合素子30によって
順次転送され、電荷検出部37より連続信号として出力
される。対向電圧設定用MOSFET41とシフトゲー
ト35とがともにオフのときには、対向電極20上の電
荷は一定に保たれる。そのため画素電極10の電位が変
化すると、その変化量の分だけ対向電極20の電位も変
化する。
配線40と対向電圧設定用MOSFET41との機能
を、電荷結合素子30とシフトゲート35とが併せ持つ
ことによって、対向電圧設定用配線40と対向電圧設定
用MOSFET41とを省略することも可能である。
モジュール2が2次元エリアセンサである場合の検査モ
ジュール2の下面のセンサ部3の概略構成を示す。検査
モジュールセンサ部3は、対向電極20、電荷結合素子
30、垂直転送部31、水平転送部32、シフトゲート
35、電荷検出部37、対向電圧設定用配線40、およ
び対向電圧設定用MOSFET41を含む。
垂直転送部31とが複数本平行に形成されている。ま
た、対向電圧設定用配線40と垂直転送部31とは、図
5に示すように交互に並んでおり、その間には複数の対
向電極20が並んでいる。それぞれの対向電極20は、
対向電圧設定用MOSFET41を介して対向電圧設定
用配線40と接続されており、さらにシフトゲート35
を介して垂直転送部31と接続されている。
に接続されており、等しい電位に保たれている。垂直転
送部31は、電荷結合素子の水平転送部32に接続され
ており、電荷は対向電極20から垂直転送部31と水平
転送部32とを介して転送され、その電荷量は電荷検出
部37によって検出される。
電極10と対向電極20との対応関係を表わす図であ
る。(a)は、画素電極10の中の1つが対向電極20
の複数に対応している。1つの画素電極10に対応する
複数の対向電極20から得られた値を総合して、対応す
る画素電極10の電位の変化量を計算によって求める。
また、(b)は、画素電極10と対向電極20とが1対
1に対応しており、各対向電極20から得られた値によ
って対応する画素電極10の電位の変化量が求まる。本
実施の形態によれば、(a)または(b)のいずれの場
合でも検査を行なうことができる。
極10の電位が変化したときの電荷の変化量を測定する
方法について説明する。ここで、画素電極10と対向電
極20との間に形成されたコンデンサの静電容量をCと
する。また、測定の間は、対向電圧設定用配線40は電
位Vc0で一定に保たれており、電荷結合素子30は電
位Vc2で一定に保たれているものとする。
用MOSFET41をオンにし、シフトゲート35をオ
フにしておく。このとき、対向電極20の電位は対向電
圧設定用配線40の電位Vc0と等しくなる。
用MOSFET41をオフにする。このときの画素電極
10の電位をVd0とする。
らVd1に変化した状態を示している。対向電極設定用
MOSFET41とシフトゲート35とがともにオフで
あるので、対向電極20上の電荷の量が一定に保持され
る。このため、画素電極10と対向電極20との間の電
位差は一定に保たれる。画素電極10の電位がVd0か
らVd1に変化すると、対向電極20の電位は次式のよ
うに変化する。
する。対向電極20の電位が電荷結合素子30の電位V
c2に等しくなるため、(2)式に示す電荷が電荷結合
素子30に送出される。
3がオフになっていると、画素電極10上の電荷の量が
一定に保持されているので、画素電極10の電位は
(3)式に示す値に変化している。
T41とシフトゲート35とをともにオフにする。この
とき、電荷結合素子30において各対向電極20の電荷
が順次転送される。転送された電荷は電荷検出部37か
ら連続信号として出力され、CDS4によりリセット雑
音が抑圧され、A/D変換器5によりデジタル信号に変
換される。そして、各対向電極20ごとの電荷の流出量
Qが次式によって求められる。
る。
位の変化量は計算によって求めることができる。データ
処理部6において、対向電極20に対応する画素電極1
0の電位の変化量を計算によって求め、正常な場合の値
と比較することにより、良否の判定を行なう。なお、電
荷結合素子30は、電荷として電子しか転送することが
できないため、Qが負の値をとるようにVc0とVc2
との値を設定する必要がある。すなわち、 Q=C(Vc1−Vc2)=C(Vc0−Vc2+Vd1−Vd0)<0 …(6) であるから、 Vc0−Vc2<Vd0−Vd1 …(7) を常に満たすように、Vd0とVd1との変化の範囲を
考慮した上で、対向電極設定用配線40と電荷結合素子
30との電位を設定する。
TFT基板および検査モジュールを駆動して各画素の検
査を行なう場合の検査方法の詳細について説明する。
よび検査モジュール2の駆動信号の変化と画素電極10
および対向電極20の電位の変化とを説明する。図8に
示すTFT基板1の駆動信号は、TFT基板1のゲート
信号Vg(t)がハイレベルとなる直前にソース信号V
s(t)の電圧が変化しており、この駆動方法ではオン
不良のみが欠陥として検出される。また、図9に示すT
FT基板1の駆動信号は、TFT基板1のゲート信号V
g(t)がハイレベルとなる直後にソース信号Vs
(t)の電圧が変化しており、この駆動方法ではオン不
良およびオフ不良ともに欠陥として検出される。
信号を用いることによって、欠陥の種類も判定すること
ができる。本実施の形態における検査装置では、TFT
基板1をTFT液晶ディスプレイパネルと電気的にほぼ
等価な状態で検査を行なうため、欠陥を検出するための
駆動信号としてTFT液晶ディスプレイパネルの検査用
の信号をそのまま用いることができる。TFT液晶ディ
スプレイパネルの検査用の駆動信号および検査の方法と
しては、特開平6−82836号公報に開示された方法
が適用できる。
TFT基板1のゲート配線11およびソース配線12の
駆動信号Vg(t)とVs(t)との信号の変化を示
す。ゲート信号Vg(t)は一定の周期でハイレベルと
ロウレベルを繰返す。ゲート信号Vg(t)がハイレベ
ルのとき、薄膜トランジスタ13がオンになり、ソース
配線12の電位Vs(t)が画素電極10に書込まれ
る。ゲート信号Vg(t)の立上がり直前にソース信号
Vs(t)の電位が変化する。
1のゲート電極44(図3参照)に入力される駆動信号
Vs1(t)を示す。駆動信号Vs1(t)がハイレベ
ルのときに、対向電圧設定用MOSFET41がオンと
なり、対向電極20の電位はVc0となる。
照)に入力される駆動信号Vs2(t)を示す。駆動信
号Vs2(t)がハイレベルになると、シフトゲート3
5がオンとなり、対向電極20と電荷結合素子30の電
位差に応じた量の電荷が、対向電極20から電荷結合素
子30へ送出される。
に動作している場合の画素電極10の電位Vd(t)お
よび対向電極20の電位Vc(t)の変化を示す。ま
た、(f)および(g)は電極10がオン不良の場合の
画素電極10の電位Vd(t)および対向電極20の電
位Vc(t)の変化を示す。さらに、(h)および
(i)は画素電極10がオフ不良の場合の画素電極10
の電位Vd(t)および対向電極20の電位Vc(t)
の変化を示す。実施の形態1における検査装置は、他の
種類の点欠陥や線欠陥なども検出することができるが、
一例として画素電極10のオン不良とオフ不良との2種
類の欠陥について説明する。
上がりの直前にVs1(t)をハイレベルにする。ゲー
ト信号Vg(t)がハイレベルになることにより画素電
極10にソース信号の電位Vs(t)=+Vsが書込ま
れ、Vd(t)=+Vsとなる。このとき、対向電極2
0の電位はVc0に保持される。
の直前に、Vs1(t)をロウレベルにし、ゲート信号
Vg(t)の2回目の立下がりの直後に、シフトゲート
電極36に入力される駆動信号Vs2(t)をハイレベ
ルにする。Vs1(t)をロウレベルにしてから、Vs
2(t)をハイレベルにするまでの間に変化した画素電
極10の電位の変化量に応じた電荷が電荷結合素子30
に送出される。
ことにより、画素電極10にソース信号の電位Vs
(t)=−Vsが書込まれ、画素電極10の電位はVd
(t)=−Vsに変化する。画素電極10が正常な場合
には、(d)に示すように画素電極10の電位の変化量
は−2Vsであり、次式に示す量の電子が電荷結合素子
30に送出される。
に、画素電極10の電位の電荷量は−2Vsを下回るた
め、電荷結合素子30に送出される電子−Qが少なくな
り、(g)に示すようにΔV1′がΔV1より小さくな
る。画素電極10がオフ不良の場合には、(h)に示す
ように、画素電極10の電位の変化量はほぼ−2Vsと
なるため画素電極10が欠陥として検出されない。
が、次にソース信号の位相が180°ずれた位置で2回
目の測定が以下のように行なわれる。
の直前に、Vs1(t)をハイレベルにする。
ことにより画素電極10にソース信号の電位Vs(t)
=−Vsが書込まれ、Vd(t)=−Vsとなる。この
とき、対向電極20の電位はVc0に保持される。
に、Vs1(t)をロウレベルにし、ゲート信号Vg
(t)の5回目の立下がりの直後に、シフトゲート電極
36に入力される駆動信号Vs2(t)をハイレベルに
する。Vs1(t)をロウレベルにしてから、Vs2
(t)をハイレベルにするまでの間に変化した画素電極
10の電位の変化量に応じた電荷が電荷結合素子30に
送出される。
ことにより、画素電極10にソース信号の電位Vs
(t)=+Vsが書込まれ、画素電極10の電位はVd
(t)=+Vsに変化する。画素電極10が正常な場合
には、(d)に示すように画素電極10の電位の変化量
は+2Vsであり、次式に示す量の電子が電荷結合素子
30に送出される。
に、画素電極10の電位の変化量は+2Vsを下回るた
め、電荷結合素子30に送出される電子−Qが多くな
り、(g)に示すようにΔV2′がΔV2より大きくな
る。画素電極10がオフ不良の場合には、(h)に示す
ように、画素電極10の電位の変化量はほぼ+2Vsと
なるため、欠陥として検出されない。
FT基板1のゲート配線11およびソース配線12の駆
動信号Vg(t)とVs(t)との信号の変化を示す。
ゲート信号Vg(t)は一定の周期でハイレベルとロウ
レベルとを繰返す。ゲート信号Vg(t)がハイレベル
のとき、薄膜トランジスタ13がオンになり、ソース配
線12の電位Vs(t)が画素電極10に書込まれる。
ゲート信号Vg(t)の立下がりの直後にソース信号V
s(t)の電位が変化する。ソース信号Vs(t)の電
位は、ゲート信号Vg(t)がハイレベルとなるごと
に、+Vsと−Vsとの電位を繰返す。
1のゲート電極44に入力される駆動信号Vs1(t)
を示す。駆動信号Vs1(t)がハイレベルのときに、
対向電圧設定用MOSFET41はオンとなり、対向電
極20の電位はVc0となる。
れる駆動信号Vs2(t)を示す。駆動信号Vs2
(t)がハイレベルになるとシフトゲート35がオンと
なり、対向電極20と電荷結合素子30の電位差に応じ
た量の電荷が対向電極20から電荷結合素子30へ送出
される。
常に動作している場合の画素電極10の電位Vd(t)
および対向電極20の電位Vc(t)の変化を示す。ま
た、(f)および(g)は画素電極10がオン不良の場
合の画素電極10の電位Vd(t)および対向電極20
の電位Vc(t)の変化を示す。さらに、(h)および
(i)は画素電極10がオフ不良の場合の画素電極10
の電位Vd(t)および対向電極20の電位Vc(t)
の変化を示す。まず、ゲート信号Vg(t)の1回目の
立上がりの直前にVs1(t)をハイレベルにする。
ことにより画素電極10にソース信号の電位Vs(t)
=+Vsが書込まれ、Vd(t)=+Vsとなる。この
とき、対向電極20の電位はVc0に保持される。
の直前に、Vs1(t)をロウレベルにし、ゲート信号
Vg(t)の2回目の立下がりの直後に、シフトゲート
電極36に入力される駆動信号Vs2(t)をハイレベ
ルにする。Vs1(t)をロウレベルにしてからVs2
(t)をハイレベルにするまでの間に変化した画素電極
10の電位の変化量に応じた電荷が電荷結合素子30に
送出される。
ことにより、画素電極10にソース信号の電位Vs
(t)=−Vsが書込まれ、画素電極10の電位はVd
(t)=−Vsに変化する。画素電極10が正常な場合
には、(d)に示すように、画素電極10の電位の変化
量は−2Vsであり、(8)式に示す量の電子が電荷結
合素子30に送出される。画素電極10がオン不良の場
合には、(f)に示すように、画素電極10の電位の変
化量は−2Vsを下回るため、電荷結合素子30に送出
される電子−Qが少なくなり、(g)に示すようにΔV
1′がΔV1より小さくなる。画素電極10がオフ不良
の場合には、(h)に示すように、画素電極10の電位
の変化量は−2Vsを下回るため、電荷結合素子30に
送出される電子−Qが少なくなり、(i)に示すように
ΔV1″がΔV1より小さくなる。
るが、次にソース信号の位相が180°ずれた位置で2
回目の測定を以下のように行なう。
の直前に、Vs1(t)をハイレベルにする。
ことにより画素電極10にソース信号の電位Vs(t)
−Vsが書込まれ、Vd(t)=−Vsとなる。このと
き、対向電極20の電位はVc0に保持される。
の直前に、Vs1(t)をロウレベルにし、ゲート信号
Vg(t)の5回目の立下がりの直後に、シフトゲート
電極36に入力される駆動信号Vs2(t)をハイレベ
ルにする。Vs1(t)をロウレベルにしてから、Vs
2(t)をハイレベルにするまでの間に変化した画素電
極10の電位の変化量に応じた電荷が電荷結合素子30
に送出される。
ことにより、画素電極10にソース信号の電位Vs
(t)=+Vsが書込まれ、画素電極10の電位はVd
(t)=+Vsに変化する。画素電極10が正常な場合
には、(d)に示すように画素電極10の電位の変化量
は+2Vsであり、(9)式に示す量の電子が電荷結合
素子30に送出される。画素電極10がオン不良の場合
には、(f)に示すように、画素電極10の電位の変化
量は+2Vsを下回るため、電荷結合素子30に送出さ
れる電子−Qが多くなり、(g)に示すようにΔV2′
がΔV2より大きくなる。画素電極10がオフ不良の場
合には、(h)に示すように、画素電極10の電位の変
化量は+2Vsを下回るため、電荷結合素子30に送出
される電子−Qが多くなり、(i)に示すようにΔV
2″がΔV2より大きくなる。
れる。このように、ソース信号の位相を180°ずらし
た位置で2回検査を行なうことによって、より正確に検
査を行なうことができる。
施の形態における検査モジュールの対向電極部の断面構
造の一例を示している。検査モジュール2の対向電極部
は、対向電極電荷蓄積層21、信号電荷転送層33、転
送ゲート電極34、シフトゲート35、シフトゲート電
極36、対向電圧設定用配線40、対向電圧設定用ソー
ス42、対向電圧設定用ゲート43、対向電圧設定用ゲ
ート電極44、チャネルストッパ52、絶縁膜53、お
よびパッシベーション膜54を含む。これらは、n型基
板50の上にp型ウェル51が形成されたシリコン基板
上に形成される。対向電極として機能する対向電極電荷
蓄積層21は、n型半導体層で構成されており、p型半
導体層35、43および51と絶縁膜53とで囲まれて
いる。画素電極10と対向配置された状態で容量成分を
介して検査を行なうため、検査時には対向電極電荷蓄積
層21と画素電極10との間にコンデンサが形成され
る。
定用MOSFET41は、対向電極電荷蓄積層21の隣
に形成されている。対向電圧設定用MOSFET41
は、対向電圧設定用ソース42、対向電圧設定用ゲート
43、ドレインである対向電極電荷蓄積層21およびゲ
ート電極44で構成される。
る対向電極電荷蓄積層21、シフトゲート用ゲート3
8、ドレインとして機能する信号電荷転送層33および
シフトゲート電極36から構成され、対向電極電荷蓄積
層21の隣に形成される。電荷結合素子30は、信号電
荷転送層33および転送ゲート電極34から構成され
る。電荷結合素子30に送出された電子を順次転送して
いくために転送ゲート電極34は適切なタイミング信号
で駆動される。検査モジュール基板の表面はパッシベー
ション膜54によって覆われている。
造として、図11または図12に示すものを用いてもよ
い。図11および図12はともに、(a)が対向電極部
の断面構造を、(b)が表面の電極の構造を示してい
る。図11に示す対向電極部の構造は、対向電極20が
検査モジュール2の表面に形成されている以外は図10
に示す対向電極の構造と同じであるので、詳細な説明は
繰返さない。また、図12に示す対向電極部の構造は、
対向電極20と対向電圧設定用配線40とが検査モジュ
ール2の表面に形成されている以外は図10に示す対向
電極の構造と同じであるので、詳細な説明は繰返さな
い。対向電極20は、対向電極電荷蓄積層21と電気的
に接続した構造となっているが、図11と図12とでは
対向電極20の表面積が異なっている。
の場合よりも対向電極20の表面積が広くなっている。
このため、画素電極10と対向電極20との間に形成さ
れるコンデンサの対向電極20側から見た静電容量を大
きくとることができる。図12に示す構造では、対向電
圧設定用配線40が検査モジュール2の表面に広がって
おり、対向電極20の表面積が狭くなっている。このた
め、画素電極10と対向電極20との間に形成されるコ
ンデンサの対向電極側から見た静電容量が小さくなる。
20の間に形成されるコンデンサの画素電極10側から
見た静電容量は同じであるが、対向電極20側から見た
静電容量が異なるため、電荷結合素子30に送出される
電荷の量が異なる。このように、対向電極20の表面積
を変えることによって、電荷結合素子30によって転送
される電荷の量が適切になるように調整することができ
る。
下の効果を奏する。 (1) TFT基板を貼り合せ液晶注入する前に、TF
T基板状態で検査することが可能となる。
子を用いて直接測定するため、電気光学素子を用いた検
査装置よりも精度よく測定することが可能となる。
より駆動して検査する方法と比較して、ゲート配線とソ
ース配線とを電気的に短絡するショートリングを残した
ままTFT基板を検査することができるため、後工程に
おいてTFT基板が静電破壊することを防ぐことができ
る。また、TFT基板の駆動と検査モジュールの駆動を
同期させることによって、検査の高速化が図れる。さら
に、検査モジュールには複数の対向電極が存在し、電荷
結合素子によって電荷の変化量を転送することによって
同時に複数の対向電極の電荷の変化量を測定できるた
め、検査の高速化が図れる。
る前に、検査モジュールの対向電極の電荷結合素子に対
する電位が負の十分大きな値になるように対向電極の電
位を設定してから測定を行なうことにより、常に対向電
極から電荷結合素子へ電子が送出される。電荷結合素子
は電子しか転送できないため、このように電荷を正しく
転送することが可能となる。
るため、対向電極の位置および大きさの精度は非常に高
く、欠陥画素の検出の位置精度が高くなる。
の形態2における検査モジュールのセンサ部3′の概略
構成を示す。図5に示す実施の形態1における検査モジ
ュール2は2次元エリアセンサの場合についてであった
が、実施の形態2における検査モジュール3′は対向電
極20が1次元に配列されている。その他の構成および
機能は実施の形態と同じであるので詳細な説明は繰返さ
ない。
あるいは横1ラインの検査を行ない、次のラインに移動
して検査を行なう。この操作を繰返し行なうことによっ
て、TFT基板全体の検査が可能となる。実施の形態1
と比較して、検査時間は余計にかかるが、検査モジュー
ル自体のコストを低減させることができる。その他の効
果は実施の形態1と同じであるので詳細な説明は繰返さ
ない。
すブロック図である。
るTFT基板の平面図である。
示す図である。
素子およびシフトゲートによって代行する場合の検査モ
ジュールの対向電極部の電気的な構成を示す図である。
合の検査モジュール下面のセンサ部の概略構成図であ
る。
電極の対応関係を表わす図である。
電極との制御方法を示す図である。
駆動方法と画素電極および対向電極の電位の変化を示す
図である。
検出する場合の駆動方法と画素電極および対向電極の電
位の変化を示す図である。
の一例を示す図である。
ュールの対向電極部の構造の断面図および平面図の一例
を示す図である。
ュールの対向電極部の構造の断面図および平面図の一例
を示す図である。
場合の検査モジュール下面のセンサ部の概略構成図であ
る。
Claims (12)
- 【請求項1】 対向電極をTFT基板の画素電極に対し
て微小間隔をおいて対向配置させるステップと、 前記TFT基板の駆動による前記画素電極の電位の変化
に応じた前記対向電極の電荷の変化量を検出するステッ
プとを含むTFT基板の検査方法。 - 【請求項2】 複数の対向電極をTFT基板の画素電極
に対して微小間隔をおいて対向配置させるステップと、 前記TFT基板の駆動による各画素電極の電位の変化に
応じた前記複数の対向電極の電荷の変化量を検出するス
テップと、 前記検出された複数の電荷の変化量を連続的に読出して
前記各画素電極の良否を判定するステップとを含むTF
T基板の検査方法。 - 【請求項3】 前記複数の対向電極の電荷の変化量を検
出するステップは、 前記複数の対向電極に第1の所定の電位を与えるステッ
プと、 前記各画素電極の電位を第2の所定の電位に変化させる
ステップと、 前記複数の対向電極の電荷の変化量を検出するステップ
とを含む、請求項2記載のTFT基板の検査方法。 - 【請求項4】 TFT基板の画素電極に対して微小間隔
をおいて対向配置される対向電極と、 前記TFT基板の駆動による前記画素電極の電位の変化
に応じた前記対向電極の電荷の変化量を検出するための
検出手段とを含むTFT基板の検査装置。 - 【請求項5】 TFT基板の画素電極に対して微小間隔
をおいて対向配置される複数の対向電極と、 前記TFT基板の駆動による各画素電極の電位の変化に
応じた前記複数の対向電極の電荷の変化量を検出するた
めの検出手段と、 前記検出手段によって検出された複数の電荷の変化量を
連続的に読出して前記各画素電極の良否を判定するため
のデータ処理手段とを含むTFT基板の検査装置。 - 【請求項6】 前記複数の対向電極は1次元に配列され
てなる、請求項5記載のTFT基板の検査装置。 - 【請求項7】 前記複数の対向電極は2次元に配列され
てなる、請求項5記載のTFT基板の検査装置。 - 【請求項8】 前記複数の対向電極の各々が前記画素電
極の1つに対応する、請求項5〜7のいずれかに記載の
TFT基板の検査装置。 - 【請求項9】 前記複数の対向電極の複数個が前記画素
電極の1つに対応する、請求項5〜7のいずれかに記載
のTFT基板の検査装置。 - 【請求項10】 前記検出手段は、前記複数の対向電極
のそれぞれと所定電圧との間のスイッチングを行なうた
めの第1のスイッチング手段と、 電荷の変化量を検出するための電荷変化量検出手段と、 前記複数の対向電極のそれぞれと前記電荷変化量検出手
段との間のスイッチングを行なうための第2のスイッチ
ング手段とを含む請求項5〜9のいずれかに記載のTF
T基板の検査装置。 - 【請求項11】 TFT基板の画素電極に対して微小間
隔をおいて対向配置させる複数の対向電極と、前記複数
の対向電極のそれぞれと所定電圧との間のスイッチング
を行なうための第1のスイッチング手段と、電荷の変化
量を検出するための電荷変化量検出手段と、前記複数の
対向電極のそれぞれと前記電荷変化量検出手段との間の
スイッチングを行なうための第2のスイッチング手段と
を含むTFT基板の検査装置の制御方法であって、 前記第2のスイッチング手段をオフするステップと、 前記第1のスイッチング手段をオンした後オフするステ
ップと、 前記TFT基板を駆動して画素電極の電位を変化させる
ステップと、 前記第2のスイッチング手段をオンするステップと、 前記電荷変化量検出手段が前記対向電極の電荷の変化量
を検出するステップとを含むTFT基板の検査装置の制
御方法。 - 【請求項12】 前記対向電極の電位変化量検出手段に
対する電位はその絶対値が所定値以上の負の値である、
請求項11記載のTFT基板の検査装置の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26298396A JP3963983B2 (ja) | 1996-10-03 | 1996-10-03 | Tft基板の検査方法、検査装置および検査装置の制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26298396A JP3963983B2 (ja) | 1996-10-03 | 1996-10-03 | Tft基板の検査方法、検査装置および検査装置の制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10104563A true JPH10104563A (ja) | 1998-04-24 |
| JP3963983B2 JP3963983B2 (ja) | 2007-08-22 |
Family
ID=17383276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26298396A Expired - Fee Related JP3963983B2 (ja) | 1996-10-03 | 1996-10-03 | Tft基板の検査方法、検査装置および検査装置の制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3963983B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6667632B2 (en) | 1999-11-01 | 2003-12-23 | Mitsubishi Heavy Industries, Ltd. | Potential sensor for detecting voltage of inspection target at non-contact condition to attain higher speed of inspection |
| JP2004094245A (ja) * | 2002-08-19 | 2004-03-25 | Photon Dynamics Inc | 視覚画像形成および電子感知による総合検査システム |
| WO2004070403A1 (ja) * | 2003-02-07 | 2004-08-19 | Agilent Technologies,Inc. | 薄膜トランジスタアクティブマトリクス基板の検査装置及び方法 |
| US7081908B2 (en) | 2001-02-22 | 2006-07-25 | Mitsubishi Heavy Industries, Ltd. | Apparatus and method for testing electrode structure for thin display device using FET function |
| KR100786754B1 (ko) * | 2007-02-22 | 2007-12-18 | 주식회사 오킨스전자 | 표시소자 어레이기판의 화소상태 검출 장치 및 그 장치제조 방법 |
| US7312624B2 (en) | 2004-12-21 | 2007-12-25 | Seiko Epson Corporation | Substrate for electro-optical device, testing method thereof, electro-optical device and electronic apparatus |
| US7839372B2 (en) | 2004-08-10 | 2010-11-23 | Seiko Epson Corporation | Electrooptic apparatus substrate and examining method therefor and electrooptic apparatus and electronic equipment |
| CN103325318A (zh) * | 2013-05-16 | 2013-09-25 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
| CN112834834A (zh) * | 2021-03-15 | 2021-05-25 | 电子科技大学 | 一种基于液晶光学特性的静电测量装置及方法 |
-
1996
- 1996-10-03 JP JP26298396A patent/JP3963983B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6667632B2 (en) | 1999-11-01 | 2003-12-23 | Mitsubishi Heavy Industries, Ltd. | Potential sensor for detecting voltage of inspection target at non-contact condition to attain higher speed of inspection |
| US7081908B2 (en) | 2001-02-22 | 2006-07-25 | Mitsubishi Heavy Industries, Ltd. | Apparatus and method for testing electrode structure for thin display device using FET function |
| JP2004094245A (ja) * | 2002-08-19 | 2004-03-25 | Photon Dynamics Inc | 視覚画像形成および電子感知による総合検査システム |
| WO2004070403A1 (ja) * | 2003-02-07 | 2004-08-19 | Agilent Technologies,Inc. | 薄膜トランジスタアクティブマトリクス基板の検査装置及び方法 |
| US7839372B2 (en) | 2004-08-10 | 2010-11-23 | Seiko Epson Corporation | Electrooptic apparatus substrate and examining method therefor and electrooptic apparatus and electronic equipment |
| US7312624B2 (en) | 2004-12-21 | 2007-12-25 | Seiko Epson Corporation | Substrate for electro-optical device, testing method thereof, electro-optical device and electronic apparatus |
| KR100786754B1 (ko) * | 2007-02-22 | 2007-12-18 | 주식회사 오킨스전자 | 표시소자 어레이기판의 화소상태 검출 장치 및 그 장치제조 방법 |
| CN103325318A (zh) * | 2013-05-16 | 2013-09-25 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
| CN103325318B (zh) * | 2013-05-16 | 2015-08-19 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
| CN112834834A (zh) * | 2021-03-15 | 2021-05-25 | 电子科技大学 | 一种基于液晶光学特性的静电测量装置及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3963983B2 (ja) | 2007-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5377030A (en) | Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor | |
| US6982568B2 (en) | Image display device having inspection terminal | |
| US6924875B2 (en) | Array substrate having diodes connected to signal lines, method of inspecting array substrate, and liquid crystal display | |
| US20070236244A1 (en) | Test method, semiconductor device, and display | |
| US20020047838A1 (en) | Array substrate of liquid crystal display device | |
| US20030030464A1 (en) | Testing method for array substrate | |
| JPH10214065A (ja) | アクティブマトリクス基板の検査方法,アクティブマトリクス基板,液晶装置および電子機器 | |
| CN101452175B (zh) | 显示面板以及电子机器 | |
| JPH05289102A (ja) | アクティブマトリクス基板及びその製造方法 | |
| KR20140120580A (ko) | 유기발광 표시장치 및 그것의 검사 방법 | |
| JP6257192B2 (ja) | アレイ基板およびその検査方法ならびに液晶表示装置 | |
| CN112352164B (zh) | 电容检测区域传感器及其装置、以及导电图案检查装置 | |
| CN104700762A (zh) | 阵列基板、显示面板、弯曲程度检测方法 | |
| JP3203864B2 (ja) | アクティブマトリックス基板の製造方法、検査方法および装置と液晶表示装置の製造方法 | |
| JP3963983B2 (ja) | Tft基板の検査方法、検査装置および検査装置の制御方法 | |
| US7227523B2 (en) | Liquid crystal display device and inspecting method thereof | |
| JP4110172B2 (ja) | アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスoledパネルの製造方法 | |
| US11467687B2 (en) | Touch display apparatus, driving circuit and method for automatic defect detection | |
| US6847223B2 (en) | Method and device for inspection active matrix substrate | |
| JP2516197B2 (ja) | 半導体素子の検査方法 | |
| US6815976B2 (en) | Apparatus and method for inspecting array substrate | |
| US11475853B2 (en) | Display module, display system and control method for display system | |
| US6667632B2 (en) | Potential sensor for detecting voltage of inspection target at non-contact condition to attain higher speed of inspection | |
| JPH0915645A (ja) | アクティブマトリクス液晶表示素子 | |
| WO2004070403A1 (ja) | 薄膜トランジスタアクティブマトリクス基板の検査装置及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040319 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040720 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040916 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040928 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20041203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070523 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |