JPH10104648A - アクティブマトリクス基板及びその欠陥修正方法 - Google Patents
アクティブマトリクス基板及びその欠陥修正方法Info
- Publication number
- JPH10104648A JPH10104648A JP26004296A JP26004296A JPH10104648A JP H10104648 A JPH10104648 A JP H10104648A JP 26004296 A JP26004296 A JP 26004296A JP 26004296 A JP26004296 A JP 26004296A JP H10104648 A JPH10104648 A JP H10104648A
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- source bus
- insulating film
- interlayer insulating
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 予備配線を不要にして、基板サイズを小さく
でき、全てのソースバスラインに対して断線の修正を可
能にし、かつ同一のソースバスラインに対して複数箇所
の断線修正が可能なアクティブマトリクス基板を提供す
る。 【解決手段】 画素電極４が層間絶縁膜を介してソース
バスライン３と部分的に重なる第１の接続用エリア３’
を形成する。また、ゲートバスライン２を挟むソースバ
スライン方向に隣接する２つの画素電極部分に、接続用
配線９が層間絶縁膜を介して２つの画素電極４，４と部
分的に重なる第２の接続用エリア９を形成する。断線に
起因する欠陥修正は、第１の接続用エリア３’及び第２
の接続用エリア９をレーザ加工し、断線箇所で切断され
た一方のソースバスライン３ａと画素電極４とを接続
し、かつソースバスライン方向に隣接する画素電極同士
を接続する。
でき、全てのソースバスラインに対して断線の修正を可
能にし、かつ同一のソースバスラインに対して複数箇所
の断線修正が可能なアクティブマトリクス基板を提供す
る。 【解決手段】 画素電極４が層間絶縁膜を介してソース
バスライン３と部分的に重なる第１の接続用エリア３’
を形成する。また、ゲートバスライン２を挟むソースバ
スライン方向に隣接する２つの画素電極部分に、接続用
配線９が層間絶縁膜を介して２つの画素電極４，４と部
分的に重なる第２の接続用エリア９を形成する。断線に
起因する欠陥修正は、第１の接続用エリア３’及び第２
の接続用エリア９をレーザ加工し、断線箇所で切断され
た一方のソースバスライン３ａと画素電極４とを接続
し、かつソースバスライン方向に隣接する画素電極同士
を接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばコンピュー
タやテレビジョン装置等のディスプレイに利用され、ス
イッチング素子を介して画素電極に駆動信号を印加する
ことにより表示を実行するアクティブマトリクス方式の
液晶表示装置の構成部材となるアクティブマトリクス基
板及びその欠陥修正方法に関する。
タやテレビジョン装置等のディスプレイに利用され、ス
イッチング素子を介して画素電極に駆動信号を印加する
ことにより表示を実行するアクティブマトリクス方式の
液晶表示装置の構成部材となるアクティブマトリクス基
板及びその欠陥修正方法に関する。
【０００２】
【従来の技術】図５はこの種のアクティブマトリクス基
板の一従来例を示す。このアクティブマトリクス基板
は、マトリクス状に形成されたスイッチング素子１と、
各スイッチング素子１に対応してマトリクス状に形成さ
れた複数の画素電極４と、これらの行方向及び列方向に
対応して直交する形に形成されたゲートバスライン２及
びソースバスライン３とを有する。
板の一従来例を示す。このアクティブマトリクス基板
は、マトリクス状に形成されたスイッチング素子１と、
各スイッチング素子１に対応してマトリクス状に形成さ
れた複数の画素電極４と、これらの行方向及び列方向に
対応して直交する形に形成されたゲートバスライン２及
びソースバスライン３とを有する。
【０００３】ここで、ゲートバスライン２は、スイッチ
ング素子１である薄膜トランジスタ（以下ではＴＦＴ１
と称する）のゲート電極に接続され、ゲート電極に走査
信号を与えることによりＴＦＴ１を駆動制御する。一
方、ソースバスライン３は、各ＴＦＴ１のソース電極に
接続され、ＴＦＴ１の駆動時にＴＦＴ１を介してデータ
信号を画素電極４に与える。また、ＴＦＴ１のドレイン
電極には画素電極４及び付加容量７の一方の端子が接続
され、付加容量７の他方の端子は付加容量配線８に接続
され、液晶セルを構成した場合に対向基板上の対向電極
と接続される。
ング素子１である薄膜トランジスタ（以下ではＴＦＴ１
と称する）のゲート電極に接続され、ゲート電極に走査
信号を与えることによりＴＦＴ１を駆動制御する。一
方、ソースバスライン３は、各ＴＦＴ１のソース電極に
接続され、ＴＦＴ１の駆動時にＴＦＴ１を介してデータ
信号を画素電極４に与える。また、ＴＦＴ１のドレイン
電極には画素電極４及び付加容量７の一方の端子が接続
され、付加容量７の他方の端子は付加容量配線８に接続
され、液晶セルを構成した場合に対向基板上の対向電極
と接続される。
【０００４】ところで、高精細な液晶表示装置を製造す
るためには、画素数を増やす必要がある。すなわち、ス
イッチング素子を小さくして、その数を増やすことが必
要となる。しかし、そうすると、アクティブマトリック
ス基板の製造時に、装置の精度やダストのために、画素
電極とバスラインの間やバスライン同士の間で電気的な
リークが起こり易くなる。このリークは表示装置として
点灯したときに点欠陥や線欠陥の原因となり、特に、重
欠陥として扱われる線欠陥は、製品歩留りの点から見て
も大きな問題となる。このため、線欠陥の主原因となる
ソースバスラインの断線については、その修正を行う必
要がある。
るためには、画素数を増やす必要がある。すなわち、ス
イッチング素子を小さくして、その数を増やすことが必
要となる。しかし、そうすると、アクティブマトリック
ス基板の製造時に、装置の精度やダストのために、画素
電極とバスラインの間やバスライン同士の間で電気的な
リークが起こり易くなる。このリークは表示装置として
点灯したときに点欠陥や線欠陥の原因となり、特に、重
欠陥として扱われる線欠陥は、製品歩留りの点から見て
も大きな問題となる。このため、線欠陥の主原因となる
ソースバスラインの断線については、その修正を行う必
要がある。
【０００５】図６はソースバスラインの断線に起因する
欠陥の修正を考慮したアクティブマトリクス基板の従来
例を示す。このアクティブマトリックス基板は、表示部
の外に予備配線２０，２１を有する。ソースバスライン
３が図中にＡで示す位置にて断線を起こした場合、断線
箇所を挟む一方のソースバスライン３ａが予備配線２０
と接続され、他方のソースバスライン３ｂが別の予備配
線２１と接続される。予備配線２０，２１は通常、駆動
回路基板内の接続用の配線２２により結合される。これ
により、駆動回路からソースバスライン３ａに送られた
信号は、ソースバスライン３ａと予備配線２０の接続部
で分岐し、一方は断線箇所に行くものの、他方は駆動回
路基板内の配線２２を通り、ソースバスライン３ｂと予
備配線２１の接続部よりソースバスライン３ｂに至る。
欠陥の修正を考慮したアクティブマトリクス基板の従来
例を示す。このアクティブマトリックス基板は、表示部
の外に予備配線２０，２１を有する。ソースバスライン
３が図中にＡで示す位置にて断線を起こした場合、断線
箇所を挟む一方のソースバスライン３ａが予備配線２０
と接続され、他方のソースバスライン３ｂが別の予備配
線２１と接続される。予備配線２０，２１は通常、駆動
回路基板内の接続用の配線２２により結合される。これ
により、駆動回路からソースバスライン３ａに送られた
信号は、ソースバスライン３ａと予備配線２０の接続部
で分岐し、一方は断線箇所に行くものの、他方は駆動回
路基板内の配線２２を通り、ソースバスライン３ｂと予
備配線２１の接続部よりソースバスライン３ｂに至る。
【０００６】
【発明が解決しようとする課題】上記従来のアクティブ
マトリクス基板では、表示部の外に設けた予備配線によ
り、ソースバスラインの断線が修正される。しかし、多
数本のソースバスラインにそれぞれ予備配線を設けるこ
とは、予備配線が占める面積や、線欠陥の確率のことを
考えると、得策とは言えない。このため、通常は全体を
数ブロックに分け、各ブロックにつき何本というように
予備配線を設けている。
マトリクス基板では、表示部の外に設けた予備配線によ
り、ソースバスラインの断線が修正される。しかし、多
数本のソースバスラインにそれぞれ予備配線を設けるこ
とは、予備配線が占める面積や、線欠陥の確率のことを
考えると、得策とは言えない。このため、通常は全体を
数ブロックに分け、各ブロックにつき何本というように
予備配線を設けている。
【０００７】しかしながら、このような構造では、規定
本数以上に線欠陥を修正することは不可能である。ま
た、数が少ないとは言え、予備配線が占める面積は小さ
くないので、基板サイズの増大を招く。更に、同一バス
ラインでの複数の断線に対しては修正が不可能である。
本数以上に線欠陥を修正することは不可能である。ま
た、数が少ないとは言え、予備配線が占める面積は小さ
くないので、基板サイズの増大を招く。更に、同一バス
ラインでの複数の断線に対しては修正が不可能である。
【０００８】本発明はこのような事情に鑑みてなされた
ものであり、断線修正本数の制限がない上に、基板サイ
ズの増大がなく、更には同一バスラインでの複数の断線
修正が可能なアクティブマトリクス基板及びその欠陥修
正方法を提供することを目的とする。
ものであり、断線修正本数の制限がない上に、基板サイ
ズの増大がなく、更には同一バスラインでの複数の断線
修正が可能なアクティブマトリクス基板及びその欠陥修
正方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明のアクティブマト
リクス基板は、スイッチング素子がマトリクス状に形成
され、該スイッチング素子を制御するゲートバスライン
及び該スイッチング素子にデータ信号を供給するソース
バスラインが直交する形に形成され、該スイッチング素
子、該ゲートバスライン及び該ソースバスラインの上に
層間絶縁膜が形成され、該層間絶縁膜の上であって、該
ゲートバスラインと該ソースバスラインによって囲まれ
た領域に形成された画素電極が該層間絶縁膜を貫通する
コンタクトホールを介して該スイッチング素子のドレイ
ン電極と接続され、該層間絶縁膜として透明度の高い有
機薄膜が使用された透過型の表示装置に用いられるアク
ティブマトリクス基板において、該画素電極が該層間絶
縁膜を介して該ソースバスラインと部分的に重なる第１
の接続用エリアと、該ゲートバスラインを挟むソースバ
スライン方向に隣接する２つの画素電極を接続するため
の接続用配線を有し、該接続用配線が該層間絶縁膜を介
して該隣接する２つの画素電極とそれぞれ部分的に重な
る第２の接続用エリアとを有しており、そのことにより
上記目的が達成される。
リクス基板は、スイッチング素子がマトリクス状に形成
され、該スイッチング素子を制御するゲートバスライン
及び該スイッチング素子にデータ信号を供給するソース
バスラインが直交する形に形成され、該スイッチング素
子、該ゲートバスライン及び該ソースバスラインの上に
層間絶縁膜が形成され、該層間絶縁膜の上であって、該
ゲートバスラインと該ソースバスラインによって囲まれ
た領域に形成された画素電極が該層間絶縁膜を貫通する
コンタクトホールを介して該スイッチング素子のドレイ
ン電極と接続され、該層間絶縁膜として透明度の高い有
機薄膜が使用された透過型の表示装置に用いられるアク
ティブマトリクス基板において、該画素電極が該層間絶
縁膜を介して該ソースバスラインと部分的に重なる第１
の接続用エリアと、該ゲートバスラインを挟むソースバ
スライン方向に隣接する２つの画素電極を接続するため
の接続用配線を有し、該接続用配線が該層間絶縁膜を介
して該隣接する２つの画素電極とそれぞれ部分的に重な
る第２の接続用エリアとを有しており、そのことにより
上記目的が達成される。
【００１０】好ましくは、前記ソースバスラインを下層
の透明導電膜と上層の金属膜で構成し、該透明導電膜に
より、前記接続用配線を形成する。
の透明導電膜と上層の金属膜で構成し、該透明導電膜に
より、前記接続用配線を形成する。
【００１１】また、本発明のアクティブマトリクス基板
の欠陥修正方法は、前記ソースバスラインの断線に起因
する請求項１又は請求項２記載のアクティブマトリクス
基板の欠陥修正方法であって、断線が発生している該ソ
ースバスラインの断線箇所の両側部を切断する工程と、
切り離されたそれぞれのソースバスラインに連なる前記
第１の接続用エリアを加工し、ソースバスラインと画素
電極とを接続する工程と、前記第２の接続用エリアを加
工し、前記接続用配線によって隣接する画素電極同士を
接続する工程とを包含しており、そのことにより上記目
的が達成される。
の欠陥修正方法は、前記ソースバスラインの断線に起因
する請求項１又は請求項２記載のアクティブマトリクス
基板の欠陥修正方法であって、断線が発生している該ソ
ースバスラインの断線箇所の両側部を切断する工程と、
切り離されたそれぞれのソースバスラインに連なる前記
第１の接続用エリアを加工し、ソースバスラインと画素
電極とを接続する工程と、前記第２の接続用エリアを加
工し、前記接続用配線によって隣接する画素電極同士を
接続する工程とを包含しており、そのことにより上記目
的が達成される。
【００１２】以下、本発明の作用を図１、図３及び図４
を参照して具体的に説明する。
を参照して具体的に説明する。
【００１３】図１に示すように、本発明のアクティブマ
トリクス基板は、ソースバスラインに画素電極４側に突
出する凸部が部分的に形成されている。即ち、マトリク
ス状に形成された一の画素電極４に対して２個の凸部が
形成されている。この凸部は層間絶縁膜を介して画素電
極４と重なっており、以下ではこの重なり部分を第１の
接続用エリア３’，３’と称する。
トリクス基板は、ソースバスラインに画素電極４側に突
出する凸部が部分的に形成されている。即ち、マトリク
ス状に形成された一の画素電極４に対して２個の凸部が
形成されている。この凸部は層間絶縁膜を介して画素電
極４と重なっており、以下ではこの重なり部分を第１の
接続用エリア３’，３’と称する。
【００１４】また、ゲートバスライン２を挟むソースバ
スライン方向に隣接する２つの画素電極部分には、接続
用配線９（第２の接続用エリア）が層間絶縁膜を介して
２つの画素電極４，４と部分的に重なっている。
スライン方向に隣接する２つの画素電極部分には、接続
用配線９（第２の接続用エリア）が層間絶縁膜を介して
２つの画素電極４，４と部分的に重なっている。
【００１５】このような構造のアクティブマトリクス基
板において、ゲートバスライン１とソースバスライン３
の交差部Ｂでリークが発生し、線欠陥が発生している場
合を仮定する。この欠陥修正は、以下の手順で行われ
る。
板において、ゲートバスライン１とソースバスライン３
の交差部Ｂでリークが発生し、線欠陥が発生している場
合を仮定する。この欠陥修正は、以下の手順で行われ
る。
【００１６】まず、交差部Ｂを挟むＣ，Ｄの位置でソー
スバスライン３を切断する。次いで、切断された２本の
ソースバスライン３ａ，３ｂに形成されている第１の接
続用エリア３’，３’（切断箇所に近い位置の接続用エ
リア３’，３’）に、例えば、図３に示すように、絶縁
性基板１１側よりレーザビームを照射するレーザ加工を
施し、これによりこの位置の層間絶縁膜１８を除去し、
ソースバスライン３と画素電極４とを電気的に接続す
る。
スバスライン３を切断する。次いで、切断された２本の
ソースバスライン３ａ，３ｂに形成されている第１の接
続用エリア３’，３’（切断箇所に近い位置の接続用エ
リア３’，３’）に、例えば、図３に示すように、絶縁
性基板１１側よりレーザビームを照射するレーザ加工を
施し、これによりこの位置の層間絶縁膜１８を除去し、
ソースバスライン３と画素電極４とを電気的に接続す
る。
【００１７】より具体的には、レーザビームを照射する
と、図３に示すように、照射部に貫通部３０が形成さ
れ、かつこのとき貫通部３０の周辺の接続用エリア３’
が溶け出し、この溶け出した部分３''が画素電極４にく
っ付く。この結果、ソースバスライン３と画素電極４と
が電気的に接続される。
と、図３に示すように、照射部に貫通部３０が形成さ
れ、かつこのとき貫通部３０の周辺の接続用エリア３’
が溶け出し、この溶け出した部分３''が画素電極４にく
っ付く。この結果、ソースバスライン３と画素電極４と
が電気的に接続される。
【００１８】続いて、第２の接続用エリア９にもレーザ
ビームを照射し（より具体的には、図中に×で示す位
置）、この位置の層間絶縁膜を除去し、隣接する画素電
極４，４同士を接続用配線９で電気的に接続する。
ビームを照射し（より具体的には、図中に×で示す位
置）、この位置の層間絶縁膜を除去し、隣接する画素電
極４，４同士を接続用配線９で電気的に接続する。
【００１９】より具体的には、上記同様にしてこの部分
にレーザビームを照射すると、図４に示すように、照射
部に貫通部９０が形成され、かつこのとき貫通部９０の
周辺の接続用エリア９’が溶け出し、この溶け出した部
分９’が画素電極４にくっ付く。この結果、隣接する画
素電極４，４同士が接続用エリア９及び溶け出した部分
９’を介して電気的に接続される。
にレーザビームを照射すると、図４に示すように、照射
部に貫通部９０が形成され、かつこのとき貫通部９０の
周辺の接続用エリア９’が溶け出し、この溶け出した部
分９’が画素電極４にくっ付く。この結果、隣接する画
素電極４，４同士が接続用エリア９及び溶け出した部分
９’を介して電気的に接続される。
【００２０】以上の修正処理によって、ソースバスライ
ン３が切断箇所を迂回して列方向に電気的につながり、
ソースバスライン３より各画素電極４にデータ信号を印
加することができるので、線欠陥が修正されることにな
る。
ン３が切断箇所を迂回して列方向に電気的につながり、
ソースバスライン３より各画素電極４にデータ信号を印
加することができるので、線欠陥が修正されることにな
る。
【００２１】このように、本発明のアクティブマトリク
ス基板によれば、表示部の外側方に断線修正用の予備配
線を設けなくとも、断線に起因する欠陥を修正すること
ができる。従って、基板サイズを小さくできる。
ス基板によれば、表示部の外側方に断線修正用の予備配
線を設けなくとも、断線に起因する欠陥を修正すること
ができる。従って、基板サイズを小さくできる。
【００２２】また、全てのソースバスラインに対して断
線の修正が可能であるので、その修正の本数制限がなく
なる。更に、第１の接続用エリアを１個の画素電極当た
り複数設ける構造を採用すれば、各画素電極に対応した
１本のソースバスラインに対して、複数箇所の断線修正
も可能となる。
線の修正が可能であるので、その修正の本数制限がなく
なる。更に、第１の接続用エリアを１個の画素電極当た
り複数設ける構造を採用すれば、各画素電極に対応した
１本のソースバスラインに対して、複数箇所の断線修正
も可能となる。
【００２３】
【発明の実施の形態】以下に本発明の実施形態を図面に
基づき具体的に説明する。
基づき具体的に説明する。
【００２４】まず、図１に基づきこのアクティブマトリ
クス基板の平面構造について説明する。透明な絶縁性基
板１１（図２参照）の上には、ゲートバスライン２とソ
ースバスライン３が縦横方向に直交状に形成されてい
る。ゲートバスライン２とソースバスライン３で囲まれ
た矩形状の領域には層間絶縁膜１８（図２参照）を介し
て各画素電極４がマトリクス状に形成されている。
クス基板の平面構造について説明する。透明な絶縁性基
板１１（図２参照）の上には、ゲートバスライン２とソ
ースバスライン３が縦横方向に直交状に形成されてい
る。ゲートバスライン２とソースバスライン３で囲まれ
た矩形状の領域には層間絶縁膜１８（図２参照）を介し
て各画素電極４がマトリクス状に形成されている。
【００２５】各画素電極４には、これを表示駆動するス
イッチング素子としてのＴＦＴ１が接続されている。よ
り具体的には、層間絶縁膜１８を貫通するコンタクトホ
ール５を介して接続電極６によりＴＦＴ１のドレイン電
極と画素電極４とが接続されている。なお、ＴＦＴ１の
ゲート電極はゲートバスライン２に接続され、ソース電
極はソースバスライン３に接続されている。
イッチング素子としてのＴＦＴ１が接続されている。よ
り具体的には、層間絶縁膜１８を貫通するコンタクトホ
ール５を介して接続電極６によりＴＦＴ１のドレイン電
極と画素電極４とが接続されている。なお、ＴＦＴ１の
ゲート電極はゲートバスライン２に接続され、ソース電
極はソースバスライン３に接続されている。
【００２６】また、隣接するゲートバスライン２，２間
には、ゲートバスライン２と平行に付加容量配線８が形
成されている。
には、ゲートバスライン２と平行に付加容量配線８が形
成されている。
【００２７】加えて、ソースバスライン３の隣接するゲ
ートバスライン２，２間に位置する部分には、各ゲート
バスライン２，２に近接して凸部が画素電極４側に突出
形成されている。各凸部は層間絶縁膜１８を介して画素
電極４と重なっており、この重なり部に第１の接続用エ
リア３’が形成される。
ートバスライン２，２間に位置する部分には、各ゲート
バスライン２，２に近接して凸部が画素電極４側に突出
形成されている。各凸部は層間絶縁膜１８を介して画素
電極４と重なっており、この重なり部に第１の接続用エ
リア３’が形成される。
【００２８】また、ゲートバスライン２を挟むソースバ
スライン方向に隣接する２つの画素電極部分には、接続
用配線９が層間絶縁膜を介して２つの画素電極４，４と
部分的に重なっており、この重なり部に第２の接続用エ
リア９が形成されている。
スライン方向に隣接する２つの画素電極部分には、接続
用配線９が層間絶縁膜を介して２つの画素電極４，４と
部分的に重なっており、この重なり部に第２の接続用エ
リア９が形成されている。
【００２９】次に、図２に基づきアクティブマトリクス
基板の断面構造及びその製造方法について説明する。
基板の断面構造及びその製造方法について説明する。
【００３０】まず、透明な絶縁性基板１１の上に、ゲー
トバスライン２及びゲート電極１２、ゲート絶縁膜１
３、半導体層１４、チャンネル保護膜１５、及びＴＦＴ
１のソース・ドレイン電極となるｎ＋／Ｓｉ層１６を順
に積層する。次いで、ソースバスライン３を構成する透
明導電膜であるＩＴＯ膜１７’及び金属層１７をスパッ
タ法により積層し、これをパターニングしてソースバス
ライン３及びソース電極１６を形成する。
トバスライン２及びゲート電極１２、ゲート絶縁膜１
３、半導体層１４、チャンネル保護膜１５、及びＴＦＴ
１のソース・ドレイン電極となるｎ＋／Ｓｉ層１６を順
に積層する。次いで、ソースバスライン３を構成する透
明導電膜であるＩＴＯ膜１７’及び金属層１７をスパッ
タ法により積層し、これをパターニングしてソースバス
ライン３及びソース電極１６を形成する。
【００３１】ここで、ソースバスライン３をＩＴＯ膜１
７’と金属層１７からなる２層構造としたのは、仮に金
属層１７の一部に膜の欠陥があっても、ＩＴＯ膜１７’
によりソースバスライン３の導通が保証されるからであ
る。
７’と金属層１７からなる２層構造としたのは、仮に金
属層１７の一部に膜の欠陥があっても、ＩＴＯ膜１７’
によりソースバスライン３の導通が保証されるからであ
る。
【００３２】次いで、これらの上に、層間絶縁膜１８と
して感光性のアクリル樹脂を、スピン塗布法によって、
例えば３μｍの膜厚に形成する。続いて、層間絶縁膜１
８にコンタクトホール５を形成するために、アクリル樹
脂に対して所望のパターンで露光を行い、アルカリ性の
溶液による処理を行う。
して感光性のアクリル樹脂を、スピン塗布法によって、
例えば３μｍの膜厚に形成する。続いて、層間絶縁膜１
８にコンタクトホール５を形成するために、アクリル樹
脂に対して所望のパターンで露光を行い、アルカリ性の
溶液による処理を行う。
【００３３】ここで、層間絶縁膜１８として感光性のア
クリル樹脂を用いるのは、スピン塗布法による薄膜の形
成が可能であるため、数μｍの膜厚の薄膜も容易に形成
されること、パターニングにフォトレジストの塗布工程
が不要となることなど、生産性を向上する上で有利であ
るからである。
クリル樹脂を用いるのは、スピン塗布法による薄膜の形
成が可能であるため、数μｍの膜厚の薄膜も容易に形成
されること、パターニングにフォトレジストの塗布工程
が不要となることなど、生産性を向上する上で有利であ
るからである。
【００３４】続いて、層間絶縁膜１８の上に画素電極４
となる透明導電膜１９をスパッタ法により積層し、パタ
ーニングする。画素電極４は、層間絶縁膜１８を貫通す
るコンタクトホール５を介してＩＴＯ膜１７’と接続さ
れ、このＩＴＯ膜１７’を介してＴＦＴ１のドレイン電
極１６と接続される。
となる透明導電膜１９をスパッタ法により積層し、パタ
ーニングする。画素電極４は、層間絶縁膜１８を貫通す
るコンタクトホール５を介してＩＴＯ膜１７’と接続さ
れ、このＩＴＯ膜１７’を介してＴＦＴ１のドレイン電
極１６と接続される。
【００３５】このように、本実施形態のアクティブマト
リクス基板では、ＴＦＴ１のドレイン電極と画素電極４
とを接続する接続電極６がＩＴＯ膜１７’により形成さ
れ、また、このＩＴＯ膜１７’によりソースバスライン
３の方向に隣接する２つの画素電極４，４を接続するた
めの接続用配線９が形成されている。
リクス基板では、ＴＦＴ１のドレイン電極と画素電極４
とを接続する接続電極６がＩＴＯ膜１７’により形成さ
れ、また、このＩＴＯ膜１７’によりソースバスライン
３の方向に隣接する２つの画素電極４，４を接続するた
めの接続用配線９が形成されている。
【００３６】次に、ソースバスライン３の断線に起因す
るアクティブマトリクス基板の欠陥修正方法を図３及び
図４に基づき具体的に説明する。なお、図１中、黒丸は
断線位置、×は接続位置を示す。
るアクティブマトリクス基板の欠陥修正方法を図３及び
図４に基づき具体的に説明する。なお、図１中、黒丸は
断線位置、×は接続位置を示す。
【００３７】今、ゲートバスライン２とソースバスライ
ン３の交差部Ｂで断線に起因してリークが発生し、線欠
陥が生じている場合を仮定する。まず、交差部Ｂを挟む
Ｃ，Ｄの位置でソースバスライン３を切断する。次い
で、切断された２本のソースバスライン３ａ，３ｂに形
成されている第１の接続用エリア３’，３’（切断箇所
に近い位置の接続用エリア３’，３’）に、例えばレー
ザビームを照射するレーザ加工を施し、これによりこの
位置の層間絶縁膜を除去し、ソースバスライン３と画素
電極４とを電気的に接続する。
ン３の交差部Ｂで断線に起因してリークが発生し、線欠
陥が生じている場合を仮定する。まず、交差部Ｂを挟む
Ｃ，Ｄの位置でソースバスライン３を切断する。次い
で、切断された２本のソースバスライン３ａ，３ｂに形
成されている第１の接続用エリア３’，３’（切断箇所
に近い位置の接続用エリア３’，３’）に、例えばレー
ザビームを照射するレーザ加工を施し、これによりこの
位置の層間絶縁膜を除去し、ソースバスライン３と画素
電極４とを電気的に接続する。
【００３８】より具体的には、レーザビームを照射する
と、図３に示すように、照射部に貫通部３０が形成さ
れ、かつこのとき貫通部３０の周辺の接続用エリア３’
が溶け出し、この溶け出した部分３''が画素電極４にく
っ付く。この結果、ソースバスライン３と画素電極４と
が電気的に接続される。
と、図３に示すように、照射部に貫通部３０が形成さ
れ、かつこのとき貫通部３０の周辺の接続用エリア３’
が溶け出し、この溶け出した部分３''が画素電極４にく
っ付く。この結果、ソースバスライン３と画素電極４と
が電気的に接続される。
【００３９】続いて、第２の接続用エリア９にもレーザ
ビームを照射し（より具体的には、図中に×で示す位
置）、この位置の層間絶縁膜を除去し、隣接する画素電
極４，４同士を接続用配線９で電気的に接続する。
ビームを照射し（より具体的には、図中に×で示す位
置）、この位置の層間絶縁膜を除去し、隣接する画素電
極４，４同士を接続用配線９で電気的に接続する。
【００４０】より具体的には、上記同様にしてこの部分
にレーザビームを照射すると、図４に示すように、照射
部に貫通部９０が形成され、かつこのとき貫通部９０の
周辺の接続用エリア９’が溶け出し、この溶け出した部
分９’が画素電極４にくっ付く。この結果、隣接する画
素電極４，４同士が接続用エリア９及び溶け出した部分
９’を介して電気的に接続される。
にレーザビームを照射すると、図４に示すように、照射
部に貫通部９０が形成され、かつこのとき貫通部９０の
周辺の接続用エリア９’が溶け出し、この溶け出した部
分９’が画素電極４にくっ付く。この結果、隣接する画
素電極４，４同士が接続用エリア９及び溶け出した部分
９’を介して電気的に接続される。
【００４１】以上の修正処理によって、ソースバスライ
ン３が切断箇所を迂回して列方向に電気的につながり、
ソースバスライン３より各画素電極４にデータ信号を印
加することができるので、線欠陥が修正されることにな
る。
ン３が切断箇所を迂回して列方向に電気的につながり、
ソースバスライン３より各画素電極４にデータ信号を印
加することができるので、線欠陥が修正されることにな
る。
【００４２】このように、本発明のアクティブマトリク
ス基板によれば、表示部の外側方に断線修正用の予備配
線を設けなくとも、断線に起因する欠陥を修正すること
ができる。従って、基板サイズを小さくできる。
ス基板によれば、表示部の外側方に断線修正用の予備配
線を設けなくとも、断線に起因する欠陥を修正すること
ができる。従って、基板サイズを小さくできる。
【００４３】また、全てのソースバスラインに対して断
線の修正が可能であるので、その修正の本数制限がなく
なる。更に、本実施形態のアクティブマトリクス基板で
は、接続用エリア３’を１個の画素電極当たり複数設け
る構造を採用しているので、各画素電極に対応した１本
のソースバスラインに対して、複数箇所の断線修正も可
能となる。
線の修正が可能であるので、その修正の本数制限がなく
なる。更に、本実施形態のアクティブマトリクス基板で
は、接続用エリア３’を１個の画素電極当たり複数設け
る構造を採用しているので、各画素電極に対応した１本
のソースバスラインに対して、複数箇所の断線修正も可
能となる。
【００４４】なお、上記の実施形態では、隣接する画素
電極４，４を接続するための接続用配線９を、２層構造
のソースバスライン３の下層に位置するＩＴＯ膜１７’
により形成したが、この限りではなく、ソースメタル、
即ち上層の金属層１７を用いたり、或いはＩＴＯ膜１
７’と金属層１７の２層構造として、画素電極４，４と
の接続をより一層安定して行える構造とすることも可能
である。また、接続用配線９の部分で層間絶縁膜１８を
薄くして、画素電極４，４との接続作業をし易くする構
造とすることも可能である。
電極４，４を接続するための接続用配線９を、２層構造
のソースバスライン３の下層に位置するＩＴＯ膜１７’
により形成したが、この限りではなく、ソースメタル、
即ち上層の金属層１７を用いたり、或いはＩＴＯ膜１
７’と金属層１７の２層構造として、画素電極４，４と
の接続をより一層安定して行える構造とすることも可能
である。また、接続用配線９の部分で層間絶縁膜１８を
薄くして、画素電極４，４との接続作業をし易くする構
造とすることも可能である。
【００４５】
【発明の効果】以上の本発明アクティブマトリクス基板
は、第１の接続用エリア及び第２の接続用エリアを備え
ており、これらのエリアに、例えばレーザ加工を施せ
ば、切断されたソースバスラインと画素電極が電気的に
接続され、かつソースバスライン方向に隣接する画素電
極同士が電気的に接続される。従って、ソースバスライ
ンが切断箇所を迂回して列方向につながり、ソースバス
ラインより各画素電極にデータ信号を印加することがで
きるので、線欠陥が修正される。
は、第１の接続用エリア及び第２の接続用エリアを備え
ており、これらのエリアに、例えばレーザ加工を施せ
ば、切断されたソースバスラインと画素電極が電気的に
接続され、かつソースバスライン方向に隣接する画素電
極同士が電気的に接続される。従って、ソースバスライ
ンが切断箇所を迂回して列方向につながり、ソースバス
ラインより各画素電極にデータ信号を印加することがで
きるので、線欠陥が修正される。
【００４６】このように、本発明のアクティブマトリク
ス基板によれば、表示部の外側方に断線修正用の予備配
線を設けなくとも、断線に起因する欠陥を修正すること
ができる。従って、基板サイズを小さくできる。
ス基板によれば、表示部の外側方に断線修正用の予備配
線を設けなくとも、断線に起因する欠陥を修正すること
ができる。従って、基板サイズを小さくできる。
【００４７】また、全てのソースバスラインに対して断
線の修正が可能であるので、その修正の本数制限がなく
なる。更に、第１の接続用エリアを１個の画素電極当た
り複数設ける構造を採用すれば、各画素電極に対応した
１本のソースバスラインに対して、複数箇所の断線修正
も可能となる。
線の修正が可能であるので、その修正の本数制限がなく
なる。更に、第１の接続用エリアを１個の画素電極当た
り複数設ける構造を採用すれば、各画素電極に対応した
１本のソースバスラインに対して、複数箇所の断線修正
も可能となる。
【図１】本発明アクティブマトリクス基板の平面図。
【図２】図１のＸ−Ｘ線断面図。
【図３】ソースバスラインと画素電極との接続方法を示
す断面図。
す断面図。
【図４】隣接する画素電極同士の接続方法を示す断面
図。
図。
【図５】アクティブマトリクス基板の一従来例を示す等
価回路図。
価回路図。
【図６】断線修正用の予備配線を備えたアクティブマト
リクス基板の従来例を示す模式的平面図。
リクス基板の従来例を示す模式的平面図。
１ ＴＦＴ ２ ゲートバスライン ３ ソースバスライン ３’ 第１の接続用エリア ４ 画素電極 ５ コンタクトホール ６ 接続電極 ８ 付加容量配線 ９ 接続用配線（第２の接続用エリア） １１ 絶縁性基板 １２ ゲート電極 １３ ゲート絶縁膜 １４ 半導体層 １５ チャンネル保護膜 １６ ｎ＋／Ｓｉ層 １７ 金属層 １７’ ＩＴＯ膜 １８ 層間絶縁膜 １９ 透明導電膜
Claims (3)
- 【請求項１】 スイッチング素子がマトリクス状に形成
され、該スイッチング素子を制御するゲートバスライン
及び該スイッチング素子にデータ信号を供給するソース
バスラインが直交する形に形成され、該スイッチング素
子、該ゲートバスライン及び該ソースバスラインの上に
層間絶縁膜が形成され、該層間絶縁膜の上であって、該
ゲートバスラインと該ソースバスラインによって囲まれ
た領域に形成された画素電極が該層間絶縁膜を貫通する
コンタクトホールを介して該スイッチング素子のドレイ
ン電極と接続され、該層間絶縁膜として透明度の高い有
機薄膜が使用された透過型の表示装置に用いられるアク
ティブマトリクス基板において、 該画素電極が該層間絶縁膜を介して該ソースバスライン
と部分的に重なる第１の接続用エリアと、 該ゲートバスラインを挟むソースバスライン方向に隣接
する２つの画素電極を接続するための接続用配線を有
し、該接続用配線が該層間絶縁膜を介して該隣接する２
つの画素電極とそれぞれ部分的に重なる第２の接続用エ
リアとを有するアクティブマトリクス基板。 - 【請求項２】 前記ソースバスラインが下層の透明導電
膜と上層の金属膜で構成され、該透明導電膜により、前
記接続用配線が形成されている請求項１記載のアクティ
ブマトリクス基板。 - 【請求項３】 前記ソースバスラインの断線に起因する
請求項１又は請求項２記載のアクティブマトリクス基板
の欠陥修正方法であって、 断線が発生している該ソースバスラインの断線箇所の両
側部を切断する工程と、 切り離されたそれぞれのソースバスラインに連なる前記
第１の接続用エリアを加工し、ソースバスラインと画素
電極とを接続する工程と、 前記第２の接続用エリアを加工し、前記接続用配線によ
って隣接する画素電極同士を接続する工程とを包含する
アクティブマトリクス基板の欠陥修正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26004296A JPH10104648A (ja) | 1996-09-30 | 1996-09-30 | アクティブマトリクス基板及びその欠陥修正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26004296A JPH10104648A (ja) | 1996-09-30 | 1996-09-30 | アクティブマトリクス基板及びその欠陥修正方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10104648A true JPH10104648A (ja) | 1998-04-24 |
Family
ID=17342501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26004296A Withdrawn JPH10104648A (ja) | 1996-09-30 | 1996-09-30 | アクティブマトリクス基板及びその欠陥修正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10104648A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006011162A (ja) * | 2004-06-28 | 2006-01-12 | Nec Lcd Technologies Ltd | 液晶表示装置用基板及び該基板の補修方法 |
| KR100656898B1 (ko) * | 1999-03-24 | 2006-12-15 | 삼성전자주식회사 | 데이터 보조선을 가지는 액정 표시 장치 및 그 제조 방법 |
| US9904133B2 (en) | 2013-07-03 | 2018-02-27 | Samsung Display Co., Ltd. | Liquid crystal display |
-
1996
- 1996-09-30 JP JP26004296A patent/JPH10104648A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100656898B1 (ko) * | 1999-03-24 | 2006-12-15 | 삼성전자주식회사 | 데이터 보조선을 가지는 액정 표시 장치 및 그 제조 방법 |
| JP2006011162A (ja) * | 2004-06-28 | 2006-01-12 | Nec Lcd Technologies Ltd | 液晶表示装置用基板及び該基板の補修方法 |
| US9904133B2 (en) | 2013-07-03 | 2018-02-27 | Samsung Display Co., Ltd. | Liquid crystal display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6307216B1 (en) | Thin film transistor panels for liquid crystal displays | |
| KR100283733B1 (ko) | 액티브 매트릭스형 액정 표시 장치 및 그 단선 수정 방법 | |
| US6958802B2 (en) | Display device having island-shaped conductor for repairing line disconnection | |
| JP3376379B2 (ja) | 液晶表示パネル、液晶表示装置及びその製造方法 | |
| JP3097829B2 (ja) | 液晶表示パネルおよびその補修方法 | |
| US7027043B2 (en) | Wiring substrate connected structure, and display device | |
| JP2005242307A (ja) | アクティブマトリクス基板及び表示装置 | |
| JPH1010583A (ja) | アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板 | |
| JPH1020331A (ja) | 液晶表示装置 | |
| US6429908B1 (en) | Method for manufacturing a gate of thin film transistor in a liquid crystal display device | |
| JP3272625B2 (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| JP2005234091A (ja) | 表示装置 | |
| JP2002091342A (ja) | マトリクスアレイ基板 | |
| JPH10123563A (ja) | 液晶表示装置およびその欠陥修正方法 | |
| US6822701B1 (en) | Liquid crystal display apparatus | |
| JPH09113930A (ja) | アクティブマトリクス型液晶表示装置およびその断線修正方法 | |
| JP3491079B2 (ja) | 液晶表示装置の修復方法 | |
| JPH10319438A (ja) | アクティブマトリクス基板、その製造方法およびその欠陥修正方法 | |
| JP3335567B2 (ja) | アクティブマトリクス型液晶表示装置およびその欠陥修正方法 | |
| JP4566308B2 (ja) | 表示装置 | |
| US6621536B1 (en) | Matrix wiring substrate having an auxiliary line connected to a bundling line | |
| JP2800958B2 (ja) | アクティブマトリクス基板 | |
| JP3525058B2 (ja) | 液晶表示装置 | |
| JP3287985B2 (ja) | 液晶パネル及びその欠陥修正方法 | |
| JP2002090775A (ja) | マトリクスアレイ基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031202 |