JPH1010583A - アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板 - Google Patents

アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板

Info

Publication number
JPH1010583A
JPH1010583A JP5308597A JP5308597A JPH1010583A JP H1010583 A JPH1010583 A JP H1010583A JP 5308597 A JP5308597 A JP 5308597A JP 5308597 A JP5308597 A JP 5308597A JP H1010583 A JPH1010583 A JP H1010583A
Authority
JP
Japan
Prior art keywords
insulating film
region
forming
active matrix
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5308597A
Other languages
English (en)
Inventor
Katsuhiro Kawai
勝博 川合
Masaya Yamakawa
真弥 山川
Masaya Okamoto
昌也 岡本
Mikio Katayama
幹雄 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP5308597A priority Critical patent/JPH1010583A/ja
Priority to US08/839,268 priority patent/US6025892A/en
Priority to TW086105157A priority patent/TW448332B/zh
Priority to KR1019970014920A priority patent/KR100264112B1/ko
Publication of JPH1010583A publication Critical patent/JPH1010583A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/937—Hillock prevention

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】アクティブマトリクス基板の製造方法におい
て、製造過程で生じる構造欠陥を製造過程で無くせるよ
うにし、製造歩留まりの向上を図る。 【解決手段】絶縁基板１１上に設けられる多数の第１配
線１と、第１配線１を覆う絶縁膜１３と、絶縁膜１３上
に設けられる多数の第２配線２と、第１、第２配線１，
２の各交点近傍に設けられる多数の薄膜トランジスタか
らなるスイッチング素子６と、第１、第２配線１，２の
直交交差により生ずるマトリクス状の領域において絶縁
膜１３上に設けられる多数の画素電極５とを有する構造
のアクティブマトリクス基板１０の製造方法であって、
絶縁膜１３を形成した後でその上に画素電極５および第
２配線２を形成する前に、絶縁膜１３において、画素電
極５形成予定領域と第２配線２形成予定領域との間に確
保する離間領域や、画素電極５形成予定領域と第１配線
１との間に確保する離間領域の少なくともいずれか一方
に対応する領域（斜線部分）を除去する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、液晶パネルを構成
するアクティブマトリクス基板の製造方法およびそのア
クティブマトリクス基板に関する。
【０００２】
【従来の技術】図１６は、従来のアクティブマトリクス
型の液晶表示装置の構成を示す回路図である。図中、１
は行方向に配列される複数の走査線としてのゲート信号
線、２は列方向に配列される複数の信号線としてのソー
ス信号線、３は両信号線１，２の直交交差により生ずる
マトリクス状の領域に設けられる複数の画素、４はコモ
ン電極である。画素３は、主として画素電極５と薄膜ト
ランジスタ（ＴＦＴ）からなるスイッチング素子６とで
構成される。また、７はゲート信号線１の引出端子、８
はソース信号線２の引出端子である。
【０００３】このような液晶表示装置の液晶パネルは、
図示しないが、通常、二枚の基板を所要間隔の空間を隔
てて平行に配置してこの空間に液晶を介在した構造にな
っている。この二枚の基板のうちの一方の基板がアクテ
ィブマトリクス基板と呼ばれるもので、上記ゲート信号
線１、ソース信号線２、画素３が設けられ、また、他方
の基板が対向基板と呼ばれるもので、上記コモン電極４
が設けられる。なお、場合によっては他方の基板にＲＧ
ＢまたはＹＭＣの三色カラーフィルタが設けられること
がある。
【０００４】前述のアクティブマトリクス基板の構造例
を図１７ないし図１９に示す。この構造は、ゲート信号
線１とソース信号線２とで形成するマトリクス状の領域
に画素電極５を配置したものである。図１７は、アクテ
ィブマトリクス基板に形成される多数の画素のうちの一
画素を示す平面図、図１８は、図１７の（１８）−（１
８）線断面図、図１９は、図１７の（１９）−（１９）
線断面図である。
【０００５】図例のアクティブマトリクス基板１０に
は、逆スタガ構造のスイッチング素子６を構成する要素
として、透明絶縁基板１１、ゲート電極１２、ゲート絶
縁膜１３、半導体層１４、チャネル保護層１５、ソース
電極１６、ドレイン電極１７、第１コンタクト層１８、
第２コンタクト層１９が形成されている。なお、ゲート
電極１２にはゲート信号線１が、ソース電極１６にはソ
ース信号線２が、ドレイン電極１７には画素電極５が、
それぞれ接続されている。
【０００６】そして、ゲート電極１２およびゲート信号
線１がゲート絶縁膜１３の下方に、また、画素電極５お
よびソース信号線２がゲート絶縁膜１３の上方にそれぞ
れ設けられている。
【０００７】
【発明が解決しようとする課題】ところで、上記従来の
アクティブマトリクス基板１０では、下記するような不
具合がある。
【０００８】（１） ゲート絶縁膜１３の上に設けられ
るソース信号線２と画素電極５とが、それらのパターニ
ング不良によって短絡したり、あるいはソース信号線２
と画素電極５との間の離間領域に例えば半導体層１４、
コンタクト層１８，１９の形成工程で生ずるエッチング
残渣あるいは反応生成物が付着することによって短絡し
たりといった構造欠陥が作られてしまうことがある。こ
のような構造欠陥が作られていると、表示欠陥が発生す
る。ちなみに、この構造欠陥については、アクティブマ
トリクス基板１０の製造後に検査を行い、この検査によ
って発見した欠陥箇所の原因物をレーザー照射でもって
除去することができる。しかしながら、このような処置
では、レーザー照射によって除去された原因物が飛び散
るために、それが原因で新たな短絡を引き起こしてしま
うことが懸念される。そもそも、このような処置自体、
面倒でコスト上昇につながることが指摘される。
【０００９】（２） ゲート信号線１を覆うゲート絶縁
膜１３の上に、例えば半導体層１４、コンタクト層１
８，１９の形成工程で生ずるエッチング残渣あるいは反
応生成物が付着していたとすると、甚だしい場合にはゲ
ート信号線１とゲート絶縁膜１３とエッチング残渣ある
いは反応生成物との三者で容量を構成することになって
しまい、この容量が画素電極５に付加されることになる
といった構造欠陥を作るおそれがある。これについて
は、製造後の修正を行えないので、甚だしい場合には不
良品として処理されることがある。
【００１０】（３） ゲート信号線１の引出端子７やソ
ース信号線２の引出端子８は、図示しないが、多数隣接
して形成されるので、それぞれパターニング不良によっ
て隣り合う引出端子間が短絡するおそれがある。
【００１１】このような事情に鑑み、本発明は、アクテ
ィブマトリクス基板の製造方法において、製造過程で生
じる構造欠陥を製造過程で無くせるようにし、製造歩留
まりの向上を図ることを目的とする。また、本発明は、
アクティブマトリクス基板において、各導電性膜間の短
絡や不要な容量の付加に伴う表示欠陥の発生を回避でき
る構造として、品質向上を図ることを目的とする。
【００１２】
【課題を解決するための手段】要するに、本発明のアク
ティブマトリクス基板の製造方法では、製造過程でのパ
ターニング不良やエッチング残渣などが原因となり、信
号線と画素電極との間が短絡する可能性がある場合や、
走査線の上方に不要な容量を構成する可能性がある場合
など、製造過程で前述の原因を取り除くようにしてい
る。
【００１３】本発明の第１の製造方法は、絶縁基板上に
互いに平行に所要間隔離してそれぞれ設けられる多数の
第１配線と、第１配線を覆う絶縁膜と、絶縁膜上に第１
配線とそれぞれ直交する方向に互いに平行に所要間隔離
してそれぞれ設けられる多数の第２配線と、第１、第２
配線の各交点近傍にそれぞれ設けられる多数の薄膜トラ
ンジスタからなるスイッチング素子と、第１、第２配線
の直交交差により生ずるマトリクス状の領域において絶
縁膜上にそれぞれ設けられる多数の画素電極とを有する
構造のアクティブマトリクス基板を製造する方法であっ
て、絶縁膜を形成した後でその上に画素電極および第２
配線を形成する前に、絶縁膜において、画素電極形成予
定領域と第２配線形成予定領域との間に確保する離間領
域や、画素電極形成予定領域と第１配線との間に確保す
る離間領域の少なくともいずれか一方に対応する領域を
除去する。
【００１４】本発明の第２の製造方法は、絶縁基板上に
互いに平行に所要間隔離してそれぞれ設けられる多数の
走査線と、走査線を覆う絶縁膜と、絶縁膜上に走査線と
それぞれ直交する方向に互いに平行に所要間隔離してそ
れぞれ設けられる多数の信号線と、走査線と信号線との
各交点近傍にそれぞれ設けられる多数の薄膜トランジス
タからなる逆スタガ構造のスイッチング素子と、走査線
と信号線の直交交差により生ずるマトリクス状の領域に
おいて絶縁膜上にそれぞれ設けられる多数の画素電極と
を有する構造のアクティブマトリクス基板を製造する方
法であって、絶縁膜を形成した後でその上に画素電極お
よび信号線を形成する前に、絶縁膜において、画素電極
形成予定領域と信号線形成予定領域との間に確保する離
間領域や、画素電極形成予定領域と走査線との間に確保
する離間領域の少なくともいずれか一方に対応する領域
を除去する。
【００１５】本発明の第３の製造方法は、絶縁基板の上
面にゲート電極および走査線を形成する工程と、前記ゲ
ート電極および走査線を覆うよう絶縁基板の上面全体に
絶縁膜を形成する工程と、絶縁膜上でゲート電極に関連
する領域に半導体層を形成する工程と、絶縁膜におい
て、信号線形成予定領域と画素電極形成予定領域との間
に確保する離間領域や、画素電極形成予定領域と走査線
との間に確保する離間領域の少なくともいずれか一方に
対応する領域を除去する工程と、絶縁膜上に信号線およ
び画素電極を形成する工程とを含む。
【００１６】本発明の第４の製造方法は、絶縁基板の上
面にゲート電極および走査線を形成する工程と、前記ゲ
ート電極および走査線を覆うよう絶縁基板の上面全体に
絶縁膜を形成する工程と、絶縁膜上でゲート電極に関連
する領域に半導体層を形成する工程と、前記走査線の引
出端子の上方を覆う絶縁膜にコンタクトホールを形成す
ると同時に、絶縁膜において、信号線形成予定領域と画
素電極形成予定領域との間に確保する離間領域や、画素
電極形成予定領域と走査線との間に確保する離間領域の
少なくともいずれか一方に対応する領域を除去する工程
と、絶縁膜上に信号線および画素電極を形成する工程と
を含む。
【００１７】なお、上記第１ないし第４の製造方法にお
いて、前記画素電極を、前記絶縁膜の除去部分に重なら
ないように形成するのが好ましい。
【００１８】本発明の第５の製造方法は、絶縁基板上に
互いに平行に所要間隔離してそれぞれ設けられる多数の
走査線と、走査線を覆う絶縁膜と、絶縁膜上に走査線と
それぞれ直交する方向に互いに平行に所要間隔離してそ
れぞれ設けられる多数の信号線と、走査線と信号線との
各交点近傍にそれぞれ設けられる多数の薄膜トランジス
タからなる逆スタガ構造のスイッチング素子と、これら
総てを覆って表面を平坦化する層間絶縁膜と、層間絶縁
膜上において走査線と信号線の直交交差により生ずるマ
トリクス状の領域にそれぞれ設けられかつ各スイッチン
グ素子のドレイン電極に層間絶縁膜のコンタクトホール
を介してそれぞれ接続される多数の画素電極と、画素電
極の下方で絶縁膜の上下に設けられる一対の付加容量電
極とを有する構造のアクティブマトリクス基板を製造す
る方法であって、絶縁膜上にドレイン電極と信号線とを
形成する前に、絶縁膜において走査線の存在領域、スイ
ッチング素子を構成する領域および付加容量を構成する
領域に対応する領域を除いた残りの領域を除去する。
【００１９】本発明の第６の製造方法は、絶縁基板の上
面にゲート電極、走査線ならびに一方の付加容量電極を
形成する工程と、前記ゲート電極、走査線ならびに一方
の付加容量電極を覆うよう絶縁基板の上面全体に絶縁膜
を形成する工程と、絶縁膜上でゲート電極に関連する領
域に半導体層を形成する工程と、前記走査線の引出端子
の上方を覆う絶縁膜にコンタクトホールを形成する工程
と、絶縁膜において、走査線の存在領域、スイッチング
素子を構成する領域ならびに付加容量を構成する領域に
対応する領域を除いた残りの領域を除去する工程と、絶
縁膜上に信号線、ドレイン電極ならびに他方の付加容量
電極を形成する工程と、以上の工程で積層した各膜を覆
って表面を平坦化する層間絶縁膜を形成する工程と、ド
レイン電極の一部表面を露出するよう層間絶縁膜にコン
タクトホールを形成する工程と、層間絶縁膜の表面に画
素電極を形成する工程とを含む。
【００２０】本発明の第７の製造方法は、絶縁基板の上
面にゲート電極、走査線ならびに一方の付加容量電極を
形成する工程と、前記ゲート電極、走査線ならびに一方
の付加容量電極を覆うよう絶縁基板の上面全体に絶縁膜
を形成する工程と、絶縁膜上でゲート電極に関連する領
域に半導体層を形成する工程と、前記走査線の引出端子
の上方を覆う絶縁膜にコンタクトホールを形成すると同
時に、絶縁膜において、走査線の存在領域、スイッチン
グ素子を構成する領域ならびに付加容量を構成する領域
に対応する領域を除いた残りの領域を除去する工程と、
絶縁膜上に信号線、ドレイン電極ならびに他方の付加容
量電極を形成する工程と、以上の工程で積層した各膜を
覆って表面を平坦化する層間絶縁膜を形成する工程と、
ドレイン電極の一部表面を露出するよう層間絶縁膜にコ
ンタクトホールを形成する工程と、層間絶縁膜の表面に
画素電極を形成する工程とを含む。
【００２１】本発明の第１のアクティブマトリクス基板
は、絶縁基板上に互いに平行に所要間隔離してそれぞれ
設けられる多数の第１配線と、第１配線を覆う絶縁膜
と、絶縁膜上に第１配線とそれぞれ直交する方向に互い
に平行に所要間隔離してそれぞれ設けられる多数の第２
配線と、第１、第２配線の各交点近傍にそれぞれ設けら
れる多数の薄膜トランジスタからなるスイッチング素子
と、第１、第２配線の直交交差により生ずるマトリクス
状の領域において絶縁膜上にそれぞれ設けられる多数の
画素電極とを有する構造であって、絶縁膜において、画
素電極と第２配線との間に確保する離間領域や、画素電
極と第１配線との間に確保する離間領域の少なくともい
ずれか一方に対応する領域が除去されている。
【００２２】本発明の第２のアクティブマトリクス基板
は、絶縁基板上に互いに平行に所要間隔離してそれぞれ
設けられる多数の走査線と、走査線を覆う絶縁膜と、絶
縁膜上に走査線とそれぞれ直交する方向に互いに平行に
所要間隔離してそれぞれ設けられる多数の信号線と、走
査線と信号線との各交点近傍にそれぞれ設けられる多数
の薄膜トランジスタからなる逆スタガ構造のスイッチン
グ素子と、走査線と信号線の直交交差により生ずるマト
リクス状の領域において絶縁膜上にそれぞれ設けられる
多数の画素電極とを有する構造であって、絶縁膜におい
て、画素電極と信号線との間に確保する離間領域や、画
素電極と走査線との間に確保する離間領域の少なくとも
いずれか一方に対応する領域が除去されている。
【００２３】なお、上記第１、第２のアクティブマトリ
クス基板において、前記画素電極は、前記絶縁膜を除去
した部分に重ならないように形成されるのが好ましい。
【００２４】本発明の第３のアクティブマトリクス基板
は、絶縁基板上に互いに平行に所要間隔離してそれぞれ
設けられる多数の走査線と、走査線を覆う絶縁膜と、絶
縁膜上に走査線とそれぞれ直交する方向に互いに平行に
所要間隔離してそれぞれ設けられる多数の信号線と、走
査線と信号線との各交点近傍にそれぞれ設けられる多数
の薄膜トランジスタからなる逆スタガ構造のスイッチン
グ素子と、これら総てを覆って表面を平坦化する層間絶
縁膜と、層間絶縁膜上において走査線と信号線の直交交
差により生ずるマトリクス状の領域にそれぞれ設けられ
かつ各スイッチング素子のドレイン電極に層間絶縁膜の
コンタクトホールを介してそれぞれ接続される多数の画
素電極と、画素電極の下方で絶縁膜の上下に設けられる
一対の付加容量電極とを有する構造であって、絶縁膜に
おいて、走査線の存在領域、スイッチング素子を構成す
る領域ならびに付加容量を構成する領域に対応する領域
を除いた残りの領域が除去されている。
【００２５】なお、上記第１ないし第３のアクティブマ
トリクス基板において、前記多数の走査線および信号線
の個々には、引出端子が設けられていて、走査線の引出
端子は上記絶縁膜の下方にまた信号線の引出端子は上記
絶縁膜の上方にそれぞれ形成されており、絶縁膜におい
て少なくとも走査線個々の各引出端子の間に確保する離
間領域に対応する領域が除去されている。
【００２６】次に上記構成の作用を説明する。
【００２７】第１の製造方法では、アクティブマトリク
ス基板の製造過程において発生する導電性膜のパターニ
ング残りやエッチング残渣などを製造過程で取り除くこ
とができるから、例えば第２配線と画素電極との間の短
絡、隣り合う画素電極間の短絡、ならびに第１配線上に
形成される容量の画素電極への付加などといった構造欠
陥を無くせる。
【００２８】第２ないし第４の製造方法では、一般的な
構造のアクティブマトリクス基板の製造過程において発
生する導電性膜のパターニング残りやエッチング残渣な
どを製造過程で取り除くことができるから、例えば信号
線と画素電極との間の短絡、隣り合う画素電極間の短
絡、ならびに走査線上に形成される容量の画素電極への
付加などといった構造欠陥を無くせる。
【００２９】また、これら第１ないし第４の製造方法に
おいては、絶縁膜の一部を除去しているために、仮に走
査線や信号線のパターニング不良によるパターニング残
りが画素電極に重なる状態に形成された場合、絶縁膜の
除去部分から前記パターニング残りが露出することにな
る。このような場合において、画素電極を絶縁膜の除去
部分に重ならないように形成すれば、絶縁膜の除去部分
に画素電極が入り込まずに済んで構造欠陥を無くせる
が、仮に画素電極を絶縁膜の除去部分に重なるように形
成した場合だと、前記パターニング残りと画素電極とが
短絡するといった構造欠陥が発生する。
【００３０】第５ないし第７の製造方法では、マトリク
ス状に配列される画素電極それぞれの間に走査線や信号
線を介在させないようにして高開口率化および高精細化
を図った特殊な構造のアクティブマトリクス基板の製造
過程において発生する導電性膜のパターニング残りやエ
ッチング残渣などを製造過程で取り除くことができるか
ら、例えば付加容量電極と走査線との間の短絡などとい
った構造欠陥を無くせる。
【００３１】特に、第４、第７の製造方法では、コンタ
クトホール形成と同時に絶縁膜の除去とを行えば、工程
の増加を避けることができるなど無駄を無くせる。
【００３２】第１のアクティブマトリクス基板では、例
えば第２配線と画素電極との間の短絡、隣り合う画素電
極間の短絡、ならびに第１配線上に形成される容量の画
素電極への付加などといった構造欠陥が無い。
【００３３】第２のアクティブマトリクス基板では、例
えば信号線と画素電極との間の短絡、隣り合う画素電極
間の短絡、ならびに走査線上に形成される容量の画素電
極への付加などといった構造欠陥が無い。
【００３４】第３のアクティブマトリクス基板では、例
えば付加容量電極と走査線との間の短絡などといった構
造欠陥が無い。しかも、第３のアクティブマトリクス基
板の構造では、絶縁膜の一部を除去した領域において絶
縁膜上の層間絶縁膜が絶縁基板上に直接積層されること
になるから、絶縁膜に対する層間絶縁膜の接着強度より
も、絶縁基板に対する層間絶縁膜の接着強度のほうが大
となるように素材を選定すれば、絶縁基板上の積層膜そ
れぞれが剥離しにくくなる結果となり、信頼性向上に貢
献できるようになる。この他、表示領域での絶縁膜の除
去面積を大きく設定すれば、積層数が少なくなり、その
分、膜境界での光反射を低減できるので、光透過率が向
上することになってアクティブマトリクス基板の輝度向
上に貢献できるようになる。
【００３５】また、上記第２、第３のアクティブマトリ
クス基板では、走査線の引出端子や信号線の引出端子が
エッチング残渣により短絡するといった構造欠陥が無
い。
【００３６】
【発明の実施の形態】以下、本発明の詳細を図１ないし
図１５に示す実施例に基づいて説明する。
【００３７】図１ないし図３は本発明の実施例１にかか
り、図１は、アクティブマトリクス基板に形成される多
数の画素のうちの一画素を示す平面図、図２は、図１の
（２）−（２）線断面図、図３は、図１の（３）−
（３）線断面図である。
【００３８】この実施例でのアクティブマトリクス基板
は従来例で引用したものと基本構成を同じにしている。
図１ないし図３と図１７および図１８とにおいて互いに
同じ部分は同じ符号を付している。すなわち、図中、１
は走査線としてのゲート信号線、２は信号線としてのソ
ース信号線、３は画素、５は画素電極、６は薄膜トラン
ジスタ（ＴＦＴ）からなる逆スタガ構造のスイッチング
素子、７はゲート信号線１の引出端子、８はソース信号
線２の引出端子、１０はアクティブマトリクス基板、１
１は透明絶縁基板、１２はゲート電極、１３はゲート絶
縁膜、１４は半導体層、１５はチャネル保護層、１６は
ソース電極、１７はドレイン電極、１８は第１コンタク
ト層、１９は第２コンタクト層である。そして、ゲート
電極１２およびゲート信号線１がゲート絶縁膜１３の下
方に、また、画素電極５およびソース信号線２がゲート
絶縁膜１３の上方にそれぞれ配置されている。
【００３９】この実施例において従来例と異なる構成
は、ゲート絶縁膜１３においてソース信号線２と画素電
極５との間に確保する離間領域に対応する領域（図１の
斜線部分）が除去されていることである。つまり、製造
過程の何らかの原因でソース信号線２と画素電極５との
間の短絡を引き起こすようになっていても、それを回避
した構造になっている。このため、アクティブマトリク
ス基板１０の製造後に従来のようなレーザーカットなど
の修正処置が不要になっている。このような構造は、下
記する製造方法により得られる。
【００４０】つまり、上述した構造のアクティブマトリ
クス基板１０の製造方法について説明する。
【００４１】 ガラス基板など透明絶縁基板１１の上
面に、タンタル、アルミニウム、モリブデンあるいはそ
れらの合金等からなる導電膜をスパッタリング法により
形成し、この膜をフォトリソグラフィ技術によリパター
ニングすることにより、ゲート電極１２、ゲート信号線
１、およびゲート信号線１の引出端子７を形成する。な
お、前述のフォトリソグラフィ技術ではドライエッチン
グ法を採用するが、ウェットエッチング法を採用する場
合は、透明絶縁基板１１に前述の導電膜を形成する前
に、透明絶縁基板１１のエッチング防止膜としてＴａ2
Ｏ5を形成するのが好ましい。
【００４２】 この透明絶縁基板１１の上面全体に、
プラズマＣＶＤ法によりゲート絶縁膜１３となるＳｉＮ
ｘ層と、半導体層１４となるａ-Ｓｉ層と、チャネル保
護層１５となるＳｉＮｘ層との三層を連続して積層す
る。なお、ゲート絶縁膜１３となるＳｉＮｘを形成する
前に、ゲート信号線１およびゲート電極１２の表面に補
償用の陽極酸化膜を被覆してもよい。
【００４３】 上記工程で形成した最上のチャネル
保護層１５となるＳｉＮｘ層をパターニングすることに
より、チャネル保護層１５を形成する。
【００４４】 上記透明絶縁基板１１の上面全体にプ
ラズマＣＶＤ法により第１、第２のコンタクト層１８，
１９となるａ―Ｓｉ（ｎ+）あるいはμｃ―Ｓｉ（ｎ+）
層を形成する。
【００４５】 上記工程で形成した第１、第２のコ
ンタクト層１８，１９となるａ―Ｓｉ（ｎ+）あるいは
μｃ―Ｓｉ（ｎ+）層と、上記工程で形成した中間の
半導体層１４となるａ-Ｓｉ層とを同時にパターニング
することにより、第１、第２のコンタクト層１８，１９
と半導体層１４を形成する。
【００４６】 ゲート信号線１の引出端子７の一部表
面を露出するために、その上方のゲート絶縁膜１３にコ
ンタクトホール（図示省略）を形成する。なお、後に、
このコンタクトホールを通じてゲート信号線１の引出端
子７にドライバＩＣ（図示省略）が接続されるのであ
る。
【００４７】 ゲート絶縁膜１３においてソース信号
線２の形成予定領域と画素電極５の形成予定領域との間
に確保する離間領域に対応する領域（図１の斜線部分）
を選択的に除去する。このように除去したゲート絶縁膜
１３上に、仮に上記工程で生ずるエッチング残渣ある
いは反応生成物が付着していたとしても、前述のゲート
絶縁膜１３の除去と同時に前記エッチング残渣あるいは
反応生成物を取り除くことができるので、後でソース信
号線２および画素電極５を形成したときに前記エッチン
グ残渣あるいは反応生成物が原因となるソース信号線２
と画素電極５との短絡を回避できるようになる。つま
り、この処理では、ゲート絶縁膜１３のみをエッチング
するだけでなく、例えば半導体層１４やコンタクト層１
８，１９のエッチング残渣あるいは反応生成物をも同時
にエッチングできるように、沸酸と硝酸の混合液による
ウェットエッチングやＣＦ4とＯ2ガスによるドライエッ
チングを行うのが好ましい。
【００４８】 このように処理した透明絶縁基板１１
の上面全体にスパッタリング法によりチタン、モリブデ
ン、アルミニウム、あるいはアルミ合金などの金属膜を
形成し、この金属膜をパターニングすることにより、ソ
ース電極１６、ドレイン電極１７、ソース信号線２なら
びにソース信号線２の引出端子８を形成する。
【００４９】 透明絶縁基板１１の上面全体にスパッ
タリング法によりＩＴＯ膜を形成し、このＩＴＯ膜をパ
ターニングすることにより、画素電極５を形成する。な
お、このときソース信号線２の上の前記ＩＴＯ膜を残し
て、ソース信号線２の断線に対する冗長構造をとるよう
にしてもよい。
【００５０】この後、透明絶縁基板１１の上面全体にプ
ラズマＣＶＤ法によりＳｉＮｘからなる保護膜（図示省
略）を形成し、この保護膜をパターニングして画素電極
５上のみを露出する。
【００５１】以上のようにしてアクティブマトリクス基
板１０が製造されるが、この製造方法では、上記工程
で生ずるエッチング残渣あるいは反応生成物が後で形成
するソース信号線２の形成予定領域と画素電極５の形成
予定領域との間に確保する離間領域に付着していたとし
ても、これらエッチング残渣あるいは反応生成物を上記
工程において取り除くことができるので、ソース信号
線２および画素電極５の形成後においてそれらが短絡す
るといった構造欠陥を無くすことができるようになる。
ゆえに、アクティブマトリクス基板１０の製造後に従来
のようなレーザーカット処置を施す必要が無くなる。具
体的に、例えば前述のエッチング残渣が図１の符号３０
で示す状態に付着していた場合でも、それが上記工程
の処理によりエッチング残渣３０が斜線部分において部
分的に取り除かれるから、図３に示すように、ソース信
号線２と画素電極５とが短絡せずに済むようになる。
【００５２】ところで、上記製造方法において、工程
と工程とはいずれもゲート絶縁膜１３のパターニング
を行うものであるから、工程と工程とを同時に行う
ことができる。つまり、この場合、パターニングを行う
ときのエッチングパターンを変えればよい。このように
すれば、工程を一つ省略することができて、従来例の製
造方法と工程数を同じにできるので、無駄を無くせる。
【００５３】なお、本発明は上記実施例１のみに限定さ
れるものではなく、例えば図４ないし図１５に示すよう
に、種々な応用や変形が考えられる。
【００５４】（１） 図４ないし図７は本発明の実施例
２にかかり、図４は、図１に対応する図、図５は、図４
の（５）−（５）線断面図、図６は、図４の（６）−
（６）線断面図、図７は、不具合を指摘するもので図６
に対応する図である。この実施例２のアクティブマトリ
クス基板１０の構造および製造方法は上記実施例１とほ
ぼ同様である。但し、上記製造方法の工程での除去領
域を変えている。つまり、この実施例２では、ゲート絶
縁膜１３においてゲート信号線１と画素電極５との間に
確保する離間領域に対応する領域（図３の斜線部分）を
除去している。この場合の効果を説明する。仮に、ゲー
ト信号線１を覆うゲート絶縁膜１３の上に、例えば上記
工程で生ずるエッチング残渣あるいは反応生成物が付
着していたとすると、甚だしい場合にはゲート信号線１
とゲート絶縁膜１３とエッチング残渣あるいは反応生成
物との三者で容量が構成されることになってしまい、こ
の容量が上記工程で形成される画素電極５に付加され
ることになるといった構造欠陥を作るおそれがある。こ
のような原因で容量が発生したとしても、先に説明した
ような処理を施していれば、ゲート信号線１上のゲート
絶縁膜１３と画素電極５下のゲート絶縁膜１３とを切り
離せるので、前記容量が画素電極５に付加されずに済む
ようになり、構造欠陥が残らなくなる。
【００５５】ところで、この実施例２において、仮に、
図４の符号４０で示す状態にゲート信号線１のパターニ
ング不良がある場合を説明する。このパターニング残り
４０があっても、このパターニング残り４０と画素電極
５との間にゲート絶縁膜１３が存在するから両者の短絡
はないのであるが、図４の斜線で示すゲート絶縁膜１３
を除去することによって、画素電極５の形成範囲を注意
しないと、次のような不具合が発生することになる。仮
に、上述したように画素電極５を図４の斜線で示すゲー
ト絶縁膜１３の除去領域に重ならないように形成せず
に、図４の斜線で示すゲート絶縁膜１３の除去領域に画
素電極５を重なった状態に形成した場合、図７に示すよ
うに、ゲート信号線１のパターニング残り４０に対して
画素電極５が短絡することになる。したがって、ゲート
信号線１のパターニング不良が発生する場合があること
を想定すると、図４に示すように画素電極５の形成範囲
を設定するのが好ましい。ちなみに、この実施例２の場
合には、図６に示すように、ゲート信号線１のパターニ
ング残り４０に対して画素電極５が短絡せずに済むよう
になる。このことは、実施例１についても同様である。
実施例１の場合にはソース信号線２に前述のゲート信号
線１のパターニング不良が発生したときにソース信号線
２と画素電極５との短絡を回避できる。
【００５６】（２） 図８は本発明の実施例３にかか
り、図１に対応する図である。この実施例２のアクティ
ブマトリクス基板１０の構造および製造方法は上記実施
例１とほぼ同様である。但し、上記製造方法の工程で
の除去領域を変えている。つまり、この実施例３では、
ゲート絶縁膜１３においてゲート信号線１の存在領域お
よびスイッチング素子６の存在領域に対応する領域を除
いた残りの領域（斜線部分）を総て除去している。この
場合、上記実施例１よりも広い範囲でゲート絶縁膜１３
上のエッチング残渣を取り除くことができる。
【００５７】（３） 図９および図１０は本発明の実施
例４にかかり、図９は図１に対応する図、図１０は図９
の（１０）−（１０）線断面図である。この実施例４で
のアクティブマトリクス基板１０は、上記実施例１の各
画素３に付加容量９を設けた構造になっている。付加容
量９は、ゲート電極１２と同時に同一材料で形成される
付加容量電極９１と、ゲート絶縁膜１３の一部と、画素
電極５の一部との三者で構成されている。この構造のア
クティブマトリクス基板１０の製造方法は上記実施例１
とほぼ同様である。但し、上記工程での除去領域を変
えている。つまり、この実施例３では、ゲート絶縁膜１
３においてゲート信号線１の存在領域とスイッチング素
子６の存在領域と付加容量９を構成する領域とに対応す
る領域を除いた残りの領域（斜線部分）を総て除去して
いる。この場合も、上記実施例３と同様に、広い範囲で
ゲート絶縁膜１３上のエッチング残渣を取り除くことが
できる。
【００５８】（４） 図１１ないし図１３は本発明の実
施例５にかかり、図１１は図１に対応する図、図１２は
図１１の（１２）−（１２）線断面図、図１３は図１１
の（１３）−（１３）線断面図である。この実施例５の
アクティブマトリクス基板１０は、マトリクス状に配列
される画素電極５それぞれの間に、ゲート信号線１やソ
ース信号線２を介在させないようにして、高開口率化お
よび高精細化を図った構造になっている。また、各画素
３に付加容量９を設けた構造になっている。図中、２０
は平坦化用の層間絶縁膜、２１はドレイン電極１７と画
素電極５とを接続するための導電膜、２２は層間絶縁膜
２０に設けられるコンタクトホール、２３はドレイン電
極１７の一部である。付加容量９は、前述の導電膜２１
の一部と、ゲート絶縁膜１３の一部と、ゲート電極１２
と同時に同一材料で形成される付加容量電極９１との三
者で構成されている。なお、この構造のアクティブマト
リクス基板１０の製造方法は上記実施例１と途中まで同
じで、工程の内容を若干変えたり工程が若干増やしたり
する点が異なる。
【００５９】このような構造の場合、上記工程で生ず
るエッチング残渣あるいは反応生成物が導電膜２１とソ
ース信号線２との間に確保する離間領域に対応するゲー
ト絶縁膜１３上に付着して、導電膜２１とソース信号線
２とが短絡するといった構造欠陥を作るおそれがある。
そのため、この実施例５では、導電膜２１およびソース
信号線２を形成する前に、ゲート絶縁膜１３において、
ゲート信号線１の領域、スイッチング素子６を構成する
領域および付加容量９を構成する領域に対応する領域を
除いた残りの領域（斜線部分）を除去している。この処
理を施していれば、上記工程で生ずるエッチング残渣
あるいは反応生成物が導電膜２１とソース信号線２との
間に確保する離間領域に対応するゲート絶縁膜１３上に
付着していても、前記ゲート絶縁膜１３の除去処理時に
前記エッチング残渣あるいは反応生成物のほとんどを取
り除くことができるので、それらが原因となる短絡とい
った構造欠陥を無くせるようになる。
【００６０】このような実施例５において、ゲート絶縁
膜１３の一部を除去することによって、この除去した領
域（図１１の斜線部分）については、ゲート絶縁膜１３
上の層間絶縁膜２０が透明絶縁基板１１上に直接積層さ
れることになる。ここで、例えば上記実施例１に記載し
たように透明絶縁基板１１としてガラス基板、ゲート絶
縁膜１３としてＳｉＮｘ膜、さらに層間絶縁膜２０とし
て無機絶縁膜例えばＴＥＯＳ（テトラエチルオルソシリ
テイト）などを用いたＳｉＯ2などあるいは有機樹脂
（例えばアクリル系樹脂やポリイミドなど）を選定する
場合、ゲート絶縁膜１３に対する層間絶縁膜２０の接着
強度よりも透明絶縁基板１１に対する層間絶縁膜２０の
接着強度のほうが大きくなる場合がある。この場合、ア
クティブマトリクス基板１０の全体として考えると、透
明絶縁基板１１上の積層膜それぞれが剥離しにくくなる
結果となり、信頼性向上に貢献できる。この剥離防止効
果は、特に、図１１に示すように、透明絶縁基板１１に
対する層間絶縁膜２０の直接積層面積を大きくしていれ
ば一層有利である。この他、積層数を多くすれば、膜境
界での光反射が多くなり光透過率が下がる傾向となる
が、上記実施例５のように表示領域においてゲート絶縁
膜１３の除去面積を大きく設定できるならば、積層数が
少なくなる領域が多くなり、その分、光反射を低減でき
るので、光透過率が向上することになってアクティブマ
トリクス基板１０の輝度向上に貢献することができる。
【００６１】（５） 図１４は本発明の実施例６にかか
り、図１や図１１に示すアクティブマトリクス基板のゲ
ート信号線やソース信号線の引出端子を示す平面図であ
る。ゲート信号線１の引出端子７は、ゲート信号線１と
同時に透明絶縁基板１１上に形成され、ソース信号線２
の引出端子８は、ソース信号線２と同時にゲート絶縁膜
１３上に形成される。このような構造では、ゲート信号
線１の引出端子７について、それらのパターニング不良
で隣り合う引出端子７間が短絡するといった構造欠陥を
作るおそれがあり、ソース信号線２の引出端子８につい
て、その形成前の半導体層１４の形成工程で生ずるエッ
チング残渣あるいは反応生成物が隣り合う引出端子８の
間に確保する離間領域のゲート絶縁膜１３に付着して、
引出端子８の隣り合うものどうしが短絡するといった構
造欠陥を作るおそれがある。そのために、実施例６で
は、上記工程で、ゲート絶縁膜１３においてゲート信
号線１の引出端子７やソース信号線２の引出端子８の間
に確保する離間領域に対応する領域（斜線部分）を除去
している。この処理を施していれば、ゲート信号線１の
引出端子７については、ゲート絶縁膜１３の除去と共に
前記パターニング残りが取り除かれるので、前記短絡と
いった構造欠陥を無くせるようになる。一方、ソース信
号線２の引出端子８については、ゲート絶縁膜１３の除
去と共に前記エッチング残渣あるいは反応生成物が取り
除かれるので、前記短絡といった構造欠陥を無くせるよ
うになる。なお、ソース信号線２の引出端子８について
は、ゲート電極１２やゲート信号線１の引出端子７と同
時に透明絶縁基板１１上に同一材料で形成するとともに
ゲート絶縁膜１３にコンタクトホールを形成し、後のソ
ース信号線２の形成時にこのソース信号線２とその引出
端子８とをコンタクトホールを介して接続することもで
きる。この場合では、引出端子８のパターニング不良に
伴い隣り合う引出端子８間が短絡するといった構造欠陥
を作るおそれがあるが、これについても上記処理を施す
ことによって回避できるようになる。
【００６２】（６） 図１５は本発明の実施例７にかか
り、図９や図１１に示す付加容量の引出線を示す平面図
である。この付加容量９の引出線９２は、ゲート電極１
２と同時に同一材料で形成されるものであり、これらの
上方にゲート絶縁膜１３が形成される。このような構造
では、引出線９２のパターニング不良で隣り合う引出線
９２間が短絡するといった構造欠陥を作るおそれがあ
る。そのため、この実施例７では、ゲート絶縁膜１３に
おいて付加容量９の引出線９２の個々の間に確保する離
間領域に対応する領域（斜線部分参照）を除去してい
る。この処理を施していれば、引出線９２のパターニン
グ不良が発生してもこのパターニング残りが取り除かれ
るので、前記構造欠陥を無くせるようになる。
【００６３】
【発明の効果】請求項１の製造方法では、アクティブマ
トリクス基板の製造過程において発生する導電性膜のパ
ターニング残りやエッチング残渣などを製造過程で取り
除くことができるから、例えば第２配線と画素電極との
間の短絡、隣り合う画素電極間の短絡、ならびに第１配
線上に形成される容量の画素電極への付加などといった
構造欠陥を無くすことができて、製造歩留の向上に貢献
できる。
【００６４】請求項２ないし４の製造方法では、一般的
な構造のアクティブマトリクス基板の製造過程において
発生する導電性膜のパターニング残りやエッチング残渣
などを製造過程で取り除くことができるから、例えば信
号線と画素電極との間の短絡、隣り合う画素電極間の短
絡、ならびに走査線上に形成される容量の画素電極への
付加などといった構造欠陥を無くすことができて、製造
歩留の向上に貢献できる。
【００６５】このように、本発明では、絶縁膜の一部を
除去しているために、仮に走査線や信号線のパターニン
グ不良によるパターニング残りが画素電極に重なる状態
に形成された場合、絶縁膜の除去部分から前記パターニ
ング残りが露出することになる。このような場合におい
て、請求項５が有効になる。つまり、請求項５では、画
素電極を絶縁膜の除去部分に重ならないように形成する
から、絶縁膜の除去部分に画素電極が入り込まずに済む
が、仮に画素電極を絶縁膜の除去部分に重なる状態に形
成した場合だと、前記パターニング残りと画素電極とが
短絡するといった構造欠陥が発生する。つまり、このこ
とに対して有効なのである。
【００６６】請求項６ないし８の製造方法では、マトリ
クス状に配列される画素電極それぞれの間に走査線や信
号線を介在させないようにして高開口率化および高精細
化を図った特殊な構造のアクティブマトリクス基板の製
造過程において発生する導電性膜のパターニング残りや
エッチング残渣などを製造過程で取り除くことができる
から、例えば付加容量電極と走査線との間の短絡などと
いった構造欠陥を無くすことができて、製造歩留の向上
に貢献できる。
【００６７】特に、請求項４，８の製造方法では、コン
タクトホール形成と同時に絶縁膜の除去とを行えば、工
程の増加を避けることができるなど無駄を無くせるの
で、製造コストの低減に貢献できるとともに、製造歩留
の向上に貢献できる。
【００６８】また、請求項９のアクティブマトリクス基
板では、例えば第２配線と画素電極との間の短絡、隣り
合う画素電極間の短絡、ならびに第１配線上に形成され
る容量の画素電極への付加などといった構造欠陥が無い
ので、それに起因する表示欠陥を回避することができ
る。
【００６９】請求項１０のアクティブマトリクス基板で
は、例えば信号線と画素電極との間の短絡、隣り合う画
素電極間の短絡、ならびに走査線上に形成される容量の
画素電極への付加などといった構造欠陥が無いので、そ
れに表示欠陥を回避することができる。
【００７０】請求項１１のアクティブマトリクス基板で
は、上記請求項５と同様の効果が得られる。
【００７１】請求項１２のアクティブマトリクス基板で
は、例えば付加容量電極と走査線との間の短絡などとい
った構造欠陥が無いので、それに起因する表示欠陥を回
避することができる。
【００７２】請求項１３のアクティブマトリクス基板で
は、走査線の引出端子や信号線の引出端子がエッチング
残渣により短絡するといった構造欠陥が無いので、それ
に起因する表示欠陥を回避することができる。しかも、
この請求項１３のような高開口率化および高精細化を図
った構造のアクティブマトリクス基板においては、絶縁
膜の一部を除去することによって、この除去した領域が
絶縁膜上の層間絶縁膜が絶縁基板上に直接積層されるこ
とになり、絶縁膜に対する層間絶縁膜の接着強度より
も、絶縁基板に対する層間絶縁膜の接着強度のほうが大
となるように素材を選定すれば、絶縁基板上の積層膜そ
れぞれが剥離しにくくなる結果となり、信頼性向上に貢
献できるようになる。この他、表示領域での絶縁膜の除
去面積を大きく設定すれば、積層数が少なくなり、その
分、膜境界での光反射を低減できるので、光透過率が向
上することになってアクティブマトリクス基板の輝度向
上に貢献できるようになる。
【図面の簡単な説明】
【図１】本発明の実施例１のアクティブマトリクス基板
の一画素を示す平面図
【図２】図１の（２）−（２）線断面図
【図３】図１の（３）−（３）線断面図
【図４】本発明の実施例２にかかり、図１に対応する図
【図５】図４の（５）−（５）線断面図
【図６】図４の（７）−（７）線断面図
【図７】実施例２において不具合を指摘するもので、図
６に対応する図
【図８】本発明の実施例３にかかり、図１に対応する図
【図９】本発明の実施例４にかかり、図１に対応する図
【図１０】図９の（１０）−（１０）線断面図
【図１１】本発明の実施例５にかかり、図１に対応する
図
【図１２】図１１の（１２）−（１２）線断面図
【図１３】図１１の（１３）−（１３）線断面図
【図１４】本発明の実施例６にかかり、各信号線の引出
端子を示す平面図
【図１５】本発明の実施例７にかかり、付加容量電極の
引出線部分を示す平面図
【図１６】従来のアクティブマトリクス型の液晶表示装
置の構成を示す回路図
【図１７】従来のアクティブマトリクス基板の一画素を
示す平面図
【図１８】図１７の（１８）−（１８）線断面図
【図１９】図１７の（１９）−（１９）線断面図
【符号の説明】
１ ゲート信号線 ２ ソース信号線 ３ 画素 ５ 画素電極 ６ スイッチング素子 １０ アクティブマトリクス基板 １１ 透明絶縁基板 １２ ゲート電極 １３ ゲート絶縁膜 １４ 半導体層 １５ チャネル保護層 １６ ソース電極 １７ ドレイン電極 １８ 第１コンタクト層 １９ 第２コンタクト層
フロントページの続き (72)発明者 片山 幹雄 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 絶縁基板上に互いに平行に所要間隔離し
    てそれぞれ設けられる多数の第１配線と、第１配線を覆
    う絶縁膜と、絶縁膜上に第１配線とそれぞれ直交する方
    向に互いに平行に所要間隔離してそれぞれ設けられる多
    数の第２配線と、第１、第２配線の各交点近傍にそれぞ
    れ設けられる多数の薄膜トランジスタからなるスイッチ
    ング素子と、第１、第２配線の直交交差により生ずるマ
    トリクス状の領域において絶縁膜上にそれぞれ設けられ
    る多数の画素電極とを有する構造のアクティブマトリク
    ス基板を製造する方法であって、 絶縁膜を形成した後でその上に画素電極および第２配線
    を形成する前に、絶縁膜において、画素電極形成予定領
    域と第２配線形成予定領域との間に確保する離間領域
    や、画素電極形成予定領域と第１配線との間に確保する
    離間領域の少なくともいずれか一方に対応する領域を除
    去する、ことを特徴するアクティブマトリクス基板の製
    造方法。
  2. 【請求項２】 絶縁基板上に互いに平行に所要間隔離し
    てそれぞれ設けられる多数の走査線と、走査線を覆う絶
    縁膜と、絶縁膜上に走査線とそれぞれ直交する方向に互
    いに平行に所要間隔離してそれぞれ設けられる多数の信
    号線と、走査線と信号線との各交点近傍にそれぞれ設け
    られる多数の薄膜トランジスタからなる逆スタガ構造の
    スイッチング素子と、走査線と信号線の直交交差により
    生ずるマトリクス状の領域において絶縁膜上にそれぞれ
    設けられる多数の画素電極とを有する構造のアクティブ
    マトリクス基板を製造する方法であって、 絶縁膜を形成した後でその上に画素電極および信号線を
    形成する前に、絶縁膜において、画素電極形成予定領域
    と信号線形成予定領域との間に確保する離間領域や、画
    素電極形成予定領域と走査線との間に確保する離間領域
    の少なくともいずれか一方に対応する領域を除去する、
    ことを特徴するアクティブマトリクス基板の製造方法。
  3. 【請求項３】 絶縁基板の上面にゲート電極および走査
    線を形成する工程と、 前記ゲート電極および走査線を覆うよう絶縁基板の上面
    全体に絶縁膜を形成する工程と、 絶縁膜上でゲート電極に関連する領域に半導体層を形成
    する工程と、 絶縁膜において、信号線形成予定領域と画素電極形成予
    定領域との間に確保する離間領域や、画素電極形成予定
    領域と走査線との間に確保する離間領域の少なくともい
    ずれか一方に対応する領域を除去する工程と、 絶縁膜上に信号線および画素電極を形成する工程と、 を含むことを特徴とするアクティブマトリクス基板の製
    造方法。
  4. 【請求項４】 絶縁基板の上面にゲート電極および走査
    線を形成する工程と、 前記ゲート電極および走査線を覆うよう絶縁基板の上面
    全体に絶縁膜を形成する工程と、 絶縁膜上でゲート電極に関連する領域に半導体層を形成
    する工程と、 前記走査線の引出端子の上方を覆う絶縁膜にコンタクト
    ホールを形成すると同時に、絶縁膜において、信号線形
    成予定領域と画素電極形成予定領域との間に確保する離
    間領域や、画素電極形成予定領域と走査線との間に確保
    する離間領域の少なくともいずれか一方に対応する領域
    を除去する工程と、 絶縁膜上に信号線および画素電極を形成する工程と、 を含むことを特徴とするアクティブマトリクス基板の製
    造方法。
  5. 【請求項５】 前記画素電極は、前記絶縁膜の除去部分
    に重ならないように形成するものである、請求項１ない
    し４に記載のアクティブマトリクス基板の製造方法。
  6. 【請求項６】 絶縁基板上に互いに平行に所要間隔離し
    てそれぞれ設けられる多数の走査線と、走査線を覆う絶
    縁膜と、絶縁膜上に走査線とそれぞれ直交する方向に互
    いに平行に所要間隔離してそれぞれ設けられる多数の信
    号線と、走査線と信号線との各交点近傍にそれぞれ設け
    られる多数の薄膜トランジスタからなる逆スタガ構造の
    スイッチング素子と、これら総てを覆って表面を平坦化
    する層間絶縁膜と、層間絶縁膜上において走査線と信号
    線の直交交差により生ずるマトリクス状の領域にそれぞ
    れ設けられかつ各スイッチング素子のドレイン電極に層
    間絶縁膜のコンタクトホールを介してそれぞれ接続され
    る多数の画素電極と、画素電極の下方で絶縁膜の上下に
    設けられる一対の付加容量電極とを有する構造のアクテ
    ィブマトリクス基板を製造する方法であって、 絶縁膜上にドレイン電極と信号線とを形成する前に、絶
    縁膜において走査線の存在領域、スイッチング素子を構
    成する領域および付加容量を構成する領域に対応する領
    域を除いた残りの領域を除去する、ことを特徴するアク
    ティブマトリクス基板の製造方法。
  7. 【請求項７】 絶縁基板の上面にゲート電極、走査線な
    らびに一方の付加容量電極を形成する工程と、 前記ゲート電極、走査線ならびに一方の付加容量電極を
    覆うよう絶縁基板の上面全体に絶縁膜を形成する工程
    と、 絶縁膜上でゲート電極に関連する領域に半導体層を形成
    する工程と、 前記走査線の引出端子の上方を覆う絶縁膜にコンタクト
    ホールを形成する工程と、 絶縁膜において、走査線の存在領域、スイッチング素子
    を構成する領域ならびに付加容量を構成する領域に対応
    する領域を除いた残りの領域を除去する工程と、 絶縁膜上に信号線、ドレイン電極ならびに他方の付加容
    量電極を形成する工程と、 以上の工程で積層した各膜を覆って表面を平坦化する層
    間絶縁膜を形成する工程と、 ドレイン電極の一部表面を露出するよう層間絶縁膜にコ
    ンタクトホールを形成する工程と、 層間絶縁膜の表面に画素電極を形成する工程と、 を含むことを特徴とするアクティブマトリクス基板の製
    造方法。
  8. 【請求項８】 絶縁基板の上面にゲート電極、走査線な
    らびに一方の付加容量電極を形成する工程と、 前記ゲート電極、走査線ならびに一方の付加容量電極を
    覆うよう絶縁基板の上面全体に絶縁膜を形成する工程
    と、 絶縁膜上でゲート電極に関連する領域に半導体層を形成
    する工程と、 前記走査線の引出端子の上方を覆う絶縁膜にコンタクト
    ホールを形成すると同時に、絶縁膜において、走査線の
    存在領域、スイッチング素子を構成する領域ならびに付
    加容量を構成する領域に対応する領域を除いた残りの領
    域を除去する工程と、 絶縁膜上に信号線、ドレイン電極ならびに他方の付加容
    量電極を形成する工程と、 以上の工程で積層した各膜を覆って表面を平坦化する層
    間絶縁膜を形成する工程と、 ドレイン電極の一部表面を露出するよう層間絶縁膜にコ
    ンタクトホールを形成する工程と、 層間絶縁膜の表面に画素電極を形成する工程と、 を含むことを特徴とするアクティブマトリクス基板の製
    造方法。
  9. 【請求項９】 絶縁基板上に互いに平行に所要間隔離し
    てそれぞれ設けられる多数の第１配線と、第１配線を覆
    う絶縁膜と、絶縁膜上に第１配線とそれぞれ直交する方
    向に互いに平行に所要間隔離してそれぞれ設けられる多
    数の第２配線と、第１、第２配線の各交点近傍にそれぞ
    れ設けられる多数の薄膜トランジスタからなるスイッチ
    ング素子と、第１、第２配線の直交交差により生ずるマ
    トリクス状の領域において絶縁膜上にそれぞれ設けられ
    る多数の画素電極とを有する構造のアクティブマトリク
    ス基板であって、 絶縁膜において、画素電極と第２配線との間に確保する
    離間領域や、画素電極と第１配線との間に確保する離間
    領域の少なくともいずれか一方に対応する領域が除去さ
    れている、ことを特徴するアクティブマトリクス基板。
  10. 【請求項１０】 絶縁基板上に互いに平行に所要間隔離
    してそれぞれ設けられる多数の走査線と、走査線を覆う
    絶縁膜と、絶縁膜上に走査線とそれぞれ直交する方向に
    互いに平行に所要間隔離してそれぞれ設けられる多数の
    信号線と、走査線と信号線との各交点近傍にそれぞれ設
    けられる多数の薄膜トランジスタからなる逆スタガ構造
    のスイッチング素子と、走査線と信号線の直交交差によ
    り生ずるマトリクス状の領域において絶縁膜上にそれぞ
    れ設けられる多数の画素電極とを有する構造のアクティ
    ブマトリクス基板であって、 絶縁膜において、画素電極と信号線との間に確保する離
    間領域や、画素電極と走査線との間に確保する離間領域
    の少なくともいずれか一方に対応する領域が除去されて
    いる、ことを特徴するアクティブマトリクス基板。
  11. 【請求項１１】 前記画素電極は、前記絶縁膜を除去し
    た部分に重ならないように形成される、請求項９または
    １０に記載のアクティブマトリクス基板。
  12. 【請求項１２】 絶縁基板上に互いに平行に所要間隔離
    してそれぞれ設けられる多数の走査線と、走査線を覆う
    絶縁膜と、絶縁膜上に走査線とそれぞれ直交する方向に
    互いに平行に所要間隔離してそれぞれ設けられる多数の
    信号線と、走査線と信号線との各交点近傍にそれぞれ設
    けられる多数の薄膜トランジスタからなる逆スタガ構造
    のスイッチング素子と、これら総てを覆って表面を平坦
    化する層間絶縁膜と、層間絶縁膜上において走査線と信
    号線の直交交差により生ずるマトリクス状の領域にそれ
    ぞれ設けられかつ各スイッチング素子のドレイン電極に
    層間絶縁膜のコンタクトホールを介してそれぞれ接続さ
    れる多数の画素電極と、画素電極の下方で絶縁膜の上下
    に設けられる一対の付加容量電極とを有する構造のアク
    ティブマトリクス基板であって、 絶縁膜において、走査線の存在領域、スイッチング素子
    を構成する領域ならびに付加容量を構成する領域に対応
    する領域を除いた残りの領域が除去されている、ことを
    特徴するアクティブマトリクス基板。
  13. 【請求項１３】 前記多数の走査線および信号線の個々
    には、引出端子が設けられていて、走査線の引出端子は
    上記絶縁膜の下方にまた信号線の引出端子は上記絶縁膜
    の上方にそれぞれ形成されており、絶縁膜において少な
    くとも走査線個々の各引出端子の間に確保する離間領域
    に対応する領域が除去されている、請求項１０ないし１
    ２のいずれかに記載のアクティブマトリクス基板。
JP5308597A 1996-04-22 1997-03-07 アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板 Pending JPH1010583A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP5308597A JPH1010583A (ja) 1996-04-22 1997-03-07 アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板
US08/839,268 US6025892A (en) 1996-04-22 1997-04-17 Active matrix substrate with removal of portion of insulating film overlapping source line and pixel electrode and method for producing the same
TW086105157A TW448332B (en) 1996-04-22 1997-04-21 Active matrix substrate and method for producing the same
KR1019970014920A KR100264112B1 (ko) 1996-04-22 1997-04-22 액티브 매트릭스 기판 및 그 제조 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10007496 1996-04-22
JP8-100074 1996-04-22
JP5308597A JPH1010583A (ja) 1996-04-22 1997-03-07 アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板

Publications (1)

Publication Number Publication Date
JPH1010583A true JPH1010583A (ja) 1998-01-16

Family

ID=26393798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5308597A Pending JPH1010583A (ja) 1996-04-22 1997-03-07 アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板

Country Status (4)

Country Link
US (1) US6025892A (ja)
JP (1) JPH1010583A (ja)
KR (1) KR100264112B1 (ja)
TW (1) TW448332B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000162647A (ja) * 1998-11-26 2000-06-16 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
US6781644B1 (en) 1999-06-02 2004-08-24 Nec Lcd Technologies, Ltd. Liquid crystal display with thin film transistor array free from short-circuit and process for fabrication thereof
JP2007035904A (ja) * 2005-07-27 2007-02-08 Casio Comput Co Ltd アクティブ基板の製造方法
US7839460B2 (en) 1998-11-26 2010-11-23 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method of manufacturing the same

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100543029B1 (ko) * 1998-07-24 2006-05-11 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
US6714269B1 (en) * 1999-03-22 2004-03-30 Industrial Technology Research Institute Front-side repairable TFT-LCD and method for making
KR100623981B1 (ko) * 1999-07-16 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP4118484B2 (ja) * 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4118485B2 (ja) * 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US6900084B1 (en) 2000-05-09 2005-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a display device
JP3645184B2 (ja) * 2000-05-31 2005-05-11 シャープ株式会社 液晶表示装置及びその欠陥修正方法
KR20020002052A (ko) * 2000-06-29 2002-01-09 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 모드 액정 표시 장치의 제조방법
JP2002353205A (ja) * 2000-08-28 2002-12-06 Mitsubishi Electric Corp 半導体装置の製造方法およびそれに用いられるウェハ処理装置並びに半導体装置
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1368699B8 (en) 2001-03-06 2016-07-13 Samsung Electronics Co., Ltd. Display device
KR100493435B1 (ko) * 2001-12-20 2005-06-07 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
JP2004054069A (ja) * 2002-07-23 2004-02-19 Advanced Display Inc 表示装置及び表示装置の断線修復方法
US7190000B2 (en) * 2003-08-11 2007-03-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
WO2006033878A1 (en) * 2004-09-17 2006-03-30 Boehringer Ingelheim International, Gmbh Process for preparing macrocyclic hcv protease inhibitors
KR101112544B1 (ko) * 2004-12-03 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8592262B2 (en) * 2006-11-16 2013-11-26 Au Optronics Corporation Residue isolation process in TFT LCD fabrication
TWI396025B (zh) * 2009-06-30 2013-05-11 Au Optronics Corp 主動元件陣列基板

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6193488A (ja) * 1984-10-12 1986-05-12 富士通株式会社 シリコン薄膜トランジスタマトリツクス及びその製造方法
JPS61187272A (ja) * 1985-02-14 1986-08-20 Matsushita Electric Ind Co Ltd 薄膜電界効果トランジスタとその製造方法
JPH01219722A (ja) * 1988-02-29 1989-09-01 Casio Comput Co Ltd 薄膜トランジスタパネル及びその製造方法
JPH0248639A (ja) * 1988-08-10 1990-02-19 Sharp Corp 透過型アクティブマトリクス液晶表示装置
JPH02137826A (ja) * 1988-11-18 1990-05-28 Sharp Corp 透過型アクティブマトリクス液晶表示装置
JPH04335617A (ja) * 1991-05-13 1992-11-24 Sharp Corp アクティブマトリクス基板
JPH0545639A (ja) * 1991-08-20 1993-02-26 Matsushita Electric Ind Co Ltd 液晶表示パネル用基体の平滑化物及び平滑化法
JPH0651349A (ja) * 1992-06-04 1994-02-25 Nec Corp 液晶表示装置およびその製造方法
JPH06160902A (ja) * 1992-11-20 1994-06-07 Seiko Epson Corp 液晶表示装置
JPH06208137A (ja) * 1993-01-13 1994-07-26 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法
JPH07131030A (ja) * 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
JPH07146491A (ja) * 1993-11-24 1995-06-06 Sony Corp 表示素子基板用半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1313563C (en) * 1988-10-26 1993-02-09 Makoto Sasaki Thin film transistor panel
US5056895A (en) * 1990-05-21 1991-10-15 Greyhawk Systems, Inc. Active matrix liquid crystal liquid crystal light valve including a dielectric mirror upon a leveling layer and having fringing fields
US5523866A (en) * 1992-06-04 1996-06-04 Nec Corporation Liquid-crystal display device having slits formed between terminals or along conductors to remove short circuits
GB2282011A (en) * 1993-09-21 1995-03-22 Nnc Ltd A helical annular linear induction pump
JP3059915B2 (ja) * 1994-09-29 2000-07-04 三洋電機株式会社 表示装置および表示装置の製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6193488A (ja) * 1984-10-12 1986-05-12 富士通株式会社 シリコン薄膜トランジスタマトリツクス及びその製造方法
JPS61187272A (ja) * 1985-02-14 1986-08-20 Matsushita Electric Ind Co Ltd 薄膜電界効果トランジスタとその製造方法
JPH01219722A (ja) * 1988-02-29 1989-09-01 Casio Comput Co Ltd 薄膜トランジスタパネル及びその製造方法
JPH0248639A (ja) * 1988-08-10 1990-02-19 Sharp Corp 透過型アクティブマトリクス液晶表示装置
JPH02137826A (ja) * 1988-11-18 1990-05-28 Sharp Corp 透過型アクティブマトリクス液晶表示装置
JPH04335617A (ja) * 1991-05-13 1992-11-24 Sharp Corp アクティブマトリクス基板
JPH0545639A (ja) * 1991-08-20 1993-02-26 Matsushita Electric Ind Co Ltd 液晶表示パネル用基体の平滑化物及び平滑化法
JPH0651349A (ja) * 1992-06-04 1994-02-25 Nec Corp 液晶表示装置およびその製造方法
JPH06160902A (ja) * 1992-11-20 1994-06-07 Seiko Epson Corp 液晶表示装置
JPH06208137A (ja) * 1993-01-13 1994-07-26 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法
JPH07131030A (ja) * 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
JPH07146491A (ja) * 1993-11-24 1995-06-06 Sony Corp 表示素子基板用半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000162647A (ja) * 1998-11-26 2000-06-16 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
US7839460B2 (en) 1998-11-26 2010-11-23 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method of manufacturing the same
US7978276B2 (en) 1998-11-26 2011-07-12 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method of manufacturing the same
JP2011237807A (ja) * 1998-11-26 2011-11-24 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
US8294839B2 (en) 1998-11-26 2012-10-23 Samsung Display Co., Ltd. Thin film transistor array panel for liquid crystal display and method of manufacturing the same
US6781644B1 (en) 1999-06-02 2004-08-24 Nec Lcd Technologies, Ltd. Liquid crystal display with thin film transistor array free from short-circuit and process for fabrication thereof
JP2007035904A (ja) * 2005-07-27 2007-02-08 Casio Comput Co Ltd アクティブ基板の製造方法

Also Published As

Publication number Publication date
KR100264112B1 (ko) 2000-08-16
TW448332B (en) 2001-08-01
KR970071090A (ko) 1997-11-07
US6025892A (en) 2000-02-15

Similar Documents

Publication Publication Date Title
JPH1010583A (ja) アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板
US20090085038A1 (en) Substrate for display device, manufacturing method for same and display device
JP2005122182A (ja) 表示素子用の薄膜トランジスタ基板及び製造方法
JP4211855B2 (ja) 液晶表示装置及びその製造方法
CN101903826A (zh) 有源矩阵基板、有源矩阵基板的制造方法、液晶面板、液晶显示装置、液晶显示单元、电视接收机
JP2002076366A (ja) 薄膜トランジスタ、多層膜構造、薄膜トランジスタの製造方法、および多層膜構造の製造方法
JPWO2008001517A1 (ja) Ｔｆｔ基板およびそれを備える表示パネルならびに表示装置、ｔｆｔ基板の製造方法
US20100271564A1 (en) Active matrix substrate, liquid crystal display device having the substrate, and manufacturing method for the active matrix substrate
JP2000162647A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR100560353B1 (ko) 액티브 매트릭스 기판 및 그 제조 방법 그리고 이를이용한 표시 장치
JPH10232412A (ja) アクティブマトリクス型液晶表示装置および画素欠陥修正方法
JPH10111518A (ja) アクティブマトリクス基板およびその製造方法
JP3306488B2 (ja) アクティブマトリクス基板
JP4072015B2 (ja) 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置
JPH11242241A (ja) 液晶表示装置とその製造方法及び液晶表示装置に用いられるｔｆｔアレイ基板とその製造方法
JP2012173621A (ja) アレイ基板、及び表示装置
US8592262B2 (en) Residue isolation process in TFT LCD fabrication
JP2937126B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
JP3367821B2 (ja) アクティブマトリクス基板
JP2002099225A (ja) 表示装置用アレイ基板及びその製造方法
JP2002090775A (ja) マトリクスアレイ基板
US20060054889A1 (en) Thin film transistor array panel
KR100333270B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
JPH06252171A (ja) アクティブマトリクスパネルの製造方法
KR100628681B1 (ko) 액정표시장치 및 그 제조방법