JPH10104660A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH10104660A JPH10104660A JP26278596A JP26278596A JPH10104660A JP H10104660 A JPH10104660 A JP H10104660A JP 26278596 A JP26278596 A JP 26278596A JP 26278596 A JP26278596 A JP 26278596A JP H10104660 A JPH10104660 A JP H10104660A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- signal line
- pixel electrode
- crystal display
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 ドレイン信号線の断線を防止する。
【解決手段】 画素電極とコンタクトの良好なコンタク
ト用導電層が設けられ、このコンタクト用導電層の一端
部に薄膜トランジスタのゲート絶縁膜を兼ねる絶縁膜に
形成されたコンタクトホールを通して該薄膜トランジス
タのソース電極が接続されているとともに、前記コンタ
クト用導電層の他端部に保護膜および絶縁膜に形成され
たコンタクトホールを通して前記画素電極が接続され、
かつ、前記ドレイン信号線は、少なくとも異なる金属の
2層構造からなり、その下層は前記コンタクト用導電層
とコンタクトの良好な材料で構成されているとともに、
他の層はカバレージの良好な材料で構成されている
ト用導電層が設けられ、このコンタクト用導電層の一端
部に薄膜トランジスタのゲート絶縁膜を兼ねる絶縁膜に
形成されたコンタクトホールを通して該薄膜トランジス
タのソース電極が接続されているとともに、前記コンタ
クト用導電層の他端部に保護膜および絶縁膜に形成され
たコンタクトホールを通して前記画素電極が接続され、
かつ、前記ドレイン信号線は、少なくとも異なる金属の
2層構造からなり、その下層は前記コンタクト用導電層
とコンタクトの良好な材料で構成されているとともに、
他の層はカバレージの良好な材料で構成されている
Description
【0001】
【発明の属する技術分野】本発明は、液晶表示装置に係
り、特に、アクティブ・マトリックス型と称される液晶
表示装置に関する。
り、特に、アクティブ・マトリックス型と称される液晶
表示装置に関する。
【0002】
【従来の技術】アクティブ・マトリックス型の液晶表示
装置は、液晶を介して互いに対向配置される透明基板の
うち一方の液晶側の面に、x方向に延在しかつy方向に
並設されたゲート信号線と、これらゲート信号線に絶縁
されてy方向に延在しかつx方向に並設されたドレイン
信号線とを備え、これら各信号線で囲まれた矩形状の領
域を画素領域として構成されている。
装置は、液晶を介して互いに対向配置される透明基板の
うち一方の液晶側の面に、x方向に延在しかつy方向に
並設されたゲート信号線と、これらゲート信号線に絶縁
されてy方向に延在しかつx方向に並設されたドレイン
信号線とを備え、これら各信号線で囲まれた矩形状の領
域を画素領域として構成されている。
【0003】そして、これら各画素領域には、ゲート信
号線に供給される走査信号(電圧)によってオンする薄
膜トランジスタと、この薄膜トランジスタを介してドレ
イン信号線に供給される映像信号(電圧)が印加される
たとえばITO(Indium-Tin-Oxide)からなる画素電極
とを備えている。
号線に供給される走査信号(電圧)によってオンする薄
膜トランジスタと、この薄膜トランジスタを介してドレ
イン信号線に供給される映像信号(電圧)が印加される
たとえばITO(Indium-Tin-Oxide)からなる画素電極
とを備えている。
【0004】そして、このような液晶表示装置は、その
画素領域の開口率の向上を図るために、種々の構成が工
夫されている。
画素領域の開口率の向上を図るために、種々の構成が工
夫されている。
【0005】そのうち、薄膜トランジスタへの液晶の直
接の接触を避けるために設けられる保護膜の上面に画素
電極を形成する構成のものが知られるに至っている。
接の接触を避けるために設けられる保護膜の上面に画素
電極を形成する構成のものが知られるに至っている。
【0006】このようにすれば、ゲート信号線あるいは
ドレイン信号線の存在に規制されることなく、該画素電
極を大きく形成できるからである。
ドレイン信号線の存在に規制されることなく、該画素電
極を大きく形成できるからである。
【0007】この場合、該画素電極は、保護膜の下層に
位置づけられる薄膜トランジスタのソース電極と接続さ
せなければならないことから、該保護膜に形成したコン
タクトホールを介して該ソース電極との接続を図る構成
を必然的に採用せざるを得なくなる。
位置づけられる薄膜トランジスタのソース電極と接続さ
せなければならないことから、該保護膜に形成したコン
タクトホールを介して該ソース電極との接続を図る構成
を必然的に採用せざるを得なくなる。
【0008】そして、該コンタクトホールにおいて、ソ
ース電極に対する画素電極の良好なコンタクトが必要と
される。
ース電極に対する画素電極の良好なコンタクトが必要と
される。
【0009】
【発明が解決しようとする課題】この場合、薄膜トラン
ジスタのソース電極は、製造工数の増大を抑制するた
め、ドレイン信号線(ドレイン電極をも含む)と同一の
材料として同時に形成することが通常なされることか
ら、この場合のドレイン信号線の材料として、画素電極
とのコンタクト性の良好なものが考慮される。
ジスタのソース電極は、製造工数の増大を抑制するた
め、ドレイン信号線(ドレイン電極をも含む)と同一の
材料として同時に形成することが通常なされることか
ら、この場合のドレイン信号線の材料として、画素電極
とのコンタクト性の良好なものが考慮される。
【0010】この結果、少なくともAlあるいはその合
金はその選定外となり、Cr、Ti、Moあるいはそれ
らの合金が好適な材料となる。また、Cr、Ti、Mo
は半導体層とのコンタクトも良好であることから薄膜ト
ランジスタの各電極としても好適な材料となる。
金はその選定外となり、Cr、Ti、Moあるいはそれ
らの合金が好適な材料となる。また、Cr、Ti、Mo
は半導体層とのコンタクトも良好であることから薄膜ト
ランジスタの各電極としても好適な材料となる。
【0011】しかし、このようにCr、Ti、Moある
いはそれらの合金をドレイン信号線(薄膜トランジスタ
のドレイン・ソース電極)の材料とした場合、このドレ
イン信号線は、たとえばこれと交差するゲート信号線に
よって形成される段差の乗り越え部で段切れが生じ易
く、該ドレイン線の断線が発生し易いという問題が指摘
されるに至った。
いはそれらの合金をドレイン信号線(薄膜トランジスタ
のドレイン・ソース電極)の材料とした場合、このドレ
イン信号線は、たとえばこれと交差するゲート信号線に
よって形成される段差の乗り越え部で段切れが生じ易
く、該ドレイン線の断線が発生し易いという問題が指摘
されるに至った。
【0012】本発明は、このような事情に基づいてなさ
れたものであり、その目的は、ドレイン信号線の断線を
防止できる液晶表示装置を提供することにある。
れたものであり、その目的は、ドレイン信号線の断線を
防止できる液晶表示装置を提供することにある。
【0013】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【0014】すなわち、液晶を介して互いに対向配置さ
れる透明基板のうち一方の液晶側の面の各画素領域に、
ゲート信号線に供給される走査信号によってオンする薄
膜トランジスタと、この薄膜トランジスタを介してドレ
イン信号線に供給される映像信号が印加される画素電極
とを備え、前記画素電極は保護膜上に形成されていると
ともに、この保護膜の下層に位置づけられる薄膜トラン
ジスタのソース電極と接続され、かつこのソース電極は
ドレイン信号線と同一の材料で形成されている液晶表示
装置において、前記画素電極とコンタクトの良好なコン
タクト用導電層が設けられ、このコンタクト用導電層の
一端部に前記薄膜トランジスタのゲート絶縁膜を兼ねる
絶縁膜に形成されたコンタクトホールを通して該薄膜ト
ランジスタのソース電極が接続されているとともに、前
記コンタクト用導電層の他端部に前記保護膜および絶縁
膜に形成されたコンタクトホールを通して前記画素電極
が接続され、かつ、前記ドレイン信号線は、少なくとも
異なる金属の2層構造からなり、その下層は前記コンタ
クト用導電層とコンタクトの良好な材料で構成されてい
るとともに、他の層はカバレージの良好な材料で構成さ
れていることを特徴とするものである。
れる透明基板のうち一方の液晶側の面の各画素領域に、
ゲート信号線に供給される走査信号によってオンする薄
膜トランジスタと、この薄膜トランジスタを介してドレ
イン信号線に供給される映像信号が印加される画素電極
とを備え、前記画素電極は保護膜上に形成されていると
ともに、この保護膜の下層に位置づけられる薄膜トラン
ジスタのソース電極と接続され、かつこのソース電極は
ドレイン信号線と同一の材料で形成されている液晶表示
装置において、前記画素電極とコンタクトの良好なコン
タクト用導電層が設けられ、このコンタクト用導電層の
一端部に前記薄膜トランジスタのゲート絶縁膜を兼ねる
絶縁膜に形成されたコンタクトホールを通して該薄膜ト
ランジスタのソース電極が接続されているとともに、前
記コンタクト用導電層の他端部に前記保護膜および絶縁
膜に形成されたコンタクトホールを通して前記画素電極
が接続され、かつ、前記ドレイン信号線は、少なくとも
異なる金属の2層構造からなり、その下層は前記コンタ
クト用導電層とコンタクトの良好な材料で構成されてい
るとともに、他の層はカバレージの良好な材料で構成さ
れていることを特徴とするものである。
【0015】このように構成した液晶表示装置は、特
に、画素電極とコンタクトの良好なコンタクト用導電層
を別個に設け、このコンタクト用導電層を介することに
よって該画素電極と薄膜トランジスタのソース電極との
接続を図っている。
に、画素電極とコンタクトの良好なコンタクト用導電層
を別個に設け、このコンタクト用導電層を介することに
よって該画素電極と薄膜トランジスタのソース電極との
接続を図っている。
【0016】そして、ドレイン信号線と同材料からなる
ソース電極は、少なくとも異なる金属の2層構造からな
り、その下層は前記コンタクト用導電層とコンタクトの
良好な材料から構成されていることから、該コンタクト
用導電層に対するソース電極のコンタクトの信頼性をも
図ることができるようになる。
ソース電極は、少なくとも異なる金属の2層構造からな
り、その下層は前記コンタクト用導電層とコンタクトの
良好な材料から構成されていることから、該コンタクト
用導電層に対するソース電極のコンタクトの信頼性をも
図ることができるようになる。
【0017】一方、該ソース電極と同材料からなるドレ
イン信号線は、その下層を除く他の層はカバレージの良
好な材料から構成されているため、段差の乗り越え部に
おける断線の発生を抑制させることができるようにな
る。
イン信号線は、その下層を除く他の層はカバレージの良
好な材料から構成されているため、段差の乗り越え部に
おける断線の発生を抑制させることができるようにな
る。
【0018】
【発明の実施の形態】以下、本発明による液晶表示装置
の各実施例について図面を用いて説明をする。
の各実施例について図面を用いて説明をする。
【0019】〔実施例1〕まず、本発明によるアクティ
ブ・マトリックス液晶表示装置において、液晶を介して
互いに対向配置される透明ガラス基板のうち一方の透明
ガラス基板1の液晶側の面には、そのx方向に延在され
かつy方向に並設されるゲート信号線2と、これらゲー
ト信号線2と絶縁されy方向に延在されかつx方向に並
設されるドレイン信号線6とがあり、これらゲート信号
線2とドレイン信号線6とで囲まれた矩形状の領域が画
素領域として形成されるようになっている。
ブ・マトリックス液晶表示装置において、液晶を介して
互いに対向配置される透明ガラス基板のうち一方の透明
ガラス基板1の液晶側の面には、そのx方向に延在され
かつy方向に並設されるゲート信号線2と、これらゲー
ト信号線2と絶縁されy方向に延在されかつx方向に並
設されるドレイン信号線6とがあり、これらゲート信号
線2とドレイン信号線6とで囲まれた矩形状の領域が画
素領域として形成されるようになっている。
【0020】すなわち、これら各画素領域がマトリック
ス状に多数配置されることによって、それらの集合体が
表示部を構成するようになっている。
ス状に多数配置されることによって、それらの集合体が
表示部を構成するようになっている。
【0021】そして、これら各画素領域には、その中央
部を除く周辺部の領域の一部に薄膜トランジスタTF
T、および付加容量素子Caddが形成され、また中央
部の領域のほとんどの部分には画素電極10が形成され
ている。
部を除く周辺部の領域の一部に薄膜トランジスタTF
T、および付加容量素子Caddが形成され、また中央
部の領域のほとんどの部分には画素電極10が形成され
ている。
【0022】このように構成される各画素領域は、液晶
を介して他方の対向する透明ガラス基板の該液晶側に形
成された共通画素電極(各画素領域に共通な透明電極)
とで画素を構成するようになっている。
を介して他方の対向する透明ガラス基板の該液晶側に形
成された共通画素電極(各画素領域に共通な透明電極)
とで画素を構成するようになっている。
【0023】すなわち、上述した各画素領域において、
その画素領域を画する一方のゲート信号線2に走査信号
が供給されることによって、対応する薄膜トランジスタ
TFTがオンし、このオンされた薄膜トランジスタTF
Tを介してドレイン信号線6から供給される映像信号が
画素電極10に供給され、前記共通画素電極との間に電
界を生じさせるようになっている。これによって該画素
電極10と共通画素電極との間の液晶はその光透過特性
が制御されるようになっている。
その画素領域を画する一方のゲート信号線2に走査信号
が供給されることによって、対応する薄膜トランジスタ
TFTがオンし、このオンされた薄膜トランジスタTF
Tを介してドレイン信号線6から供給される映像信号が
画素電極10に供給され、前記共通画素電極との間に電
界を生じさせるようになっている。これによって該画素
電極10と共通画素電極との間の液晶はその光透過特性
が制御されるようになっている。
【0024】この場合、該画素領域を画する他方のゲー
ト信号線2と画素電極10との間には前記付加容量素子
Caddが形成されており、この付加容量素子cadd
によって、前記一方のゲート信号線2への走査信号の供
給がなされなくなって薄膜トランジスタTFTがオフし
ても、前記画素電極10に印加された映像信号は前記共
通画素電極との間で比較的長く保持されるようになって
いる。
ト信号線2と画素電極10との間には前記付加容量素子
Caddが形成されており、この付加容量素子cadd
によって、前記一方のゲート信号線2への走査信号の供
給がなされなくなって薄膜トランジスタTFTがオフし
ても、前記画素電極10に印加された映像信号は前記共
通画素電極との間で比較的長く保持されるようになって
いる。
【0025】次に、上述した各構成部材を詳細に説明す
る。
る。
【0026】ゲート信号線2 図2は、透明ガラス基板1の液晶側に形成された各構成
部材の平面図を示すものであり、このうちゲート信号2
は図中x方向に延在されて形成されている。なお、図2
におけるI−I線の断面図は図1に示している。
部材の平面図を示すものであり、このうちゲート信号2
は図中x方向に延在されて形成されている。なお、図2
におけるI−I線の断面図は図1に示している。
【0027】該ゲート信号線2は、透明ガラス基板1の
表面に直接形成され、図中、その上側にある画素領域と
下側にある画素領域の間を走行しており、前記各画素領
域はそれぞれの全体のうちの約半分が図示されたものと
なっている。
表面に直接形成され、図中、その上側にある画素領域と
下側にある画素領域の間を走行しており、前記各画素領
域はそれぞれの全体のうちの約半分が図示されたものと
なっている。
【0028】そして、このゲート信号線2は、その一部
において、図中上側にある画素領域内に形成される薄膜
トランジスタTFTのゲート電極2Aを兼ねて形成され
るようになっており、該一部はゲート信号線2を図中上
側に若干延在させた部分として形成されている。
において、図中上側にある画素領域内に形成される薄膜
トランジスタTFTのゲート電極2Aを兼ねて形成され
るようになっており、該一部はゲート信号線2を図中上
側に若干延在させた部分として形成されている。
【0029】また、ゲート信号線2およびこのゲート信
号線2と一体に形成された前記ゲート電極2Aは、この
実施例では、特に、CrあるいはこのCrを主成分とす
る合金からなる材料で形成されている。Crを主成分と
する合金としては、CrとMo、W、Nb、Ti等の金
属からなる合金が好適となる。
号線2と一体に形成された前記ゲート電極2Aは、この
実施例では、特に、CrあるいはこのCrを主成分とす
る合金からなる材料で形成されている。Crを主成分と
する合金としては、CrとMo、W、Nb、Ti等の金
属からなる合金が好適となる。
【0030】ゲート信号線2としてたとえばAlあるい
はこのAlを主成分とする合金をも考えられるが、絶縁
膜4を通して該ゲート信号線2と交差させて形成する後
述のドレイン信号線6との間に短絡の原因となるいわゆ
るヒロック(突起)が生じ易いことから、この実施例で
はこのような弊害を回避した構成となっている。
はこのAlを主成分とする合金をも考えられるが、絶縁
膜4を通して該ゲート信号線2と交差させて形成する後
述のドレイン信号線6との間に短絡の原因となるいわゆ
るヒロック(突起)が生じ易いことから、この実施例で
はこのような弊害を回避した構成となっている。
【0031】コンタクト用導電層3 この実施例において特に形成される構成部材であり、薄
膜トランジスタTFTのソース電極6Sと画素電極10
との接続を図るための介在層として機能するようになっ
ている。このコンタクト用導電層3の効果は、他の構成
部材(ソース電極6Sおよび画素電極10)との関係で
発揮されるものであることから、該他の構成部材の説明
の項において後述する。
膜トランジスタTFTのソース電極6Sと画素電極10
との接続を図るための介在層として機能するようになっ
ている。このコンタクト用導電層3の効果は、他の構成
部材(ソース電極6Sおよび画素電極10)との関係で
発揮されるものであることから、該他の構成部材の説明
の項において後述する。
【0032】そして、このコンタクト用導電層3は、製
造方法の工程を増大させない趣旨から、前記ゲート信号
線2と同一の材料、すなわち、CrあるいはこのCrを
主成分とする合金から構成され、かつ該ゲート信号線と
同一の工程で形成するようになっている。
造方法の工程を増大させない趣旨から、前記ゲート信号
線2と同一の材料、すなわち、CrあるいはこのCrを
主成分とする合金から構成され、かつ該ゲート信号線と
同一の工程で形成するようになっている。
【0033】絶縁膜4 透明ガラス基板1の表面には、前記ゲート信号線2およ
びコンタクト用導電層3をも含んでその全域にたとえば
シリコン窒化膜からなる絶縁膜4が形成されている。
びコンタクト用導電層3をも含んでその全域にたとえば
シリコン窒化膜からなる絶縁膜4が形成されている。
【0034】この絶縁膜4は、薄膜トランジスタTFT
の形成領域においてはゲート絶縁膜として、また、付加
容量素子Caddの形成領域においては誘電体膜とし
て、さらには、後述するドレイン信号線 の前記ゲート
信号線2との交差領域においては該ドレイン信号線6に
対する層間絶縁膜としての機能を有するようになってい
る。
の形成領域においてはゲート絶縁膜として、また、付加
容量素子Caddの形成領域においては誘電体膜とし
て、さらには、後述するドレイン信号線 の前記ゲート
信号線2との交差領域においては該ドレイン信号線6に
対する層間絶縁膜としての機能を有するようになってい
る。
【0035】薄膜トランジスタTFT 前記絶縁膜4の表面の一部の領域であって、ゲート信号
線2と一体に形成された前記ゲート電極2Aに重畳する
領域に半導体層5が形成されている。
線2と一体に形成された前記ゲート電極2Aに重畳する
領域に半導体層5が形成されている。
【0036】この半導体層5は不純物を故意にドープし
ていないいわゆるi型半導体層からなっている。
ていないいわゆるi型半導体層からなっている。
【0037】そして、この半導体層の表面にはドレイン
電極6Dとソース電極6Sとが互いに離間されて形成さ
れ、このドレイン電極6Dとソース電極6Sは、その形
成領域における該半導体層5との界面にたとえば高濃度
のn型不純物をドープしたコンタクト層が介在されて形
成されている。
電極6Dとソース電極6Sとが互いに離間されて形成さ
れ、このドレイン電極6Dとソース電極6Sは、その形
成領域における該半導体層5との界面にたとえば高濃度
のn型不純物をドープしたコンタクト層が介在されて形
成されている。
【0038】この場合、i型の前記半導体層5の表面に
n型不純物をドープした層を形成し、さらに、ドレイン
電極6Dとソース電極6Sとを形成した後、このドレイ
ン電極6Dとソース電極6Sとをマスクにしてn型不純
物をドープした層をエッチングすることによって上記構
成を得ることができる。
n型不純物をドープした層を形成し、さらに、ドレイン
電極6Dとソース電極6Sとを形成した後、このドレイ
ン電極6Dとソース電極6Sとをマスクにしてn型不純
物をドープした層をエッチングすることによって上記構
成を得ることができる。
【0039】このように構成された薄膜トランジスタT
FTは、ゲート信号線2から走査信号がゲート電極2A
に供給されると、ゲート絶縁膜(絶縁膜4の一部)を介
してi型の半導体層5にチャネル層が形成され、このチ
ャネル層を介してドレイン電極6Dおよびソース電極6
Sとの間が導通するようになる、いわゆるMIS型トラ
ンジスタとなっている。
FTは、ゲート信号線2から走査信号がゲート電極2A
に供給されると、ゲート絶縁膜(絶縁膜4の一部)を介
してi型の半導体層5にチャネル層が形成され、このチ
ャネル層を介してドレイン電極6Dおよびソース電極6
Sとの間が導通するようになる、いわゆるMIS型トラ
ンジスタとなっている。
【0040】なお、MIS型トランジスタのドレイン電
極6Dおよびソース電極6Sの称呼は、本来その間のバ
イアス極性によって決定されるもので、この液晶表示装
置の回路ではその極性が動作中反転するようになり、そ
の称呼は動作中入れ替わるものとなる。しかし、この実
施例では、説明の便宜上画素電極10と接続される側を
ソース電極6Sと固定して表現している。
極6Dおよびソース電極6Sの称呼は、本来その間のバ
イアス極性によって決定されるもので、この液晶表示装
置の回路ではその極性が動作中反転するようになり、そ
の称呼は動作中入れ替わるものとなる。しかし、この実
施例では、説明の便宜上画素電極10と接続される側を
ソース電極6Sと固定して表現している。
【0041】そして、該ドレイン電極6Dは、後述で明
らかになるようにドレイン信号線6と一体に形成される
ように構成され、また、ソース電極6Sにおいても該ド
レイン電極6Dと同一の材料で形成され、かつ同一の工
程で形成されるようになっている。
らかになるようにドレイン信号線6と一体に形成される
ように構成され、また、ソース電極6Sにおいても該ド
レイン電極6Dと同一の材料で形成され、かつ同一の工
程で形成されるようになっている。
【0042】ドレイン信号線6 ドレイン信号線6は前記絶縁膜4の上に形成され、図2
においては画素領域の左側をy方向に走行して示されて
いる。そして、ドレイン信号線6の一部は、図中右側に
ある画素領域内に形成される薄膜トランジスタTFTの
ドレイン電極6Dを兼ねて形成され、該一部はドレイン
信号線6を図中右側に若干延在させた部分として形成さ
れている。
においては画素領域の左側をy方向に走行して示されて
いる。そして、ドレイン信号線6の一部は、図中右側に
ある画素領域内に形成される薄膜トランジスタTFTの
ドレイン電極6Dを兼ねて形成され、該一部はドレイン
信号線6を図中右側に若干延在させた部分として形成さ
れている。
【0043】そして、このドレイン信号線6は、この実
施例では特に、積層構造の信号線として形成され、その
絶縁膜側の下層においては、たとえばゲート信号線と同
一の材料、すなわちCrあるいはそれを主成分とする合
金等からなる金属層6Bで構成され、その上層において
は、たとえばAl−Si、あるいはAl−Ti−Ta等
のAl合金等からなる金属層6Cで構成されている。
施例では特に、積層構造の信号線として形成され、その
絶縁膜側の下層においては、たとえばゲート信号線と同
一の材料、すなわちCrあるいはそれを主成分とする合
金等からなる金属層6Bで構成され、その上層において
は、たとえばAl−Si、あるいはAl−Ti−Ta等
のAl合金等からなる金属層6Cで構成されている。
【0044】このような積層構造からなるドレイン信号
線6は、その下層および上層は全く同一のパターンから
なるものであり、したがって、同一のフォトレジストで
連続してエッチングすることで形成することができる。
または、AlのかわりにITOを用いても良い。
線6は、その下層および上層は全く同一のパターンから
なるものであり、したがって、同一のフォトレジストで
連続してエッチングすることで形成することができる。
または、AlのかわりにITOを用いても良い。
【0045】薄膜トランジスタTFTのソース電極6S
は、上述したように、このドレイン信号線6(ドレイン
電極6D)と同一の工程で形成されることから、ドレイ
ン信号線6と同一の材料からなる積層構造として形成さ
れている。
は、上述したように、このドレイン信号線6(ドレイン
電極6D)と同一の工程で形成されることから、ドレイ
ン信号線6と同一の材料からなる積層構造として形成さ
れている。
【0046】そして、この場合のソース電極6Sは、絶
縁膜4の下層に位置づけられている前記コンタクト用導
電層3を一旦介して後述の画素電極10に接続されるよ
うになっている。
縁膜4の下層に位置づけられている前記コンタクト用導
電層3を一旦介して後述の画素電極10に接続されるよ
うになっている。
【0047】すなわち、前記絶縁膜4の形成の後にコン
タクト用導電層3の薄膜トランジスタTFT側の一端部
を露出させるコンタクトホール7Hが予め設けられてお
り、ソース電極6Sはこのコンタクトホール7Hを充分
に被うようにして延在されて形成されている。
タクト用導電層3の薄膜トランジスタTFT側の一端部
を露出させるコンタクトホール7Hが予め設けられてお
り、ソース電極6Sはこのコンタクトホール7Hを充分
に被うようにして延在されて形成されている。
【0048】ここで、積層構造からなるソース電極6S
は、その下層の金属層6Bがコンタクト用導電層3と同
一であることから、該コンタクト用導電層3との接続を
良好にすることができるようになる。
は、その下層の金属層6Bがコンタクト用導電層3と同
一であることから、該コンタクト用導電層3との接続を
良好にすることができるようになる。
【0049】また、ソース電極6Sは、その上層の金属
層6CがAlあるいはその合金で形成されていることか
ら、いわゆるカバレージ特性に優れるようになり、前記
コンタクトホール7Hに急峻な段差が生じていても充分
なカバレージを図ることができるようになる。
層6CがAlあるいはその合金で形成されていることか
ら、いわゆるカバレージ特性に優れるようになり、前記
コンタクトホール7Hに急峻な段差が生じていても充分
なカバレージを図ることができるようになる。
【0050】このことは、ドレイン信号線6においても
同様の効果が得られ、たとえばこれと交差するゲート信
号線2によって形成される段差の乗り越え部における段
切れを防止できるようになる。
同様の効果が得られ、たとえばこれと交差するゲート信
号線2によって形成される段差の乗り越え部における段
切れを防止できるようになる。
【0051】保護膜8 このようにドレイン信号線6が形成された絶縁膜4の上
面の全域には該ドレイン信号線6をも含んでたとえばシ
リコン窒化膜からなる保護膜8が形成されている。
面の全域には該ドレイン信号線6をも含んでたとえばシ
リコン窒化膜からなる保護膜8が形成されている。
【0052】そして、この保護膜8には、その下層に位
置づけられる絶縁膜4とともに、コンタクトホール9H
が形成され、このコンタクトホール9Hによって前記コ
ンタクト用導電膜3の前記ソース電極6Sと接続される
側とは反対側の他端部の一部が露呈されるようになって
いる。このコンタクトホール9Hを介して後述する画素
電極10が該コンタクト用導電膜3に接続され、ひいて
は薄膜トランジスタTFTのソース電極6Sに接続され
るように構成されるようになっている。
置づけられる絶縁膜4とともに、コンタクトホール9H
が形成され、このコンタクトホール9Hによって前記コ
ンタクト用導電膜3の前記ソース電極6Sと接続される
側とは反対側の他端部の一部が露呈されるようになって
いる。このコンタクトホール9Hを介して後述する画素
電極10が該コンタクト用導電膜3に接続され、ひいて
は薄膜トランジスタTFTのソース電極6Sに接続され
るように構成されるようになっている。
【0053】ここで、保護膜8はそれを上層と下層とに
区分けした場合、その上層のエッチングレートが下層の
それよりも大きくなるように形成されており、これによ
り前記コンタクトホール9Hの段差は滑らかな形状に形
成されるようになっている。このコンタクトホール9H
によって、前記画素電極10は段切れを起すことなくコ
ンタクト用導電膜3に接続されるようにするためであ
る。
区分けした場合、その上層のエッチングレートが下層の
それよりも大きくなるように形成されており、これによ
り前記コンタクトホール9Hの段差は滑らかな形状に形
成されるようになっている。このコンタクトホール9H
によって、前記画素電極10は段切れを起すことなくコ
ンタクト用導電膜3に接続されるようにするためであ
る。
【0054】このように、本実施例における液晶表示装
置は、薄膜トランジスタTFTのソース電極6Sと画素
電極10との接続にあって前記コンタクトホール7Hの
他にコンタクトホール9Hをも形成しなければならない
構成となるが、該画素電極10を保護膜8の上面に位置
づけて得られる開口率の増大からみれば、それに占める
面積は微々たるものとなる。
置は、薄膜トランジスタTFTのソース電極6Sと画素
電極10との接続にあって前記コンタクトホール7Hの
他にコンタクトホール9Hをも形成しなければならない
構成となるが、該画素電極10を保護膜8の上面に位置
づけて得られる開口率の増大からみれば、それに占める
面積は微々たるものとなる。
【0055】なお、、図示していないが、前記保護膜8
は、前記コンタクトホール9Hの形成の際に、ゲート信
号線2の延在方向の一端部およびドレイン信号線6の延
在方向の一端部をそれぞれ露呈させる開口部が形成さ
れ、この開口部において外部端子が形成されるように構
成されている。
は、前記コンタクトホール9Hの形成の際に、ゲート信
号線2の延在方向の一端部およびドレイン信号線6の延
在方向の一端部をそれぞれ露呈させる開口部が形成さ
れ、この開口部において外部端子が形成されるように構
成されている。
【0056】画素電極10 前記保護膜8の上面にはたとえばITO(Indium-Tin-O
xide)からなる画素電極10が形成されている。
xide)からなる画素電極10が形成されている。
【0057】そして、この画素電極10は少なくとも前
記コンタクトホール9Hが形成された部分を被って形成
され、これにより、該画素電極10は該コンタクトホー
ル9Hから露呈されたコンタクト用導電膜3に接続され
て構成されている。
記コンタクトホール9Hが形成された部分を被って形成
され、これにより、該画素電極10は該コンタクトホー
ル9Hから露呈されたコンタクト用導電膜3に接続され
て構成されている。
【0058】この場合、上述したように、保護膜8に形
成されているコンタクトホール9Hは、その段差が滑ら
かな形状に形成されていることから、画素電極10は段
切れを起すことなくコンタクト用導電膜3に接続される
ようになる。
成されているコンタクトホール9Hは、その段差が滑ら
かな形状に形成されていることから、画素電極10は段
切れを起すことなくコンタクト用導電膜3に接続される
ようになる。
【0059】ここで、コンタクト用導電膜3は、その材
料が上述のようにCrあるいはその合金で構成され、こ
の金属はITOとのコンタクト性が良好であることが認
められていることから、画素電極10とのコンタクトが
良好に図れるようになる。
料が上述のようにCrあるいはその合金で構成され、こ
の金属はITOとのコンタクト性が良好であることが認
められていることから、画素電極10とのコンタクトが
良好に図れるようになる。
【0060】そして、画素電極10は、その画素電極1
0に対応する薄膜トランジスタTFTをオンさせるため
のゲート信号線2とは異なり、隣接する他のゲート信号
線2の一部に前記絶縁膜4および保護膜8を介して重畳
され、この重畳部において付加容量素子Caddを構成
するようになっている(図2においては、ゲート信号線
2の下側に位置づけられる画素電極10が該ゲート信号
線2に重畳されて形成されていることを示している)。
0に対応する薄膜トランジスタTFTをオンさせるため
のゲート信号線2とは異なり、隣接する他のゲート信号
線2の一部に前記絶縁膜4および保護膜8を介して重畳
され、この重畳部において付加容量素子Caddを構成
するようになっている(図2においては、ゲート信号線
2の下側に位置づけられる画素電極10が該ゲート信号
線2に重畳されて形成されていることを示している)。
【0061】付加容量素子Cadd ゲート信号線2は、その画素電極10との重畳領域にお
いて、一方の電極を形成し、また、画素電極10は、そ
のゲート信号線2との重畳領域において、他方の電極を
形成し、これら各電極によって挟持された絶縁膜4およ
び保護膜8が誘電体膜としての機能を有するようになっ
ている。
いて、一方の電極を形成し、また、画素電極10は、そ
のゲート信号線2との重畳領域において、他方の電極を
形成し、これら各電極によって挟持された絶縁膜4およ
び保護膜8が誘電体膜としての機能を有するようになっ
ている。
【0062】以上説明したように、上述した液晶表示装
置によれば、特に、画素電極10とコンタクトの良好な
コンタクト用導電層3を別個に設け、このコンタクト用
導電層3を介することによって該画素電極10と薄膜ト
ランジスタTFTのソース電極6Sとの接続を図ってい
る。
置によれば、特に、画素電極10とコンタクトの良好な
コンタクト用導電層3を別個に設け、このコンタクト用
導電層3を介することによって該画素電極10と薄膜ト
ランジスタTFTのソース電極6Sとの接続を図ってい
る。
【0063】そして、ドレイン信号線6と同材料からな
るソース電極6Sは、少なくとも異なる金属の2層構造
からなり、その下層は前記コンタクト用導電層3とコン
タクトの良好な材料から構成されていることから、該コ
ンタクト用導電層3に対するソース電極6Sのコンタク
トの信頼性を図ることができるようになる。
るソース電極6Sは、少なくとも異なる金属の2層構造
からなり、その下層は前記コンタクト用導電層3とコン
タクトの良好な材料から構成されていることから、該コ
ンタクト用導電層3に対するソース電極6Sのコンタク
トの信頼性を図ることができるようになる。
【0064】一方、該ソース電極6Sと同材料からなる
ドレイン信号線6は、その下層を除く他の層はカバレー
ジの良好な材料から構成されているため、段差の乗り越
え部における断線の発生を抑制させることができるよう
になる。
ドレイン信号線6は、その下層を除く他の層はカバレー
ジの良好な材料から構成されているため、段差の乗り越
え部における断線の発生を抑制させることができるよう
になる。
【0065】〔実施例2〕図4および図5は、本発明に
よる液晶表示装置の他の実施例を示す構成図である。
よる液晶表示装置の他の実施例を示す構成図である。
【0066】上述した実施例1の構成と異なる部分のみ
を以下に説明する。
を以下に説明する。
【0067】コンタクト用導電膜3 この実施例においては、実施例1に示したようにゲート
信号線2と同時に形成するコンタクト用導電膜3は存在
せず、それと同一の機能を有するコンタクト用導電膜3
が絶縁膜4上に形成されている。
信号線2と同時に形成するコンタクト用導電膜3は存在
せず、それと同一の機能を有するコンタクト用導電膜3
が絶縁膜4上に形成されている。
【0068】すなわち、積層構造からなる薄膜トランジ
スタTFTのソース電極6Sのうち、その下層に位置づ
けられるCrあるいはその合金からなる金属層6Bを、
該ソース電極6Sの本来の形成領域からさらに延在さ
せ、この延在された層に該コンタクト用導電膜3として
の機能を持たせるようにしている(このため、上層のA
lあるいはその合金からなる金属層6Cは、ソース電極
6Sの本来の形成領域にのみ形成されている)。
スタTFTのソース電極6Sのうち、その下層に位置づ
けられるCrあるいはその合金からなる金属層6Bを、
該ソース電極6Sの本来の形成領域からさらに延在さ
せ、この延在された層に該コンタクト用導電膜3として
の機能を持たせるようにしている(このため、上層のA
lあるいはその合金からなる金属層6Cは、ソース電極
6Sの本来の形成領域にのみ形成されている)。
【0069】この実施例におけるコンタクト用導電膜3
も、実施例1に示したコンタクト用導電膜3の材料、す
なわちCrあるいはその合金からなっていることから、
該コンタクト用導電膜3に対する画素電極の良好なコン
タクトが図れるようになる。
も、実施例1に示したコンタクト用導電膜3の材料、す
なわちCrあるいはその合金からなっていることから、
該コンタクト用導電膜3に対する画素電極の良好なコン
タクトが図れるようになる。
【0070】そして、薄膜トランジスタTFTのソース
電極6Sの前記コンタクト用導電膜3に対するスルホー
ル接続をする必要がないことから、実施例1と比較して
製造工程の低減を図ることができるとともに開口率の向
上が図れるようになる。
電極6Sの前記コンタクト用導電膜3に対するスルホー
ル接続をする必要がないことから、実施例1と比較して
製造工程の低減を図ることができるとともに開口率の向
上が図れるようになる。
【0071】ドレイン信号線6 薄膜トランジスタTFTのソース電極6Sと同時に形成
するドレイン信号線6は、該ソース電極6Sが上述した
構成となっていることから、その積層構造をそれぞれ異
なるフォトレジストで形成することになる。
するドレイン信号線6は、該ソース電極6Sが上述した
構成となっていることから、その積層構造をそれぞれ異
なるフォトレジストで形成することになる。
【0072】すなわち、下層のCrおよびその合金から
なる金属層6Bを、その層と一体に前記コンタクト用導
電膜3をも形成するパターンで形成し、その後、前記コ
ンタクト用導電膜3の部分を除いたパターンで上層のA
lおよびその合金からなる金属層6Cを形成する。
なる金属層6Bを、その層と一体に前記コンタクト用導
電膜3をも形成するパターンで形成し、その後、前記コ
ンタクト用導電膜3の部分を除いたパターンで上層のA
lおよびその合金からなる金属層6Cを形成する。
【0073】〔実施例3〕図5は、本発明による液晶表
示装置の他の実施例を示す構成図である。
示装置の他の実施例を示す構成図である。
【0074】上述した実施例1の構成と異なる部分のみ
を以下に説明する。
を以下に説明する。
【0075】導体膜12 この導体膜12は、Crあるいはその合金から構成さ
れ、ゲート信号線と同材料であって、かつ該ゲート信号
線と同一の構成で形成されるようになっている。
れ、ゲート信号線と同材料であって、かつ該ゲート信号
線と同一の構成で形成されるようになっている。
【0076】この導体膜12は、後述のように薄膜トラ
ンジスタTFTを構成する絶縁膜4(ゲート絶縁絶縁
膜)と半導体層5との同一パターンからなる積層体の下
層にその一端が位置づけられ、画素電極10とのコンタ
クト領域にまで及んで形成されたものとなっている。
ンジスタTFTを構成する絶縁膜4(ゲート絶縁絶縁
膜)と半導体層5との同一パターンからなる積層体の下
層にその一端が位置づけられ、画素電極10とのコンタ
クト領域にまで及んで形成されたものとなっている。
【0077】この導体膜12の効果については後述す
る。
る。
【0078】薄膜トランジスタTFT この薄膜トランジスタTFTを構成する絶縁膜4(ゲー
ト絶縁膜)と半導体層5の順次積層体は、必要な領域に
島状に一括して形成され(同一のフォトマスク工程で形
成され)、このため、前記絶縁膜4は、他の実施例とは
異なり、該半導体層5の形成領域以外の領域にまで延在
されて形成されていないものとなっている。
ト絶縁膜)と半導体層5の順次積層体は、必要な領域に
島状に一括して形成され(同一のフォトマスク工程で形
成され)、このため、前記絶縁膜4は、他の実施例とは
異なり、該半導体層5の形成領域以外の領域にまで延在
されて形成されていないものとなっている。
【0079】この場合、ゲート絶縁膜は、その下層にお
いて前記導体膜12の一端部のみが位置づけられるよう
にして形成されている。
いて前記導体膜12の一端部のみが位置づけられるよう
にして形成されている。
【0080】画素電極10 画素電極10は透明基板1上に直接形成され、その一部
が前記導体膜12の他端に重畳されて形成されている。
が前記導体膜12の他端に重畳されて形成されている。
【0081】薄膜トランジスタのソース電極6S 2層構造の積層体からなり、その下層はCrあるいはそ
の合金からなり、上層はAlあるいはその合金からなっ
ている。
の合金からなり、上層はAlあるいはその合金からなっ
ている。
【0082】この場合、このソース電極6Sと同一の工
程で同時に形成されるドレイン信号線6も同一の材料か
らなる積層体で構成されている。
程で同時に形成されるドレイン信号線6も同一の材料か
らなる積層体で構成されている。
【0083】そして、このソース電極6Sは、半導体層
5の上面からその側面、さらには絶縁膜4(ゲート絶縁
膜)の側面に沿って延在され前記導体膜12の上面にま
で至っている。なお、この実施例では、該ソース電極6
Sの延在する端部は、前記導体膜12の上の画素電極1
0に重畳されて形成されることによって、該ソース電極
6Sの画素電極10に対する信頼性を確保するようにな
っている。
5の上面からその側面、さらには絶縁膜4(ゲート絶縁
膜)の側面に沿って延在され前記導体膜12の上面にま
で至っている。なお、この実施例では、該ソース電極6
Sの延在する端部は、前記導体膜12の上の画素電極1
0に重畳されて形成されることによって、該ソース電極
6Sの画素電極10に対する信頼性を確保するようにな
っている。
【0084】このようなソース電極6Sの前記導体膜1
2を介した画素電極10の接続構成にすることによっ
て、特に、島状に形成された絶縁膜4(ゲート絶縁膜)
の原因によって発生するソース電極6Dの断線を防止す
ることができるようになる。
2を介した画素電極10の接続構成にすることによっ
て、特に、島状に形成された絶縁膜4(ゲート絶縁膜)
の原因によって発生するソース電極6Dの断線を防止す
ることができるようになる。
【0085】すなわち、画素電極10を下層として薄膜
トランジスタTFTを形成した場合、そのゲート絶縁膜
は、その周辺の一部を前記画素電極10に重畳させて形
成するのが通常となる。この場合、この画素電極10に
重畳されている部分のゲート絶縁膜は、その形成時にお
けるプラズマ水素の影響によって、その材料の異常成長
が見られ、その以上成長の部分において、後に形成する
ソース電極6Sの断線をもたらすことが確認されてい
る。
トランジスタTFTを形成した場合、そのゲート絶縁膜
は、その周辺の一部を前記画素電極10に重畳させて形
成するのが通常となる。この場合、この画素電極10に
重畳されている部分のゲート絶縁膜は、その形成時にお
けるプラズマ水素の影響によって、その材料の異常成長
が見られ、その以上成長の部分において、後に形成する
ソース電極6Sの断線をもたらすことが確認されてい
る。
【0086】ちなみに、このような欠点を解決させるた
め、ゲート絶縁膜4と半導体層5の積層体を画素電極1
0から離間させて形成させ、ソース電極6Sを該積層体
と画素電極10との間に露呈されている透明基板1の上
を一旦這わせ、さらに画素電極10上に重畳するように
延在させることが考えられる。しかし、このようにした
場合、該積層体を形成するための選択エッチングの際に
該透明基板1に抉れが生じ、この抉れの部分においてソ
ース電極6Sの断線が生じてしまうことから、本質的な
解決策とならないものとなる。
め、ゲート絶縁膜4と半導体層5の積層体を画素電極1
0から離間させて形成させ、ソース電極6Sを該積層体
と画素電極10との間に露呈されている透明基板1の上
を一旦這わせ、さらに画素電極10上に重畳するように
延在させることが考えられる。しかし、このようにした
場合、該積層体を形成するための選択エッチングの際に
該透明基板1に抉れが生じ、この抉れの部分においてソ
ース電極6Sの断線が生じてしまうことから、本質的な
解決策とならないものとなる。
【0087】本実施例に示した導体膜12は、上述した
欠点を解決できる手段となるものであり、この導体膜1
2に重畳して形成されたゲート絶縁膜4に上述した異常
成長をもたらすようなことがなく、また、該積層体積層
体を形成するための選択エッチングの際に抉れを生じさ
せることもなくなる。
欠点を解決できる手段となるものであり、この導体膜1
2に重畳して形成されたゲート絶縁膜4に上述した異常
成長をもたらすようなことがなく、また、該積層体積層
体を形成するための選択エッチングの際に抉れを生じさ
せることもなくなる。
【0088】
【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示装置によれば、ドレイン信号線の
断線を防止できるようになる。
本発明による液晶表示装置によれば、ドレイン信号線の
断線を防止できるようになる。
【図1】本発明による液晶表示装置の一実施例を示す断
面図で、図2のI−I線における断面図に相当する。
面図で、図2のI−I線における断面図に相当する。
【図2】本発明による液晶表示装置の一実施例を示す平
面図である。
面図である。
【図3】本発明による液晶表示装置の他の実施例を示す
断面図で、図4のIII−III線における断面図に相当す
る。
断面図で、図4のIII−III線における断面図に相当す
る。
【図4】本発明による液晶表示装置の他の実施例を示す
平面図である。
平面図である。
【図5】本発明による液晶表示装置の他の実施例を示す
断面図である。
断面図である。
3……コネクタ用導電膜、6S……ソース電極、10…
…画素電極、TFT……薄膜トランジスタ。
…画素電極、TFT……薄膜トランジスタ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 伸之 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 斎藤 裕 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内
Claims (10)
- 【請求項1】 液晶を介して互いに対向配置される透明
基板のうち一方の液晶側の面の各画素領域に、ゲート信
号線に供給される走査信号によってオンする薄膜トラン
ジスタと、この薄膜トランジスタを介してドレイン信号
線に供給される映像信号が印加される画素電極とを備
え、前記画素電極は保護膜上に形成されているととも
に、この保護膜の下層に位置づけられる薄膜トランジス
タのソース電極と接続され、かつこのソース電極はドレ
イン信号線と同一の材料で形成されている液晶表示装置
において、 前記画素電極とコンタクトの良好なコンタクト用導電層
が設けられ、このコンタクト用導電層の一端部に前記薄
膜トランジスタのゲート絶縁膜を兼ねる絶縁膜に形成さ
れたコンタクトホールを通して該薄膜トランジスタのソ
ース電極が接続されているとともに、前記コンタクト用
導電層の他端部に前記保護膜および絶縁膜に形成された
コンタクトホールを通して前記画素電極が接続され、か
つ、前記ドレイン信号線は、少なくとも異なる金属の2
層構造からなり、その下層は前記コンタクト用導電層と
コンタクトの良好な材料で構成されているとともに、他
の層はカバレージの良好な材料で構成されていることを
特徴とする液晶表示装置。 - 【請求項2】 液晶を介して互いに対向配置される透明
基板のうち一方の液晶側の面の各画素領域に、ゲート信
号線に供給される走査信号によってオンする薄膜トラン
ジスタと、この薄膜トランジスタを介してドレイン信号
線に供給される映像信号が印加される画素電極とを備
え、前記画素電極は保護膜上に形成されているととも
に、この保護膜の下層に位置づけられる薄膜トランジス
タのソース電極と接続され、かつこのソース電極はドレ
イン信号線と同一の材料で形成されている液晶表示装置
において、 前記画素電極とコンタクトの良好なコンタクト用導電層
が設けられ、このコンタクト用導電層の一端部に前記薄
膜トランジスタのゲート絶縁膜を兼ねる絶縁膜に形成さ
れたコンタクトホールを通して該薄膜トランジスタのソ
ース電極が接続され、かつ、前記ドレイン信号線は、少
なくとも異なる金属の2層構造からなり、その下層は他
の層よりも延在されて前記コンタクト用導電層を構成す
るとともに、該他の層はカバレージの良好な材料で構成
されていることを特徴とする液晶表示装置。 - 【請求項3】 コンタクト用導電層は、ゲート信号線を
構成する材料と同一であることを特徴とする請求項1、
2のうちいずれか記載の液晶表示装置。 - 【請求項4】 コンタクト用導電層は、Cr、Mo、
W、Ti、Nb、あるいはそれらの合金で形成されてい
ることを特徴とする請求項1、2、および3のうちいず
れかに記載の液晶表示装置。 - 【請求項5】 積層構造からなるドレンイン信号線は、
同一のフォトレジストを用いて形成されていることを特
徴とする請求項1、2のうちいずれかに記載の液晶表示
装置。 - 【請求項6】 ドレイン信号線の下層は、Cr、Mo、
W、Ti、Nb、あるいはそれらの合金で形成されてい
ることを特徴とする請求項1、2のうちいずれかに記載
の液晶表示装置。 - 【請求項7】 ドレイン信号線の他の層は、Alあるい
はその合金で形成されていることを特徴とする請求項
1、2のうちいずれかに記載の液晶表示装置。 - 【請求項8】 画素電極は、ITOで形成されているこ
とを特徴とする請求項1、2のうちいずれかに記載の液
晶表示装置。 - 【請求項9】 液晶を介して互いに対向配置される透明
基板のうち一方の液晶側の面の各画素領域に、ゲート信
号線に供給される走査信号によってオンする薄膜トラン
ジスタと、この薄膜トランジスタを介してドレイン信号
線に供給される映像信号が印加されるITOからなる画
素電極とを備える液晶表示装置において、 少なくとも前記ゲート信号、画素電極あるいは薄膜トラ
ンジスタを構成するゲート絶縁膜および半導体の積層体
のうちの一方、画素電極あるいは薄膜トランジスタを構
成するゲート絶縁膜および半導体の積層体のうちの他
方、該画素電極にまで延在されて形成される前記薄膜ト
ランジスタのソース電極とが順次積層される構成を備え
るとともに、前記ゲート絶縁膜および半導体の積層体
は、その必要領域に島状に形成され、 前記ソース電極は、Crもしくはその合金からなり、あ
るいは積層体を構成しその下層にてCrもしくはその合
金からなり、かつ、Crもしくはその合金からなる導体
膜を介して前記画素電極に接続されるように構成されて
いるとともに、前記導体膜は、該薄膜トランジスタを構
成するゲート絶縁膜の下層として位置づけられ、前記ソ
ース電極と接続される部分にて該ゲート絶縁膜から露出
されていることを特徴とする液晶表示装置。 - 【請求項10】 導体膜は、ゲート信号線と同材料から
なり、かつ該ゲート信号線と同一の工程で形成されるこ
とを特徴とする請求項9記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26278596A JPH10104660A (ja) | 1996-10-03 | 1996-10-03 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26278596A JPH10104660A (ja) | 1996-10-03 | 1996-10-03 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10104660A true JPH10104660A (ja) | 1998-04-24 |
Family
ID=17380574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26278596A Pending JPH10104660A (ja) | 1996-10-03 | 1996-10-03 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10104660A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7079198B2 (en) | 2002-11-26 | 2006-07-18 | Seiko Epson Corporation | Wiring structure, method of manufacturing the same, electro-optical device, and electronic device |
| KR100727724B1 (ko) | 2004-08-05 | 2007-06-13 | 세이코 엡슨 가부시키가이샤 | 접속용 기판, 접속 구조, 접속 방법, 전기 광학 장치 및전자 기기 |
| JP2008530797A (ja) * | 2005-02-14 | 2008-08-07 | ハネウェル・インターナショナル・インコーポレーテッド | 可撓性アクティブマトリックスディスプレィバックプレーンおよび方法 |
| CN106648277A (zh) * | 2016-11-11 | 2017-05-10 | 京东方科技集团股份有限公司 | 电子装置及其制造方法和操作方法、电子复写系统 |
-
1996
- 1996-10-03 JP JP26278596A patent/JPH10104660A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7079198B2 (en) | 2002-11-26 | 2006-07-18 | Seiko Epson Corporation | Wiring structure, method of manufacturing the same, electro-optical device, and electronic device |
| KR100727724B1 (ko) | 2004-08-05 | 2007-06-13 | 세이코 엡슨 가부시키가이샤 | 접속용 기판, 접속 구조, 접속 방법, 전기 광학 장치 및전자 기기 |
| JP2008530797A (ja) * | 2005-02-14 | 2008-08-07 | ハネウェル・インターナショナル・インコーポレーテッド | 可撓性アクティブマトリックスディスプレィバックプレーンおよび方法 |
| CN106648277A (zh) * | 2016-11-11 | 2017-05-10 | 京东方科技集团股份有限公司 | 电子装置及其制造方法和操作方法、电子复写系统 |
| CN106648277B (zh) * | 2016-11-11 | 2019-05-03 | 京东方科技集团股份有限公司 | 电子装置及其制造方法和操作方法、电子复写系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5982460A (en) | Electro-optical display | |
| US6650378B2 (en) | TFT array substrate and method of manufacturing the same and method of manufacturing liquid crystal display using the same | |
| US6788355B1 (en) | Active matrix LCD panel | |
| KR0169385B1 (ko) | 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법 | |
| US7838882B2 (en) | Thin film transistor substrate and liquid crystal display | |
| KR100321925B1 (ko) | 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 | |
| US5555112A (en) | Liquid crystal display device having multilayer gate busline composed of metal oxide and semiconductor | |
| JP2006163389A (ja) | 薄膜トランジスタ液晶ディスプレイ、積層蓄積コンデンサ構造及びその形成方法 | |
| KR100218293B1 (ko) | 박막트랜지스터 액정표시소자 및 그의 제조방법 | |
| KR100852307B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| US5017984A (en) | Amorphous silicon thin film transistor array | |
| JPH04283729A (ja) | アクティブマトリクス表示装置 | |
| JP3868649B2 (ja) | 液晶表示装置およびその製造方法 | |
| JPH11109418A (ja) | 液晶表示装置用薄膜トランジスタアレイおよびその製造方法 | |
| JP2000164874A (ja) | 薄膜トランジスタアレイ基板とその製造方法および液晶表示装置 | |
| JPH10104660A (ja) | 液晶表示装置 | |
| JP3294509B2 (ja) | 液晶表示装置 | |
| US6940480B2 (en) | Pixel structure | |
| JPH10170933A (ja) | 液晶表示装置 | |
| JP2669512B2 (ja) | アクティブマトリクス基板 | |
| JPH10104662A (ja) | 液晶表示装置 | |
| JPH07325314A (ja) | 液晶表示装置 | |
| JPH0527259A (ja) | アクテイブマトリクス基板 | |
| JPH04278928A (ja) | アクティブマトリクス基板 | |
| JP2000235195A (ja) | アクティブマトリクス基板、アクティブマトリクス基板を製造する方法、および液晶表示装置を製造する方法 |