JPH10105455A - 記憶装置 - Google Patents

Abstract

(57)【要約】 【課題】メモリカードの容量の拡張と異なる容量のもの
増設を可能にし、アドレス幅の大きい代替用メモリカー
ドおよび交替用メモリ素子にも対応できるアドレスの供
給を行う記憶装置を堤供する。 【解決手段】同一のアドレス制御部で、行アドレスと一
部の列アドレスを切替手段を介さずに、残りの列アドレ
スを切替手段を介してアドレス幅の異なる複数種のメモ
リ素子をそれぞれ搭載したメモリカードへ共通にメモリ
アドレスを供給し、メモリカ−ドを置き換え混在実装し
た代替品のメモリ素子の余ったアドレス入力し、さら
に、通常のメモリカードの交替用メモリ素子の余ったア
ドレス入力し、アドレス幅の差に従ったビット数だけ重
複したストレージアドレスを含むメモリアドレスを供給
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アドレス幅が異な
る複数種のメモリ素子を使用した記憶装置に係り、詳し
くは、制御部を変更することなくメモリカードの容量の
拡張と異なるメモリ容量のメモリカードの増設を可能に
し、さらには、代替用メモリカードおよび交替用メモリ
素子にも対応できるアドレスの供給を行う記憶装置に関
する。

【０００２】

【従来の技術】ダイナミックメモリ素子は、記憶容量が
異なるためアドレス幅が異なるメモリ素子や、同一容量
であってもデータ幅が異なるためアドレス幅が異なるメ
モリ素子が存在する。

【０００３】これらのメモリ素子にアドレス供給する回
路を備えた記憶装置、または、アドレス供給方式に関す
る従来の技術として、例えば、特公平３−３２５４号、
平７−１９２１９号、並びに特開平３−８６９９４号等
に記載された技術が知られている。

【０００４】この従来の技術は、メモリ素子を搭載した
メモリカード（または、記憶ブロック）をアドレス幅の
異なるメモリカードに置き換えることが可能であり、ま
た、アドレス幅の異なるメモリカードを混在実装するこ
とも可能である。

【０００５】

【発明が解決しようとする課題】前記、従来の技術は、
アドレス幅の異なるメモリカードを置き換え、または、
混在実装可能であるが、アドレス幅が２倍、４倍、８倍
と異なるメモリ素子を３種以上用いることは考慮されて
いない。したがって、特公平３−３２５４号の第５図に
示すように行と列アドレスとなるストレージアドレスの
全ビットを切り替え手段を介さずにマルチプレクサに入
力することが困難となる。また特公平７−１９２１９号
の第３図によればアドレス幅の異なるメモリ素子の２種
間で、メモリ素子に入力するストレージアドレスが共通
である場合にも切替回路を介しているので制御が複雑に
なり、さらには、特開平３−８６９９４号の第３図によ
れば、行アドレスとなるストレージアドレスに対しても
切替手段を介しているのでメモリアクセスが遅くなる問
題点を有している。さらに、アドレス幅が異なる代替用
メモリカードおよび交替用メモリ素子を同時にアクセス
することは考慮されていないので、アドレス幅の異なる
メモリ素子を搭載したメモリカードを混在実装し、か
つ、これらの代替用メモリカードおよび交替用メモリ素
子を用いた記憶装置において、前記従来の技術のアドレ
ス供給回路（方式）では、通常アクセスされるメモリカ
ードに搭載したメモリ素子のアドレス幅より代替用メモ
リカードおよび交替用メモリ素子のアドレス幅が大きい
場合、当該メモリ素子の余ったアドレス入力に供給され
るアドレスがメモリカード選択用アドレスの一部と重複
する問題点を有している。

【０００６】本発明の目的は、アドレス幅が複数種の場
合でも、性能を低下させることなく前記従来の技術の問
題点を解決し、制御部の変更なしにメモリカードの容量
の拡張と異なるメモリ容量のメモリカードの増設を可能
にし、さらには、アドレス幅の大きい代替用メモリカー
ドおよび交替用メモリ素子にも対応できるアドレスの供
給を行う記憶装置を堤供することにある。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、請求項１の本発明によれば、使用するメモリ素子
（７−１〜７−４）の中で必要な最大の列アドレス（Ｃ
Ａ０〜９）から前記メモリ素子のそれぞれに共通な列ア
ドレス（ＣＡ０〜６）を除いた残りの列アドレス（ＣＡ
７〜９）となるストレージアドレス（ＳＡ１７−２２）
をアドレス幅が異なるメモリ素子毎に切り替える切替手
段（３）を介し、共通な列アドレス（ＣＡ０〜６）とな
るストレージアドレス（ＳＡ００〜０６）を切替手段
（３）を介さずに、さらに、前記メモリ素子の中で必要
な最大の行アドレス（ＲＡ０〜１２）となるストレージ
アドレス（ＳＡ０７〜１９）の全部を切替手段（３）を
介さずに、前記最大の列アドレス（ＣＡ０〜９）とこれ
に対応する行アドレス（ＲＡ０〜９）のそれぞれのアド
レスとなるストレージアドレス（ＳＡ００〜０６）、
（ＳＡ１７〜２２）、（ＳＡ０７〜１６）のそれぞれを
入力し、列アドレス（ＣＡ０〜９）と行アドレス（ＲＡ
０〜９）の多重供給を行うマルチプレスクサ（４）と
（５）でメモリアドレス（ＭＡ０〜９）として出力し、
残りの行アドレス（ＲＡ１０〜１２）となるストレージ
アドレス（ＳＡ１７〜１９）をマルチプレクサ（４）と
（５）を介さずにメモリアドレス（ＭＡ１０〜１２）と
して出力し、それぞれのメモリカード（８−１〜８−
４）へ共通にメモリアドレス（ＭＡ０〜１２）を供給す
ることを特徴としている。

【０００８】請求項２の本発明によれば、請求項１の記
憶装置を用いて、アドレス幅の異なるメモリ素子（７−
１〜７−４）が搭載されたメモリカード（８−１〜８−
４）をそれぞれ複数枚有して、任意に選択されて同時に
アクセスされるメモリカード例えば（８−１）中の任意
の枚数をメモリカード（８−１）よりアドレス幅が大き
いメモリカード（８−２〜８−４）の中の任意のメモリ
カードと同じもので、別個のメモリカードを代替品とし
て置き換え混在実装し、行アドレス（ＲＡ０〜１２）と
なるストレージアドレス（ＳＡ０７〜１９）と切替手段
（３）を介し列アドレス（ＣＡ７〜９）となるストレー
ジアドレス（ＳＡ１７〜２２）の関係において、行アド
レスと列アドレスで、メモリカード（８−１）と前記代
替品としたメモリカードとのアドレス幅の差に従ったビ
ット数だけ重複したストレージアドレスを含むメモリア
ドレス（ＭＡ０〜１２）を供給することを特徴としてい
る。

【０００９】請求項３の本発明によれば、請求項１の記
憶装置を用いて、アドレス幅の異なるメモリ素子（７−
１〜７−４）が搭載されたメモリカード（８−１〜８−
４）と前記メモリ素子のそれぞれを共通に交替できるア
ドレス幅を持つ交替用のメモリ素子（７−５）とを有し
て、交替用のメモリ素子（７−５）を搭載した交替用メ
モリカード（８−５）にも請求項１記載のメモリアドレ
ス（ＭＡ０〜１２）を供給し、かつ任意に選択されたメ
モリカード、例えば（８−１）と交替用メモリ素子（７
−５）と同時にアクセスし、行アドレス（ＲＡ０〜１
２）となるストレージアドレス（ＳＡ０７〜１９）と切
替手段（３）を介して列アドレス（ＣＡ７〜９）となる
ストレージアドレス（ＳＡ１７〜２２）の関係におい
て、メモリカード（８−１）と交替用メモリ素子（７−
５）のアドレス幅の差に従ったビット数だけ重複したス
トレージアドレスを含むメモリアドレス（ＭＡ０〜１
２）を供給することを特徴としている。

【００１０】

【発明の実施の形態】本発明の実施の形態について、図
１、図２、図３、図４により以下詳細に説明する。

【００１１】図１は、本発明の一実施の形態を説明する
ブロック図であり、アドレス制御部（１）は、アドレス
入力１２ビット（Ａ０〜１１）を持つ１メガワード×１
６ビット構成の１６メガビットダイナミックメモリ素子
（７−１）、アドレス入力１１ビット（Ａ０〜１０）を
持つ２メガワード×８ビット構成の１６メガビットダイ
ナミックメモリ素子（７−２）、アドレス入力１３ビッ
ト（Ａ０〜１２）を持つ４メガワード×１６ビット構成
の６４メガビットダイナミックメモリ素子（７−３）、
アドレス入力１３ビット（Ａ０〜１２）を持つ８メガワ
ード×８ビット構成の６４メガビットダイナミックメモ
リ素子（７−４）をそれぞれ搭載した各メモリカード
（８−１〜８−４）に、１メモリサイクル中に１ストレ
ージアドレス（ＳＡ００−２２）をメモリアドレス（Ｍ
Ａ０〜１２）として共通に供給制御する。メモリカード
へのアドレス供給は、マルチプレクサ（４）で、ストレ
ージアドレス（ＳＡ００〜２２）のうち、行アドレス
（ＲＡ０〜６）となるストレージアドレス（ＳＡ０７〜
１３）をメモリアドレス（ＭＡ０〜６）として供給し、
次いで、セレクトカラムアドレス信号（ＳＥＬＣＡ）を
アクティブすることにより、列アドレス（ＣＡ０〜６）
となるストレージアドレス（ＳＡ００〜０６）をメモリ
アドレス（ＭＡ０〜６）として多重供給する。同様にし
て、行アドレス（ＲＡ７〜９）となるストレージアドレ
ス（ＳＡ１４〜１６）と、列アドレス（ＣＡ７〜９）と
なるストレージアドレス（ＳＡ１７〜２２）とセレクト
信号（ＩＤ）とを入力とするアドレスセレクタ（３）の
出力である列アドレス（ＣＡ７〜９）をマルチプレクサ
（５）に入力し、セレクトカラムアドレス信号（ＳＥＬ
ＣＡ）により、行アドレスから列アドレスに切り替えて
メモリアドレス（ＭＡ７〜９）として多重供給する。残
りの行アドレス（ＲＡ１０〜１２）となるストレージア
ドレス（ＳＡ１７〜１９）は、出力ゲート（６）を介し
てメモリアドレス（ＭＡ１０〜１２）として供給する。

【００１２】メモリ部（２）は、実線においてメモリカ
ード（８−１）にメモリ素子（７−１）２個を、メモリ
カード（８−２）にメモリ素子（７−２）４個を、メモ
リカード（８−３）にメモリ素子（７−３）２個を、メ
モリカード（８−４）にメモリ素子（７−４）４個を搭
載し、それぞれ２枚を１組としたメモリカード（８−１
〜８−４）の混在実装からなる。メモリカードは、２枚
を１組とした１ワード×６４ビットが選択され動作す
る。そして、メモリ部（２）に実装したそれぞれのメモ
リカード（８−１〜８−４）は、２枚単位に選択されア
クセスされる。また、メモリカードの選択回路は、特開
平３−８６９９４号等に開示されているので省略し図示
していない。なお、本図で示したメモリカードの実装
は、一例であり、２枚単位に４種の組合せ実装は、任意
にできるものである。

【００１３】図２は、アドレスセレクタ（３）の入力と
出力の関係を示した図であり、アドレスセレクタ（３）
は、ストレージアドレス（ＳＡ１７〜２２）をメモリ素
子のワード数１、２、４、８メガワードに対応させて０
０、０１、１０、１１と変化するセレクト信号（ＩＤ）
によって、ストレージアドレス３ビットの組（ＳＡ１７
〜１９）、（ＳＡ１８〜２０）、（ＳＡ１９〜２１）、
（ＳＡ２０〜２２）のいずれかをセレクトして列アドレ
ス（ＣＡ７〜９）とするものである。

【００１４】図３は、ストレージアドレス（ＳＡ００〜
２２）と各メモリ素子（７−１〜７−４）毎で使用する
行アドレス（ＲＡ０〜１２）と列アドレス（ＣＡ０〜
９）と、各メモリカード（８−１〜８−４）へ供給する
メモリアドレス（ＭＡ１０〜１２）との関係を示した図
である。各メモリ素子（７−１〜７−４）は、それぞれ
行と列アドレスが必要で、ストレージアドレス（ＳＡ０
０〜２２）が割り付けられる。例えば、メモリ素子（７
−４）へのストレージアドレスの割付けは、行アドレス
（ＲＡ０〜１２）にストレージアドレス（ＳＡ０７〜１
９）が割り付けられ、列アドレス（ＣＡ０〜９）にスト
レージアドレス（ＳＡ００〜０６、ＳＡ２２〜２０）が
割り付けられて、ストレージアドレス（ＳＡ０７〜１
６）と（ＳＡ００〜０６、ＳＡ２２〜２０）が多重化さ
れメモリアドレス（ＭＡ０〜９）として、また、ストレ
ージアドレス（ＳＡ１７〜１９）がノンマルチでメモリ
アドレス（ＭＡ１０〜１２）として供給されることを示
している。すなわち、メモリアドレス（ＭＡ０）を例に
とれば、（ＭＡ０）は、行アドレス（ＲＡ０）と列アド
レス（ＣＡ０）の多重化アドレスで、行アドレス（ＲＡ
０）にストレージアドレス（ＳＡ０７）を、列アドレス
（ＣＡ０）にストレージアドレス（ＳＡ００）を割り付
けている。さらに、各メモリ素子（７−１〜７−４）に
対しては、メモリ素子に供給する行アドレス（ＲＡ０〜
１２）と列アドレス（ＣＡ０〜６）として、メモリ素子
の種類に関わらず共通なストレージアドレス（ＳＡ０７
〜１９）と（ＳＡ００〜０６）が割り付けられ、列アド
レス（ＣＡ７〜９）には、メモリ素子のアドレス幅に従
ってストレージアドレス（ＳＡ１７〜２２）の中からセ
レクトしたストレージアドレス３ビットが割り付けられ
ることを示している。

【００１５】ここで、メモリ素子へ割り付けられる実線
枠内のストレージアドレスは、アクセスされたメモリ素
子で実際に使用されるアドレスで、破線枠内のストレー
ジアドレスは、アドレス幅が異なるメモリ素子にも対応
できるように供給するアドレスである。

【００１６】図４は、例としてメモリ素子（７−４）の
行と列のアドレス供給タイミングを説明するタイミング
図である。メモリ素子は、メモリアドレス（ＭＡ０〜１
２）で供給される行アドレス（ＲＡ０〜１２）をロウア
ドレスストローブ（ＲＡＳ）がロー（Ｌ）になるタイミ
ングで取り込み、次いで、列アドレス（ＣＡ０〜９）を
カラムアドレスストローブ（ＣＡＳ）がロー（Ｌ）にな
るタイミングで取り込む。したがって、メモリ素子にと
って、メモリアクセスの速さは、行アドレス（ＲＡ０〜
１２）の供給の速さに関係するもので、行アドレス（Ｒ
Ａ０〜１２）のセレクタを介さない供給で、いち早くメ
モリ素子をアクセスできる。

【００１７】以上の構成にすると、メモリカード（８−
１〜８−４）へアドレスセレクタ（３）を介さない行ア
ドレス（ＲＡ０〜１２）の供給で、性能を低下させるこ
となく同一のアドレス制御部（１）で、アドレス幅の異
なる複数種のメモリ素子（７−１〜７−４）に対応した
メモリアドレス（ＭＡ０〜１２）を供給できる。

【００１８】次に、代替用メモリカードへのアドレス供
給について説明する。図１で例えば、１メガワードのメ
モリ素子（７−１）を搭載するメモリカード（８−１）
の１枚をメモリカード（８−４）と同じもので別個のメ
モリカード（８−４）を代替用メモリカード、例えば、
保守部品として置き換えて動作させるとき、メモリ素子
（７−１）は、図３によれば行アドレス（ＲＡ０〜１
１）と列アドレス（ＣＡ０〜７）を、メモリ素子（７−
４）は、行アドレス（ＲＡ０〜１２）と列アドレス（Ｃ
Ａ０〜９）を使用するのでアドレス幅が異なり、メモリ
素子（７−１）へのストレージアドレスの割付けで、メ
モリ素子（７−４）をアクセスすると破線枠内で示すア
ドレスが３ビット余る。したがって、（ＲＡ１２）と
（ＣＡ７）に（ＳＡ１９）を、（ＲＡ１１）と（ＣＡ
８）に（ＳＡ１８）を、（ＲＡ１０）と（ＣＡ９）に
（ＳＡ１７）という重複したストレージアドレスを供給
することにより、代替用メモリカード（８−４）のワー
ド数を１／８に縮小し、メモリカード（８−１）と同じ
アドレス幅で使用できる。

【００１９】同様に、メモリカード（８−２）に対して
代替用メモリカード（８−３）、メモリカード（８−
４）では、アドレス幅がそれぞれ１、２ビット大きいの
で、余ったアドレスビットに重複したストレージアドレ
スを供給する。

【００２０】よって、メモリカード（８−１）よりアド
レス幅が大きい代替用メモリカード（８−４）に置き換
えても、余ったアドレスビットに対し特別のレベル固定
が不要となり同一のメモリアドレス（ＭＡ０〜１２）を
供給できる。

【００２１】さらに、交替用メモリカードへのアドレス
供給について説明する。図１の破線は、交替用メモリカ
ード（８−５）を付加した記憶装置の一例で、通常のメ
モリカード（８−１〜８−４）に搭載したメモリ素子
（７−１〜７−４）以上のアドレス幅を持った交替用メ
モリ素子（７−５）としてメモリ素子（７−４）と同じ
メモリ素子を２個搭載した８メガワード×１６ビット構
成の交替用メモリカード（８−５）であり、メモリカー
ド（８−１〜８−４）と共通なメモリアドレス（ＭＡ０
〜１２）を供給する。

【００２２】そして、例えば、メモリカード（８−１）
がアクセスされて、メモリ素子（７−１）の１個が交替
用メモリカード（８−５）内の２個の素子と交替した場
合のアドレス供給は、図３において代替用メモリカード
と同様に、交替用メモリ素子（７−５）に重複したスト
レージアドレスを供給することにより、交替用メモリカ
ード（８−５）のワード数を１／８に縮小しメモリカー
ド（８−１）と同じアドレス幅で使用できる。

【００２３】よって、通常のメモリカード（８−１〜８
−４）に共通に使用する交替用メモリ素子として、アド
レス幅の大きい交替用メモリ素子（７−５）を搭載した
交替用メモリカード（８−５）を使用しても、余ったア
ドレスビットに対し特別のレベル固定が不要となり、同
一のメモリアドレス（ＭＡ０〜１２）を供給できる。

【００２４】

【発明の効果】以上、説明したように、本発明によれ
ば、アドレス幅が複数種の場合でも性能を低下させるこ
となく、メモリカードの容量の拡張と異なるメモリ容量
のメモリカードの増設をアドレス制御部の設計変更する
ことなく簡単に行える。

【００２５】また、アクセスされたメモリカードよりも
アドレス幅の大きい代替用メモリカード、さらには交替
用メモリ素子を用いた場合でも、アクセスされたメモリ
カードのアドレスと同じアドレスを用いて、メモリ素子
のアドレス空間を縮小しアクセスできるので、メモリカ
ードの保守部品、または、交替用メモリ素子（交替用メ
モリカード）の品種を少なくすることができる。

【００２６】

【図面の簡単な説明】

【図１】本発明の一実施の形態を説明するブロック図で
ある。

【図２】図１のアドレスセレクタを説明する入出力関係
図である。

【図３】図１のメモリ素子別のストレージアドレス対応
図である。

【図４】メモリ素子のアドレス供給を説明するタイミン
グ図である。

【符号の説明】

１ アドレス制御部 ２ メモリ部 ３ アドレスセレクタ ４，５ マルチプレク
サ ６ 出力ゲート ７ メモリ素子 ８ メモリカード

Claims (3)

【特許請求の範囲】
1. 【請求項１】アドレス幅の異なる複数種のメモリ素子を
   使用した記憶装置において、 使用するメモリ素子（７−１〜７−４）の中で必要な最
   大の列アドレス（ＣＡ０〜９）から前記メモリ素子のそ
   れぞれに共通な列アドレス（ＣＡ０〜６）を除いた残り
   の列アドレス（ＣＡ７〜９）となるストレージアドレス
   （ＳＡ１７〜２２）をアドレス幅が異なるメモリ素子毎
   に切り替える切替手段（３）を介し、共通な列アドレス
   （ＣＡ０〜６）となるストレージアドレス（ＳＡ００〜
   ０６）を切替手段（３）を介さずに、さらに、前記メモ
   リ素子の中で必要な最大の行アドレス（ＲＡ０〜１２）
   となるストレージアドレス（ＳＡ０７〜１９）の全部を
   切替手段（３）を介さずに、前記最大の列アドレス（Ｃ
   Ａ０〜９）とこれに対応する行アドレス（ＲＡ０〜９）
   のそれぞれのアドレスとなるストレージアドレス（ＳＡ
   ００〜０６）、（ＳＡ１７〜２２）、（ＳＡ０７〜１
   ６）のそれぞれを入力し、列アドレス（ＣＡ０〜９）と
   行アドレス（ＲＡ０〜９）の多重供給を行うマルチプレ
   スクサ（４）と（５）でメモリアドレス（ＭＡ０〜９）
   として出力し、残りの行アドレス（ＲＡ１０〜１２）と
   なるストレージアドレス（ＳＡ１７〜１９）をマルチプ
   レクサ（４）と（５）を介さずにメモリアドレス（ＭＡ
   １０〜１２）として出力し、それぞれのメモリカード
   （８−１〜８−４）へ共通にメモリアドレス（ＭＡ０〜
   １２）を供給する記憶装置。
2. 【請求項２】アドレス幅の異なるメモリ素子（７−１〜
   ７−４）が搭載されたメモリカード（８−１〜８−４）
   をそれぞれ複数枚有して、任意に選択されて同時にアク
   セスされるメモリカード例えば（８−１）中の任意の枚
   数をメモリカード（８−１）よりアドレス幅が大きいメ
   モリカード（８−２〜８−４）の中の任意のメモリカー
   ドと同じもので、別個のメモリカードを代替品として置
   き換え混在実装し、行アドレス（ＲＡ０〜１２）となる
   ストレージアドレス（ＳＡ０７〜１９）と切替手段
   （３）を介し列アドレス（ＣＡ７〜９）となるストレー
   ジアドレス（ＳＡ１７〜２２）の関係において、行アド
   レスと列アドレスで、メモリカード（８−１）と前記代
   替品としたメモリカードとのアドレス幅の差に従ったビ
   ット数だけ重複したストレージアドレスを含むメモリア
   ドレス（ＭＡ０〜１２）を供給する請求項１記載の記憶
   装置。
3. 【請求項３】アドレス幅の異なるメモリ素子（７−１〜
   ７−４）が搭載されたメモリカード（８−１〜８−４）
   と前記メモリ素子のそれぞれを共通に交替できるアドレ
   ス幅を持つ交替用のメモリ素子（７−５）とを有して、
   交替用のメモリ素子（７−５）を搭載した交替用メモリ
   カード（８−５）にも請求項１記載のメモリアドレス
   （ＭＡ０〜１２）を供給し、かつ任意に選択されたメモ
   リカード、例えば（８−１）と交替用メモリ素子（７−
   ５）と同時にアクセスし、行アドレス（ＲＡ０〜１２）
   となるストレージアドレス（ＳＡ０７〜１９）と切替手
   段（３）を介して列アドレス（ＣＡ７〜９）となるスト
   レージアドレス（ＳＡ１７〜２２）の関係において、メ
   モリカード（８−１）と交替用メモリ素子（７−５）の
   アドレス幅の差に従ったビット数だけ重複したストレー
   ジアドレスを含むメモリアドレス（ＭＡ０〜１２）を供
   給する請求項１記載の記憶装置。