JPH10107037A - Method of forming bump electrodes - Google Patents
Method of forming bump electrodesInfo
- Publication number
- JPH10107037A JPH10107037A JP8278617A JP27861796A JPH10107037A JP H10107037 A JPH10107037 A JP H10107037A JP 8278617 A JP8278617 A JP 8278617A JP 27861796 A JP27861796 A JP 27861796A JP H10107037 A JPH10107037 A JP H10107037A
- Authority
- JP
- Japan
- Prior art keywords
- plating resist
- resist layer
- opening
- plating
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 はんだからなるほぼ球状の突起電極の高さを
より高くしてもファインピッチ化を図ることができるよ
うにする。
【解決手段】 下地金属層15上に第1及び第2メッキ
レジスト層16、18を形成し、はんだの電解メッキを
行う。すると、第2メッキレジスト層18の開口部19
が第1メッキレジスト層16の開口部17よりも大きい
ので、図1(B)において点線で示すように、第2メッ
キレジスト層18の開口部19内においてはんだメッキ
が等方的に堆積され、次いでこの等方的な堆積が続行さ
れることにより、第1及び第2メッキレジスト層16、
18の開口部17、19内に形成された突起電極20の
上部が第2メッキレジスト層18の開口部19の上方に
盛り上がることになる。この場合、図1(B)において
点線で示すきのこ形状の傘の部分の周囲が第2メッキレ
ジスト層18の開口部19内壁によってそれ以上の広が
りを規制されることになる。
(57) Abstract: A fine pitch can be achieved even when the height of a substantially spherical protruding electrode made of solder is increased. SOLUTION: First and second plating resist layers 16 and 18 are formed on a base metal layer 15, and electrolytic plating of solder is performed. Then, the opening 19 of the second plating resist layer 18 is formed.
Is larger than the opening 17 of the first plating resist layer 16, so that solder plating is isotropically deposited in the opening 19 of the second plating resist layer 18, as shown by a dotted line in FIG. Next, by continuing this isotropic deposition, the first and second plating resist layers 16,
The upper portions of the projecting electrodes 20 formed in the openings 17 and 19 of the 18 will rise above the openings 19 of the second plating resist layer 18. In this case, the periphery of the mushroom-shaped umbrella portion indicated by the dotted line in FIG. 1B is further restricted by the inner wall of the opening 19 of the second plating resist layer 18.
Description
【0001】[0001]
【発明の属する技術分野】この発明は、はんだ等の低融
点金属からなるほぼ球状の突起電極の形成方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a substantially spherical protruding electrode made of a low melting point metal such as solder.
【0002】[0002]
【従来の技術】例えばフリップチップ方式と呼ばれる半
導体チップの実装技術では、半導体チップの接続パッド
上に形成されたはんだ等の低融点金属からなるほぼ球状
の突起電極を回路基板上に形成された接続パッド上に載
置し、熱処理を行うことによりはんだをリフロー(reflo
w)してボンディングを行っている。したがって、半導体
チップにははんだ等の低融点金属からなるほぼ球状の突
起電極を形成する必要がある。2. Description of the Related Art For example, in a semiconductor chip mounting technique called a flip chip method, a substantially spherical projecting electrode made of a low melting point metal such as solder formed on a connection pad of a semiconductor chip is connected to a connection formed on a circuit board. The solder is placed on the pad and subjected to heat treatment to reflow the solder.
w) to perform bonding. Therefore, it is necessary to form a substantially spherical protruding electrode made of a low melting point metal such as solder on the semiconductor chip.
【0003】次に、従来のこのような突起電極の形成方
法について図8を参照しながら説明する。まず、図8
(A)に示すように、シリコン基板1上に接続パッド2
が形成され、その上面において接続パッド2の中央部を
除く部分に保護膜3が形成され、接続パッド2の中央部
が保護膜3に形成された円形の開口部4を介して露出さ
れたものを用意する。次に、図8(B)に示すように、
上面全体に下地金属層5を形成する。次に、下地金属層
5の上面にメッキレジスト層6を形成するとともに、こ
のメッキレジスト層6の接続パッド2に対応する部分に
円形の開口部7を形成する。Next, a conventional method for forming such a bump electrode will be described with reference to FIG. First, FIG.
As shown in (A), a connection pad 2 is formed on a silicon substrate 1.
And a protective film 3 is formed on the upper surface except for the central portion of the connection pad 2, and the central portion of the connection pad 2 is exposed through a circular opening 4 formed in the protective film 3. Prepare Next, as shown in FIG.
A base metal layer 5 is formed on the entire upper surface. Next, a plating resist layer 6 is formed on the upper surface of the base metal layer 5, and a circular opening 7 is formed in a portion of the plating resist layer 6 corresponding to the connection pad 2.
【0004】次に、下地金属層5をメッキ電流路として
はんだの電解メッキを行うことにより、メッキレジスト
層6の開口部7内の下地金属層5の上面にはんだからな
る突起電極8を形成する。この場合、メッキレジスト層
6上においてはんだメッキが等方的に堆積される。この
ため、この段階における突起電極8の形状はきのこ形状
となる。この段階において突起電極8の形状をきのこ形
状とするのは、メッキレジスト層6の膜厚に限界があ
り、その上限が例えば50μm程度であっても、このメ
ッキレジスト層6の膜厚を越えて堆積させてメッキ金属
の体積を大きくし、これにより後で説明する最終的な突
起電極の高さをより高くするためである。次に、メッキ
レジスト層6を剥離する。次に、突起電極8をマスクと
して下地金属層5の不要な部分をエッチングして除去す
ると、図8(C)に示すように、突起電極8下にのみ下
地金属層5が残存される。次に、図8(D)に示すよう
に、熱処理を行うと、きのこ形状の突起電極8が溶融し
た後表面張力により丸まってほぼ球状となり、この状態
で固化することにより、ほぼ球状の突起電極8aが形成
される。このときに、突起電極8aは熱処理によりほぼ
球状となるので、前述のメッキ金属の体積が大きいほど
この突起電極8aの高さが高くなる。[0004] Next, by using the base metal layer 5 as a plating current path and performing electrolytic plating of solder, a bump electrode 8 made of solder is formed on the upper surface of the base metal layer 5 in the opening 7 of the plating resist layer 6. . In this case, solder plating is isotropically deposited on the plating resist layer 6. For this reason, the shape of the bump electrode 8 at this stage becomes a mushroom shape. At this stage, the mushroom shape of the protruding electrode 8 has a limit in the thickness of the plating resist layer 6, and even if the upper limit is, for example, about 50 μm, the thickness exceeds the thickness of the plating resist layer 6. This is because the volume of the plating metal is increased by deposition, and thereby the height of the final protruding electrode described later is further increased. Next, the plating resist layer 6 is peeled off. Next, unnecessary portions of the base metal layer 5 are removed by etching using the bump electrodes 8 as a mask, and the base metal layer 5 remains only under the bump electrodes 8 as shown in FIG. Next, as shown in FIG. 8 (D), when heat treatment is performed, the mushroom-shaped protruding electrode 8 is melted and then rounded due to surface tension to become substantially spherical. 8a are formed. At this time, since the bump electrode 8a becomes substantially spherical by the heat treatment, the height of the bump electrode 8a increases as the volume of the plating metal increases.
【0005】[0005]
【発明が解決しようとする課題】ところで、従来のこの
ような突起電極の形成方法では、ほぼ球状の突起電極8
aの高さをより高くしようとする場合、きのこ形状の突
起電極8の傘の部分の高さをより高くして、メッキ体積
を大きくすることになる。しかしながら、きのこ形状の
突起電極8の傘の部分の高さをより高くすると、該傘の
部分の広がりもより大きくなるので、隣接する突起電極
8間でのショートを防止するためにこれらの間の間隔を
広げる必要があり、ひいてはファインピッチ化が困難に
なるという問題があった。この発明の課題は、突起電極
の高さをより高くしてもファインピッチ化を図ることが
できるようにすることである。By the way, in such a conventional method of forming a protruding electrode, a substantially spherical protruding electrode 8 is used.
When the height of a is to be increased, the height of the umbrella portion of the mushroom-shaped protruding electrode 8 is increased to increase the plating volume. However, when the height of the umbrella portion of the mushroom-shaped protruding electrode 8 is increased, the spread of the umbrella portion also becomes larger. There has been a problem that it is necessary to increase the interval, and it is difficult to achieve a fine pitch. An object of the present invention is to make it possible to achieve a fine pitch even if the height of the protruding electrode is further increased.
【0006】[0006]
【課題を解決するための手段】この発明は、上面に接続
パッドが形成された基板上に、前記接続パッドに対応す
る部分に開口部を有する第1メッキレジスト層を形成
し、該第1メッキレジスト層上に、該第1メッキレジス
ト層の開口部に対応する部分に該開口部よりも大きめの
開口部を有する第2メッキレジスト層を形成し、前記第
1及び第2メッキレジスト層の開口部内にメッキにより
低融点金属からなる突起電極を形成し、前記第1及び第
2メッキレジスト層を剥離し、熱処理により前記突起電
極の形状をほぼ球状とするようにしたものである。According to the present invention, a first plating resist layer having an opening at a portion corresponding to the connection pad is formed on a substrate having a connection pad formed on an upper surface thereof. On the resist layer, a second plating resist layer having an opening larger than the opening is formed at a portion corresponding to the opening of the first plating resist layer, and the openings of the first and second plating resist layers are formed. A protruding electrode made of a low melting point metal is formed in the portion by plating, the first and second plating resist layers are peeled off, and the shape of the protruding electrode is made substantially spherical by heat treatment.
【0007】この発明によれば、第2メッキレジスト層
の開口部の大きさが第1メッキレジスト層の開口部の大
きさよりも大きいので、第2メッキレジスト層の開口部
内においてメッキが等方的に堆積されてきのこ形状とな
り、しかもこのきのこ形状の傘の部分の周囲が第2メッ
キレジスト層の開口部内壁によってそれ以上の広がりを
規制されることになり、したがって突起電極の高さをよ
り高くしてもファインピッチ化を図ることができる。According to the present invention, since the size of the opening of the second plating resist layer is larger than the size of the opening of the first plating resist layer, plating is isotropic in the opening of the second plating resist layer. And the periphery of the mushroom-shaped umbrella portion is further restricted by the inner wall of the opening of the second plating resist layer, so that the height of the protruding electrode is increased. However, fine pitch can be achieved.
【0008】[0008]
【発明の実施の形態】図1(A)〜(D)はそれぞれこ
の発明の第1実施形態における突起電極の各形成工程を
示したものである。そこで、これらの図を順に参照しな
がら、この第1実施形態における突起電極の形成方法に
ついて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIGS. 1A to 1D show respective steps of forming a bump electrode according to a first embodiment of the present invention. Therefore, a method for forming the bump electrodes in the first embodiment will be described with reference to these drawings in order.
【0009】まず、図1(A)に示すように、シリコン
基板11上に接続パッド12が形成され、その上面にお
いて接続パッド12の中央部を除く部分に保護膜13が
形成され、接続パッド12の中央部が保護膜13に形成
された円形の開口部14を介して露出されたものを用意
する。次に、図1(B)に示すように、上面全体に下地
金属層15を形成する。次に、下地金属層15の上面に
ネガ型の第1メッキレジスト層16を形成するととも
に、この第1メッキレジスト層16の接続パッド12に
対応する部分に円形の開口部17を形成する。次に、第
1メッキレジスト層16の上面にネガ型の第2メッキレ
ジスト層18を形成するとともに、この第2メッキレジ
スト層18において第1メッキレジスト層16の開口部
17に対応する部分に該開口部17よりも所定量だけ大
きめの円形の開口部19を形成する。First, as shown in FIG. 1A, a connection pad 12 is formed on a silicon substrate 11, and a protective film 13 is formed on the upper surface of the connection pad 12 except for a central portion thereof. The one whose central portion is exposed through a circular opening 14 formed in the protective film 13 is prepared. Next, as shown in FIG. 1B, a base metal layer 15 is formed on the entire upper surface. Next, a negative first plating resist layer 16 is formed on the upper surface of the base metal layer 15, and a circular opening 17 is formed in a portion of the first plating resist layer 16 corresponding to the connection pad 12. Next, a negative type second plating resist layer 18 is formed on the upper surface of the first plating resist layer 16, and a portion corresponding to the opening 17 of the first plating resist layer 16 is formed on the second plating resist layer 18. A circular opening 19 larger than the opening 17 by a predetermined amount is formed.
【0010】次に、下地金属層15をメッキ電流路とし
てはんだ(低融点金属)の電解メッキを行う。すると、
まず、第1メッキレジスト層16の開口部17内の下地
金属層15の上面にはんだメッキが堆積される。次に、
第2メッキレジスト層18の開口部19の大きさが第1
メッキレジスト層16の開口部17の大きさよりも大き
いので、図1(B)において点線で示すように、第2メ
ッキレジスト層18の開口部19内においてはんだメッ
キが等方的に堆積される。次に、この等方的な堆積が続
行されることにより、第1及び第2メッキレジスト層1
6、18の開口部17、19内に形成された突起電極2
0の上部が第2メッキレジスト層18の開口部19の上
方に盛り上がることになる。この場合、第2メッキレジ
スト層18の開口部19内においてはんだメッキが等方
的に堆積されるとき、図1(B)において点線で示すき
のこ形状の傘の部分の周囲が第2メッキレジスト層18
の開口部19内壁によってそれ以上の広がりを規制され
ることになる。したがって、この段階における突起電極
20の形状は、図8(B)に示す従来の場合とはやや異
なるが、一応きのこ形状となる。Next, electrolytic plating of solder (low melting point metal) is performed using the underlying metal layer 15 as a plating current path. Then
First, solder plating is deposited on the upper surface of the base metal layer 15 in the opening 17 of the first plating resist layer 16. next,
The size of the opening 19 of the second plating resist layer 18 is the first size.
Since the size of the opening 17 of the plating resist layer 16 is larger than that of the opening 17, solder plating is isotropically deposited in the opening 19 of the second plating resist layer 18 as shown by a dotted line in FIG. Next, by continuing this isotropic deposition, the first and second plating resist layers 1 are formed.
Protruding electrode 2 formed in openings 17, 19 of 6, 18
Thus, the upper portion of the ridge 0 rises above the opening 19 of the second plating resist layer 18. In this case, when the solder plating is isotropically deposited in the opening 19 of the second plating resist layer 18, the periphery of the mushroom-shaped umbrella portion indicated by the dotted line in FIG. 18
The further expansion is regulated by the inner wall of the opening 19. Therefore, the shape of the protruding electrode 20 at this stage is slightly different from the conventional case shown in FIG.
【0011】次に、第2メッキレジスト層18及び第1
メッキレジスト層16を剥離する。次に、突起電極20
をマスクとして下地金属層15の不要な部分をエッチン
グして除去すると、図1(C)に示すように、突起電極
20下にのみ下地金属層15が残存される。次に、図1
(D)に示すように、熱処理を行うと、きのこ形状の突
起電極20が溶融した後表面張力により丸まってほぼ球
状となり、この状態で固化することにより、ほぼ球状の
突起電極20aが形成される。Next, the second plating resist layer 18 and the first
The plating resist layer 16 is peeled off. Next, the projecting electrode 20
When unnecessary portions of the base metal layer 15 are removed by etching using the mask as a mask, the base metal layer 15 remains only under the bump electrodes 20, as shown in FIG. Next, FIG.
As shown in (D), when the heat treatment is performed, the mushroom-shaped protruding electrode 20 is melted and then rounded due to surface tension to become substantially spherical. By solidifying in this state, a substantially spherical protruding electrode 20a is formed. .
【0012】ところで、図1(B)において、第2メッ
キレジスト層18を設けずに、第1メッキレジスト層1
6のみを設けた場合には、図8(B)に示す従来の場合
と同様に、図1(B)において点線で示す突起電極が形
成されることになる。これに対して、第2メッキレジス
ト層18を設けた場合には、図1(B)において点線で
示すきのこ形状の傘の部分の高さを第2メッキレジスト
層18の厚さに相当する分だけ高くすることができる。
しかも、第2メッキレジスト層18の開口部19内にお
いてはんだメッキが等方的に堆積されとき、図1(B)
において点線で示すきのこ形状の傘の部分の周囲が第2
メッキレジスト層18の開口部18内壁によってそれ以
上の広がりを規制されることになる。このように、図1
(B)に示す突起電極20の場合には、メッキ金属の体
積を大きくするためにきのこ形状の傘の部分の高さを高
くしても、この傘の部分が不要に広がらないようにする
ことができ、隣接する突起電極20間でのショートを確
実に防止することができる。この結果、図1(D)に示
す突起電極20aの高さをより高くしても、ショートを
回避しながらファインピッチ化を図ることができること
になる。In FIG. 1B, the first plating resist layer 1 is provided without the second plating resist layer 18.
When only 6 are provided, the protruding electrodes indicated by the dotted lines in FIG. 1B are formed as in the conventional case shown in FIG. On the other hand, when the second plating resist layer 18 is provided, the height of the mushroom-shaped umbrella portion indicated by a dotted line in FIG. 1B is equivalent to the thickness of the second plating resist layer 18. Can only be higher.
Moreover, when the solder plating is isotropically deposited in the opening 19 of the second plating resist layer 18, the solder plating shown in FIG.
The area around the mushroom-shaped umbrella portion indicated by the dotted line
Further expansion is regulated by the inner wall of the opening 18 of the plating resist layer 18. Thus, FIG.
In the case of the protruding electrode 20 shown in (B), even if the height of the mushroom-shaped umbrella portion is increased in order to increase the volume of the plating metal, the umbrella portion should not be unnecessarily spread. Therefore, a short circuit between the adjacent protruding electrodes 20 can be reliably prevented. As a result, even if the height of the protruding electrode 20a shown in FIG. 1D is further increased, a fine pitch can be achieved while avoiding a short circuit.
【0013】なお、上記第1実施形態では、図1(B)
に示すように、第1メッキレジスト層16と第2メッキ
レジスト層18の各厚さをほぼ同じとした場合について
説明したが、これに限定されるものではない。例えば、
図2に示す第2実施形態のように、第1メッキレジスト
層16の厚さを薄くしてもよい。このようにしても、第
2メッキレジスト層18の厚さが図8(B)に示す従来
例におけるメッキレジスト層6の厚さと同じであれば、
突起電極20の体積が大きくなり、ほぼ球状の突起電極
の高さをより高くすることができる。この場合、厚さの
薄い第1メッキレジスト層16の材料として粘度の低い
安価なレジストを用いることもできる。なお、第1及び
第2メッキレジスト層16、18の材料として粘度や材
質等が異なるものを用いる場合には、同じ剥離液で剥離
されるものを用いる方が望ましい。また、例えば、図3
に示す第3実施形態のように、第2メッキレジスト層1
8をほぼ同じ厚さの2層のメッキレジスト層18a、1
8bによって構成するようにしてもよい。この場合、2
層のメッキレジスト層18a、18bには同じ大きさの
開口部19a、19bが形成されている。In the first embodiment, FIG.
As described above, the case where the first plating resist layer 16 and the second plating resist layer 18 have substantially the same thickness has been described, but the present invention is not limited to this. For example,
As in the second embodiment shown in FIG. 2, the thickness of the first plating resist layer 16 may be reduced. Even in this case, if the thickness of the second plating resist layer 18 is the same as the thickness of the plating resist layer 6 in the conventional example shown in FIG.
The volume of the projecting electrode 20 is increased, and the height of the substantially spherical projecting electrode can be further increased. In this case, an inexpensive low-viscosity resist can be used as the material of the first plating resist layer 16 having a small thickness. When the first and second plating resist layers 16 and 18 are made of materials having different viscosities, materials, and the like, it is preferable to use materials that are peeled by the same peeling liquid. Also, for example, FIG.
As in the third embodiment shown in FIG.
8 are two plating resist layers 18a, 1
8b. In this case, 2
Openings 19a, 19b of the same size are formed in the plating resist layers 18a, 18b.
【0014】ところで、突起電極を有する半導体チップ
は、図1(D)を参照しながら説明すると、直方体形状
のシリコン基板11の所定の一面の周囲に複数の突起電
極20aが配列形成され、同所定の一面の他の部分に保
護膜13が設けられた構造となっている。したがって、
例えば図1(B)に示す工程において下地金属層15上
に第1メッキレジスト層16のみを形成した状態におけ
るシリコン基板11の所定の一面は、一例として、図4
に示すようになる。また、第2メッキレジスト層18を
形成した状態におけるシリコン基板11の所定の一面
は、図5に示すようになる。ただし、図5において、第
1メッキレジスト層16の開口部17は省略している。
ここで、寸法の一例について説明すると、開口部17、
19のピッチA(つまり、突起電極22aのピッチ)は
150〜250μm程度である。開口部17の直径Bは
50μm程度である。開口部19の直径は、開口部19
間の間隔Cが50μm程度となる寸法である。Referring to FIG. 1D, the semiconductor chip having the protruding electrodes is formed by arranging a plurality of protruding electrodes 20a around one predetermined surface of a rectangular parallelepiped silicon substrate 11. Has a structure in which a protective film 13 is provided on another portion of one surface. Therefore,
For example, the predetermined surface of the silicon substrate 11 in a state where only the first plating resist layer 16 is formed on the base metal layer 15 in the step shown in FIG.
It becomes as shown in. Further, one predetermined surface of the silicon substrate 11 in a state where the second plating resist layer 18 is formed is as shown in FIG. However, in FIG. 5, the opening 17 of the first plating resist layer 16 is omitted.
Here, an example of the dimensions will be described.
The pitch A of 19 (that is, the pitch of the protruding electrodes 22a) is about 150 to 250 μm. The diameter B of the opening 17 is about 50 μm. The diameter of the opening 19 is
The distance C between them is about 50 μm.
【0015】ところで、図5に示すように、第2メッキ
レジスト層18の開口部19の形状を円形としている
が、これに限定されるものではない。例えば、図6に示
す第4実施形態のように、第2メッキレジスト層18の
開口部19の形状を正方形としてもよい。このようにし
た場合には、正方形の開口部19内の体積が円形の場合
よりも大きくなるので、突起電極22aの高さをより一
層高くすることができる。また、図7に示す第5実施形
態のように、第2メッキレジスト層18の開口部19の
形状を開口部19の配列方向に対して直交する方向であ
ってチップ内側に延びる長方形としてもよい。この場
合、開口部19の長辺の長さや開口部19間の間隔は、
熱処理によりほぼ球状の突起電極を形成するとき、隣接
する突起電極同士が接触しないようにすることを条件と
して決定すればよい。As shown in FIG. 5, the opening 19 of the second plating resist layer 18 has a circular shape, but is not limited to this. For example, as in the fourth embodiment shown in FIG. 6, the shape of the opening 19 of the second plating resist layer 18 may be a square. In this case, since the volume in the square opening 19 is larger than that in the case of a circular shape, the height of the protruding electrode 22a can be further increased. Further, as in the fifth embodiment shown in FIG. 7, the shape of the opening 19 of the second plating resist layer 18 may be a rectangle extending in the direction orthogonal to the arrangement direction of the openings 19 and inside the chip. . In this case, the length of the long side of the opening 19 and the interval between the openings 19 are
When a substantially spherical protruding electrode is formed by heat treatment, it may be determined on condition that adjacent protruding electrodes are not in contact with each other.
【0016】[0016]
【発明の効果】以上説明したように、この発明によれ
ば、第2メッキレジスト層の開口部内においてメッキが
等方的に堆積されるとき、きのこ形状の傘の部分の周囲
が第2メッキレジスト層の開口部内壁によってそれ以上
の広がりを規制されることになるので、突起電極の高さ
をより高くしてもファインピッチ化を図ることができ
る。As described above, according to the present invention, when the plating is isotropically deposited in the opening of the second plating resist layer, the periphery of the mushroom-shaped umbrella portion is formed by the second plating resist. Since further expansion is regulated by the inner wall of the opening of the layer, fine pitch can be achieved even if the height of the protruding electrode is further increased.
【図1】(A)〜(D)はそれぞれこの発明の第1実施
形態における突起電極の各形成工程を示す断面図。FIGS. 1A to 1D are cross-sectional views showing respective steps of forming a bump electrode according to a first embodiment of the present invention.
【図2】この発明の第2実施形態における図1(B)同
様の断面図。FIG. 2 is a sectional view similar to FIG. 1B in a second embodiment of the present invention.
【図3】この発明の第3実施形態における図1(B)同
様の断面図。FIG. 3 is a sectional view similar to FIG. 1B in a third embodiment of the present invention.
【図4】図1(B)に示す工程において下地金属層上に
第1メッキレジスト層のみを形成した状態の平面図。FIG. 4 is a plan view showing a state where only a first plating resist layer is formed on a base metal layer in the step shown in FIG. 1 (B).
【図5】図1(B)に示す工程において第2メッキレジ
スト層を形成した状態の平面図。FIG. 5 is a plan view showing a state where a second plating resist layer is formed in the step shown in FIG. 1 (B).
【図6】この発明の第4実施形態における図5同様の平
面図。FIG. 6 is a plan view similar to FIG. 5 according to a fourth embodiment of the present invention.
【図7】この発明の第5実施形態における図5同様の平
面図。FIG. 7 is a plan view similar to FIG. 5 according to a fifth embodiment of the present invention.
【図8】(A)〜(D)はそれぞれ従来の突起電極の各
形成工程を示す断面図。8 (A) to 8 (D) are cross-sectional views showing respective steps of forming a conventional bump electrode.
11 シリコン基板 12 接続パッド 13 保護膜 14 開口部 15 下地金属層 16 第1メッキレジスト層 17 開口部 18 第2メッキレジスト層 19 開口部 20、20a 突起電極 Reference Signs List 11 silicon substrate 12 connection pad 13 protective film 14 opening 15 base metal layer 16 first plating resist layer 17 opening 18 second plating resist layer 19 opening 20, 20a projecting electrode
Claims (6)
に、前記接続パッドに対応する部分に開口部を有する第
1メッキレジスト層を形成し、該第1メッキレジスト層
上に、該第1メッキレジスト層の開口部に対応する部分
に該開口部よりも大きめの開口部を有する第2メッキレ
ジスト層を形成し、前記第1及び第2メッキレジスト層
の開口部内にメッキにより低融点金属からなる突起電極
を形成し、前記第1及び第2メッキレジスト層を剥離
し、熱処理により前記突起電極の形状をほぼ球状とする
ことを特徴とする突起電極の形成方法。1. A first plating resist layer having an opening at a portion corresponding to the connection pad is formed on a substrate having a connection pad formed on an upper surface, and the first plating resist layer is formed on the first plating resist layer. Forming a second plating resist layer having an opening larger than the opening at a portion corresponding to the opening of the plating resist layer, and plating the low melting point metal in the openings of the first and second plating resist layers by plating. A method of forming a protruding electrode, comprising: forming a protruding electrode formed on the substrate; removing the first and second plating resist layers; and heat-treating the protruding electrode into a substantially spherical shape.
板の上面に前記接続パッドの所定の一部に対応する部分
に開口部を有する保護膜が形成され、これにより前記接
続パッドの所定の一部が前記保護膜の開口部を介して露
出されたものを用意した上、その上面全体に下地金属層
を形成し、該下地金属層上に、前記保護膜の開口部に対
応する部分に開口部を有する第1メッキレジスト層を形
成し、該第1メッキレジスト層上に、該第1メッキレジ
スト層の開口部に対応する部分に該開口部よりも大きめ
の開口部を有する第2メッキレジスト層を形成し、前記
第1及び第2メッキレジスト層の開口部内にメッキによ
り低融点金属からなる突起電極を形成し、前記第1及び
第2メッキレジスト層を剥離し、前記突起電極をマスク
としてエッチングを行うことにより前記下地金属層の不
要な部分を除去し、熱処理により前記突起電極の形状を
ほぼ球状とすることを特徴とする突起電極の形成方法。2. A connection pad is formed on a substrate, and a protective film having an opening at a portion corresponding to a predetermined part of the connection pad is formed on an upper surface of the substrate, whereby a predetermined portion of the connection pad is formed. After preparing a part of which is exposed through the opening of the protective film, a base metal layer is formed on the entire upper surface thereof, and a part corresponding to the opening of the protective film is formed on the base metal layer. Forming a first plating resist layer having an opening, and forming a second plating on the first plating resist layer at a portion corresponding to the opening of the first plating resist layer, the opening being larger than the opening; Forming a resist layer, forming a protruding electrode made of a low-melting-point metal in an opening of the first and second plating resist layers by plating, peeling the first and second plating resist layers, and masking the protruding electrode. As the etching An unnecessary part of the base metal layer is removed by performing the method, and the shape of the projecting electrode is made substantially spherical by heat treatment.
前記第1及び第2メッキレジスト層の開口部内にメッキ
により形成された前記突起電極の上部は前記第2メッキ
レジスト層の開口部の上方に盛り上がっていることを特
徴とする突起電極の形成方法。3. The method according to claim 1, wherein
A method of forming a projecting electrode, wherein upper portions of the projecting electrodes formed by plating in the openings of the first and second plating resist layers are raised above the openings of the second plating resist layer.
おいて、前記第2メッキレジスト層は複数のメッキレジ
スト層からなることを特徴とする突起電極の形成方法。4. The method according to claim 1, wherein said second plating resist layer comprises a plurality of plating resist layers.
おいて、前記第1メッキレジスト層は前記第2メッキレ
ジスト層よりも薄い層からなることを特徴とする突起電
極の形成方法。5. The method according to claim 1, wherein the first plating resist layer is formed of a thinner layer than the second plating resist layer.
おいて、前記第1メッキレジスト層の開口部の形状は円
形であり、前記第2メッキレジスト層の開口部の形状は
円形または方形であることを特徴とする突起電極の形成
方法。6. The invention according to claim 1, wherein the shape of the opening of the first plating resist layer is circular, and the shape of the opening of the second plating resist layer is circular or square. A method for forming a protruding electrode, the method comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8278617A JPH10107037A (en) | 1996-10-01 | 1996-10-01 | Method of forming bump electrodes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8278617A JPH10107037A (en) | 1996-10-01 | 1996-10-01 | Method of forming bump electrodes |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10107037A true JPH10107037A (en) | 1998-04-24 |
Family
ID=17599782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8278617A Pending JPH10107037A (en) | 1996-10-01 | 1996-10-01 | Method of forming bump electrodes |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10107037A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005081064A1 (en) * | 2004-02-20 | 2005-09-01 | Jsr Corporation | Bilayer laminated film for bump formation and method of bump formation |
-
1996
- 1996-10-01 JP JP8278617A patent/JPH10107037A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005081064A1 (en) * | 2004-02-20 | 2005-09-01 | Jsr Corporation | Bilayer laminated film for bump formation and method of bump formation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6753612B2 (en) | Economical high density chip carrier | |
| KR100264479B1 (en) | Bump Electrode Structure and Formation Method | |
| US6861345B2 (en) | Method of disposing conductive bumps onto a semiconductor device | |
| US7309924B2 (en) | UBM for fine pitch solder ball and flip-chip packaging method using the same | |
| CN102254876A (en) | Semiconductor apparatus and semiconductor apparatus unit | |
| JPH11297873A (en) | Semiconductor device and manufacturing method thereof | |
| US20020031880A1 (en) | Circuit probing contact pad formed on a bond pad in a flip chip package | |
| US6649507B1 (en) | Dual layer photoresist method for fabricating a mushroom bumping plating structure | |
| US20020173135A1 (en) | Bump transfer plate, manufacturing method thereof, semiconductor device, and manufacturing method thereof | |
| JP2004158758A (en) | Semiconductor device and method of manufacturing the same | |
| US5072873A (en) | Device for solder removal | |
| JP3518185B2 (en) | Structure of bump electrode and method of forming the same | |
| JPH10107037A (en) | Method of forming bump electrodes | |
| JPH03187228A (en) | Formation of solder bump | |
| JP2000306949A (en) | Semiconductor device, its manufacturing method and its mounting structure | |
| JPH11224890A (en) | Semiconductor device and manufacturing method thereof | |
| JP3800298B2 (en) | Bump forming method and semiconductor device manufacturing method | |
| JP2005183868A (en) | Semiconductor device and its mounting structure | |
| JP2001035866A (en) | Manufacturing method of chip-type electronic components | |
| JPH07201922A (en) | Method for forming solder bumps on a substrate | |
| JP3967999B2 (en) | Flip chip type IC manufacturing method | |
| JPH08172096A (en) | Method of forming bump electrode | |
| JPH10340907A (en) | Method of forming bump electrodes | |
| JPH09275108A (en) | Structure of protruding electrode and method of forming the same | |
| JP2018073968A (en) | Semiconductor device and manufacturing method thereof |