JPH10107037A - 突起電極の形成方法 - Google Patents

突起電極の形成方法

Info

Publication number
JPH10107037A
JPH10107037A JP8278617A JP27861796A JPH10107037A JP H10107037 A JPH10107037 A JP H10107037A JP 8278617 A JP8278617 A JP 8278617A JP 27861796 A JP27861796 A JP 27861796A JP H10107037 A JPH10107037 A JP H10107037A
Authority
JP
Japan
Prior art keywords
plating resist
resist layer
opening
plating
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8278617A
Other languages
English (en)
Inventor
Akihiko Abe
昭彦 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP8278617A priority Critical patent/JPH10107037A/ja
Publication of JPH10107037A publication Critical patent/JPH10107037A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 はんだからなるほぼ球状の突起電極の高さを
より高くしてもファインピッチ化を図ることができるよ
うにする。 【解決手段】 下地金属層15上に第1及び第2メッキ
レジスト層16、18を形成し、はんだの電解メッキを
行う。すると、第2メッキレジスト層18の開口部19
が第1メッキレジスト層16の開口部17よりも大きい
ので、図1(B)において点線で示すように、第2メッ
キレジスト層18の開口部19内においてはんだメッキ
が等方的に堆積され、次いでこの等方的な堆積が続行さ
れることにより、第1及び第2メッキレジスト層16、
18の開口部17、19内に形成された突起電極20の
上部が第2メッキレジスト層18の開口部19の上方に
盛り上がることになる。この場合、図1(B)において
点線で示すきのこ形状の傘の部分の周囲が第2メッキレ
ジスト層18の開口部19内壁によってそれ以上の広が
りを規制されることになる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、はんだ等の低融
点金属からなるほぼ球状の突起電極の形成方法に関す
る。
【0002】
【従来の技術】例えばフリップチップ方式と呼ばれる半
導体チップの実装技術では、半導体チップの接続パッド
上に形成されたはんだ等の低融点金属からなるほぼ球状
の突起電極を回路基板上に形成された接続パッド上に載
置し、熱処理を行うことによりはんだをリフロー(reflo
w)してボンディングを行っている。したがって、半導体
チップにははんだ等の低融点金属からなるほぼ球状の突
起電極を形成する必要がある。
【0003】次に、従来のこのような突起電極の形成方
法について図8を参照しながら説明する。まず、図8
(A)に示すように、シリコン基板1上に接続パッド2
が形成され、その上面において接続パッド2の中央部を
除く部分に保護膜3が形成され、接続パッド2の中央部
が保護膜3に形成された円形の開口部4を介して露出さ
れたものを用意する。次に、図8(B)に示すように、
上面全体に下地金属層5を形成する。次に、下地金属層
5の上面にメッキレジスト層6を形成するとともに、こ
のメッキレジスト層6の接続パッド2に対応する部分に
円形の開口部7を形成する。
【0004】次に、下地金属層5をメッキ電流路として
はんだの電解メッキを行うことにより、メッキレジスト
層6の開口部7内の下地金属層5の上面にはんだからな
る突起電極8を形成する。この場合、メッキレジスト層
6上においてはんだメッキが等方的に堆積される。この
ため、この段階における突起電極8の形状はきのこ形状
となる。この段階において突起電極8の形状をきのこ形
状とするのは、メッキレジスト層6の膜厚に限界があ
り、その上限が例えば50μm程度であっても、このメ
ッキレジスト層6の膜厚を越えて堆積させてメッキ金属
の体積を大きくし、これにより後で説明する最終的な突
起電極の高さをより高くするためである。次に、メッキ
レジスト層6を剥離する。次に、突起電極8をマスクと
して下地金属層5の不要な部分をエッチングして除去す
ると、図8(C)に示すように、突起電極8下にのみ下
地金属層5が残存される。次に、図8(D)に示すよう
に、熱処理を行うと、きのこ形状の突起電極8が溶融し
た後表面張力により丸まってほぼ球状となり、この状態
で固化することにより、ほぼ球状の突起電極8aが形成
される。このときに、突起電極8aは熱処理によりほぼ
球状となるので、前述のメッキ金属の体積が大きいほど
この突起電極8aの高さが高くなる。
【0005】
【発明が解決しようとする課題】ところで、従来のこの
ような突起電極の形成方法では、ほぼ球状の突起電極8
aの高さをより高くしようとする場合、きのこ形状の突
起電極8の傘の部分の高さをより高くして、メッキ体積
を大きくすることになる。しかしながら、きのこ形状の
突起電極8の傘の部分の高さをより高くすると、該傘の
部分の広がりもより大きくなるので、隣接する突起電極
8間でのショートを防止するためにこれらの間の間隔を
広げる必要があり、ひいてはファインピッチ化が困難に
なるという問題があった。この発明の課題は、突起電極
の高さをより高くしてもファインピッチ化を図ることが
できるようにすることである。
【0006】
【課題を解決するための手段】この発明は、上面に接続
パッドが形成された基板上に、前記接続パッドに対応す
る部分に開口部を有する第1メッキレジスト層を形成
し、該第1メッキレジスト層上に、該第1メッキレジス
ト層の開口部に対応する部分に該開口部よりも大きめの
開口部を有する第2メッキレジスト層を形成し、前記第
1及び第2メッキレジスト層の開口部内にメッキにより
低融点金属からなる突起電極を形成し、前記第1及び第
2メッキレジスト層を剥離し、熱処理により前記突起電
極の形状をほぼ球状とするようにしたものである。
【0007】この発明によれば、第2メッキレジスト層
の開口部の大きさが第1メッキレジスト層の開口部の大
きさよりも大きいので、第2メッキレジスト層の開口部
内においてメッキが等方的に堆積されてきのこ形状とな
り、しかもこのきのこ形状の傘の部分の周囲が第2メッ
キレジスト層の開口部内壁によってそれ以上の広がりを
規制されることになり、したがって突起電極の高さをよ
り高くしてもファインピッチ化を図ることができる。
【0008】
【発明の実施の形態】図1(A)〜(D)はそれぞれこ
の発明の第1実施形態における突起電極の各形成工程を
示したものである。そこで、これらの図を順に参照しな
がら、この第1実施形態における突起電極の形成方法に
ついて説明する。
【0009】まず、図1(A)に示すように、シリコン
基板11上に接続パッド12が形成され、その上面にお
いて接続パッド12の中央部を除く部分に保護膜13が
形成され、接続パッド12の中央部が保護膜13に形成
された円形の開口部14を介して露出されたものを用意
する。次に、図1(B)に示すように、上面全体に下地
金属層15を形成する。次に、下地金属層15の上面に
ネガ型の第1メッキレジスト層16を形成するととも
に、この第1メッキレジスト層16の接続パッド12に
対応する部分に円形の開口部17を形成する。次に、第
1メッキレジスト層16の上面にネガ型の第2メッキレ
ジスト層18を形成するとともに、この第2メッキレジ
スト層18において第1メッキレジスト層16の開口部
17に対応する部分に該開口部17よりも所定量だけ大
きめの円形の開口部19を形成する。
【0010】次に、下地金属層15をメッキ電流路とし
てはんだ(低融点金属)の電解メッキを行う。すると、
まず、第1メッキレジスト層16の開口部17内の下地
金属層15の上面にはんだメッキが堆積される。次に、
第2メッキレジスト層18の開口部19の大きさが第1
メッキレジスト層16の開口部17の大きさよりも大き
いので、図1(B)において点線で示すように、第2メ
ッキレジスト層18の開口部19内においてはんだメッ
キが等方的に堆積される。次に、この等方的な堆積が続
行されることにより、第1及び第2メッキレジスト層1
6、18の開口部17、19内に形成された突起電極2
0の上部が第2メッキレジスト層18の開口部19の上
方に盛り上がることになる。この場合、第2メッキレジ
スト層18の開口部19内においてはんだメッキが等方
的に堆積されるとき、図1(B)において点線で示すき
のこ形状の傘の部分の周囲が第2メッキレジスト層18
の開口部19内壁によってそれ以上の広がりを規制され
ることになる。したがって、この段階における突起電極
20の形状は、図8(B)に示す従来の場合とはやや異
なるが、一応きのこ形状となる。
【0011】次に、第2メッキレジスト層18及び第1
メッキレジスト層16を剥離する。次に、突起電極20
をマスクとして下地金属層15の不要な部分をエッチン
グして除去すると、図1(C)に示すように、突起電極
20下にのみ下地金属層15が残存される。次に、図1
(D)に示すように、熱処理を行うと、きのこ形状の突
起電極20が溶融した後表面張力により丸まってほぼ球
状となり、この状態で固化することにより、ほぼ球状の
突起電極20aが形成される。
【0012】ところで、図1(B)において、第2メッ
キレジスト層18を設けずに、第1メッキレジスト層1
6のみを設けた場合には、図8(B)に示す従来の場合
と同様に、図1(B)において点線で示す突起電極が形
成されることになる。これに対して、第2メッキレジス
ト層18を設けた場合には、図1(B)において点線で
示すきのこ形状の傘の部分の高さを第2メッキレジスト
層18の厚さに相当する分だけ高くすることができる。
しかも、第2メッキレジスト層18の開口部19内にお
いてはんだメッキが等方的に堆積されとき、図1(B)
において点線で示すきのこ形状の傘の部分の周囲が第2
メッキレジスト層18の開口部18内壁によってそれ以
上の広がりを規制されることになる。このように、図1
(B)に示す突起電極20の場合には、メッキ金属の体
積を大きくするためにきのこ形状の傘の部分の高さを高
くしても、この傘の部分が不要に広がらないようにする
ことができ、隣接する突起電極20間でのショートを確
実に防止することができる。この結果、図1(D)に示
す突起電極20aの高さをより高くしても、ショートを
回避しながらファインピッチ化を図ることができること
になる。
【0013】なお、上記第1実施形態では、図1(B)
に示すように、第1メッキレジスト層16と第2メッキ
レジスト層18の各厚さをほぼ同じとした場合について
説明したが、これに限定されるものではない。例えば、
図2に示す第2実施形態のように、第1メッキレジスト
層16の厚さを薄くしてもよい。このようにしても、第
2メッキレジスト層18の厚さが図8(B)に示す従来
例におけるメッキレジスト層6の厚さと同じであれば、
突起電極20の体積が大きくなり、ほぼ球状の突起電極
の高さをより高くすることができる。この場合、厚さの
薄い第1メッキレジスト層16の材料として粘度の低い
安価なレジストを用いることもできる。なお、第1及び
第2メッキレジスト層16、18の材料として粘度や材
質等が異なるものを用いる場合には、同じ剥離液で剥離
されるものを用いる方が望ましい。また、例えば、図3
に示す第3実施形態のように、第2メッキレジスト層1
8をほぼ同じ厚さの2層のメッキレジスト層18a、1
8bによって構成するようにしてもよい。この場合、2
層のメッキレジスト層18a、18bには同じ大きさの
開口部19a、19bが形成されている。
【0014】ところで、突起電極を有する半導体チップ
は、図1(D)を参照しながら説明すると、直方体形状
のシリコン基板11の所定の一面の周囲に複数の突起電
極20aが配列形成され、同所定の一面の他の部分に保
護膜13が設けられた構造となっている。したがって、
例えば図1(B)に示す工程において下地金属層15上
に第1メッキレジスト層16のみを形成した状態におけ
るシリコン基板11の所定の一面は、一例として、図4
に示すようになる。また、第2メッキレジスト層18を
形成した状態におけるシリコン基板11の所定の一面
は、図5に示すようになる。ただし、図5において、第
1メッキレジスト層16の開口部17は省略している。
ここで、寸法の一例について説明すると、開口部17、
19のピッチA(つまり、突起電極22aのピッチ)は
150〜250μm程度である。開口部17の直径Bは
50μm程度である。開口部19の直径は、開口部19
間の間隔Cが50μm程度となる寸法である。
【0015】ところで、図5に示すように、第2メッキ
レジスト層18の開口部19の形状を円形としている
が、これに限定されるものではない。例えば、図6に示
す第4実施形態のように、第2メッキレジスト層18の
開口部19の形状を正方形としてもよい。このようにし
た場合には、正方形の開口部19内の体積が円形の場合
よりも大きくなるので、突起電極22aの高さをより一
層高くすることができる。また、図7に示す第5実施形
態のように、第2メッキレジスト層18の開口部19の
形状を開口部19の配列方向に対して直交する方向であ
ってチップ内側に延びる長方形としてもよい。この場
合、開口部19の長辺の長さや開口部19間の間隔は、
熱処理によりほぼ球状の突起電極を形成するとき、隣接
する突起電極同士が接触しないようにすることを条件と
して決定すればよい。
【0016】
【発明の効果】以上説明したように、この発明によれ
ば、第2メッキレジスト層の開口部内においてメッキが
等方的に堆積されるとき、きのこ形状の傘の部分の周囲
が第2メッキレジスト層の開口部内壁によってそれ以上
の広がりを規制されることになるので、突起電極の高さ
をより高くしてもファインピッチ化を図ることができ
る。
【図面の簡単な説明】
【図1】(A)〜(D)はそれぞれこの発明の第1実施
形態における突起電極の各形成工程を示す断面図。
【図2】この発明の第2実施形態における図1(B)同
様の断面図。
【図3】この発明の第3実施形態における図1(B)同
様の断面図。
【図4】図1(B)に示す工程において下地金属層上に
第1メッキレジスト層のみを形成した状態の平面図。
【図5】図1(B)に示す工程において第2メッキレジ
スト層を形成した状態の平面図。
【図6】この発明の第4実施形態における図5同様の平
面図。
【図7】この発明の第5実施形態における図5同様の平
面図。
【図8】(A)〜(D)はそれぞれ従来の突起電極の各
形成工程を示す断面図。
【符号の説明】
11 シリコン基板 12 接続パッド 13 保護膜 14 開口部 15 下地金属層 16 第1メッキレジスト層 17 開口部 18 第2メッキレジスト層 19 開口部 20、20a 突起電極

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 上面に接続パッドが形成された基板上
    に、前記接続パッドに対応する部分に開口部を有する第
    1メッキレジスト層を形成し、該第1メッキレジスト層
    上に、該第1メッキレジスト層の開口部に対応する部分
    に該開口部よりも大きめの開口部を有する第2メッキレ
    ジスト層を形成し、前記第1及び第2メッキレジスト層
    の開口部内にメッキにより低融点金属からなる突起電極
    を形成し、前記第1及び第2メッキレジスト層を剥離
    し、熱処理により前記突起電極の形状をほぼ球状とする
    ことを特徴とする突起電極の形成方法。
  2. 【請求項2】 基板上に接続パッドが形成され、前記基
    板の上面に前記接続パッドの所定の一部に対応する部分
    に開口部を有する保護膜が形成され、これにより前記接
    続パッドの所定の一部が前記保護膜の開口部を介して露
    出されたものを用意した上、その上面全体に下地金属層
    を形成し、該下地金属層上に、前記保護膜の開口部に対
    応する部分に開口部を有する第1メッキレジスト層を形
    成し、該第1メッキレジスト層上に、該第1メッキレジ
    スト層の開口部に対応する部分に該開口部よりも大きめ
    の開口部を有する第2メッキレジスト層を形成し、前記
    第1及び第2メッキレジスト層の開口部内にメッキによ
    り低融点金属からなる突起電極を形成し、前記第1及び
    第2メッキレジスト層を剥離し、前記突起電極をマスク
    としてエッチングを行うことにより前記下地金属層の不
    要な部分を除去し、熱処理により前記突起電極の形状を
    ほぼ球状とすることを特徴とする突起電極の形成方法。
  3. 【請求項3】 請求項1または2記載の発明において、
    前記第1及び第2メッキレジスト層の開口部内にメッキ
    により形成された前記突起電極の上部は前記第2メッキ
    レジスト層の開口部の上方に盛り上がっていることを特
    徴とする突起電極の形成方法。
  4. 【請求項4】 請求項1〜3のいずれかに記載の発明に
    おいて、前記第2メッキレジスト層は複数のメッキレジ
    スト層からなることを特徴とする突起電極の形成方法。
  5. 【請求項5】 請求項1〜4のいずれかに記載の発明に
    おいて、前記第1メッキレジスト層は前記第2メッキレ
    ジスト層よりも薄い層からなることを特徴とする突起電
    極の形成方法。
  6. 【請求項6】 請求項1〜5のいずれかに記載の発明に
    おいて、前記第1メッキレジスト層の開口部の形状は円
    形であり、前記第2メッキレジスト層の開口部の形状は
    円形または方形であることを特徴とする突起電極の形成
    方法。
JP8278617A 1996-10-01 1996-10-01 突起電極の形成方法 Pending JPH10107037A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8278617A JPH10107037A (ja) 1996-10-01 1996-10-01 突起電極の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8278617A JPH10107037A (ja) 1996-10-01 1996-10-01 突起電極の形成方法

Publications (1)

Publication Number Publication Date
JPH10107037A true JPH10107037A (ja) 1998-04-24

Family

ID=17599782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8278617A Pending JPH10107037A (ja) 1996-10-01 1996-10-01 突起電極の形成方法

Country Status (1)

Country Link
JP (1) JPH10107037A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005081064A1 (ja) * 2004-02-20 2005-09-01 Jsr Corporation バンプ形成用二層積層膜、およびバンプ形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005081064A1 (ja) * 2004-02-20 2005-09-01 Jsr Corporation バンプ形成用二層積層膜、およびバンプ形成方法

Similar Documents

Publication Publication Date Title
US6753612B2 (en) Economical high density chip carrier
KR100264479B1 (ko) 범프전극의 구조와 그 형성방법
US6861345B2 (en) Method of disposing conductive bumps onto a semiconductor device
US7309924B2 (en) UBM for fine pitch solder ball and flip-chip packaging method using the same
CN102254876A (zh) 半导体装置及半导体装置单元
JPH11297873A (ja) 半導体装置およびその製造方法
US20020031880A1 (en) Circuit probing contact pad formed on a bond pad in a flip chip package
US6649507B1 (en) Dual layer photoresist method for fabricating a mushroom bumping plating structure
US20020173135A1 (en) Bump transfer plate, manufacturing method thereof, semiconductor device, and manufacturing method thereof
JP2004158758A (ja) 半導体装置およびその製造方法
US5072873A (en) Device for solder removal
JP3518185B2 (ja) 突起電極の構造及びその形成方法
JPH10107037A (ja) 突起電極の形成方法
JPH03187228A (ja) 半田バンプの形成方法
JP2000306949A (ja) 半導体装置及びその製造方法並びにその実装構造
JPH11224890A (ja) 半導体装置およびその製造方法
JP3800298B2 (ja) バンプの形成方法及び半導体装置の製造方法
JP2005183868A (ja) 半導体装置およびその実装構造
JP2001035866A (ja) チップ型電子部品の製造方法
JPH07201922A (ja) 基板上へのハンダバンプの形成方法
JP3967999B2 (ja) フリップチップ型icの製造方法
JPH08172096A (ja) 突起電極の形成方法
JPH10340907A (ja) 突起電極の形成方法
JPH09275108A (ja) 突起電極の構造およびその形成方法
JP2018073968A (ja) 半導体装置及びその製造方法