JPH10107084A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH10107084A JPH10107084A JP8273948A JP27394896A JPH10107084A JP H10107084 A JPH10107084 A JP H10107084A JP 8273948 A JP8273948 A JP 8273948A JP 27394896 A JP27394896 A JP 27394896A JP H10107084 A JPH10107084 A JP H10107084A
- Authority
- JP
- Japan
- Prior art keywords
- gold
- circuit board
- sub
- semiconductor chip
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体チップを回路基板上に金−金拡散接合
により搭載してなる半導体装置において、金−金拡散接
合のための金バンプの実質的な高さを容易に高くするこ
とができ、また金−金拡散接合のための熱圧着を比較的
小さい圧力で行うことができるようにする。 【解決手段】 サブ回路基板１の第１の接続パッド２上
の金バンプ１０は金ワイヤにより形成されている。一
方、半導体チップ１１の金バンプ１６も金ワイヤにより
形成されている。そして、半導体チップ１１は、その金
バンプ１６をサブ回路基板１の金バンプ１０に金−金拡
散接合されていることにより、サブ回路基板１上に搭載
されている。この場合、接合後の両金バンプ１０、１６
の合計高さを５０μｍ程度以上とすることができる。ま
た、金純度の高い金ワイヤにより形成された金バンプ１
０、１６の硬度は比較的低いので、金−金拡散接合のた
めの熱圧着を比較的小さい圧力で行うことができる。
により搭載してなる半導体装置において、金−金拡散接
合のための金バンプの実質的な高さを容易に高くするこ
とができ、また金−金拡散接合のための熱圧着を比較的
小さい圧力で行うことができるようにする。 【解決手段】 サブ回路基板１の第１の接続パッド２上
の金バンプ１０は金ワイヤにより形成されている。一
方、半導体チップ１１の金バンプ１６も金ワイヤにより
形成されている。そして、半導体チップ１１は、その金
バンプ１６をサブ回路基板１の金バンプ１０に金−金拡
散接合されていることにより、サブ回路基板１上に搭載
されている。この場合、接合後の両金バンプ１０、１６
の合計高さを５０μｍ程度以上とすることができる。ま
た、金純度の高い金ワイヤにより形成された金バンプ１
０、１６の硬度は比較的低いので、金−金拡散接合のた
めの熱圧着を比較的小さい圧力で行うことができる。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体チップを
回路基板上に金−金での金属拡散接合により搭載してな
る半導体装置及びその製造方法に関する。
回路基板上に金−金での金属拡散接合により搭載してな
る半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】例えばＣＳＰ(chip size package)と呼
ばれるＬＳＩ等からなる半導体チップの実装技術では、
半導体チップを回路基板（メイン回路基板）上に直接実
装するのではなく、サブ回路基板を介して実装してい
る。この場合、サブ回路基板の平面サイズは半導体チッ
プの平面サイズとほぼ同じとなっている。
ばれるＬＳＩ等からなる半導体チップの実装技術では、
半導体チップを回路基板（メイン回路基板）上に直接実
装するのではなく、サブ回路基板を介して実装してい
る。この場合、サブ回路基板の平面サイズは半導体チッ
プの平面サイズとほぼ同じとなっている。
【０００３】図６は従来のこのような半導体装置の一例
を示したものである。サブ回路基板１は複数枚（例えば
３枚）のセラミック基板１ａを積層したものからなって
いる。このサブ回路基板１の上面周辺部には、導電性ペ
ースト（例えば銀とパラジウムの混合ペースト、以下同
じ）を焼成硬化してなる複数個の第１の接続パッド２が
配列形成されている。サブ回路基板１の下面全体には、
導電性ペーストを焼成硬化してなる複数個の第２の接続
パッド３が格子状に配列形成されている。第１の接続パ
ッド２と第２の接続パッド３の相対応するもの同士は、
それぞれ、サブ回路基板１内に形成された、導電性ペー
ストを焼成硬化してなる内部導通部４を介して接続され
ている。第１の接続パッド２の上面には無電解メッキに
よりニッケルメッキ層５及び金メッキ層６がこの順で形
成されている。第２の接続パッド３の下面にはニッケル
メッキ層７、金メッキ層８及びハンダバンプ９がこの順
で形成されている。
を示したものである。サブ回路基板１は複数枚（例えば
３枚）のセラミック基板１ａを積層したものからなって
いる。このサブ回路基板１の上面周辺部には、導電性ペ
ースト（例えば銀とパラジウムの混合ペースト、以下同
じ）を焼成硬化してなる複数個の第１の接続パッド２が
配列形成されている。サブ回路基板１の下面全体には、
導電性ペーストを焼成硬化してなる複数個の第２の接続
パッド３が格子状に配列形成されている。第１の接続パ
ッド２と第２の接続パッド３の相対応するもの同士は、
それぞれ、サブ回路基板１内に形成された、導電性ペー
ストを焼成硬化してなる内部導通部４を介して接続され
ている。第１の接続パッド２の上面には無電解メッキに
よりニッケルメッキ層５及び金メッキ層６がこの順で形
成されている。第２の接続パッド３の下面にはニッケル
メッキ層７、金メッキ層８及びハンダバンプ９がこの順
で形成されている。
【０００４】半導体チップ１１は、チップ本体１２の下
面周辺部に複数個の接続パッド１３が配列形成され、接
続パッド１３の中央部を除くチップ本体１２の下面全体
に保護膜（パッシベーション膜）１４が形成され、接続
パッド１３の露出面下に下地金属層１５を介して電解メ
ッキにより金バンプ１６が形成された構造となってい
る。そして、半導体チップ１１は、その金バンプ１６を
サブ回路基板１の第１の接続パッド２上の金メッキ層６
に金−金での金属拡散接合がされていることにより、サ
ブ回路基板１上に搭載されている。この場合、半導体チ
ップ１１とサブ回路基板１との間にはエポキシ樹脂等か
らなる樹脂封止材１７が設けられている。
面周辺部に複数個の接続パッド１３が配列形成され、接
続パッド１３の中央部を除くチップ本体１２の下面全体
に保護膜（パッシベーション膜）１４が形成され、接続
パッド１３の露出面下に下地金属層１５を介して電解メ
ッキにより金バンプ１６が形成された構造となってい
る。そして、半導体チップ１１は、その金バンプ１６を
サブ回路基板１の第１の接続パッド２上の金メッキ層６
に金−金での金属拡散接合がされていることにより、サ
ブ回路基板１上に搭載されている。この場合、半導体チ
ップ１１とサブ回路基板１との間にはエポキシ樹脂等か
らなる樹脂封止材１７が設けられている。
【０００５】メイン回路基板２１は複数枚（例えば３
枚）のガラスエポキシ基板２１ａを積層したものからな
っている。このメイン回路基板２１の上面の所定の箇所
には銅箔をエッチングしてなる複数個の接続パッド２２
が格子状に配列形成されている。メイン回路基板２１の
下面には銅箔をエッチングしてなる所定の配線パターン
２３が形成されている。接続パッド２２と配線パターン
２３とは、メイン回路基板２１内に形成されたメッキ等
からなる内部導通部２４を介して接続されている。そし
て、サブ回路基板１は、そのハンダバンプ９をメイン回
路基板２１の接続パッド２２に接合されていることによ
り、メイン回路基板２１上に搭載されている。これによ
り、半導体チップ１１はサブ回路基板１を介してメイン
回路基板２１上に実装されている。
枚）のガラスエポキシ基板２１ａを積層したものからな
っている。このメイン回路基板２１の上面の所定の箇所
には銅箔をエッチングしてなる複数個の接続パッド２２
が格子状に配列形成されている。メイン回路基板２１の
下面には銅箔をエッチングしてなる所定の配線パターン
２３が形成されている。接続パッド２２と配線パターン
２３とは、メイン回路基板２１内に形成されたメッキ等
からなる内部導通部２４を介して接続されている。そし
て、サブ回路基板１は、そのハンダバンプ９をメイン回
路基板２１の接続パッド２２に接合されていることによ
り、メイン回路基板２１上に搭載されている。これによ
り、半導体チップ１１はサブ回路基板１を介してメイン
回路基板２１上に実装されている。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
このような半導体装置では、半導体チップ１１の電解メ
ッキによる金バンプ１６をサブ回路基板１の第１の接続
パッド２上の金メッキ層６に金−金での金属拡散接合し
ている関係から、次のような問題があった。１つは、半
導体チップ１１の金バンプ１６の高さは、サブ回路基板
１の反り等を吸収するために、例えば５０μｍ程度以上
となるべく高い方が望ましいが、電解メッキによる金バ
ンプの形成では高さに限界がある上、形成時間が長くな
るという問題があった。もう１つは、電解メッキにより
形成した金バンプ１６及び無電解メッキにより形成した
金メッキ層６の硬度は比較的高いので、金−金での金属
拡散接合のために熱圧着するとき比較的大きな圧力を加
える必要があり、この結果金バンプ１６上の保護膜１４
（窒化シリコン等の脆い材料からなる場合が多い。）や
接続パッド１３にクラックが発生することがあるという
問題があった。この発明の課題は、金バンプの実質的な
高さを容易に高くすることができ、また金−金での金属
拡散接合のための熱圧着を比較的小さい圧力で行うこと
ができるようにすることである。
このような半導体装置では、半導体チップ１１の電解メ
ッキによる金バンプ１６をサブ回路基板１の第１の接続
パッド２上の金メッキ層６に金−金での金属拡散接合し
ている関係から、次のような問題があった。１つは、半
導体チップ１１の金バンプ１６の高さは、サブ回路基板
１の反り等を吸収するために、例えば５０μｍ程度以上
となるべく高い方が望ましいが、電解メッキによる金バ
ンプの形成では高さに限界がある上、形成時間が長くな
るという問題があった。もう１つは、電解メッキにより
形成した金バンプ１６及び無電解メッキにより形成した
金メッキ層６の硬度は比較的高いので、金−金での金属
拡散接合のために熱圧着するとき比較的大きな圧力を加
える必要があり、この結果金バンプ１６上の保護膜１４
（窒化シリコン等の脆い材料からなる場合が多い。）や
接続パッド１３にクラックが発生することがあるという
問題があった。この発明の課題は、金バンプの実質的な
高さを容易に高くすることができ、また金−金での金属
拡散接合のための熱圧着を比較的小さい圧力で行うこと
ができるようにすることである。
【０００７】
【課題を解決するための手段】この発明は、半導体チッ
プの接続パッド上に金ワイヤにより形成された金バンプ
を、回路基板の接続パッド上に金ワイヤにより形成され
た金バンプに接合するようにしたものである。
プの接続パッド上に金ワイヤにより形成された金バンプ
を、回路基板の接続パッド上に金ワイヤにより形成され
た金バンプに接合するようにしたものである。
【０００８】この発明によれば、金ワイヤにより形成さ
れた両金バンプの合計高さが金バンプの実質的な高さと
なるので、両金バンプを金ワイヤにより形成することと
相俟って、金バンプの実質的な高さを容易に高くするこ
とができる。例えば、両金バンプの接合後における各高
さが２５μｍ程度以上となるようにすると、金バンプの
実質的な高さを５０μｍ程度以上とすることができる。
また、金純度の高い金ワイヤにより形成された金バンプ
の硬度は比較的低いので、接合のための熱圧着を比較的
小さい圧力で行うことができる。
れた両金バンプの合計高さが金バンプの実質的な高さと
なるので、両金バンプを金ワイヤにより形成することと
相俟って、金バンプの実質的な高さを容易に高くするこ
とができる。例えば、両金バンプの接合後における各高
さが２５μｍ程度以上となるようにすると、金バンプの
実質的な高さを５０μｍ程度以上とすることができる。
また、金純度の高い金ワイヤにより形成された金バンプ
の硬度は比較的低いので、接合のための熱圧着を比較的
小さい圧力で行うことができる。
【０００９】
【発明の実施の形態】図１はこの発明の一実施形態にお
ける半導体装置を示したものである。この図において、
図６と同一名称部分には同一の符号を付し、その説明を
適宜省略する。この実施形態では、サブ回路基板１の第
１の接続パッド２の上面にニッケルメッキ層５、金メッ
キ層６及び金バンプ１０がこの順で形成されている。こ
の場合、ニッケルメッキ層５は無電解メッキにより形成
され、その膜厚は２〜３μｍ程度となっている。金メッ
キ層６も無電解メッキにより形成され、その膜厚は０．
２〜１μｍ程度となっている。金バンプ１０は、後で説
明するように、金ワイヤを用いたワイヤボンディング技
術を利用して形成され、その接合後の高さが２５μｍ程
度以上となるようになっている。一方、半導体チップ１
１の金バンプ１６も、後で説明するように、金ワイヤを
用いたワイヤボンディング技術を利用して形成され、そ
の接合後の高さが２５μｍ程度以上となるようになって
いる。そして、半導体チップ１１は、その金バンプ１６
をサブ回路基板１の金バンプ１０に金−金での金属拡散
接合がされていることにより、サブ回路基板１上に搭載
されている。
ける半導体装置を示したものである。この図において、
図６と同一名称部分には同一の符号を付し、その説明を
適宜省略する。この実施形態では、サブ回路基板１の第
１の接続パッド２の上面にニッケルメッキ層５、金メッ
キ層６及び金バンプ１０がこの順で形成されている。こ
の場合、ニッケルメッキ層５は無電解メッキにより形成
され、その膜厚は２〜３μｍ程度となっている。金メッ
キ層６も無電解メッキにより形成され、その膜厚は０．
２〜１μｍ程度となっている。金バンプ１０は、後で説
明するように、金ワイヤを用いたワイヤボンディング技
術を利用して形成され、その接合後の高さが２５μｍ程
度以上となるようになっている。一方、半導体チップ１
１の金バンプ１６も、後で説明するように、金ワイヤを
用いたワイヤボンディング技術を利用して形成され、そ
の接合後の高さが２５μｍ程度以上となるようになって
いる。そして、半導体チップ１１は、その金バンプ１６
をサブ回路基板１の金バンプ１０に金−金での金属拡散
接合がされていることにより、サブ回路基板１上に搭載
されている。
【００１０】次に、金バンプ１０、１６の形成方法及び
その接合状態について説明する。ワイヤボンディング装
置を用いて金バンプを形成する方法は周知であり、いく
つかの方法がある。例えば、まず、図２（Ａ）に示すよ
うに、キャピラリ３１の孔３２に金ワイヤ３３を通し、
この金ワイヤ３３の先端部に放電等により熱エネルギー
を与えることにより、金ワイヤ３３の先端部に金ボール
３４を形成する。次に、図２（Ｂ）に示すように、キャ
ピラリ３１を下降させて金ボール３４を金バンプ形成面
３５（具体的には、サブ回路基板１の金メッキ層６及び
半導体チップ１１の下地金属層１５）に押し付けて固着
させる。次に、キャピラリ３１を上昇させる等の方法に
より金ワイヤ３３を切断すると、図２（Ｃ）に示すよう
に、金バンプ３６が形成される。
その接合状態について説明する。ワイヤボンディング装
置を用いて金バンプを形成する方法は周知であり、いく
つかの方法がある。例えば、まず、図２（Ａ）に示すよ
うに、キャピラリ３１の孔３２に金ワイヤ３３を通し、
この金ワイヤ３３の先端部に放電等により熱エネルギー
を与えることにより、金ワイヤ３３の先端部に金ボール
３４を形成する。次に、図２（Ｂ）に示すように、キャ
ピラリ３１を下降させて金ボール３４を金バンプ形成面
３５（具体的には、サブ回路基板１の金メッキ層６及び
半導体チップ１１の下地金属層１５）に押し付けて固着
させる。次に、キャピラリ３１を上昇させる等の方法に
より金ワイヤ３３を切断すると、図２（Ｃ）に示すよう
に、金バンプ３６が形成される。
【００１１】このようにして形成された金バンプ３６で
は、キャピラリ３１の孔３２の形状等にもよるが、図２
（Ｃ）に示す場合には、大径部３６ａの上面中央部に中
径部３６ｂが形成され、中径部３６ｂの上面中央部に金
ワイヤ切断残部からなる小径部３６ｃが形成された構造
となっている。この場合、大径部３６ａ及び中径部３６
ｂの合計高さは、金ワイヤ３３の直径が２５μｍ程度で
あると、３５〜４５μｍ程度とすることができる。以
下、両金バンプ１０、１６の接合後の高さを説明する場
合、当初の高さをここでいう３５〜４５μｍ程度である
とする。
は、キャピラリ３１の孔３２の形状等にもよるが、図２
（Ｃ）に示す場合には、大径部３６ａの上面中央部に中
径部３６ｂが形成され、中径部３６ｂの上面中央部に金
ワイヤ切断残部からなる小径部３６ｃが形成された構造
となっている。この場合、大径部３６ａ及び中径部３６
ｂの合計高さは、金ワイヤ３３の直径が２５μｍ程度で
あると、３５〜４５μｍ程度とすることができる。以
下、両金バンプ１０、１６の接合後の高さを説明する場
合、当初の高さをここでいう３５〜４５μｍ程度である
とする。
【００１２】このようにして、図３（Ａ）に示すよう
に、サブ回路基板１の金メッキ層６上に金バンプ１０を
形成するとともに、半導体チップ１１の下地金属層１５
上に金バンプ１６を形成する。次に、図３（Ｂ）に示す
ように、熱圧着により両金バンプ１０、１６を接合する
と、半導体チップ１１がサブ回路基板１上に搭載される
ことになる。この場合の熱圧着条件は、半導体チップ１
１のチップ本体１２の温度を３２０〜３３０℃程度と
し、サブ回路基板１のセラミック基板１ａの温度を２０
０〜２１０℃程度とし、１バンプ当りの加重を４０〜５
０ｇ程度とする。この場合、接合後の各金バンプ１０、
１６の高さは３０〜４０μｍ程度となる。したがって、
接合後の両金バンプ１０、１６の合計高さは６０〜８０
μｍ程度となる。
に、サブ回路基板１の金メッキ層６上に金バンプ１０を
形成するとともに、半導体チップ１１の下地金属層１５
上に金バンプ１６を形成する。次に、図３（Ｂ）に示す
ように、熱圧着により両金バンプ１０、１６を接合する
と、半導体チップ１１がサブ回路基板１上に搭載される
ことになる。この場合の熱圧着条件は、半導体チップ１
１のチップ本体１２の温度を３２０〜３３０℃程度と
し、サブ回路基板１のセラミック基板１ａの温度を２０
０〜２１０℃程度とし、１バンプ当りの加重を４０〜５
０ｇ程度とする。この場合、接合後の各金バンプ１０、
１６の高さは３０〜４０μｍ程度となる。したがって、
接合後の両金バンプ１０、１６の合計高さは６０〜８０
μｍ程度となる。
【００１３】このように、接合後の両金バンプ１０、１
６の合計高さを６０〜８０μｍ程度とすることができ
る。したがって、両金バンプ１０、１６を金ワイヤによ
り形成することと相俟って、金バンプの実質的な高さを
容易に高くすることができる。また、金ワイヤにより形
成された金バンプ１０、１６の金純度はメッキ法により
形成されたものよりも高い。したがって、金純度の高い
金ワイヤにより形成された金バンプ１０、１６の硬度は
比較的低く、金−金での金属拡散接合のための熱圧着を
比較的小さい圧力で行うことができる。この結果、金バ
ンプ１６上の保護膜１４や接続パッド１３にクラックが
発生しにくいようにすることができ、接合信頼性の向上
を図ることができる。
６の合計高さを６０〜８０μｍ程度とすることができ
る。したがって、両金バンプ１０、１６を金ワイヤによ
り形成することと相俟って、金バンプの実質的な高さを
容易に高くすることができる。また、金ワイヤにより形
成された金バンプ１０、１６の金純度はメッキ法により
形成されたものよりも高い。したがって、金純度の高い
金ワイヤにより形成された金バンプ１０、１６の硬度は
比較的低く、金−金での金属拡散接合のための熱圧着を
比較的小さい圧力で行うことができる。この結果、金バ
ンプ１６上の保護膜１４や接続パッド１３にクラックが
発生しにくいようにすることができ、接合信頼性の向上
を図ることができる。
【００１４】なお、図３に示す場合には、小径部１０
ｃ、１６ｃを有する金バンプ１０、１６を接合する場合
について説明したが、これに限定されるものではない。
例えば、まず同様に図３（Ａ）に示すように、小径部１
０ｃ、１６ｃを有する金バンプ１０、１６を形成し、次
いで図４（Ａ）に示すように、サブ回路基板１の金バン
プ１０を平面度の高いガラス板（図示せず）等に用いて
加圧することにより、同金バンプ１０の突出面を平坦と
し、この後図４（Ｂ）に示すように、両金バンプ１０、
１６を接合するようにしてもよい。この場合、図４
（Ａ）に示す状態における金バンプ１０の高さが２５〜
３５μｍ程度となるようにすると、図４（Ｂ）に示す状
態における接合後の両金バンプ１０、１６の合計高さを
５５〜７５μｍ程度とすることができる。
ｃ、１６ｃを有する金バンプ１０、１６を接合する場合
について説明したが、これに限定されるものではない。
例えば、まず同様に図３（Ａ）に示すように、小径部１
０ｃ、１６ｃを有する金バンプ１０、１６を形成し、次
いで図４（Ａ）に示すように、サブ回路基板１の金バン
プ１０を平面度の高いガラス板（図示せず）等に用いて
加圧することにより、同金バンプ１０の突出面を平坦と
し、この後図４（Ｂ）に示すように、両金バンプ１０、
１６を接合するようにしてもよい。この場合、図４
（Ａ）に示す状態における金バンプ１０の高さが２５〜
３５μｍ程度となるようにすると、図４（Ｂ）に示す状
態における接合後の両金バンプ１０、１６の合計高さを
５５〜７５μｍ程度とすることができる。
【００１５】なお、サブ回路基板１の金バンプ１０を加
圧してその突出面を平坦とするのではなく、半導体チッ
プ１１の金バンプ１６を加圧してその突出面を平坦とす
るようにしてもよい。また、図５（Ａ）及び（Ｂ）に示
すように、両金バンプ１０、１６を共に加圧してその突
出面を共に平坦とするようにしてもよい。この場合、図
５（Ａ）に示す状態における金バンプ１０、１６の各高
さが２５〜３５μｍ程度となるようにすると、図５
（Ｂ）に示す状態における接合後の両金バンプ１０、１
６の合計高さを５０〜７０μｍ程度とすることができ
る。
圧してその突出面を平坦とするのではなく、半導体チッ
プ１１の金バンプ１６を加圧してその突出面を平坦とす
るようにしてもよい。また、図５（Ａ）及び（Ｂ）に示
すように、両金バンプ１０、１６を共に加圧してその突
出面を共に平坦とするようにしてもよい。この場合、図
５（Ａ）に示す状態における金バンプ１０、１６の各高
さが２５〜３５μｍ程度となるようにすると、図５
（Ｂ）に示す状態における接合後の両金バンプ１０、１
６の合計高さを５０〜７０μｍ程度とすることができ
る。
【００１６】ここで、金バンプ１０、１６の少なくとも
一方を加圧してその突出面を平坦とする理由について説
明する。図３（Ａ）に示すように、両金バンプ１０、１
６が共に小径部１０ｃ、１６ｃを有している場合には、
第１に、これらの小径部１０ｃ、１６ｃが常に各金バン
プ１０、１６の中央部に形成されるとは限らず、また一
定の態様（切断時の傾斜方向や長さ等）で形成されると
は限らず、第２に、接合する際に、サブ回路基板１と半
導体チップ１１との位置合わせが常に確実に行われると
は限らず、微小なずれが生じる場合もある。このような
場合には、接合する際に、両金バンプ１０、１６の小径
部１０ｃ、１６ｃが互いに図３（Ａ）において左右方向
に押し合い、この結果特に両金バンプ１０、１６の中径
部の形がくずれ、ひいては接合強度が低下することにな
る。そこで、このような接合強度の低下を回避すること
が１つの理由である。もう１つの理由は、サブ回路基板
１に反りやうねりが生じ、金メッキ層６が水平面に対し
て傾斜していても、金バンプ１０の突出面を水平面と平
行とすることにより、半導体チップ１１の金バンプ１６
との接合を良好とするためである。
一方を加圧してその突出面を平坦とする理由について説
明する。図３（Ａ）に示すように、両金バンプ１０、１
６が共に小径部１０ｃ、１６ｃを有している場合には、
第１に、これらの小径部１０ｃ、１６ｃが常に各金バン
プ１０、１６の中央部に形成されるとは限らず、また一
定の態様（切断時の傾斜方向や長さ等）で形成されると
は限らず、第２に、接合する際に、サブ回路基板１と半
導体チップ１１との位置合わせが常に確実に行われると
は限らず、微小なずれが生じる場合もある。このような
場合には、接合する際に、両金バンプ１０、１６の小径
部１０ｃ、１６ｃが互いに図３（Ａ）において左右方向
に押し合い、この結果特に両金バンプ１０、１６の中径
部の形がくずれ、ひいては接合強度が低下することにな
る。そこで、このような接合強度の低下を回避すること
が１つの理由である。もう１つの理由は、サブ回路基板
１に反りやうねりが生じ、金メッキ層６が水平面に対し
て傾斜していても、金バンプ１０の突出面を水平面と平
行とすることにより、半導体チップ１１の金バンプ１６
との接合を良好とするためである。
【００１７】なお、サブ回路基板１は、セラミック基板
に限らず、ガラスエポキシ基板等を用いてもよく、また
ポリイミド基板等のフレキシブル基板を用いてもよい。
また、半導体チップ１１とサブ回路基板１との組合わせ
は、ＣＳＰに限らず、ＢＧＡ(ball grid array)やＬＧ
Ａ(land grid array)等としてもよい。
に限らず、ガラスエポキシ基板等を用いてもよく、また
ポリイミド基板等のフレキシブル基板を用いてもよい。
また、半導体チップ１１とサブ回路基板１との組合わせ
は、ＣＳＰに限らず、ＢＧＡ(ball grid array)やＬＧ
Ａ(land grid array)等としてもよい。
【００１８】
【発明の効果】以上説明したように、この発明によれ
ば、半導体チップ及び回路基板の双方に金ワイヤにより
形成された両金バンプの合計高さが金バンプの実質的な
高さとなるので、両金バンプを金ワイヤにより形成する
ことと相俟って、金バンプの実質的な高さを容易に高く
することができる。また、金純度の高い金ワイヤにより
形成された両金バンプの硬度は比較的低いので、接合の
ための熱圧着を比較的小さい圧力で行うことができ、こ
の結果金バンプ上の保護膜や接続パッドにクラックが発
生しにくいようにすることができ、接合信頼性の向上を
図ることができる。
ば、半導体チップ及び回路基板の双方に金ワイヤにより
形成された両金バンプの合計高さが金バンプの実質的な
高さとなるので、両金バンプを金ワイヤにより形成する
ことと相俟って、金バンプの実質的な高さを容易に高く
することができる。また、金純度の高い金ワイヤにより
形成された両金バンプの硬度は比較的低いので、接合の
ための熱圧着を比較的小さい圧力で行うことができ、こ
の結果金バンプ上の保護膜や接続パッドにクラックが発
生しにくいようにすることができ、接合信頼性の向上を
図ることができる。
【図１】この発明の一実施形態における半導体装置の断
面図。
面図。
【図２】（Ａ）〜（Ｃ）はそれぞれ金ワイヤによる金バ
ンプの形成方法の一例を説明するために示す断面図。
ンプの形成方法の一例を説明するために示す断面図。
【図３】金バンプによる接合の第１の例を説明するため
に示すもので、（Ａ）は接合前の状態の断面図、（Ｂ）
は接合後の状態の断面図。
に示すもので、（Ａ）は接合前の状態の断面図、（Ｂ）
は接合後の状態の断面図。
【図４】金バンプによる接合の第２の例を説明するため
に示すもので、（Ａ）は接合前の状態の断面図、（Ｂ）
は接合後の状態の断面図。
に示すもので、（Ａ）は接合前の状態の断面図、（Ｂ）
は接合後の状態の断面図。
【図５】金バンプによる接合の第３の例を説明するため
に示すもので、（Ａ）は接合前の状態の断面図、（Ｂ）
は接合後の状態の断面図。
に示すもので、（Ａ）は接合前の状態の断面図、（Ｂ）
は接合後の状態の断面図。
【図６】従来の半導体装置の一例の断面図。
１ サブ回路基板 ２ 第１の接続パッド ３ 第２の接続パッド ９ ハンダバンプ １０ 金バンプ １１ 半導体チップ １６ 金バンプ ２１ メイン回路基板２１ ２２ 接続パッド
Claims (7)
- 【請求項１】 半導体チップの接続パッド上に金ワイヤ
により形成された金バンプを、回路基板の接続パッド上
に金ワイヤにより形成された金バンプに接合したことを
特徴とする半導体装置。 - 【請求項２】 半導体チップをサブ回路基板を介してメ
イン回路基板上に実装してなる半導体装置において、前
記半導体チップの接続パッド上に金ワイヤにより形成さ
れた金バンプを、前記サブ回路基板の接続パッド上に金
ワイヤにより形成された金バンプに接合したことを特徴
とする半導体装置。 - 【請求項３】 請求項２記載の発明において、前記サブ
回路基板の平面サイズは前記半導体チップの平面サイズ
とほぼ同じであることを特徴とする半導体装置。 - 【請求項４】 金ワイヤにより半導体チップの接続パッ
ド上に金バンプを形成するとともに、金ワイヤにより回
路基板の接続パッド上に金バンプを形成し、前記半導体
チップの金バンプを前記回路基板の金バンプに接合する
ことを特徴とする半導体装置の製造方法。 - 【請求項５】 半導体チップをサブ回路基板を介してメ
イン回路基板上に実装するに際し、金ワイヤにより前記
半導体チップの接続パッド上に金バンプを形成するとと
もに、金ワイヤにより前記サブ回路基板の接続パッド上
に金バンプを形成し、前記半導体チップの金バンプを前
記サブ回路基板の金バンプに接合することにより、前記
半導体チップを前記サブ回路基板上に搭載し、次いで前
記サブ回路基板を前記メイン回路基板上に搭載すること
を特徴とする半導体装置の製造方法。 - 【請求項６】 請求項５記載の発明において、前記サブ
回路基板の平面サイズは前記半導体チップの平面サイズ
とほぼ同じであることを特徴とする半導体装置の製造方
法。 - 【請求項７】 請求項４〜６のいずれかに記載の発明に
おいて、前記両金バンプのうち少なくとも一方の金バン
プを金ワイヤにより形成した後に加圧してその突出面を
平坦とすることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8273948A JPH10107084A (ja) | 1996-09-26 | 1996-09-26 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8273948A JPH10107084A (ja) | 1996-09-26 | 1996-09-26 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10107084A true JPH10107084A (ja) | 1998-04-24 |
Family
ID=17534808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8273948A Pending JPH10107084A (ja) | 1996-09-26 | 1996-09-26 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10107084A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001127102A (ja) * | 1999-10-25 | 2001-05-11 | Sony Corp | 半導体装置およびその製造方法 |
| JP2007103735A (ja) * | 2005-10-05 | 2007-04-19 | Nec Electronics Corp | 半導体装置 |
-
1996
- 1996-09-26 JP JP8273948A patent/JPH10107084A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001127102A (ja) * | 1999-10-25 | 2001-05-11 | Sony Corp | 半導体装置およびその製造方法 |
| JP2007103735A (ja) * | 2005-10-05 | 2007-04-19 | Nec Electronics Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100495694C (zh) | 半导体器件 | |
| US10297582B2 (en) | BVA interposer | |
| CN100423258C (zh) | 半导体器件及其制造方法 | |
| JP4790157B2 (ja) | 半導体装置 | |
| JP5259560B2 (ja) | 半導体装置 | |
| JP2008218926A (ja) | 半導体装置及びその製造方法 | |
| US6396155B1 (en) | Semiconductor device and method of producing the same | |
| CN101194360A (zh) | 接插件及半导体装置 | |
| JP2003007921A (ja) | 回路装置およびその製造方法 | |
| JP2003007918A (ja) | 回路装置の製造方法 | |
| JP2003007916A (ja) | 回路装置の製造方法 | |
| JP3627428B2 (ja) | 半導体装置 | |
| JP2003007917A (ja) | 回路装置の製造方法 | |
| JP5186741B2 (ja) | 回路基板及び半導体装置 | |
| JPH10107084A (ja) | 半導体装置及びその製造方法 | |
| JP3397045B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10233417A (ja) | 半導体装置及びその製造方法 | |
| JP2004087700A (ja) | 半導体装置およびその製造方法 | |
| JP4318893B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2934876B2 (ja) | 半導体装置及びその製造方法 | |
| JP4331179B2 (ja) | 半導体装置 | |
| JP2006196560A (ja) | 半導体装置 | |
| JP2002252326A (ja) | 半導体装置の製造方法 | |
| JP2000058705A (ja) | 半導体装置およびその製造方法 | |
| JPH11317424A (ja) | 半導体装置の実装方法および実装構造 |