JPH10107176A - 電子部品と基板との接続構造及びその接続方法、並びにその接続構造及び接続方法におけるはんだバンプ形成法 - Google Patents
電子部品と基板との接続構造及びその接続方法、並びにその接続構造及び接続方法におけるはんだバンプ形成法Info
- Publication number
- JPH10107176A JPH10107176A JP8256416A JP25641696A JPH10107176A JP H10107176 A JPH10107176 A JP H10107176A JP 8256416 A JP8256416 A JP 8256416A JP 25641696 A JP25641696 A JP 25641696A JP H10107176 A JPH10107176 A JP H10107176A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- substrate
- wiring
- electronic component
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 電子部品が湾曲していても電子部品の配線パ
ッドと基板の配線パターンとがはんだを介して個々に電
気的に完全に接続されていて接続不良が無いこと。 【解決手段】 はんだ１６の供給において、配線パッド
２と配線パターン１０とが個々に完全に接続するよう
に、ＢＧＡ８及び又は基板９の湾曲度と、配線パッド２
及び又は配線パターン１０の加熱溶融時のはんだ１６の
濡れ面積と、ほぼ比例した量のはんだ１６を供給する。
この結果、ＢＧＡ８の配線パッド２と基板９の配線パタ
ーン１０とがはんだ１６を介して個々に電気的に完全に
接続されていて接続不良が無い。
ッドと基板の配線パターンとがはんだを介して個々に電
気的に完全に接続されていて接続不良が無いこと。 【解決手段】 はんだ１６の供給において、配線パッド
２と配線パターン１０とが個々に完全に接続するよう
に、ＢＧＡ８及び又は基板９の湾曲度と、配線パッド２
及び又は配線パターン１０の加熱溶融時のはんだ１６の
濡れ面積と、ほぼ比例した量のはんだ１６を供給する。
この結果、ＢＧＡ８の配線パッド２と基板９の配線パタ
ーン１０とがはんだ１６を介して個々に電気的に完全に
接続されていて接続不良が無い。
Description
【０００１】
【発明の属する技術分野】本発明は、電子部品と基板と
の接続構造及びその接続方法、並びにその接続構造及び
接続方法におけるはんだバンプ形成法に係り、特に、電
子部品（ＢＧＡ（Ball Grid Array）やＣＳＰ（Chip Si
ze Package)などのパッケ−ジ形態の表面実装型電子部
品）の配線パッドと基板（電子部品を搭載するプリント
配線基板など）の配線パターンとがはんだを介して個々
に電気的に完全に接続されていて接続不良が無い電子部
品と基板との接続構造及びその接続方法、並びにその接
続構造及び接続方法におけるはんだバンプ形成法に関す
るものである。
の接続構造及びその接続方法、並びにその接続構造及び
接続方法におけるはんだバンプ形成法に係り、特に、電
子部品（ＢＧＡ（Ball Grid Array）やＣＳＰ（Chip Si
ze Package)などのパッケ−ジ形態の表面実装型電子部
品）の配線パッドと基板（電子部品を搭載するプリント
配線基板など）の配線パターンとがはんだを介して個々
に電気的に完全に接続されていて接続不良が無い電子部
品と基板との接続構造及びその接続方法、並びにその接
続構造及び接続方法におけるはんだバンプ形成法に関す
るものである。
【０００２】
【従来の技術】最近、電子機器の高機能化の要求から電
子部品の接続点数の増加が望まれている。このため、電
子部品のパッケ−ジ側面にリ−ドを配した表面実装型電
子部品よりも、電子部品のパッケ−ジにおける一方の主
面全域を利用するＢＧＡ型あるいはＣＳＰ型の表面実装
型電子部品が脚光を浴びつつある。ＣＳＰ型はパッケ−
ジサイズをＩＣチップとほぼ同一サイズにまとめたもの
で、ＢＧＡ型はパッケ−ジサイズがＣＳＰ型より大き
い。パッケ−ジにおける一方の主面となっている基材の
主面に備えられている複数個の配線パッドの構成はＣＳ
Ｐ型及びＢＧＡ型両者同様である。そこで、以下ＢＧＡ
型の表面実装型電子部品を代表として説明する。なお、
簡略化のためＢＧＡと略記する。
子部品の接続点数の増加が望まれている。このため、電
子部品のパッケ−ジ側面にリ−ドを配した表面実装型電
子部品よりも、電子部品のパッケ−ジにおける一方の主
面全域を利用するＢＧＡ型あるいはＣＳＰ型の表面実装
型電子部品が脚光を浴びつつある。ＣＳＰ型はパッケ−
ジサイズをＩＣチップとほぼ同一サイズにまとめたもの
で、ＢＧＡ型はパッケ−ジサイズがＣＳＰ型より大き
い。パッケ−ジにおける一方の主面となっている基材の
主面に備えられている複数個の配線パッドの構成はＣＳ
Ｐ型及びＢＧＡ型両者同様である。そこで、以下ＢＧＡ
型の表面実装型電子部品を代表として説明する。なお、
簡略化のためＢＧＡと略記する。
【０００３】以下、ＢＧＡと基板との接続構造を図７
（ａ）（ｂ）（ｃ）（ｄ）を参照して説明する。図７
（ａ）において、１はＢＧＡ８の基材である。この基材
１の主面には複数個の配線パッド２が備えられている。
同じく図７（ａ）において、３はモールド部で、モール
ド部３の内部にはＩＣチップとそれを配線パッド２と接
続するための導体パターンやボンディングワイヤなどが
内包されている。図７（ｂ）において、９はプリント配
線基板などの基板（以下、基板と略記する）である。こ
の基板９の前記ＢＧＡ８を搭載する側の面には配線パタ
ーン１０が設けられている。この配線パターン１０は、
例えば図７（ｃ）に示すように、円形部１０ｂと、引回
部１０ａとから構成されている。また、必要に応じて、
はんだの広がりを阻止するはんだレジスト層１２が前記
円形部１０ｂの周囲の円形部分を除いて設けられている
場合がある。そして、図７（ｄ）に示すように、上述の
ＢＧＡ８の配線パッド２と上述の基板９の配線パターン
１０とがはんだ１６を介して個々に電気的に接続されて
ＢＧＡ８が基板９に搭載されることとなる。
（ａ）（ｂ）（ｃ）（ｄ）を参照して説明する。図７
（ａ）において、１はＢＧＡ８の基材である。この基材
１の主面には複数個の配線パッド２が備えられている。
同じく図７（ａ）において、３はモールド部で、モール
ド部３の内部にはＩＣチップとそれを配線パッド２と接
続するための導体パターンやボンディングワイヤなどが
内包されている。図７（ｂ）において、９はプリント配
線基板などの基板（以下、基板と略記する）である。こ
の基板９の前記ＢＧＡ８を搭載する側の面には配線パタ
ーン１０が設けられている。この配線パターン１０は、
例えば図７（ｃ）に示すように、円形部１０ｂと、引回
部１０ａとから構成されている。また、必要に応じて、
はんだの広がりを阻止するはんだレジスト層１２が前記
円形部１０ｂの周囲の円形部分を除いて設けられている
場合がある。そして、図７（ｄ）に示すように、上述の
ＢＧＡ８の配線パッド２と上述の基板９の配線パターン
１０とがはんだ１６を介して個々に電気的に接続されて
ＢＧＡ８が基板９に搭載されることとなる。
【０００４】次に、上述のＢＧＡ８を基板９に搭載する
プロセスを図８（ａ）（ｂ）（ｃ）（ｄ）（ｅ）を参照
して説明する。まず、基材１の主面に金属製のスクリー
ンマスク（以下、メタルマスクと略記）４を配設する。
このメタルマスク４には、容量が一定の複数個の開口部
４ａが配線パッド２の位置および形状に対応して設けら
れている。このメタルマスク４の上面に置かれたはんだ
ペースト６をスキージ５により開口部４ａに圧入する。
このスキージ５が図の左側より右側（矢印イの方向）へ
移動することにより、メタルマスク４の上面でスキージ
５の移動方向前面に置かれたはんだペースト６がスキー
ジ５からメタルマスク４の表面で基材１に向かう方向の
作用力と表面上での回転力を受けて、一定量のはんだペ
ースト６ａが開口部４ａ内に充填される（図８（ａ）参
照）。次に、メタルマスク４を基材１から離すことによ
り、配線パッド２上に一定量のはんだペースト６ａが残
って印刷されたことになる（図８（ｂ）参照）。さら
に、上記の一定量のはんだペースト６ａが印刷された基
材１をリフロー装置を通過させることにより、はんだは
溶融され、そのはんだの表面張力によって欠球形状のは
んだバンプ７が形成される（図８（ｃ）参照）。なお、
はんだバンプ形成法を紹介したものとして、特開平７−
２０１８６９号公報や特開平７−２０２４０１号公報が
ある。
プロセスを図８（ａ）（ｂ）（ｃ）（ｄ）（ｅ）を参照
して説明する。まず、基材１の主面に金属製のスクリー
ンマスク（以下、メタルマスクと略記）４を配設する。
このメタルマスク４には、容量が一定の複数個の開口部
４ａが配線パッド２の位置および形状に対応して設けら
れている。このメタルマスク４の上面に置かれたはんだ
ペースト６をスキージ５により開口部４ａに圧入する。
このスキージ５が図の左側より右側（矢印イの方向）へ
移動することにより、メタルマスク４の上面でスキージ
５の移動方向前面に置かれたはんだペースト６がスキー
ジ５からメタルマスク４の表面で基材１に向かう方向の
作用力と表面上での回転力を受けて、一定量のはんだペ
ースト６ａが開口部４ａ内に充填される（図８（ａ）参
照）。次に、メタルマスク４を基材１から離すことによ
り、配線パッド２上に一定量のはんだペースト６ａが残
って印刷されたことになる（図８（ｂ）参照）。さら
に、上記の一定量のはんだペースト６ａが印刷された基
材１をリフロー装置を通過させることにより、はんだは
溶融され、そのはんだの表面張力によって欠球形状のは
んだバンプ７が形成される（図８（ｃ）参照）。なお、
はんだバンプ形成法を紹介したものとして、特開平７−
２０１８６９号公報や特開平７−２０２４０１号公報が
ある。
【０００５】それから、基板９上の配線パターン１０上
に一定量のはんだペースト１１を塗布して、この基板９
上に上下逆さにしたＢＧＡ８を置く。すなわち、基板９
側のはんだペースト１１とＢＧＡ８側のはんだバンプ７
とを対向させる（図８（ｄ）参照）。そして、上述の図
８（ｄ）の状態でリフローすることにより、はんだバン
プ７及びはんだペースト１１がリフロ−して、そのはん
だ１６は配線パッド２及び配線パターン１０に濡れ、基
材１が冷却することにより、はんだ１６が固化して、上
述のＢＧＡ８の配線パッド２と上述の基板９の配線パタ
ーン１０とがはんだ１６を介して個々に電気的に接続さ
れて、ＢＧＡ８が基板９に搭載されることとなる（図８
（ｅ）参照）。
に一定量のはんだペースト１１を塗布して、この基板９
上に上下逆さにしたＢＧＡ８を置く。すなわち、基板９
側のはんだペースト１１とＢＧＡ８側のはんだバンプ７
とを対向させる（図８（ｄ）参照）。そして、上述の図
８（ｄ）の状態でリフローすることにより、はんだバン
プ７及びはんだペースト１１がリフロ−して、そのはん
だ１６は配線パッド２及び配線パターン１０に濡れ、基
材１が冷却することにより、はんだ１６が固化して、上
述のＢＧＡ８の配線パッド２と上述の基板９の配線パタ
ーン１０とがはんだ１６を介して個々に電気的に接続さ
れて、ＢＧＡ８が基板９に搭載されることとなる（図８
（ｅ）参照）。
【０００６】
【発明が解決しようとする課題】ところが、上述の従来
の電子部品と基板との接続構造には次のような課題があ
る。すなわち、図７及び図８に示すように、基材１の配
線パッド２側の面とモールド部３側の面に配線パターン
（図示せず）を製作した時の残留応力や基材１とモール
ド部３は素材の熱膨張係数差に基づくモ−ルド時の熱収
縮量の差（バイメタル効果）などで、基材１側が凸にな
る湾曲を持つ傾向にある。この結果、はんだ１６（ＢＧ
Ａ８側のはんだバンプ７となるはんだペースト６及び又
は基板９側のはんだペースト１１）の供給量が一定の場
合、上述の基材１の反り（湾曲）により、ＢＧＡ８の配
線パッド２と基板９の配線パターン１０とは、内側にお
いてはんだ１６を介して接続されているが、外側におい
てはんだ１６がＢＧＡ８側１６ａと基板９側１６ｂとに
分れていてはんだ１６を介して接続されていない。すな
わち、接続不良が発生する場合がある。
の電子部品と基板との接続構造には次のような課題があ
る。すなわち、図７及び図８に示すように、基材１の配
線パッド２側の面とモールド部３側の面に配線パターン
（図示せず）を製作した時の残留応力や基材１とモール
ド部３は素材の熱膨張係数差に基づくモ−ルド時の熱収
縮量の差（バイメタル効果）などで、基材１側が凸にな
る湾曲を持つ傾向にある。この結果、はんだ１６（ＢＧ
Ａ８側のはんだバンプ７となるはんだペースト６及び又
は基板９側のはんだペースト１１）の供給量が一定の場
合、上述の基材１の反り（湾曲）により、ＢＧＡ８の配
線パッド２と基板９の配線パターン１０とは、内側にお
いてはんだ１６を介して接続されているが、外側におい
てはんだ１６がＢＧＡ８側１６ａと基板９側１６ｂとに
分れていてはんだ１６を介して接続されていない。すな
わち、接続不良が発生する場合がある。
【０００７】さらに、詳細に説明すると、図７及び図８
に示すように、基材１には反り（湾曲）が発生してお
り、このままでは一定量のはんだバンプ７の頂点が同一
平面（図８（ｃ）中の一点鎖線にて示す）上にない。こ
のために、図８（ｄ）に示すように、基板９上に上下逆
さまにしたＢＧＡ８を置くと、はんだバンプ７ははんだ
ペースト１１に大半が接触するが、外側のはんだバンプ
７ははんだペースト１１に接触しないことがある。この
状態でリフローすると、バイメタル効果が薄れて全ての
はんだバンプ７ははんだペースト１１とリフロ−し、一
旦は接載される。ところが、リフロ−後の冷却で再び基
材１が湾曲すると、ＢＧＡ８は内側のはんだ１６で基板
９に搭載できてはいるものの、図７（ｄ）及び図８
（ｅ）に示すように、外側のはんだ１６はＢＧＡ８側１
６ａと基板９側１６ｂとに分れていて、ＢＧＡ８の配線
パッド２と基板９の配線パターン１０とははんだ１６を
介して接続されていないことがある。
に示すように、基材１には反り（湾曲）が発生してお
り、このままでは一定量のはんだバンプ７の頂点が同一
平面（図８（ｃ）中の一点鎖線にて示す）上にない。こ
のために、図８（ｄ）に示すように、基板９上に上下逆
さまにしたＢＧＡ８を置くと、はんだバンプ７ははんだ
ペースト１１に大半が接触するが、外側のはんだバンプ
７ははんだペースト１１に接触しないことがある。この
状態でリフローすると、バイメタル効果が薄れて全ての
はんだバンプ７ははんだペースト１１とリフロ−し、一
旦は接載される。ところが、リフロ−後の冷却で再び基
材１が湾曲すると、ＢＧＡ８は内側のはんだ１６で基板
９に搭載できてはいるものの、図７（ｄ）及び図８
（ｅ）に示すように、外側のはんだ１６はＢＧＡ８側１
６ａと基板９側１６ｂとに分れていて、ＢＧＡ８の配線
パッド２と基板９の配線パターン１０とははんだ１６を
介して接続されていないことがある。
【０００８】上述の接続不良は基材１の湾曲度合いだけ
でなく、基板９上の引回部１０ａと円形部１０ｂとから
構成されている配線パターン１０にも左右される。すな
わち、配線パターン１０以外の領域ははんだとのぬれ性
が低いので、個々のはんだバンプ７が一定量（はんだ量
が同等）であると、引回部１０ａが多いほどはんだ１６
は引回部１０ａにも拡がってしまい円形部１０ｂでの盛
り上がり度合いは小となり、上述の接続不良が増加す
る。
でなく、基板９上の引回部１０ａと円形部１０ｂとから
構成されている配線パターン１０にも左右される。すな
わち、配線パターン１０以外の領域ははんだとのぬれ性
が低いので、個々のはんだバンプ７が一定量（はんだ量
が同等）であると、引回部１０ａが多いほどはんだ１６
は引回部１０ａにも拡がってしまい円形部１０ｂでの盛
り上がり度合いは小となり、上述の接続不良が増加す
る。
【０００９】本発明の目的は、電子部品の配線パッドと
基板の配線パターンとがはんだを介して個々に電気的に
完全に接続されていて接続不良が無い電子部品と基板と
の接続構造及びその接続方法、並びにその接続構造及び
接続方法におけるはんだバンプ形成法を提供することに
ある。
基板の配線パターンとがはんだを介して個々に電気的に
完全に接続されていて接続不良が無い電子部品と基板と
の接続構造及びその接続方法、並びにその接続構造及び
接続方法におけるはんだバンプ形成法を提供することに
ある。
【００１０】
【課題を解決するための手段】本発明は、上記の目的を
達成するために、はんだの供給において、配線パッドと
配線パターンとが個々に完全に接続するように、電子部
品及び又は基板の湾曲度と、配線パッド及び又は配線パ
ターンの加熱溶融時のはんだの濡れ面積と、ほぼ比例し
た量のはんだを供給することを特徴とする。
達成するために、はんだの供給において、配線パッドと
配線パターンとが個々に完全に接続するように、電子部
品及び又は基板の湾曲度と、配線パッド及び又は配線パ
ターンの加熱溶融時のはんだの濡れ面積と、ほぼ比例し
た量のはんだを供給することを特徴とする。
【００１１】この結果、本発明の電子部品と基板との接
続構造及びその接続方法、並びにその接続構造及び接続
方法におけるはんだバンプ形成法は、電子部品の配線パ
ッドと基板の配線パターンとがはんだを介して個々に電
気的に完全に接続されていて接続不良が無い。
続構造及びその接続方法、並びにその接続構造及び接続
方法におけるはんだバンプ形成法は、電子部品の配線パ
ッドと基板の配線パターンとがはんだを介して個々に電
気的に完全に接続されていて接続不良が無い。
【００１２】
【発明の実施の形態】以下、本発明の電子部品と基板と
の接続構造及びその接続方法、並びにその接続構造及び
接続方法におけるはんだバンプ形成法の実施形態のうち
の４例を図１乃至図６を参照して詳細に説明する。な
お、図１乃至図６において図７及び図８に示したものと
同一物あるいは相当品には同一符号を付けて、説明の反
復を避けることにした。
の接続構造及びその接続方法、並びにその接続構造及び
接続方法におけるはんだバンプ形成法の実施形態のうち
の４例を図１乃至図６を参照して詳細に説明する。な
お、図１乃至図６において図７及び図８に示したものと
同一物あるいは相当品には同一符号を付けて、説明の反
復を避けることにした。
【００１３】図１（ａ）（ｂ）（ｃ）（ｄ）（ｅ）は本
発明の電子部品と基板との接続構造及びその接続方法、
並びにその接続構造及び接続方法におけるはんだバンプ
形成法の第１の実施形態を示し、ＢＧＡを基板に搭載す
るプロセスを示した説明図である。この第１の実施の形
態は、はんだ１６の供給量を、配線パッド２及び配線パ
ターン１０の濡れ面積を一定として基材１の湾曲度に対
して調整するものである。この調整は、配線パッド２上
にはんだペースト６を印刷して供給する際にメタルマス
ク４の開口部４ａの容量により行うものであって、上に
凸の形状を持つ基材１と基板９の間隙を考慮して行われ
る。
発明の電子部品と基板との接続構造及びその接続方法、
並びにその接続構造及び接続方法におけるはんだバンプ
形成法の第１の実施形態を示し、ＢＧＡを基板に搭載す
るプロセスを示した説明図である。この第１の実施の形
態は、はんだ１６の供給量を、配線パッド２及び配線パ
ターン１０の濡れ面積を一定として基材１の湾曲度に対
して調整するものである。この調整は、配線パッド２上
にはんだペースト６を印刷して供給する際にメタルマス
ク４の開口部４ａの容量により行うものであって、上に
凸の形状を持つ基材１と基板９の間隙を考慮して行われ
る。
【００１４】すなわち、基材１の配線パッド２と基板９
の配線パタ−ン１０はそれぞれ同等として、基材１の湾
曲度を考慮して、中心付近の開口部４ａに比べ外側の開
口部４ａの開口度を大きくしたメタルマスク４を使用し
て、基材１にはんだペースト６を印刷する（図１（ａ）
参照）。すると、印刷されたはんだペースト６ａは外側
に行くに従って供給量は増えている（図１（ｂ）参
照）。この状態でリフローすると、中心（内側）付近の
はんだバンプ７に比べ外側のはんだバンプ７のバンプ高
さが高く（バンプ径が大と）なり、ＢＧＡ８における各
はんだバンプ７の頂点が同一平面（図１（ｃ）中の一点
鎖線にて示す）上に配される（図１（ｃ）参照）。一
方、基板９の各配線パタ−ン１０上に同量のはんだペ−
スト１１を印刷し、そこで上述のＢＧＡ８を上下逆さに
して、このＢＧＡ８のはんだバンプ７と基板９のはんだ
ペースト１１とを合わせる（図１（ｄ）参照）。そし
て、上述の状態で、リフロ−を行うと、外側のはんだ１
６の供給量は内側のはんだ１６の供給量と比較して大で
あるから、基材１が湾曲していても、基材１の配線パッ
ド２と基板９の配線パタ−ン１０とははんだ１６を介し
て個々に電気的に接続されて、特に外側において接続不
良が無く、ＢＧＡ８が基板９に搭載されることとなる
（図１（ｅ）参照）。
の配線パタ−ン１０はそれぞれ同等として、基材１の湾
曲度を考慮して、中心付近の開口部４ａに比べ外側の開
口部４ａの開口度を大きくしたメタルマスク４を使用し
て、基材１にはんだペースト６を印刷する（図１（ａ）
参照）。すると、印刷されたはんだペースト６ａは外側
に行くに従って供給量は増えている（図１（ｂ）参
照）。この状態でリフローすると、中心（内側）付近の
はんだバンプ７に比べ外側のはんだバンプ７のバンプ高
さが高く（バンプ径が大と）なり、ＢＧＡ８における各
はんだバンプ７の頂点が同一平面（図１（ｃ）中の一点
鎖線にて示す）上に配される（図１（ｃ）参照）。一
方、基板９の各配線パタ−ン１０上に同量のはんだペ−
スト１１を印刷し、そこで上述のＢＧＡ８を上下逆さに
して、このＢＧＡ８のはんだバンプ７と基板９のはんだ
ペースト１１とを合わせる（図１（ｄ）参照）。そし
て、上述の状態で、リフロ−を行うと、外側のはんだ１
６の供給量は内側のはんだ１６の供給量と比較して大で
あるから、基材１が湾曲していても、基材１の配線パッ
ド２と基板９の配線パタ−ン１０とははんだ１６を介し
て個々に電気的に接続されて、特に外側において接続不
良が無く、ＢＧＡ８が基板９に搭載されることとなる
（図１（ｅ）参照）。
【００１５】図２（ａ）及び（ｂ）は上述の第１の実施
の形態におけるメタルマスク４の変形例を示した説明図
である。図２（ａ）に示すメタルマスク４は、基材１の
湾曲度に合わせて階段状に段差をつけて開口部４ａの容
量を調整したものである。また、図２（ｂ）に示すメタ
ルマスク４は、緩やかに傾斜をつけて（立体的には曲面
を形成して）開口部４ａの容量を調整したものである。
の形態におけるメタルマスク４の変形例を示した説明図
である。図２（ａ）に示すメタルマスク４は、基材１の
湾曲度に合わせて階段状に段差をつけて開口部４ａの容
量を調整したものである。また、図２（ｂ）に示すメタ
ルマスク４は、緩やかに傾斜をつけて（立体的には曲面
を形成して）開口部４ａの容量を調整したものである。
【００１６】図３（ａ）（ｂ）（ｃ）は本発明の電子部
品と基板との接続構造及びその接続方法、並びにその接
続構造及び接続方法におけるはんだバンプ形成法の第２
の実施形態を示した説明図である。この第２の実施形態
は、上述の第１の実施形態の変形例であって、厚さが上
述の第１の実施の形態に使用されるメタルマスク４より
も薄いメタルマスク４を使用するものである。すなわ
ち、この第２の実施の形態におけるはんだ１６の供給量
の調整は、配線パッド２上にはんだペースト６を印刷し
て供給する際に厚さが薄いメタルマスク４の開口部４ａ
の容量により行うものである（図３（ａ）参照）。それ
から、この薄いメタルマスク４を用いることに基いて、
はんだ供給量が減少することを補うために印刷後の各は
んだペ−スト６ａに同一径（同一量）のはんだボール１
３を真空吸着治具１４で供給する（図３（ｂ）参照）。
上述の真空吸着治具１４の吸着穴１４ａで外側にあたる
はんだボ−ル１３が大きくなるように選択的に吸着する
ことは困難であるから、印刷するはんだペ−スト６ａの
量を予め調整しておくことが実作業上では有利である。
品と基板との接続構造及びその接続方法、並びにその接
続構造及び接続方法におけるはんだバンプ形成法の第２
の実施形態を示した説明図である。この第２の実施形態
は、上述の第１の実施形態の変形例であって、厚さが上
述の第１の実施の形態に使用されるメタルマスク４より
も薄いメタルマスク４を使用するものである。すなわ
ち、この第２の実施の形態におけるはんだ１６の供給量
の調整は、配線パッド２上にはんだペースト６を印刷し
て供給する際に厚さが薄いメタルマスク４の開口部４ａ
の容量により行うものである（図３（ａ）参照）。それ
から、この薄いメタルマスク４を用いることに基いて、
はんだ供給量が減少することを補うために印刷後の各は
んだペ−スト６ａに同一径（同一量）のはんだボール１
３を真空吸着治具１４で供給する（図３（ｂ）参照）。
上述の真空吸着治具１４の吸着穴１４ａで外側にあたる
はんだボ−ル１３が大きくなるように選択的に吸着する
ことは困難であるから、印刷するはんだペ−スト６ａの
量を予め調整しておくことが実作業上では有利である。
【００１７】そして、それぞれの配線パッド２につい
て、印刷したはんだペ−スト６ａと供給したはんだボー
ル１３の和が上述の第１の実施形態の図１（ｂ）に示す
ように印刷したはんだペ−スト６ａの量に相当していれ
ば、リフロー後には中心付近のはんだバンプ７に比べ外
側のはんだバンプ７のバンプ高さが高く（バンプ径が大
と）なり、各はんだバンプ７の頂点が同一平面（図３
（ｃ）中の一点鎖線にて示す）上に揃って配列されるこ
ととなる（図３（ｃ）参照。）この結果、上述の第１の
実施形態の図１（ｄ）（ｅ）に示すように、図３（ｃ）
のＢＧＡ８を基板９に搭載することにより、基材１が湾
曲していても、基材１の配線パッド２と基板９の配線パ
タ−ン１０とははんだ１６を介して個々に電気的に接続
されて、特に外側において接続不良が無い。
て、印刷したはんだペ−スト６ａと供給したはんだボー
ル１３の和が上述の第１の実施形態の図１（ｂ）に示す
ように印刷したはんだペ−スト６ａの量に相当していれ
ば、リフロー後には中心付近のはんだバンプ７に比べ外
側のはんだバンプ７のバンプ高さが高く（バンプ径が大
と）なり、各はんだバンプ７の頂点が同一平面（図３
（ｃ）中の一点鎖線にて示す）上に揃って配列されるこ
ととなる（図３（ｃ）参照。）この結果、上述の第１の
実施形態の図１（ｄ）（ｅ）に示すように、図３（ｃ）
のＢＧＡ８を基板９に搭載することにより、基材１が湾
曲していても、基材１の配線パッド２と基板９の配線パ
タ−ン１０とははんだ１６を介して個々に電気的に接続
されて、特に外側において接続不良が無い。
【００１８】図４（ａ）（ｂ）（ｃ）は本発明の電子部
品と基板との接続構造及びその接続方法、並びにその接
続構造及び接続方法におけるはんだバンプ形成法の第３
の実施形態を示した説明図である。この第３の実施の形
態は上述の第１の実施形態及び第２の実施形態の変形例
であって、この第３の実施形態におけるはんだ１６の供
給量の調整は、配線パッド２の周囲にはんだレジスト層
１５を設けかつ配線パッド２上にはんだペースト６を印
刷して供給する際にはんだレジスト層１５の開口部１５
ａの容量により行うものである。すなわち、基材１には
んだレジスト層１５を設ける。このはんだレジスト層１
５の開口部１５ａは基材１の湾曲度を考慮し、中心側で
小さく、外側ほど大きくしている。その上にメタルマス
ク４を置いて、スキ−ジ５で配線パッド２上にはんだペ
ースト６を印刷する。このメタルマスク４の開口部４ａ
の開口度は同等である（図４（ａ）参照）。このスクリ
−ン印刷の結果、配線パッド２とはんだレジスト層１５
の間隙からはんだペ−スト６ａが行き渡り、印刷された
はんだペ−スト６ａの量は、上述の第１の実施の形態の
図１（ｂ）及び第２の実施の形態の図３（ｂ）と同様
に、中心側で少なく、外側ほど多くなっている（図４
（ｂ）参照）。そして、これをリフロ−すると、はんだ
は基材１にぬれないので、各配線パッド２のはんだバン
プ７の高さが揃ったＢＧＡ８が得られる。なお、リフロ
−後にはんだレジスト層１５を除去している（図４
（ｃ）参照。この結果、上述の第１の実施形態及び第２
の実施の形態と同様に、ＢＧＡ８を基板９に搭載した際
に、基材１が湾曲していても接続不良が無い。
品と基板との接続構造及びその接続方法、並びにその接
続構造及び接続方法におけるはんだバンプ形成法の第３
の実施形態を示した説明図である。この第３の実施の形
態は上述の第１の実施形態及び第２の実施形態の変形例
であって、この第３の実施形態におけるはんだ１６の供
給量の調整は、配線パッド２の周囲にはんだレジスト層
１５を設けかつ配線パッド２上にはんだペースト６を印
刷して供給する際にはんだレジスト層１５の開口部１５
ａの容量により行うものである。すなわち、基材１には
んだレジスト層１５を設ける。このはんだレジスト層１
５の開口部１５ａは基材１の湾曲度を考慮し、中心側で
小さく、外側ほど大きくしている。その上にメタルマス
ク４を置いて、スキ−ジ５で配線パッド２上にはんだペ
ースト６を印刷する。このメタルマスク４の開口部４ａ
の開口度は同等である（図４（ａ）参照）。このスクリ
−ン印刷の結果、配線パッド２とはんだレジスト層１５
の間隙からはんだペ−スト６ａが行き渡り、印刷された
はんだペ−スト６ａの量は、上述の第１の実施の形態の
図１（ｂ）及び第２の実施の形態の図３（ｂ）と同様
に、中心側で少なく、外側ほど多くなっている（図４
（ｂ）参照）。そして、これをリフロ−すると、はんだ
は基材１にぬれないので、各配線パッド２のはんだバン
プ７の高さが揃ったＢＧＡ８が得られる。なお、リフロ
−後にはんだレジスト層１５を除去している（図４
（ｃ）参照。この結果、上述の第１の実施形態及び第２
の実施の形態と同様に、ＢＧＡ８を基板９に搭載した際
に、基材１が湾曲していても接続不良が無い。
【００１９】図５（ａ）（ｂ）（ｃ）は本発明の電子部
品と基板との接続構造及びその接続方法、並びにその接
続構造及び接続方法におけるはんだバンプ形成法の第４
の実施形態を示した説明図である。図６は同じく供給は
んだ量が一定のときの配線パッド径とバンプ高さの関係
を示した図（グラフ）である。この第４の実施形態は、
はんだ１６の供給量を一定にして、基材１の湾曲度に対
して配線パッド２及び配線パターン１０の濡れ面積を調
整するものである。すなわち、はんだペーストのリフロ
−後におけるはんだバンプのバンプ高さ（径）は、はん
だバンプ（はんだペースト）量を同一とすると、図６に
示すように、円形状配線パッドの直径（パッド径）が大
きいほど低く（小と）なるトレ−ドオフの関係を持つ。
そこで、この第４の実施形態では、配線パッド２の形状
を調整して有る。調整の方法としては、基材１の湾曲度
から中心付近の配線パッド２に比べ外側の配線パッド２
のパッド径を小さくしている（図５（ａ）参照）。次
に、開口部の容量が一定のメタルマスクを使用して上述
の配線パッド２にはんだペースト６ａを印刷する。この
印刷されたはんだペースト６ａの体積（容量）はどの配
線パッド２上においても同一である（図５（ｂ）参
照）。この状態でリフローすると、中心付近のはんだバ
ンプ７に比べ外側のはんだバンプ７のバンプ高さが高く
なり、各はんだバンプ７の頂点が同一平面上に配され
る。この結果、ＢＧＡ８を基板９に搭載した際に、基材
１が湾曲していても接続不良が無い。
品と基板との接続構造及びその接続方法、並びにその接
続構造及び接続方法におけるはんだバンプ形成法の第４
の実施形態を示した説明図である。図６は同じく供給は
んだ量が一定のときの配線パッド径とバンプ高さの関係
を示した図（グラフ）である。この第４の実施形態は、
はんだ１６の供給量を一定にして、基材１の湾曲度に対
して配線パッド２及び配線パターン１０の濡れ面積を調
整するものである。すなわち、はんだペーストのリフロ
−後におけるはんだバンプのバンプ高さ（径）は、はん
だバンプ（はんだペースト）量を同一とすると、図６に
示すように、円形状配線パッドの直径（パッド径）が大
きいほど低く（小と）なるトレ−ドオフの関係を持つ。
そこで、この第４の実施形態では、配線パッド２の形状
を調整して有る。調整の方法としては、基材１の湾曲度
から中心付近の配線パッド２に比べ外側の配線パッド２
のパッド径を小さくしている（図５（ａ）参照）。次
に、開口部の容量が一定のメタルマスクを使用して上述
の配線パッド２にはんだペースト６ａを印刷する。この
印刷されたはんだペースト６ａの体積（容量）はどの配
線パッド２上においても同一である（図５（ｂ）参
照）。この状態でリフローすると、中心付近のはんだバ
ンプ７に比べ外側のはんだバンプ７のバンプ高さが高く
なり、各はんだバンプ７の頂点が同一平面上に配され
る。この結果、ＢＧＡ８を基板９に搭載した際に、基材
１が湾曲していても接続不良が無い。
【００２０】この実施形態においては、図４の特性曲線
を考慮し配線パッド２のパッド径を調整することによっ
て、各配線パッド上に供給するはんだペ−スト量を基材
１の湾曲度に対し相対的に比例させている。
を考慮し配線パッド２のパッド径を調整することによっ
て、各配線パッド上に供給するはんだペ−スト量を基材
１の湾曲度に対し相対的に比例させている。
【００２１】以上の個々の実施形態での各はんだバンプ
頂点同一平面化の手法は組み合わせて実施しても良い。
また、反りの方向が逆であったり、その他の原因によっ
てはんだバンプの頂点と基板の間隙が発生しても同様の
効果が得られる。また基板にはんだバンプを形成する場
合でも同様の効果（接続不良が無い）が得られる。
頂点同一平面化の手法は組み合わせて実施しても良い。
また、反りの方向が逆であったり、その他の原因によっ
てはんだバンプの頂点と基板の間隙が発生しても同様の
効果が得られる。また基板にはんだバンプを形成する場
合でも同様の効果（接続不良が無い）が得られる。
【００２２】
【発明の効果】以上のように、本発明は、はんだの供給
において、配線パッドと配線パターンとが個々に完全に
接続するように、電子部品及び又は基板の湾曲度と、配
線パッド及び又は配線パターンの加熱溶融時のはんだの
濡れ面積と、ほぼ比例した量のはんだを供給するもので
あるから、電子部品の配線パッドと基板の配線パターン
とがはんだを介して個々に電気的に完全に接続されてい
て接続不良が無い。
において、配線パッドと配線パターンとが個々に完全に
接続するように、電子部品及び又は基板の湾曲度と、配
線パッド及び又は配線パターンの加熱溶融時のはんだの
濡れ面積と、ほぼ比例した量のはんだを供給するもので
あるから、電子部品の配線パッドと基板の配線パターン
とがはんだを介して個々に電気的に完全に接続されてい
て接続不良が無い。
【図１】（ａ）（ｂ）（ｃ）（ｄ）（ｅ）は、本発明の
電子部品と基板との接続構造及びその接続方法、並びに
その接続構造及び接続方法におけるはんだバンプ形成法
の第１の実施の形態を示し、ＢＧＡの製造プロセスとＢ
ＧＡを基板に搭載するプロセスを簡略化して示す図であ
る。
電子部品と基板との接続構造及びその接続方法、並びに
その接続構造及び接続方法におけるはんだバンプ形成法
の第１の実施の形態を示し、ＢＧＡの製造プロセスとＢ
ＧＡを基板に搭載するプロセスを簡略化して示す図であ
る。
【図２】（ａ）（ｂ）は、メタルマスクの開口部の変形
例を示した説明図である。
例を示した説明図である。
【図３】（ａ）（ｂ）（ｃ）は、本発明の電子部品と基
板との接続構造及びその接続方法、並びにその接続構造
及び接続方法におけるはんだバンプ形成法はんだバンプ
形成法の第２の実施の形態を示したＢＧＡの製造プロセ
スを簡略化して示す図である。
板との接続構造及びその接続方法、並びにその接続構造
及び接続方法におけるはんだバンプ形成法はんだバンプ
形成法の第２の実施の形態を示したＢＧＡの製造プロセ
スを簡略化して示す図である。
【図４】（ａ）（ｂ）（ｃ）は、本発明の電子部品と基
板との接続構造及びその接続方法、並びにその接続構造
及び接続方法におけるはんだバンプ形成法の第３の実施
の形態を示したＢＧＡの製造プロセスを簡略化して示す
図である。
板との接続構造及びその接続方法、並びにその接続構造
及び接続方法におけるはんだバンプ形成法の第３の実施
の形態を示したＢＧＡの製造プロセスを簡略化して示す
図である。
【図５】（ａ）（ｂ）（ｃ）は本発明の電子部品と基板
との接続構造及びその接続方法、並びにその接続構造及
び接続方法におけるはんだバンプ形成法の第３の実施の
形態を示したＢＧＡの製造プロセスを簡略化して示す図
である。
との接続構造及びその接続方法、並びにその接続構造及
び接続方法におけるはんだバンプ形成法の第３の実施の
形態を示したＢＧＡの製造プロセスを簡略化して示す図
である。
【図６】供給はんだ量が一定のときの配線パッド径とバ
ンプ高さの関係を示した図（グラフ）である。
ンプ高さの関係を示した図（グラフ）である。
【図７】（ａ）はＢＧＡの概略図、（ｂ）は基板の概略
図、（ｃ）は（ｂ）におけるｃ−ｃ線矢視図、（ｄ）は
従来のプロセスでＢＧＡを基板に搭載した状態の概略図
である。
図、（ｃ）は（ｂ）におけるｃ−ｃ線矢視図、（ｄ）は
従来のプロセスでＢＧＡを基板に搭載した状態の概略図
である。
【図８】（ａ）（ｂ）（ｃ）（ｄ）（ｅ）は、従来のＢ
ＧＡの製造プロセスとＢＧＡを基板に搭載するプロセス
を簡略化して示す図である。
ＧＡの製造プロセスとＢＧＡを基板に搭載するプロセス
を簡略化して示す図である。
【符号の説明】 １…基材 ２…配線パッド ３…モールド部 ４…メタルマスク ４ａ…メタルマスクの開口部 ５…スキージ ６、１１…はんだペースト ７…はんだバンプ ８…ＢＧＡ ９…基板 １０…配線パターン １０ａ…引回部 １０ｂ…円形部 １２、１５…はんだレジスト層 １３…はんだボール １４…真空吸着治具 １６…はんだ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 秀男 茨城県竜ケ崎市向陽台５丁目２番 日立テ クノエンジニアリング 株式会社開発研究 所内
Claims (7)
- 【請求項１】 電子部品の配線パッドと基板の配線パタ
ーンとがはんだを介して個々に電気的に接続されている
電子部品と基板との接続構造であって、 前記はんだの供給量は、前記配線パッドと前記配線パタ
ーンとが個々に完全に接続するように、前記電子部品及
び又は前記基板の湾曲度と、前記配線パッド及び又は前
記配線パターンの加熱溶融時のはんだの濡れ面積と、ほ
ぼ比例した量であることを特徴とする電子部品と基板と
の接続構造。 - 【請求項２】 請求項１に記載の電子部品と基板との接
続構造において、 前記はんだの供給量は、前記湾曲度に対して前記濡れ面
積を調整することにより一定であること、及び又は、前
記濡れ面積を一定として前記湾曲度に対して調整するこ
とを特徴とする電子部品と基板との接続構造。 - 【請求項３】 電子部品の配線パッドと基板の配線パタ
ーンとをはんだを介して個々に電気的に接続する電子部
品と基板との接続方法であって、 前記配線パッドと前記配線パターンとが個々に完全に接
続するように、前記電子部品及び又は前記基板の湾曲度
と、前記配線パッド及び又は前記配線パターンの加熱溶
融時のはんだの濡れ面積と、ほぼ比例した量のはんだを
供給することを特徴とする電子部品と基板との接続方
法。 - 【請求項４】 請求項３に記載の電子部品と基板との接
続方法において、 前記はんだの供給量は、前記湾曲度に対して前記濡れ面
積を調整することにより一定であること、及び又は、前
記濡れ面積を一定として前記湾曲度に対して調整するこ
とを特徴とする電子部品と基板との接続方法。 - 【請求項５】 電子部品の配線パッドと基板の配線パタ
ーンとがはんだを介して個々に電気的に接続されている
電子部品と基板との接続構造、及び電子部品の配線パッ
ドと基板の配線パターンとをはんだを介して個々に電気
的に接続する電子部品と基板との接続方法において、 前記電子部品の配線パッド及び又は前記基板の配線パタ
ーン上にはんだを供給し、その後前記はんだを加熱溶融
させてはんだバンプを形成する方法であって、 前記配線パッド及び又は前記配線パターン上にはんだを
供給する際に、前記配線パッドと前記配線パターンとが
個々に完全に接続するように、前記電子部品及び又は前
記基板の湾曲度と、前記配線パッド及び又は前記配線パ
ターンの加熱溶融時のはんだの濡れ面積と、ほぼ比例し
た量のはんだを供給することを特徴とするはんだバンプ
形成法。 - 【請求項６】 請求項５に記載のはんだバンプ形成法に
おいて、 前記はんだの供給量は、前記湾曲度に対して前記濡れ面
積を調整することにより一定であること、及び又は、前
記濡れ面積を一定として前記湾曲度に対して調整するこ
とを特徴とするはんだバンプ形成法。 - 【請求項７】 請求項５に記載のはんだバンプ形成法に
おいて、 前記はんだの供給量は、前記配線パッド及び又は前記配
線パターン上にはんだペーストを印刷して供給する際に
スクリーンマスクの開口部の容量により調整すること、
及び又は、前記配線パッド及び又は前記配線パターン上
にはんだペーストを印刷しかつその上にはんだボールを
供給する際にスクリーンマスクの開口部の容量により調
整すること、及び又は、前記配線パッド及び又は前記配
線パターンの周囲にはんだレジスト層を設けかつ前記配
線パッド及び又は前記配線パターン上にはんだペースト
を印刷して供給する際に前記はんだレジスト層の開口部
の容量により調整することを特徴とするはんだバンプ形
成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8256416A JPH10107176A (ja) | 1996-09-27 | 1996-09-27 | 電子部品と基板との接続構造及びその接続方法、並びにその接続構造及び接続方法におけるはんだバンプ形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8256416A JPH10107176A (ja) | 1996-09-27 | 1996-09-27 | 電子部品と基板との接続構造及びその接続方法、並びにその接続構造及び接続方法におけるはんだバンプ形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10107176A true JPH10107176A (ja) | 1998-04-24 |
Family
ID=17292373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8256416A Pending JPH10107176A (ja) | 1996-09-27 | 1996-09-27 | 電子部品と基板との接続構造及びその接続方法、並びにその接続構造及び接続方法におけるはんだバンプ形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10107176A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1174312A (ja) * | 1997-08-28 | 1999-03-16 | Mitsubishi Electric Corp | 半導体装置およびはんだバンプの形成方法 |
| JP2002164473A (ja) * | 2000-11-29 | 2002-06-07 | Sharp Corp | 半導体装置及びその製造方法 |
| JP2007115789A (ja) * | 2005-10-19 | 2007-05-10 | Matsushita Electric Ind Co Ltd | 積層型半導体装置および積層型半導体装置の製造方法 |
| JP2009267117A (ja) * | 2008-04-25 | 2009-11-12 | Nec Corp | 半導体装置、基板、及び半導体装置の実装方法 |
| US9345133B2 (en) | 2012-02-28 | 2016-05-17 | Canon Kabushiki Kaisha | Printed circuit board and method of mounting components on the printed circuit board |
| JP2019009470A (ja) * | 2018-10-09 | 2019-01-17 | パナソニックＩｐマネジメント株式会社 | 実装構造体 |
| WO2020158807A1 (ja) * | 2019-01-30 | 2020-08-06 | 京セラ株式会社 | 光学センサおよびそれを用いた光学センサ装置 |
| CN114284174A (zh) * | 2021-12-14 | 2022-04-05 | 苏州华星光电技术有限公司 | 印刷网、显示装置的制作方法及显示装置 |
-
1996
- 1996-09-27 JP JP8256416A patent/JPH10107176A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1174312A (ja) * | 1997-08-28 | 1999-03-16 | Mitsubishi Electric Corp | 半導体装置およびはんだバンプの形成方法 |
| JP2002164473A (ja) * | 2000-11-29 | 2002-06-07 | Sharp Corp | 半導体装置及びその製造方法 |
| JP2007115789A (ja) * | 2005-10-19 | 2007-05-10 | Matsushita Electric Ind Co Ltd | 積層型半導体装置および積層型半導体装置の製造方法 |
| JP2009267117A (ja) * | 2008-04-25 | 2009-11-12 | Nec Corp | 半導体装置、基板、及び半導体装置の実装方法 |
| US9345133B2 (en) | 2012-02-28 | 2016-05-17 | Canon Kabushiki Kaisha | Printed circuit board and method of mounting components on the printed circuit board |
| JP2019009470A (ja) * | 2018-10-09 | 2019-01-17 | パナソニックＩｐマネジメント株式会社 | 実装構造体 |
| WO2020158807A1 (ja) * | 2019-01-30 | 2020-08-06 | 京セラ株式会社 | 光学センサおよびそれを用いた光学センサ装置 |
| CN114284174A (zh) * | 2021-12-14 | 2022-04-05 | 苏州华星光电技术有限公司 | 印刷网、显示装置的制作方法及显示装置 |
| CN114284174B (zh) * | 2021-12-14 | 2025-09-23 | 苏州华星光电技术有限公司 | 印刷网、显示装置的制作方法及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6100475A (en) | Solder bonding printed circuit boards | |
| US6281581B1 (en) | Substrate structure for improving attachment reliability of semiconductor chips and modules | |
| JP2725637B2 (ja) | 電子回路装置およびその製造方法 | |
| US7211889B2 (en) | Semiconductor package and method for manufacturing the same | |
| US5639696A (en) | Microelectronic integrated circuit mounted on circuit board with solder column grid array interconnection, and method of fabricating the solder column grid array | |
| JP3296130B2 (ja) | 電子部品の半田付け方法 | |
| US20100213609A1 (en) | Solder bump, semiconductor chip, method of manufacturing the semiconductor chip, conductive connection structure, and method of manufacturing the conductive connection structure | |
| JP3347279B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10233463A (ja) | 半導体装置およびその製造方法 | |
| JPH10107176A (ja) | 電子部品と基板との接続構造及びその接続方法、並びにその接続構造及び接続方法におけるはんだバンプ形成法 | |
| US20080145973A1 (en) | Method of manufacturing wafer level chip size package | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| JPH10247700A (ja) | 電子部品及びその実装方法並びにマスク | |
| JP3277083B2 (ja) | 半導体チップおよびそれを用いた半導体装置 | |
| JP3446508B2 (ja) | バンプ付きワークの実装方法および実装基板 | |
| JP3859963B2 (ja) | 半導体装置及びその製造方法 | |
| JP3180041B2 (ja) | 接続端子及びその形成方法 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JP2001230537A (ja) | ハンダバンプの形成方法 | |
| JP3307262B2 (ja) | 半田バンプの形成方法 | |
| JP3013682B2 (ja) | 半田バンプならびにこれを用いた電子部品の接続構造および方法 | |
| EP0949668A1 (en) | Method for forming bump and semiconductor device | |
| JPH1187906A (ja) | 半導体装置およびその実装方法 | |
| JP2001339151A (ja) | バンプによる電子部品の実装方法 | |
| JP2002057242A (ja) | エリアアレイ型半導体パッケージ |