JPH10107546A - 信号発生装置 - Google Patents

Abstract

(57)【要約】 【課題】ＤＤＳ３に入力するクロック周波数Ｆは固定
し、ＤＤＳ３の分周比と可変リプルカウンタ５との組合
せにより、ＤＤＳ３の出力のスプリアスを低減させる。 【解決手段】ＤＤＳ３の分周比を可変し、外部制御可能
なリプルカウンタ５を分周器、および逓倍器として使用
し、その逓倍の高調波を抽出するバンドパスフィルタ６
を使用する。メモリ２は、出力周波数Ｌに対してスプリ
アスのない、Ａ、Ｎ、およびＭの最適な組合せを記憶す
る。制御部１は、所望の出力周波数Ｌに対して、最適な
Ａ、Ｎ、およびＭの最適な組合で、ＤＤＳ３、リプルカ
ウンタ５、制御電圧発生器７を制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、移動無線機用の局
部発振のうち、特にダイレクトデジタルシンセサイザ
（Ｄｉｒｅｃｔ Ｄｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｚ
ｅｒ、以下単に「ＤＤＳ」という。）を用いた信号発生
装置に関するものである。

【０００２】

【従来の技術】

（移動無線機にＤＤＳを用いる理由）移動無線機の局部
発振器には、無線周波数に応じて局部発振器の周波数を
合成する必要上、従来からＰＬＬ（Ｐｈａｓｅ Ｌｏｃ
ｋｅｄ Ｌｏｏｐ、以下単に「ＰＬＬ」という。）、又
は、ＤＤＳ等の方式が使用されている。ＤＤＳは、ＰＬ
Ｌに比べ素子数が少なく小型化が可能である。しかも、
デジタルの利点である無調整化が可能である。そのた
め、今後移動無線の分野では更に多くの機器に採用され
ると考えられる。

【０００３】一方、ＤＤＳでは、原理的にはクロック信
号の周波数（以下、単に「クロック周波数」ともい
う。）の２分の１以下の周波数の合成が可能だが、後述
するように原理上、不要波成分（以下、「スプリアス」
ともいう。）が発生する。そのため、これを少なくする
ためには、クロック周波数に比較し、十分低い周波数の
合成のみに限定し、使用せざるを得なかった。

【０００４】（ＤＤＳの一般的特性）図５に一般的なＤ
ＤＳの構成例の一例を示す。波形メモリ１２のアドレス
は位相アキュムレータ１１より与える。位相アキュムレ
ータ１１は一方の入力が周波数の設定値（出力する周波
数に対応する数値で、クロック信号の一周期毎にこの数
値が繰返し加算される）であり、他方の入力が位相アキ
ュムレータ１１自身の出力である。

【０００５】加算動作はクロック信号が入力される毎に
位相アキュムレータ１１の出力が増加し、それをアドレ
スとする波形メモり１２より波形データが読み出され
る。波形メモリ１２の全アドレスは出力周波数の１周
期、即ち２πラジアンに相当し、波形データは各々の位
相に対応する振幅の値に相当する。波形データはＤＡＣ
（デジタルアナログ変換器）１３にてアナログ変換さ
れ、出力される。一般的には、ＤＤＳの出力はこれに接
続される低域ろ波器により高周波成分が除去され、滑ら
かな波形に変換され使用される。

【０００６】上記の周波数の設定値をＡ、クロック周波
数をＦｃ、波形メモリ１２の全アドレスの数値を２^m 、
ＤＤＳの出力周波数をＦｏとすると、Ｆｏは式１で表さ
れる。

【０００７】 Ｆｏ＝Ｆｃ×Ａ／２^m （１）

【０００８】従ってＤＤＳはＡを１変化させることによ
り周波数分解能Ｆｃ／２^m で、出力周波数を可変するこ
とができる。

【０００９】しかしＤＤＳには、次のような二つの理由
から希望周波数以外のスプリアスを発生するという欠点
がある。第一の理由は、出力周波数Ｆｏの整数倍がクロ
ック周波数Ｆｃと異なる場合には、位相アキュムレータ
１１がオーバーフローした際に残りのアドレスが次の周
期に加算される。従って１周期毎に読み出される波形メ
モり１２のアドレスが異なる。アドレスは位相に相当す
るから１周期毎に位相の異なる波形が出力されることに
なる。このためＤＤＳの出力は位相変調を受けることに
より、希望波以外のスプリアスが発生する。

【００１０】第二の理由は、ＤＤＳの出力はクロック周
波数の一周期毎にステップ状に変化する波形となるた
め、周波数ＫＦｃ±ｋＦｏ（Ｋ、およびｋは整数）なる
成分がスプリアスとして発生するものである。

【００１１】発生したスプリアスが希望波の周波数より
十分離調しておれば、フィルタや同調回路、あるいは本
発明にあるＰＬＬ回路により、減衰させることが可能で
あるが、希望波の近傍に発生するスプリアスは取り除く
ことができない。第１の理由によるスプリアスは、位相
変調の変調周波数成分が低いほど、希望波の近傍に大き
なスプリアスが発生する。

【００１２】特に、ＤＤＳの出力周波数Ｆｏが、クロッ
ク周波数Ｆｃの整数分の一から僅かずれた値に相当する
場合、ＤＤＳの出力は低周波でしかも大きな変調指数で
変調をうけることになるため、近傍に大きなスプリアス
が発生する。

【００１３】一方、第二の理由によるスプリアスの周波
数ＫＦｃ±ｋＦｏの内、Ｋやｋの値の次数の小さい成分
ほどレベルが大きい。経験的に１０次を越える次数の高
いスプリアスはレベルが小さく、問題にならないが、出
力周波数Ｆｏがクロック周波数Ｆｃの１／１０を越える
と近傍に１０次以下のスプリアス成分が発生する。

【００１４】この第一および第二の理由によるスプリア
スは、ＤＤＳの原理上発生するもので、これを回避する
ためには、ＤＤＳの出力周波数Ｆｏをクロック周波数Ｆ
ｃに対して十分低くするという制約を受けざる得なかっ
た。それは、第一の理由に対し、最大位相偏移はＡ／２
^m ×２πラジアンを小さくするための制約である。第二
の理由に対しては、Ｆｏの近傍に発生するＫＦｃ−ｋＦ
ｏの次数を増やし、レベルを低減するための制約であ
る。

【００１５】（従来の方式の欠点）第一の理由によるス
プリアスを低減するため、従来取られてきた第１の方策
は、波形メモリのデータに正弦波の近似計算値を用い、
１周期毎の波形メモリのアドレスが変化しても、それぞ
れの位相に相当する正弦波の値を出力することで、位相
ジッタを少なくする方式である（稲葉 保 著「ダイレ
クト・ディジタル・シンセサイザの研究」トランジスタ
技術 Ｆｅｂ．１９９３ Ｐ２９５〜３０３）。この方
式を用いたＤＤＳはＩＣ化され市販されているため、一
般に使用することが可能である。

【００１６】しかしながら出力周波数を上げた場合、１
ステップ当たりの位相が大きくなり、正弦波とは異なる
出力波形となる。１周期毎に異なる位相のデータが出力
されるので波形自体が１周期毎に異なる。これは明らか
に変調を受けた信号であり、位相変調による顕著なスプ
リアスが発生する。従ってこの方式のみでは位相変調に
よるスプリアスの発生を防止することはできない。

【００１７】第一の理由によるスプリアスを低減するた
めに従来取られてきた第２の方策は、クロックが入力さ
れる毎に位相アキュムレータに加算される周波数設定値
をランダム化する方式である（特開平３−１１７１１５
号公報）。この方式では、クロックの１ステップ毎に進
む位相を分散させることにより特定の周波数成分のスプ
リアスのピーク値を低減する効果がある。

【００１８】しかしながら、以下の、の欠点があ
る。位相アキュムレータに加算される周波数設定値を
ランダム化しても、単一周波数成分のスプリアスが分散
するだけで、スプリアスそのものは無くならない。ラ
ンダム化された変調信号は位相雑音を発生するために、
ランダム化する範囲が限定され、結果として十分なスプ
リアスの低減効果が得られない。

【００１９】第二の理由によるスプリアスを低減するた
めの方策は、ＤＤＳの後段の低域ろ波器により高周波成
分を除去する方法である。しかしながら出力信号とスプ
リアスを分離するためには、周波数差が必要なため、Ｄ
ＤＳの出力周波数Ｆｏをクロック周波数Ｆｃに対し十分
低いという条件が必要で、前記の課題を解決する手段に
はなり得ない。

【００２０】

【発明が解決しようとする課題】そのため、ＤＤＳ出力
のスプリアスを低減させる手段として、ＤＤＳ入力クロ
ック周波数を、数種類生成し、これを切り替えて使用し
ている。これにより、ＤＤＳ出力のスプリアスを低減さ
せていた。その具体例を図４で示す。図中点線内の部分
が必要となる。すなわち、周波数合成、分周、ＶＣＸＯ
とＰＬＬ回路を使用したｎ倍器、クロック切替スイッ
チ、およびそれらの制御器が必要となる。そのため、こ
れらの信号が互いに影響し、不要スプリアスの原因にな
っていた。

【００２１】本発明はこのような事情に鑑みてなされた
ものであり、ＤＤＳに入力するクロック周波数は固定
し、ＤＤＳの分周比と可変リプルカウンタとの組合せに
より、ＤＤＳ出力のスプリアスを低減させるものであ
り、クロックを生成する回路、クロックを切り替える回
路を不要とする信号発生装置を提供することを課題とす
る。

【００２２】

【課題を解決するための手段】上記課題を解決するため
本発明の信号発生装置では、ＤＤＳの分周比を可変し、
外部制御可能なリプルカウンタを分周器、および逓倍器
として使用し、その逓倍の高調波を抽出するバンドパス
フィルタ、およびそれらを制御する制御部により構成す
る。

【００２３】その具体的手段として、請求項１では、下
記〜の構成とした。 ＤＤＳと、 ＤＤＳの出力を分周し、かつ、１／Ｎ分周した周波数
のＭ倍の高調波を発生させるリプルカウンタと、 リプルカウンタの出力から所望のＭ倍の高調波成分を
抽出するための通過周波数が可変可能なバンドパスフィ
ルタ（ＢＰＦ）と、 ＤＤＳの出力周波数と、ＮおよびＭの値を決定する制
御部。

【００２４】（作用）この構成による本願発明の信号発
生装置は、ＤＤＳの出力周波数、リプルカウンタの分周
比１／Ｎ、逓倍数Ｍとの複数の組合せから適宜選択する
ことにより、近傍にスプリアスの少ない最終出力周波数
を得ることができる。

【００２５】

【発明の実施の形態】本発明の一実施形態を図を用いて
説明する。図１は本発明の一実施形態のブロック図であ
る。制御部１は、メモリ２に記憶された周波数の設定値
ＡをＤＤＳ３に対して出力する。このＡは、後で述べる
手段で決定され、例えば９桁の整数となっている。基準
発振器４は、例えば１０ＭＨｚの基準発振周波数Ｆを発
生し、ＤＤＳ３に対して出力する。ＤＤＳ３は、ＤＤＳ
出力周波数Ｄを出力する。ＤＤＳ３の構成が３２ビット
の場合、Ｄは前述の式１に示すように、Ｄ＝（Ｆ／
２³²）×Ａで求められる。

【００２６】ＤＤＳ出力周波数Ｄは、リプルカウンタ５
に入力され、制御部１が指定した分周比Ｎ（Ｎ＝２、
３、４・・ｎ）で分周される。その際、リプルカウンタ
５は、ＤＤＳ出力周波数Ｄを１／Ｎに分周するととも
に、１／Ｎ分周した周波数のＭ倍（Ｍ＝２、３、４・・
ｎ）の高調波を発生させる。ＢＰＦ６は、そのリプルカ
ウンタ５の出力する高調波のうち、所望の周波数成分を
抽出する。これにより、リプルカウンタ５は、分周器、
および逓倍器として動作することになる。所望の周波数
は、制御部１が制御電圧発生器７を制御することにより
決定される。つまり、ＢＰＦ６の通過周波数は、制御電
圧発生器７の出力電圧により決定される。ここで、本実
施例の出力周波数Ｌは、Ｌ＝（Ｄ×Ｍ）／Ｎとなる。

【００２７】次に、図２を用いて周波数の設定値Ａ、分
周比Ｎ、および逓倍数Ｍの決定手段を説明する。希望す
る出力周波数Ｌを２ＭＨｚとする。図２の（ａ）では、
Ｄ₁を１．３３３ＭＨｚすると、Ｆ＝１０ＭＨｚである
から、Ａ₁ ＝５７２５１９１４０となる。ここで、１０
ＭＨｚ／２³²を２．３２８３０６４３７×１０^-3とす
る。図２の（ｂ）では、Ｄ₂ を１．５ＭＨｚすると、Ｆ
＝１０ＭＨｚであるから、Ａ₂ ＝６４４２４５０９４と
なる。図２の（ｃ）では、Ｄ₃ を１．６ＭＨｚすると、
Ｆ＝１０ＭＨｚであるから、Ａ₃ ＝６８７１９４７６７
となる。

【００２８】図２の（ａ）では、Ｄ₁ を１／２に分周し
その３倍の高調波である２ＭＨｚを抽出する（Ｎ₁ ＝
２、Ｍ₁ ＝３）。図２の（ｂ）では、Ｄ₂ を１／３に分
周しその４倍の高調波である２ＭＨｚを抽出する（Ｎ₂
＝３、Ｍ₂ ＝４）。図２の（ｃ）では、Ｄ₃ を１／４に
分周しその５倍の高調波である２ＭＨｚを抽出する（Ｎ
₃ ＝４、Ｍ₃ ＝５）。この図２の（ａ）、（ｂ）、
（ｃ）の出力周波数Ｌをスペクトラムアナライザ等で観
測し、スプリアスの少ないものを選択する。その出力周
波数Ｌに対するＡ、Ｎ、Ｍの値をメモリ２に記憶する。

【００２９】図３で示すように、出力周波数Ｌでスプリ
アスの少なくなるものがある。図３の（ａ）では、出力
周波数Ｌでスプリアスが存在する例であり、図３の
（ｂ）では、出力周波数Ｌでスプリアスが存在しない例
である。つまり、ＤＤＳ３の出力には、スプリアスが存
在し、そのスプリアスは、分周比、逓倍数Ｍにより、Ｂ
ＰＦ６でカットすることができる場合がある。図３の
（ａ）、（ｂ）の右端の図中の点線が、ＢＰＦ６の通過
周波数特性を表す。この場合、図３の（ａ）のスプリア
スは通過周波数内にあり、出力周波数Ｌでスプリアスが
存在することになる。また、図３の（ｂ）のスプリアス
は通過周波数外にあり、出力周波数Ｌでスプリアスが存
在しないことになる。

【００３０】次に１００Ｈｚステップで周波数を可変す
る場合で、出力周波数Ｌが２，０００，１００Ｈｚの場
合の各値を記載する。図２の（ａ）に相当する場合で
は、Ｄ ₁ ＝１．３３３４ＭＨｚ、Ａ₁ ＝５７２６９０９
３９、Ｎ₁ ＝２、Ｍ₁ ＝３となる。図２の（ｂ）に相当
する場合では、Ｄ₂ ＝１．５０００７５ＭＨｚ、Ａ₂ ＝
６４４２７７３０７、Ｎ₂ ＝３、Ｍ₂ ＝４となる。図２
の（ｃ）に相当する場合では、Ｄ₃ ＝１．６０００８０
ＭＨｚ、Ａ₃ ＝６８７２２９１２７、Ｎ₃ ＝４、Ｍ₃ ＝
５となる。このうちのどの組合せで、スプリアスが発生
しないか、スペクトラムアナライザで観測する。そし
て、Ｌ＝２，０００，１００Ｈｚに対する、Ａ、Ｎ、Ｍ
の値を決定する。

【００３１】本発明では、外部制御可能なリプルカウン
タ５を分周器、および逓倍器として使用することが特徴
の一つである。本実施態様では、そのリプルカウンタ５
は通常に販売されている、例えばモトローラ社製の７４
ＡＣ１６１Ｍが使用できる。また、逓倍数の高調波を抽
出するバンドパスフィルタ６は、バリキャップを使用す
る。制御電圧発生器７は、所定の電圧が設定されたアナ
ログスイッチ群からなる。制御部１が選択したアナログ
スイッチにより、その電圧がバリキャップに供給され、
バンドパスフィルタ６の通過周波数を可変することにな
る。

【００３２】

【発明の効果】以上説明した様に、ＤＤＳ３の入力クロ
ック周波数が１つなので、クロック周波数ｎ波とクロッ
ク周波数の切り替えが不要となる。また、ＤＤＳ３に起
因しないスプリアス成分が減少するのでスプリアス対策
が容易となる。さらに、切り替え周波数が不要なため、
小型となり、コスト低減となる。

【図面の簡単な説明】

【図１】本発明の一実施態様を示すブロック図である。

【図２】本発明のＤＤＳ分周比、周波数設定値、リプル
カウンタの分周比、逓倍数の例を示す概念図である。

【図３】スプリアスを低減する場合を示す概念図であ
る。

【図４】従来例を示すブロック図である。

【図５】ＤＤＳを示すブロック図である。

【符号の説明】

１…制御部、２…メモリ、３…ＤＤＳ、４…基準発振
器、５…リプルカウンタ、６…バンドパスフィルタ、７
…制御電圧発生器。

Claims (1)

【特許請求の範囲】
1. 【請求項１】ＤＤＳ（３）と、 該ＤＤＳの出力を分周し、かつ、１／Ｎ（Ｎは２以上の
   整数）分周した周波数のＭ（Ｍは２以上の整数）倍の高
   調波を発生させるリプルカウンタ（５）と、 該リプルカウンタの出力から所望のＭ倍の高調波成分を
   抽出するための通過周波数が可変可能なバンドパスフィ
   ルタ（６）と、 前記ＤＤＳの出力周波数と、該出力周波数に対して近傍
   のスプリアスの少ないＮおよびＭの値を決定する制御部
   （１）とを備えた信号発生装置。