JPH10107819A - データ伝送システム - Google Patents

Abstract

(57)【要約】 【課題】 モータ、リレー等の各種の電気機器を制御す
るために使用されるデータ伝送システムにおいて、従来
のようにフレームを構成する制御データとアドレスデー
タのデータ幅が固定されたものではなく自由度をもたせ
るようにして、システム全体を作り直さなくても、使用
形態に適合できるようにする。 【解決手段】 センタ装置１は、予め入力されたデータ
幅切換指令に基づいて、フレームに含まれるアドレスデ
ータと制御データとのデータ幅の比率を切り換えるデー
タ幅切換手段１０１，５を備える一方、各ターミナル
２，２，…は、センタ装置１から送られてくるフレーム
を受信した場合には、このフレームをデータ幅切換手段
で切り換えられたのと同じデータ幅の比率に分割してア
ドレスデータと制御データとを抽出するデータ抽出手段
５を含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、モータ、リレー等
の各種の電気機器を制御するために使用されるデータ伝
送システムに関する。

【０００２】

【従来の技術】従来、この種のデータ伝送システムとし
ては、図９に示す構成のものがある。

【０００３】この伝送制御システムは、センタ装置１₀
と複数のターミナル２₀，２₀，…とがシリアル伝送路３
を介して互いに接続されている。

【０００４】センタ装置１₀は、モータ、リレー等の各
種の電気機器４を制御するための制御データ、ならびに
ターミナル２₀を指定するアドレスデータを作成し、こ
れらのデータを一つにまとめてフレーム形式で出力する
ものである。

【０００５】一方、各ターミナル２₀，２₀，…は、セン
タ装置１₀からシリアル伝送路３を介して受信したフレ
ームに含まれるアドレスデータが自己のターミナルを指
定しているか否かを判別し、自己のターミナルが指定さ
れている場合には、これに応じてフレームに含まれる制
御データに基づいて各種の電気機器４を駆動するもので
ある。

【０００６】上記のセンタ装置１₀は、プログラマブル
コントローラ(ＰＣ)等の制御ユニット１０１₀、および
インターフェイス１０２₀を含み、データ伝送システム
全体の回路構成を簡素化するために、センタ装置１₀側
のインターフェイス１０２₀と各ターミナル２₀，２₀，
…とには、いずれも共通の通信用回路５₀が使用されて
いる。

【０００７】すなわち、この通信用回路５₀は、図１０
に示すように、双方向データバッファ６₀、データ送信
回路７₀、およびデータ受信回路８₀を備えるとともに、
受信モードにするか送信モードにするかを決めるモード
切換端子ＭＯＤＥ、制御データの入出力用のデータ入出
力端子Ｄ、送信命令入力端子ＴＥＮ、アドレス入力端子
Ａ、データ送信端子ＭＴＸ、データ受信端子ＭＲＸ、お
よび出力バッファラッチ出力端子ＥＯＰが設けられてい
る。

【０００８】そして、本例の場合、センタ装置１₀側の
通信用回路５₀については、データ送信のみでデータ受
信がないから、モード切換端子ＭＯＤＥに送信モードで
ある“１”が入力され、これに応じて双方向データバッ
ファ６₀は、データ入出力端子Ｄを制御データの入力可
能状態に設定する。また、データ送信回路７₀は、デー
タ送信端子ＭＴＸを介してシリアル伝送路３に接続さ
れ、さらに、データ受信回路８に接続されたデータ受信
端子ＭＲＸは接地されている。

【０００９】一方、各ターミナル２，２，…側の通信用
回路５₀については、データ受信のみでデータ送信がな
いから、モード切換端子ＭＯＤＥに受信モードである
“０”が入力され、これに応じて双方向データバッファ
６₀は、データ入出力端子Ｄをデータ出力可能状態に設
定する。そして、このデータ入出力端子Ｄに対して１ビ
ット単位でモータ、リレー等の各種の電気機器４が個別
に接続されている。また、データ送信回路７₀に連なる
データ送信端子ＭＴＸには何も接続されず開放端になっ
ている。さらに、データ受信回路８は、データ受信端子
ＭＲＸを介してシリアル伝送路３に接続され、また、ア
ドレス入力端子Ａには各ターミナル固有のアドレスデー
タが設定入力されている。

【００１０】この構成において、センタ装置１₀の制御
ユニット１０１₀で作成された各電気機器４に対する制
御データ(３２ビット)は、インターフェイス１０２₀を
構成する通信用回路５₀のデータ入出力端子Ｄから双方
向データバッファ６₀にパラレルで入力され、さらに、
この双方向データバッファ６₀のデータ出力端子ＤＯか
ら送信パラレルデータバスを介してデータ送信回路７₀
のデータ入力端子ＤＩに加わる。また、ターミナル指定
用のアドレスデータ(４ビット)は、アドレス入力端子Ａ
からデータ送信回路７₀に与えられる。

【００１１】そこで、データ送信回路７₀は、図１１に
示すようなフレーム形式のシリアルデータに変換する。
その場合のフレームの形式は、たとえば、フレームの開
始を示すプリアンブル(４ビット)、アドレスデータ(４
ビット)、制御データ(３２ビット)、エラーチェックコ
ード(６ビット)、およびフレーム終了を示すポストアン
ブル(２ビット)から構成される。

【００１２】そして、データ送信回路７₀に対して送信
命令入力端子ＴＥＮから送信命令が与えられると、デー
タ送信回路７₀は、図１１に示す形式のフレームを作成
し、これがシリアル送信端子ＭＴＸからシリアル伝送路
３に出力される。

【００１３】シリアル伝送路３を介して伝送されてきた
フレームが、各ターミナル２で受信されると、その通信
用回路５のシリアルデータ受信端子ＭＲＸからデータ受
信回路８₀に取り込まれる。

【００１４】データ受信回路８₀は、この入力されたフ
レームをパラレル変換した後、アドレス入力端子Ａに予
め設定入力されている自己のアドレスとフレームに含ま
れるアドレスデータとを比較し、両者が一致しておれ
ば、フレームから制御データ(３２ビット)を抽出し、そ
のデータ出力端子ＤＯから受信パラレルデータバスを介
して双方向データバッファ６₀に転送する。そして、こ
の制御データが双方向データバッファ６₀のデータ入力
端子ＤＩを経てデータ入出力端子Ｄから各電気機器４に
向けて出力される。これにより、モータが駆動された
り、リレーがオンされたりするなどの制御が行われる。

【００１５】

【発明が解決しようとする課題】ところで、従来のデー
タ伝送システムでは、センタ装置１₀から送信されるフ
レームは、たとえば、制御データのデータ幅は３２ビッ
ト、アドレスデータのデータ幅は４ビットというよう
に、共にデータ幅が固定されたものとなっている。その
ため、次のような問題が生じていた。

【００１６】すなわち、図９に示すようなデータ伝送シ
ステムを構築する場合、その使用形態によっては、各々
のターミナル２₀，２₀，…については、これに接続され
る電気機器４の数が制御データのビット数よりも少ない
が、センタ装置１₀に接続されるターミナル２₀，２₀，
…全体の数は、アドレスデータによって指定できる数よ
りも多くなる場合が起こり得る。

【００１７】これは、たとえば、制御データのデータ幅
を３２ビット、アドレスデータのデータ幅を４ビットと
したとき、各々のターミナル２₀，２₀，…については、
これに接続されている電気機器４の数が３２以下である
が、ターミナル２₀，２₀，…全体の数が１７(＞２⁴)以
上必要となったような場合である。

【００１８】そのときには、制御データのビット数には
余裕があるものの、アドレス幅が不足するために、セン
タ装置１₀側では、各ターミナル２₀，２₀，…を個別に
指定してデータを送信することができなくなる。

【００１９】このような事態に対処するためには、図９
の破線で示すように、新たにインターフェイス１０２₀
を追加して、その追加したインターフェイス１０２₀に
アドレス幅が不足した分のターミナル２₀'をシリアル伝
送路３'を介して接続せねばならなくなる。

【００２０】つまり、インターフェイス１０２₀を増設
したり、シリアル伝送路３'を新たに布設する必要があ
り、システム全体の構成を作り直さねばならない。しか
も、センタ装置１₀側の制御ユニット１０１₀のデータ送
信用の制御プログラムも大幅に変更する必要が生じるた
めに、コストアップを強いられる。

【００２１】本発明は、上記の問題点を解決するために
なされたもので、従来のようにフレームを構成する制御
データとアドレスデータのデータ幅が固定されたもので
はなく自由度をもたせるようにして、システム全体の構
成を作り直さなくても、使用形態に適合できるようにす
ることを課題とする。

【００２２】

【課題を解決するための手段】本発明は、上記の課題を
解決するため、センタ装置と、各種の電気機器が接続さ
れる複数のターミナルとを有し、前記センタ装置は、各
電気機器制御用の制御データとターミナルを指定するア
ドレスデータとを作成してこれらのデータを一つにまと
めてフレーム形式で出力するものであり、前記各ターミ
ナルは、フレームに含まれるアドレスデータが自己のタ
ーミナルを指定しているか否かを判別し、自己のターミ
ナルが指定されている場合には、これに応じてフレーム
に含まれる制御データに基づいて各種の電気機器を駆動
するものであるデータ伝送システムにおいて、次の構成
を採用している。

【００２３】すなわち、本発明では、センタ装置は、予
め入力されたデータ幅切換指令に基づいて、フレームに
含まれるアドレスデータと制御データとのデータ幅の比
率を切り換えるデータ幅切換手段を備える一方、各ター
ミナルは、センタ装置から送られてくるフレームを受信
した場合には、このフレームを、前記データ幅切換手段
で切り換えられたのと同じデータ幅の比率に分割してア
ドレスデータと制御データとを抽出するデータ抽出手段
を含むことを特徴としている。

【００２４】

【発明の実施の形態】実施形態１ 図１は、この実施形態１に係るデータ伝送システムの全
体構成を示すブロック図である。

【００２５】この実施形態１のデータ伝送システムは、
センタ装置１に接続されるターミナル２，２，…全体の
数が比較的少なく(図示の場合はターミナル数が３つ)、
したがって、たとえば、センタ装置１から通常時に送信
されるフレームに含まれる制御データのデータ幅を３２
ビット、アドレスデータのデータ幅を４ビットとしたと
き、このアドレスデータのデータ幅で十分に各々のター
ミナル２，２，…を指定できる、通常の使用形態の場合
を示している。

【００２６】この実施形態１のデータ伝送システムにお
いても、センタ装置１と各ターミナル２，２，…とはシ
リアル伝送路３を介して互いに接続され、さらに各ター
ミナル２，２，…にモータ、リレー等の各種の電気機器
が接続されている。

【００２７】センタ装置１は、プログラマブルコントロ
ーラ(ＰＣ)等の制御ユニット１０１、およびインターフ
ェイス１０２を含み、データ伝送システム全体の回路構
成を簡素化するために、センタ装置１側のインターフェ
イス１０２と各ターミナル２，２，…とは、いずれも共
通の通信用回路５が使用されている。

【００２８】図２は、上記の通信用回路５の構成を示す
ブロック図である。

【００２９】この実施形態１の通信用回路５は、双方向
データバッファ６、データ送信回路７、およびデータ受
信回路８を備える。

【００３０】この実施形態１における通信用回路５の特
徴は、次の点にある。

【００３１】双方向データバッファ６に対してデータ入
力端子Ｄと共にアドレス／データ入出力端子ＡＤが設け
られており、両端子Ｄ，ＡＤのビット数の合計をたとえ
ば３２ビットとしたとき、一方のデータ入出力端子Ｄに
は２８ビット分が、他方のアドレス／データ入出力端子
ＡＤには４ビット分が割り当てられている。

【００３２】また、モード切換端子ＭＯＤＥと共にアド
レス幅拡張切換端子ＥＸＴＮが設けられており、両端子
ＭＯＤＥ，ＥＸＴＮがオアゲート９に接続され、そのオ
アゲート９の出力が双方向データバッファ６のＡＤ入出
力切換端子ＡＤＳＷに入力されるようになっている。

【００３３】双方向データバッファ６は、たとえばトラ
イステートバッファとインプットバッファ(いずれも図
示せず)を１組として、３２ビット分の数だけ並列配置
してパラレルの入出力が可能なように構成されており、
ＡＤ入出力切換端子ＡＤＳＷに“１”が入力された場合
には、アドレス／データ入出力端子ＡＤからのデータ入
力を許容し、ＡＤ入出力切換端子ＡＤＳＷに“０”が入
力された場合には、アドレス／データ入出力端子ＡＤか
らのデータ出力を許容し、さらに、モード切換端子ＭＯ
ＤＥに“１”が入力された場合には、データ入出力端子
Ｄからのデータ入力を許容し、モード切換端子ＭＯＤＥ
に“０”が入力された場合には、データ入出力端子Ｄか
らのデータ出力を許容するようになっている。

【００３４】さらに、上記のアドレス幅拡張切換端子Ｅ
ＸＴＮは、データ受信回路８にも接続されており、しか
も、双方向データバッファ６のデータ出力端子ＤＯに接
続されている送信パラレルデータバス(３２ビット分)
は、データ送信回路７に接続されるとともに、そのバス
の上位４ビット分がデータ受信回路８にも接続されてい
る。

【００３５】図３はデータ送信回路７の構成の一部を示
すブロック図である。

【００３６】このデータ送信回路７は、パラレル入力／
シリアル出力形のシフトレジスタ１０を備えており、こ
のシフトレジスタ１０は、アドレス入力端子Ａから入力
されるアドレスデータ(４ビット)を格納する第１格納部
１０a、データ入力端子Ｄから双方向データバッファ６
および送信パラレルデータバスを介して入力される制御
データ(２８ビット)を格納する第２格納部１０b、アド
レス／データ入出力端子ＡＤから双方向データバッファ
６および送信パラレルデータバスを介して入力される制
御データ(４ビット)またはアドレスデータ(４ビット)を
格納する第３格納部１０cを有する。

【００３７】図４はデータ受信回路８の構成の一部を示
すブロック図である。

【００３８】このデータ受信回路８は、出力バッファ１
１、シリアル入力／パラレル出力形のシフトレジスタ１
２、およびアドレス比較用のコンパレータ１３を備えて
おり、シフトレジスタ１２は、データ送信回路７側のシ
フトレジスタ１０を構成する各格納部１０a，１０b，１
０cに対応したビット数のデータをそれぞれ格納する第
１、第２、第３格納部１２a，１２b，１２cを有する。
また、コンパレータ１３は、アドレス幅拡張切換端子Ｅ
ＸＴＮからの入力が“０”のときには、アドレス入力端
子Ａからのアドレスデータ(４ビット)のみを取り込んで
シフトレジスタ１２の第１格納部１２aのアドレスデー
タと比較し、また、アドレス幅拡張切換端子ＥＸＴＮか
らの入力が“１”のときには、アドレス入力端子Ａから
のアドレスデータ(４ビット)およびアドレス／データ入
出力端子ＡＤから双方向データバッファ６および送信パ
ラレルデータバスを介して入力されるアドレスデータ
(４ビット)を共に取り込んでシフトレジスタ１２の第
１，第３格納部１２a，１２cの各アドレスデータと比較
し、両アドレスが一致すれば、ラッチ命令を出力するよ
うになっている。

【００３９】そして、上記のセンタ装置１側の制御ユニ
ット１、インターフェイス１０２を構成する通信用回路
５のアドレス幅拡張切換端子ＥＸＴＮ、モード切換端子
ＭＯＤＥ、アドレス入力端子Ａ、アドレス／データ入出
力端子ＡＤ、データ送信回路７のシフトレジスタ１０
が、特許請求の範囲におけるデータ幅切換手段に相当
し、また、上記のターミナル２，２，…を構成する通信
用回路５のアドレス幅拡張端子ＥＸＴＮ、アドレス入力
端子Ａ、アドレス／データ入出力端子ＡＤ、データ受信
回路８のシフトレジスタ１２およびコンパレータ１３
が、特許請求の範囲におけるデータ抽出手段に相当す
る。

【００４０】通信用回路５におけるその他の構成は、図
１０に示した従来の場合と同様であるから、詳しい説明
は省略する。

【００４１】この実施形態１のデータ伝送システムは、
前述したように、センタ装置１に接続されているターミ
ナル２，２，…全体の数が比較的少ないので、アドレス
データのデータ幅を拡張しなくても、通常の４ビットの
データ幅で全てのターミナル２，２，…を指定すること
ができる。

【００４２】したがって、この実施形態１においては、
表１に示すように、センタ装置１側とターミナル２側の
いずれの通信用回路５についても、アドレス幅拡張切換
端子ＥＸＴＮに対してアドレス幅を拡張しない通常モー
ドであることを示す“０”が設定される。

【００４３】また、センタ装置１側の通信用回路５につ
いては、データ送信のみでデータ受信がないから、モー
ド切換端子ＭＯＤＥに送信モードである“１”が、ま
た、各ターミナル２，２，…側の通信用回路５について
は、データ受信のみでデータ送信がないから、モード切
換端子ＭＯＤＥに受信モードである“０”が、それぞれ
設定される。

【００４４】

【表１】

【００４５】よって、いま、センタ装置１側の通信用回
路５に着目すれば、アドレス幅拡張切換端子ＥＸＴＮへ
の入力は“０”、モード切換端子ＭＯＤＥへの入力は
“１”であるから、双方向データバッファ６の入出力選
択端子ＡＤＳＷには“１”が入力され、よって、双方向
データバッファ６は、アドレス／データ入出力端子ＡＤ
からのデータ入力を許容し、同時に、モード切換端子Ｍ
ＯＤＥへの入力も“１”であるから、データ入出力端子
Ｄからのデータ入力も許容する状態となる。

【００４６】一方、各ターミナル２，２，…側の通信用
回路５に着目すると、アドレス幅拡張切換端子ＥＸＴＮ
への入力は“０”、モード切換端子ＭＯＤＥへの入力は
“０”であるから、双方向データバッファ６の入出力選
択端子ＡＤＳＷには“０”が入力され、よって、双方向
データバッファ６は、アドレス／データ入出力端子ＡＤ
からのデータ出力を許容し、同時に、モード切換端子Ｍ
ＯＤＥのへの入力も“０”であるから、データ入出力端
子Ｄからのデータ出力を許容する状態となる。

【００４７】さらに、各ターミナル２，２，…では、ア
ドレス入力端子Ａから自己固有のアドレスを指定するた
めのアドレスデータ(４ビット)が設定入力され、これが
データ受信回路８に送られる。

【００４８】したがって、通常モード(ＭＯＤＥ“０”)
において、センタ装置１側の通信用回路５は、図５(a)
に示す動作状態に、また、各ターミナル２，２，…側の
通信用回路５は、図５(b)に示す動作状態になる。

【００４９】すなわち、センタ装置１側において、制御
ユニット１０１で作成された各ターミナル２，２，…指
定用のアドレスデータ(４ビット)は、通信用回路５のア
ドレス入力端子Ａに、また、そのターミナル２に含まれ
る各機器４の制御データ(３２ビット)の内、上位の４ビ
ットがアドレス／データ入出力端子ＡＤに、下位の２８
ビットがデータ入出力端子Ｄにそれぞれ与えられる。

【００５０】双方向データバッファ６は、この制御デー
タ(３２ビット)を送信パラレルデータバスを介してデー
タ送信回路７に出力する。また、アドレス入力端子Ａか
ら入力されたターミナル指定用のアドレスデータ(４ビ
ット)もデータ送信回路７に与えられる。

【００５１】データ送信回路７は、シフトレジスタ７の
第１格納部１０aにアドレスデータ(４ビット)を、第２
格納部１０bには制御データ(３２ビット)の内、下位の
２８ビット分を、第３格納部１０cには上位４ビット分
をそれぞれ格納する。続いて、データ送信回路７は、シ
フトレジスタ７の第１〜第３格納部１０a〜１０bの格納
データの前後にさらにプリアンブル、エラーチェックコ
ード、ポストアンブル等のデータを付加し、図８(a)に
示すような形式のフレームを作成する。そして、制御ユ
ニット１０１から送信命令が出力され、これが送信命令
入力端子ＴＥＮを介してデータ送信回路７に与えられる
と、これに応じてデータ送信回路７は、このフレームを
シリアルデータ送信端子ＭＴＸからシリアル伝送路３に
出力する。

【００５２】シリアル伝送路３を介して伝送されてきた
シリアルデータが、各ターミナル２で受信されると、そ
のシリアルデータは各ターミナル２，２，…が備える通
信用回路５のシリアルデータ受信端子ＭＲＸを経由して
データ受信回路８に取り込まれる。

【００５３】データ受信回路８は、この入力されたフレ
ーム形式のデータを一旦シフトレジスタ１２に格納す
る。

【００５４】コンパレータ１３には、アドレス幅拡張切
換端子ＥＸＴＮから“０”の信号が入力されているの
で、第１格納部１２aに格納されているアドレスデータ
(４ビット)のみを取り込んで、アドレス入力端子Ａを介
して予め与えられている自己のアドレスデータ(４ビッ
ト)と比較する。そして、両者が一致しておれば、シフ
トレジスタ１２の第２，第３格納部１２b，１２cに格納
されている制御データのラッチ命令を出力バッファ１１
に与える。

【００５５】これにより、センタ装置１から送られてき
た制御データ(３２ビット)が出力バッファ１１でラッチ
されてパラレルで出力され、これが受信パラレルデータ
バス、および双方向データバッファ６を介してデータ入
出力端子Ｄおよびアドレス／データ入出力端子ＡＤから
各電気機器４に向けてパラレルで出力されて、モータが
駆動されたり、リレーがオンするなどの制御が行われ
る。

【００５６】実施形態２ 図６は、この実施形態２に係るデータ伝送システムの全
体構成を示すブロック図である。

【００５７】この実施形態２のデータ伝送システムは、
各々のターミナル２，２，…に接続されている電気機器
４の数はそれほど多くないが、センタ装置１に接続され
るターミナル２，２，…全体の数が多く(たとえば、タ
ーミナル数＝２０)、したがって、たとえば、センタ装
置１から通常時に送信されるデータフレームに含まれる
制御データのデータ幅を３２ビット、アドレスデータの
データ幅を４ビットとしたとき、このアドレスデータの
データ幅だけでは、各々のターミナル２，２，…を指定
するのに不足するため、アドレス幅を拡張する必要があ
る場合の使用形態を示している。

【００５８】この実施形態２においても、データ伝送シ
ステム全体の回路構成を簡素化するために、センタ装置
１および各ターミナル２，２，…には、通信用回路５が
共通に設けられているが、その通信用回路５の双方向デ
ータバッファ６、データ送信回路７、およびデータ受信
回路８の各構成、および各端子Ｄ，ＡＤ，Ａ，ＭＴＸ，
ＭＲＸ，ＥＸＴＮ，ＭＯＤＥ，ＴＥＮ，ＥＯＰの各回路
６，７，８に対する接続関係は、図２に示したものと同
じであるから、ここでは詳しい説明は省略する。

【００５９】この実施形態２のデータ伝送システムは、
前述したように、センタ装置１に接続されているターミ
ナル２，２，…全体の数が多いので、実施形態１のよう
な４ビットのデータ幅のアドレスデータでは、各々のタ
ーミナル２，２，…を指定することができない。

【００６０】したがって、この実施形態２では、表１に
示すように、センタ装置１側とターミナル２側のいずれ
の通信用回路５についても、アドレス幅拡張切換端子Ｅ
ＸＴＮに対してアドレス幅を拡張するモードであること
を示す“１”が設定される。

【００６１】また、センタ装置１側の通信用回路５につ
いては、データ送信のみでデータ受信がないから、モー
ド切換端子ＭＯＤＥに送信モードである“１”が、ま
た、各ターミナル２，２，…側の通信用回路５について
は、データ受信のみでデータ送信がないから、モード切
換端子ＭＯＤＥに受信モードである“０”が、それぞれ
設定される。

【００６２】よって、いま、センタ装置１側の通信用回
路５に着目すれば、アドレス幅拡張切換端子ＥＸＴＮへ
の入力は“１”、モード切換端子ＭＯＤＥへの入力は
“１”であるから、双方向データバッファ６の入出力選
択端子ＡＤＳＷには“１”が入力され、よって、双方向
データバッファ６は、アドレス／データ入出力端子ＡＤ
からのデータ入力を許容し、同時に、モード切換端子Ｍ
ＯＤＥへの入力も“１”であるから、データ入出力端子
Ｄからのデータ入力も許容する状態となる。

【００６３】一方、各ターミナル２，２，…側の通信用
回路５に着目すると、アドレス幅拡張切換端子ＥＸＴＮ
への入力は“１”、モード切換端子ＭＯＤＥへの入力は
“０”であるから、双方向データバッファ６の入出力選
択端子ＡＤＳＷには“１”が入力され、よって、双方向
データバッファ６は、アドレス／データ入出力端子ＡＤ
からのデータ入力を許容し、同時に、モード切換端子Ｍ
ＯＤＥへの入力は“０”であるから、データ入出力端子
Ｄからのデータ出力を許容する状態となる。

【００６４】さらに、各ターミナル２，２，…では、自
己固有のアドレスを指定するアドレスデータ(８ビット)
の内、下位の４ビットのアドレスデータがアドレス入力
端子Ａに設定入力され、これがデータ受信回路８に送ら
れる。また、上位４ビットのアドレスデータは、アドレ
ス／データ入出力端子ＡＤに設定入力される。この上位
４ビットのアドレスデータは、双方向データバッファ６
および送信パラレルデータバスを介してデータ受信回路
８に送られる。

【００６５】したがって、拡張モード(ＭＯＤＥ“１”)
において、センタ装置１側の通信用回路５は、図７(a)
に示す動作状態に、また、各ターミナル２，２，…側の
通信用回路５は、図７(b)に示す動作状態になる。

【００６６】すなわち、センタ装置１側において、制御
ユニット１０１で作成されたターミナル２，２，…指定
用のアドレス(８ビット)の内、上位４ビットのアドレス
データは、アドレス／データ入出力端子ＡＤに、下位４
ビットのアドレスデータは、アドレス入力端子Ａにそれ
ぞれ加えられる。さらに、そのターミナル２に含まれる
各機器４の制御データ(２８ビット)はデータ入出力端子
Ｄに与えられる。

【００６７】双方向データバッファ６は、アドレス／デ
ータ入出力端子ＡＤおよびデータ入出力端子Ｄに入力さ
れる各データの内容が、アドレス指定用のものか機器４
の制御用のものかについは何ら関知することなく、これ
らの端子ＡＤ，Ｄに入力された全てのデータ(３２ビッ
ト)を、送信パラレルデータバスを介してデータ送信回
路７に送出する。

【００６８】データ送信回路７は、シフトレジスタ７の
第１格納部１０aにアドレス入力端子Ａから入力された
下位のアドレスデータ(４ビット)を、第２格納部１０b
にデータ入出力端子Ｄから入力された制御データ(２８
ビット)を、第３格納部１０cにアドレス／データ入出力
端子ＡＤから入力された上位のアドレスデータ(４ビッ
ト)をそれぞれ格納する。

【００６９】続いて、データ送信回路７は、シフトレジ
スタ７の第１〜第３格納部１０a〜１０bの格納データの
前後にさらにプリアンブル、エラーチェックコード、ポ
ストアンブル等のデータを付加し、図８(b)に示すよう
な形式のフレームを作成する。そして、制御ユニット１
０１から送信命令が出力され、これが送信命令入力端子
ＴＥＮを介してデータ送信回路７に与えられると、デー
タ送信回路７は、このフレームをシリアルデータ送信端
子ＭＴＸからシリアル伝送路３に出力する。したがっ
て、この実施形態２では、実施形態１の場合に比較し
て、フレームに含まれる制御データのデータ幅が４ビッ
ト削減された分、アドレスデータのデータ幅が４ビット
分拡張されていることになる。

【００７０】シリアル伝送路３を介して伝送されてきた
シリアルデータが、各ターミナル２で受信されると、そ
のシリアルデータは各ターミナル２が備える通信用回路
５のシリアルデータ受信端子ＭＲＸを経由してデータ受
信回路８に取り込まれる。

【００７１】データ受信回路８は、この入力されたフレ
ーム形式のデータを一旦シフトレジスタ１２に格納す
る。

【００７２】コンパレータ１３には、アドレス幅拡張切
換端子ＥＸＴＮから“１”の信号が入力されているの
で、第１格納部１２aに格納されている下位のアドレス
データ(４ビット)、および第３格納部１２cに格納され
ている上位のアドレスデータ(４ビット)を共に取り込ん
で、アドレス入力端子Ａに予め与えられている自己の下
位のアドレス(４ビット)およびアドレス／データ入出力
端子ＡＤに設定入力された上位のアドレス(４ビット)と
比較する。

【００７３】そして、両者が一致しておれば、第２格納
部１２bに格納されている制御データのラッチ命令を出
力バッファ１１に与える。

【００７４】これにより、センタ装置１から送られてき
た制御データ(２８ビット)が出力バッファ１１でラッチ
されてパラレルで出力され、これが受信パラレルデータ
バス、および双方向データバッファ６を介してデータ入
出力端子Ｄから各電気機器４に向けてパラレルで出力さ
れて、モータが駆動されたり、リレーがオンされたりす
るなどの制御が行われる。

【００７５】上記の実施形態１，２の説明から分かるよ
うに、センタ装置１とターミナル２，２，…の通信用回
路５の構成は同じであっても、アドレス幅拡張切換端子
ＥＸＴＮから“０”あるいは“１”の信号を入力するこ
とで、センタ装置１から各ターミナル２，２，…に送信
されるフレームに含まれるアドレスデータと制御データ
のデータ幅の比率を変更できる。

【００７６】このため、従来よりもシステム全体の自由
度が大きくなり、従来のようにアドレスデータのデータ
幅の不足を補うために、新たにセンタ装置側に通信用回
路５'を増設したり、シリアル伝送路３'を布設するなど
してシステム全体の構成を作り直す等の必要がない。

【００７７】なお、上記の各実施形態１，２で説明した
制御データのデータ幅(３２ビット，２８ビット)と、ア
ドレスデータのデータ幅(４ビット，８ビット)は、理解
を容易にするためのあくまで例示であって、この数値に
限定されるものでないことは勿論である。

【００７８】

【発明の効果】本発明によれば、アドレスデータのデー
タ幅の不足を補うために、新たにセンタ装置側に通信用
回路を増設したり、シリアル伝送路を布設するなどして
システム全体の構成を作り直さなくても、各ターミナル
に送信されるフレームに含まれるアドレスデータと制御
データのデータ幅の比率を変更できるため、自由度が大
きくなり、各種の使用態様に適合させることができる。

【００７９】このため、データ伝送システムを構築する
場合のコストダウンを図ることができる。

【図面の簡単な説明】

【図１】本発明の実施形態１に係るデータ伝送システム
の全体構成を示すブロック図である。

【図２】図１のデータ伝送システムのセンタ装置および
ターミナルが備える通信用回路の構成を示すブロック図
である。

【図３】図２の通信用回路のデータ送信回路部分の構成
を示すブロック図である。

【図４】図２の通信用回路のデータ受信回路部分の構成
を示すブロック図である。

【図５】図１のデータ伝送システムにおける通常モード
下でのセンタ装置側とターミナル側の各通信用回路の動
作状態を示す説明図である。

【図６】本発明の実施形態２に係るデータ伝送システム
の全体構成を示すブロック図である。

【図７】図６のデータ伝送システムにおけるアドレス拡
張モード下でのセンタ装置側とターミナル側の各通信用
回路の動作状態を示す説明図である。

【図８】通常モード時およびアドレス拡張モード時にそ
れぞれセンタ装置から送信されるフレームのデータフォ
ーマットを示す説明図である。

【図９】従来のデータ伝送システムの全体構成を示すブ
ロック図である。

【図１０】図９の従来のデータ伝送システムのセンタ装
置およびターミナルが備える通信用回路の構成を示すブ
ロック図である。

【図１１】図９の従来のデータ伝送システムのセンタ装
置から送信されるフレームのデータフォーマットを示す
説明図である。

【符号の説明】

１…センタ装置、２…ターミナル、３…シリアル伝送
路、４…電気機器、５…通信用回路、６…双方向データ
バッファ、７.データ送信回路、８…データ受信回路、
１０…シフトレジスタ、１１…出力バッファ、１２…シ
フトレジスタ、１３…コンパレータ、Ｄ…データ入出力
端子、ＡＤ…アドレス／データ入出力端子、ＥＸＴＮ…
アドレス幅拡張切換端子、ＭＯＤＥ…モード切換端子、
ＴＥＮ…送信命令入力端子、Ａ…アドレス入力端子、Ｍ
ＲＸ…データ受信端子、ＭＴＸ…データ送信端子、ＥＯ
Ｐ…出力バッファラッチ出力端子。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 センタ装置と、各種の電気機器が接続さ
   れる複数のターミナルとを有し、前記センタ装置は、各
   電気機器制御用の制御データとターミナルを指定するア
   ドレスデータとを作成してこれらのデータを一つにまと
   めてフレーム形式で出力するものであり、前記各ターミ
   ナルは、フレームに含まれるアドレスデータが自己のタ
   ーミナルを指定しているか否かを判別し、自己のターミ
   ナルが指定されている場合には、これに応じてフレーム
   に含まれる制御データに基づいて各種の電気機器を駆動
   するものであるデータ伝送システムにおいて、 前記センタ装置は、予め入力されるデータ幅切換指令に
   基づいて、フレームに含まれるアドレスデータと制御デ
   ータとのデータ幅の比率を切り換えるデータ幅切換手段
   を備える一方、 前記各ターミナルは、センタ装置から送られてくるフレ
   ームを受信した場合には、このフレームを、前記データ
   幅切換手段で切り換えられたのと同じデータ幅の比率に
   分割してアドレスデータと制御データとを抽出するデー
   タ抽出手段を含むことを特徴とするデータ伝送システ
   ム。