JPH10108118A - 記憶容量を増大可能なビデオ・バッファ及びその提供方法 - Google Patents

記憶容量を増大可能なビデオ・バッファ及びその提供方法

Info

Publication number
JPH10108118A
JPH10108118A JP9238289A JP23828997A JPH10108118A JP H10108118 A JPH10108118 A JP H10108118A JP 9238289 A JP9238289 A JP 9238289A JP 23828997 A JP23828997 A JP 23828997A JP H10108118 A JPH10108118 A JP H10108118A
Authority
JP
Japan
Prior art keywords
video
buffer
video buffer
incremental
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9238289A
Other languages
English (en)
Other versions
JPH10108118A5 (ja
JP4054090B2 (ja
Inventor
L Stotz James
ジェームズ・エル・ストーツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Compaq Computer Corp
Original Assignee
Compaq Computer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Compaq Computer Corp filed Critical Compaq Computer Corp
Publication of JPH10108118A publication Critical patent/JPH10108118A/ja
Publication of JPH10108118A5 publication Critical patent/JPH10108118A5/ja
Application granted granted Critical
Publication of JP4054090B2 publication Critical patent/JP4054090B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/123—Frame memory handling using interleaving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/125—Frame memory handling using unified memory architecture [UMA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Memory System (AREA)

Abstract

(57)【要約】 【課題】 ビデオ・メモリの容量を表示に関する要請に
応じて増加させる。 【解決手段】 コンピュータのシステム・メモリ１４中
にインクリメンタルなビデオ・バッファの領域を確保し
ておき、該インクリメンタルなビデオ・バッファと、ビ
デオ・コントローラ２０中の表示専用のビデオ・バッフ
ァ２２とを複合ビデオ・バッファとして用いる。これら
のバッファは、ビデオ・コントローラ２０またはシステ
ム・メモリ・コントローラ１５で制御される。システム
・メモリの一部をビデオ・バッファとして用いることが
できるので、表示解像度の向上等が要求されても、それ
に対処できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、コンピュータのビ
デオ・コントローラに関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】パーソ
ナル・コンピュータでは、情報の表示は、関連する専用
のビデオ・メモリを備えた専用のビデオ・コントローラ
によって扱われるのが一般的である。専用のビデオ・メ
モリの一部は、コンピュータ・モニタ上に表示されるピ
クセルに対応するフレーム・バッファを有する。ビデオ
・メモリのそれ以外の部分は、モーション・ビデオ・バ
ッファと、離散的なアイコン（カーソルや、バッテリの
寿命などのシステム機能を表示する「ポップアップ」な
ど）のためのバッファと、それ以外のバッファとを含ん
でいる。
【０００３】フレーム・バッファは、一般的には、標準
的な２５６Ｋｘ１６ビットのメモリ・アーキテクチャと
して構成され、特定幅のビデオ・メモリ・インターフェ
ースによって、書き込まれる。例えば、３２ビット幅の
ビデオ・メモリ・インターフェースは１Ｍ（メガ）バイ
トのフレーム・バッファへのアクセスが可能であるし、
６４ビットのインターフェースであれば、２メガバイト
のフレーム・バッファに対応することができる。ただ
し、フレーム・バッファに必要なメモリの容量は、ディ
スプレイの解像度と大きさとによって、決定される。例
えば、ピクセルのカラー深度当たり１６ビットである１
０２４ｘ７６８ピクセルのディスプレイは、１．５メガ
バイトのフレーム・バッファを必要とする。このディス
プレイに対応させるためには、２メガバイトの専用ビデ
オ・メモリが必要となるが、これでは、０．５メガバイ
トのメモリが「浪費」されることになる。
【０００４】
【発明が解決しようとする課題】コンピュータの製造業
者及びユーザは、高解像度の表示を行うためにコストの
犠牲を払ってでも大きいメモリ容量のビデオ専用のメモ
リを備える（そして、おそらくは、余分なメモリを浪費
する）か、又は、低解像度の表示を受け入れるか、の選
択を行う。この選択は、製造業者がビデオ・コントロー
ラとビデオ専用ビデオ・メモリをすべて同じ半導体ダイ
上に形成するにつれて、重要になってきている。これ
は、メモリのサイズの選択が、製造の間に固定されるか
らである。したがって、製造後に、ビデオ表示用に用い
られるメモリの容量を必要に応じて可変できるようにす
ることが好ましく、本発明の目的は、このような装置及
び方法を提供することである。
【０００５】
【課題を解決するための手段】上記した目的を達成する
ために、本発明のビデオ・バッファを提供する方法は、
システム・メモリにインクリメンタルなビデオ・バッフ
ァを確保しておくステップと、専用のビデオ・バッファ
とインクリメンタルなビデオ・バッファとの使用を制御
して複合的なビデオ・バッファを提供するステップとを
含むことを特徴としている。上記した方法の実施例にお
いては、次の特徴を含む。制御するステップは、ビデオ
・コントローラによって、又は、システム・メモリ・コ
ントローラによって行われ、インクリメンタル（increm
ental）なビデオ・バッファの一部を専用のビデオ・バ
ッファの一部でインターリーブするステップを含む。専
用のビデオ・バッファの一部は、ルック・アヘッド（lo
ok-ahead）・バッファとして確保しておくことができ
る。専用のビデオ・バッファからのデータが表示のため
に読み出される間に、また、ルック・アヘッド・バッフ
ァからデータが表示のための読み出される間に、インク
リメンタルなビデオ・バッファからのデータは、ルック
・アヘッド・バッファに格納される。
【０００６】本発明の別の局面の装置は、ビデオ・コン
トローラと、ビデオ・コントローラに結合された専用の
ビデオ・バッファと、システムにおけるインクリメンタ
ルなビデオ・バッファとを備え、専用のビデオ・バッフ
ァとインクリメンタルなビデオ・バッファとは、複合的
なビデオ・バッファを形成するように制御されることを
特徴としている。上記装置の実施例は、次の特徴を含
む。専用のビデオ・バッファと前記インクリメンタルな
ビデオ・バッファとは、ビデオ・コントローラによっ
て、又は、システム・メモリ・コントローラによって制
御され複合的なビデオ・バッファを形成する。複合的な
ビデオ・バッファは、専用のビデオ・バッファとインク
リメンタルなビデオ・バッファとのインターリーブされ
た部分を含む。ルック・アヘッド・バッファを、ビデオ
・コントローラに結合させることができる。
【０００７】本発明の別の局面のコンピュータは、マイ
クロプロセッサと、マイクロプロセッサに結合されたビ
デオ・コントローラと、ビデオ・コントローラに結合さ
れた専用のビデオ・バッファと、システム・メモリにお
けるインクリメンタルなビデオ・バッファとを備え、専
用のビデオ・バッファとインクリメンタルなビデオ・バ
ッファとは、複合的なビデオ・バッファを形成するよう
に制御されることを特徴としている。該コンピュータ
は、ビデオ・コントローラに結合されたディスプレイを
含むことができる。
【０００８】本発明の効果は、次の中の１つ又は複数を
含む。専用のビデオ・メモリの基本的な容量は、追加的
なメモリや新たなビデオ・コントローラ・カードを必要
とせずに、より高い解像度での表示やより高いカラー深
度のための必要に応じて、増加させることができる。イ
ンクリメンタルなビデオ・メモリは、必要に応じて、動
作中に（"on the fly"）実現することができる。インク
リメンタルな及び専用のビデオ・メモリをインターリー
ブすることにより、目立った遅延もなく、情報のとぎれ
のない（seamless）表示が可能になる。
【０００９】
【発明の実施の形態】図１を参照すると、インクリメン
タルなビデオ・バッファを実現するコンピュータ１０
は、ＣＰＵ１２と、システム・メモリ１４と、システム
・メモリ・コントローラ１５と、キーボード１６（又
は、他のデータ入力装置）とを備え、これらすべてが、
バス１８（例えば、マイクロプロセッサ・バス、ＩＳＡ
バス、ＰＣＩバスなどの、１又は複数の別個のバス・ラ
イン）を介して結合されており、更に、ディスプレイ２
４に対して情報を提供するビデオ・コントローラ２０を
備え、該ビデオ・コントローラは、専用のビデオ・メモ
リ２２（ＤＲＡＭとして構成されている）を有する。
【００１０】図２を参照して、システム・メモリ１４と
ビデオ・コントローラ２０の詳細について説明する。ビ
デオ・コントローラ２０は、システム・メモリ１４から
割り当てられたインクリメンタルなビデオ・バッファ４
２ｂだけでなく、それ自身内の専用のビデオ・メモリ
（ＤＲＡＭ）２２中の主な専用のビデオ・バッファ４２
ａも制御する。従って、ビデオ・コントローラ２０は、
これらの２つのバッファ領域４２ａ及び４２ｂを合成し
て、複合的（composite）なビデオ・フレーム・バッフ
ァを生じさせる。このような複合的なビデオ・フレーム
・バッファを構築することは、表示装置のドライバがビ
デオ・コントローラの集積回路中に組み入れられている
メモリの容量よりも多くを必要とする際に、便利であ
る。すなわち、ビデオ・コントローラ２０は、大きなメ
モリ容量の専用のビデオ・メモリを追加したり、新たな
より大容量メモリ用のビデオ・コントローラを購入して
インストールしたりすることなく、表示のそれぞれの必
要性に、ダイナミックに対応することができる。
【００１１】インクリメンタルなビデオ・バッファ４２
ｂを実現するには、システム・メモリ１４のある量が、
コンピュータのＢＩＯＳを介して、又は、システム・メ
モリ・コントローラ１５の修正を介して、配分解除（de
allocation）を要求し、これにより、ビデオ・コントロ
ーラ２０による制御を可能にする。専用のビデオ・メモ
リ２２は、メインストリームのアプリケーションに応じ
てサイズを決定できる。インクリメンタルなビデオ・バ
ッファ４２ｂは、より高い解像度及びディスプレイ・コ
ンフィギュレーションの少なくとも一方を要求するユー
ザが、利用可能である。
【００１２】図３を参照すると、複合的なビデオ・フレ
ーム・バッファ４０が、専用のビデオ・バッファ４２ａ
とインクリメンタルなビデオ・バッファ４２ｂとのイン
ターリーブされた部分から構築されていることを示して
いる。インターリーブすることにより、「より遅い」動
作速度のシステム・メモリがバッファの一部に用いられ
ているにもかかわらず、複合的なビデオ・フレーム・バ
ッファからのデータ読み出し速度を適切なものにするこ
とができる。これは、例えば、図２に示すように、専用
のビデオ・メモリ２２の一部に、ルック・アヘッド・ビ
デオ・バッファ４４を含むことによって実現することが
できる。
【００１３】すなわち、ルック・アヘッド・ビデオ・バ
ッファ４４は、インクリメンタルなビデオ・バッファ４
２ｂからのデータの次のインターリーブされた部分のダ
イレクト・メモリ・アクセスを受け取ることができ、他
方で、データの現在の部分は、専用のビデオ・バッファ
４２ａからディスプレイ２４に読み出される。この局所
的なデータが読み出された後、表示データの次の部分
は、システム・メモリ１４からではなく、ルック・アヘ
ッド・ビデオ・バッファ４４から直接に読み出すことが
できる。ルック・アヘッド・ビデオ・バッファ４４は、
より高速の専用ビデオ・メモリ２２で実現されているの
で、複合的なビデオ・フレーム・バッファ４０のインタ
ーリーブされた部分の間に、実質的な読み出し速度の低
下はない。
【００１４】これ以外の実施例も、特許請求の範囲の範
囲に含まれる。例えば、２つのビデオ・バッファの調整
及び制御は、ビデオ・コントローラ２０からではなく、
システム・メモリ・コントローラ１５によってもかまわ
ない。より高速のシステムを用いる場合には、インター
リーブは不要である。
【図面の簡単な説明】
【図１】インクリメンタルなビデオ・バッファを実現す
るための、本発明に係るコンピュータの概略ブロック図
である。
【図２】インクリメンタルなビデオ・バッファを実現す
るための、本発明に係るビデオ・コントローラとシステ
ム・メモリの概略ブロック図である。
【図３】本発明に係るインターリーブされたフレーム・
バッファの概略図である。
───────────────────────────────────────────────────── フロントページの続き (71)出願人 591030868 20555 Ｓｔａｔｅ Ｈｉｇｈｗａｙ 249，Ｈｏｕｓｔｏｎ，Ｔｅｘａｓ 77070，Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏ ｆ Ａｍｅｒｉｃａ

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 ビデオ・バッファを提供する方法におい
    て、 システム・メモリにインクリメンタルなビデオ・バッフ
    ァを確保するステップと、 専用のビデオ・バッファと前記インクリメンタルなビデ
    オ・バッファとの使用を制御して、複合的なビデオ・バ
    ッファを提供する制御ステップとを含むことを特徴とす
    る方法。
  2. 【請求項２】 請求項１記載の方法において、前記制御
    ステップは、ビデオ・コントローラによって行われるこ
    とを特徴とする方法。
  3. 【請求項３】 請求項１記載の方法において、前記制御
    ステップは、システム・メモリ・コントローラによって
    行われることを特徴とする方法。
  4. 【請求項４】 請求項１記載の方法において、前記制御
    ステップは、前記インクリメンタルなビデオ・バッファ
    の一部に前記専用のビデオ・バッファの一部をインター
    リーブするステップを含むことを特徴とする方法。
  5. 【請求項５】 請求項４記載の方法において、該方法は
    さらに、専用のビデオ・メモリの一部を、ルック・アヘ
    ッド・バッファとして確保するステップを含むことを特
    徴とする方法。
  6. 【請求項６】 請求項５記載の方法において、該方法は
    さらに、前記専用のビデオ・バッファからのデータが表
    示のために読み出される間に、前記インクリメンタルな
    ビデオ・バッファからのデータを検索して前記ルック・
    アヘッド・バッファに格納するステップを含むことを特
    徴とする方法。
  7. 【請求項７】 請求項６記載の方法において、該方法は
    さらに、表示のために前記ルック・アヘッド・バッファ
    からデータを読み出すステップを含むことを特徴とする
    方法。
  8. 【請求項８】ビデオ・コントローラと、 前記ビデオ・コントローラに結合された専用のビデオ・
    バッファと、 システム・メモリ中のインクリメンタルなビデオ・バッ
    ファとを備えており、前記専用のビデオ・バッファと前
    記インクリメンタルなビデオ・バッファとが、複合的な
    ビデオ・バッファを形成するように制御されることを特
    徴とする装置。
  9. 【請求項９】 請求項８記載の装置において、前記専用
    のビデオ・バッファと前記インクリメンタルなビデオ・
    バッファとは、前記ビデオ・コントローラによって制御
    されて、前記複合的なビデオ・バッファを形成すること
    を特徴とする装置。
  10. 【請求項１０】 請求項８記載の装置において、前記専
    用のビデオ・バッファと前記インクリメンタルなビデオ
    ・バッファとは、前記システム・メモリ・コントローラ
    によって制御されて、前記複合的なビデオ・バッファを
    形成することを特徴とする装置。
  11. 【請求項１１】 請求項８記載の装置において、前記複
    合的なビデオ・バッファは、前記専用のビデオ・バッフ
    ァと前記インクリメンタルなビデオ・バッファとのイン
    ターリーブされた部分を含むことを特徴とする装置。
  12. 【請求項１２】 請求項１１記載の装置において、該装
    置はさらに、前記ビデオ・コントローラに結合されたル
    ック・アヘッド・バッファを備えることを特徴とする装
    置。
  13. 【請求項１３】 コンピュータにおいて、 マイクロプロセッサと、 前記マイクロプロセッサに結合されたビデオ・コントロ
    ーラと、 前記ビデオ・コントローラに結合された専用のビデオ・
    バッファと、 システム・メモリ中のインクリメンタルなビデオ・バッ
    ファとを備えており、前記専用のビデオ・バッファと前
    記インクリメンタルなビデオ・バッファとが、複合的な
    ビデオ・バッファを形成するように制御されることを特
    徴とするコンピュータ。
  14. 【請求項１４】 請求項１３記載のコンピュータにおい
    て、該コンピュータはさらに、前記ビデオ・コントロー
    ラに結合されたディスプレイを備えることを特徴とする
    コンピュータ。
  15. 【請求項１５】 請求項１３記載のコンピュータにおい
    て、前記専用のビデオ・バッファと前記インクリメンタ
    ルなビデオ・バッファとは、前記ビデオ・コントローラ
    によって制御されて、前記複合的なビデオ・バッファを
    形成することを特徴とするコンピュータ。
  16. 【請求項１６】 請求項１３記載のコンピュータにおい
    て、前記専用のビデオ・バッファと前記インクリメンタ
    ルなビデオ・バッファとは、前記システム・メモリ・コ
    ントローラによって制御されて、前記複合的なビデオ・
    バッファを形成することを特徴とするコンピュータ。
  17. 【請求項１７】 請求項１３記載のコンピュータにおい
    て、前記複合的なビデオ・バッファは、前記専用のビデ
    オ・バッファと前記インクリメンタルなビデオ・バッフ
    ァとのインターリーブされた部分を含むことを特徴とす
    るコンピュータ。
  18. 【請求項１８】 請求項１７記載のコンピュータにおい
    て、該コンピュータはさらに、前記ビデオ・コントロー
    ラに結合されたルック・アヘッド・バッファを備えるこ
    とを特徴とするコンピュータ。
JP23828997A 1996-09-03 1997-09-03 記憶容量を増大可能なビデオ・バッファ及びその提供方法 Expired - Fee Related JP4054090B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/708,122 US5900885A (en) 1996-09-03 1996-09-03 Composite video buffer including incremental video buffer
US708122 1996-09-03

Publications (3)

Publication Number Publication Date
JPH10108118A true JPH10108118A (ja) 1998-04-24
JPH10108118A5 JPH10108118A5 (ja) 2005-04-07
JP4054090B2 JP4054090B2 (ja) 2008-02-27

Family

ID=24844446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23828997A Expired - Fee Related JP4054090B2 (ja) 1996-09-03 1997-09-03 記憶容量を増大可能なビデオ・バッファ及びその提供方法

Country Status (3)

Country Link
US (1) US5900885A (ja)
JP (1) JP4054090B2 (ja)
TW (1) TW316975B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6247088B1 (en) * 1998-05-08 2001-06-12 Lexmark International, Inc. Bridgeless embedded PCI computer system using syncronous dynamic ram architecture
US6600493B1 (en) 1999-12-29 2003-07-29 Intel Corporation Allocating memory based on memory device organization
US6724390B1 (en) * 1999-12-29 2004-04-20 Intel Corporation Allocating memory
US7554551B1 (en) * 2000-06-07 2009-06-30 Apple Inc. Decoupling a color buffer from main memory
DE02747828T1 (de) 2001-05-11 2004-07-08 Scientific-Atlanta, Inc. Verwaltung von zeitschiebepuffern
US7257308B2 (en) 2001-12-06 2007-08-14 Scientific-Atlanta, Inc. Converting time-shift buffering for personal video recording into permanent recordings
US6971121B2 (en) * 2001-12-06 2005-11-29 Scientific-Atlanta, Inc. Composite buffering
US7962011B2 (en) 2001-12-06 2011-06-14 Plourde Jr Harold J Controlling substantially constant buffer capacity for personal video recording with consistent user interface of available disk space
KR100490401B1 (ko) * 2002-03-26 2005-05-17 삼성전자주식회사 ＴＣ（Ｔｈｉｎ－Ｃｌｉｅｎｔ）환경에서 영상 처리 장치 및 방법
US7248267B2 (en) * 2003-03-20 2007-07-24 International Business Machines Corporation Method and apparatus for simulated direct frame buffer access for graphics adapters
US7019752B1 (en) * 2003-06-04 2006-03-28 Apple Computer, Inc. Method and apparatus for frame buffer management
US6977656B1 (en) * 2003-07-28 2005-12-20 Neomagic Corp. Two-layer display-refresh and video-overlay arbitration of both DRAM and SRAM memories
US20070076008A1 (en) * 2005-09-30 2007-04-05 Osborne Randy B Virtual local memory for a graphics processor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69114825T2 (de) * 1990-12-21 1996-08-08 Sun Microsystems Inc Verfahren und Einrichtung zur Erhöhung der Verarbeitungsgeschwindigkeit eines Anzeigesystems mit Doppel-Pufferspeicher.
US5335322A (en) * 1992-03-31 1994-08-02 Vlsi Technology, Inc. Computer display system using system memory in place or dedicated display memory and method therefor
WO1995015528A1 (en) * 1993-11-30 1995-06-08 Vlsi Technology, Inc. A reallocatable memory subsystem enabling transparent transfer of memory function during upgrade

Also Published As

Publication number Publication date
TW316975B (en) 1997-10-01
US5900885A (en) 1999-05-04
JP4054090B2 (ja) 2008-02-27

Similar Documents

Publication Publication Date Title
US5990902A (en) Apparatus and method for prefetching texture data in a video controller of graphic accelerators
US6308248B1 (en) Method and system for allocating memory space using mapping controller, page table and frame numbers
JP3026788B2 (ja) ユニファイド・メモリ・アーキテクチャを有するコンピュータ・システム
US5526025A (en) Method and apparatus for performing run length tagging for increased bandwidth in dynamic data repetitive memory systems
US5659715A (en) Method and apparatus for allocating display memory and main memory employing access request arbitration and buffer control
US6157398A (en) Method of implementing an accelerated graphics port for a multiple memory controller computer system
US5959639A (en) Computer graphics apparatus utilizing cache memory
JPH10108118A (ja) 記憶容量を増大可能なビデオ・バッファ及びその提供方法
JPH09505424A (ja) 統合されたメモリシステムのための図形経路及びシステム経路を有するバスインタフェース
EP0898751B1 (en) Computer system having a multimedia engine coupled to a real-time data cache
US5396597A (en) System for transferring data between processors via dual buffers within system memory with first and second processors accessing system memory directly and indirectly
US5768491A (en) Display controller with enhanced video window clipping
JP2889149B2 (ja) 画像表示制御方法及び画像表示制御装置
US6434688B1 (en) Method and apparatus for providing and maximizing concurrent operations in a shared memory system which includes display memory
US4924432A (en) Display information processing apparatus
JPH11510620A (ja) 統合されたシステム／フレームバッファメモリ及びシステム、ならびにそれらの使用方法
US6393498B1 (en) System for reducing processor workloads with memory remapping techniques
US5856817A (en) Display control method and display controller and display apparatus using the same
US5566312A (en) Processimg unit with programmable mis-aligned byte addressing
US5731809A (en) Adaptive display memory management system
JP2966182B2 (ja) 計算機システム
JPS5997184A (ja) 画像処理装置
US7380075B2 (en) System and method for supporting variable-width memory accesses
JPS58136093A (ja) 表示制御装置
JPH1069428A (ja) ビデオ表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040513

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070320

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070322

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111214

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111214

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121214

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131214

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees