JPS5997184A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPS5997184A JPS5997184A JP57207003A JP20700382A JPS5997184A JP S5997184 A JPS5997184 A JP S5997184A JP 57207003 A JP57207003 A JP 57207003A JP 20700382 A JP20700382 A JP 20700382A JP S5997184 A JPS5997184 A JP S5997184A
- Authority
- JP
- Japan
- Prior art keywords
- display
- address
- data
- video memory
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 8
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 6
- 101150112582 dad2 gene Proteins 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 101710162371 Dihydroxy-acid dehydratase 1 Proteins 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Document Processing Apparatus (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は画像処理装置に関し、特に画像用データメモリ
を用いた処理装置に関する。
を用いた処理装置に関する。
テスク走査型陰極線ブラウン管（以下、ＣＲＴという）
を表示用機器として使用して、リフレッシ−メモリに格
納された情報をこれに表示する応用が広がっている。現
在ではＣＲＴ上に英字、数字から、グラフィック図形、
漢字に至るまで多くの情報が表示できるようになって来
た。しかし、更に高級な表示機能、たとえば画面を上下
左右に分割し、夫々の領域に独立した内容を表示するよ
うな機能が要求されている。従来の表示装置における動
作を図面を用いて説明する。第１図は従来の表示アドレ
ス発生器とｎビットを基本単位とする映像用データが格
納されているリフレッシ−メモリ（以下、映像メモリと
いう）とその周辺装置からなる表示装置のブロック図で
ある。表示を開始する前にあらかじめ中央処理装置（以
下、ＣＰＵという）から映像メモリ１の表示開始アドレ
ス（以下、ＳＡＤという）がシステムデータバス７を経
由して表示アドレス発生器２の表示アドレスカウンタ（
以下、ＤＡＤ という）３に設定される。
を表示用機器として使用して、リフレッシ−メモリに格
納された情報をこれに表示する応用が広がっている。現
在ではＣＲＴ上に英字、数字から、グラフィック図形、
漢字に至るまで多くの情報が表示できるようになって来
た。しかし、更に高級な表示機能、たとえば画面を上下
左右に分割し、夫々の領域に独立した内容を表示するよ
うな機能が要求されている。従来の表示装置における動
作を図面を用いて説明する。第１図は従来の表示アドレ
ス発生器とｎビットを基本単位とする映像用データが格
納されているリフレッシ−メモリ（以下、映像メモリと
いう）とその周辺装置からなる表示装置のブロック図で
ある。表示を開始する前にあらかじめ中央処理装置（以
下、ＣＰＵという）から映像メモリ１の表示開始アドレ
ス（以下、ＳＡＤという）がシステムデータバス７を経
由して表示アドレス発生器２の表示アドレスカウンタ（
以下、ＤＡＤ という）３に設定される。
表示アドレス発生器はＤＡＤの内容を出力としてアドレ
スバス６を経由して映像メモリに与える。
スバス６を経由して映像メモリに与える。
映像メモリから読み出されたデータはロードクロック１
０によって、並列−直列変換シフトレジスタ４にロード
され、シフトクロック１１によってｎビットの映像直列
信号１２となｊｌ）ＣＲＴに順次供給される。アドレス
発生器ではＤＡＤ＋１→ＤＡＤ（ＤＡＤの内容を＋１増
加させる）のアドレスのカウントを行ない、この内容を
表示アドレス発生器の出力として映像メモリに与えると
いうようにして、上記動作を繰シ返し表示を行なう。か
かる従来の表示装置ではＣＲＴ上の横方向表示に対して
映像メモリに与えられる、アドレスはＳＥＤによって＋
１ずつカウントされたものであって、映像メモリのアド
レスの連続した領域の内容しか表示できなかった。しか
し、画像処理の応用が広がり、種々の高級な表示が要求
されている。例えば同−ＣＲＴ画面上に第２図（ａ）に
示されるようなそれぞれ異なった映像メモリの領域の内
容（ＡとＣ）を表示することが要求されている。しかし
リフレッシュメモリには同図（ｂ）に示すように領域Ａ
には領域Ｂが連続するようにセットされている。従来の
表示装置では横方向表示の途中において、領域Ａ（Ｄ
７ ）’ Ｌ／ ス（ＳＡＤ＋ｎ ）から不連続な領域
Ｃ（％頭アドレスがＳＡＤ′）の内容を表示すべくアド
レスを出力することはできなかった。従って、要求を満
たす為には、前記連続した表示アドレスでアクセスされ
るように、相当するアドレス空間内で領域Ｂと領域Ｃの
内容を全てかえるようにメモリ内容の変更作業が必要で
ある。しかし広範囲な映像メモリの書き換えや、以前に
その位置を占でいた領域Ｂのデータやアドレス等の管理
に費やす時間だけを考えてみてもこれは実用的ではない
。
０によって、並列−直列変換シフトレジスタ４にロード
され、シフトクロック１１によってｎビットの映像直列
信号１２となｊｌ）ＣＲＴに順次供給される。アドレス
発生器ではＤＡＤ＋１→ＤＡＤ（ＤＡＤの内容を＋１増
加させる）のアドレスのカウントを行ない、この内容を
表示アドレス発生器の出力として映像メモリに与えると
いうようにして、上記動作を繰シ返し表示を行なう。か
かる従来の表示装置ではＣＲＴ上の横方向表示に対して
映像メモリに与えられる、アドレスはＳＥＤによって＋
１ずつカウントされたものであって、映像メモリのアド
レスの連続した領域の内容しか表示できなかった。しか
し、画像処理の応用が広がり、種々の高級な表示が要求
されている。例えば同−ＣＲＴ画面上に第２図（ａ）に
示されるようなそれぞれ異なった映像メモリの領域の内
容（ＡとＣ）を表示することが要求されている。しかし
リフレッシュメモリには同図（ｂ）に示すように領域Ａ
には領域Ｂが連続するようにセットされている。従来の
表示装置では横方向表示の途中において、領域Ａ（Ｄ
７ ）’ Ｌ／ ス（ＳＡＤ＋ｎ ）から不連続な領域
Ｃ（％頭アドレスがＳＡＤ′）の内容を表示すべくアド
レスを出力することはできなかった。従って、要求を満
たす為には、前記連続した表示アドレスでアクセスされ
るように、相当するアドレス空間内で領域Ｂと領域Ｃの
内容を全てかえるようにメモリ内容の変更作業が必要で
ある。しかし広範囲な映像メモリの書き換えや、以前に
その位置を占でいた領域Ｂのデータやアドレス等の管理
に費やす時間だけを考えてみてもこれは実用的ではない
。
本発明の目的は映像メモリの内容をかえることなく、不
連続な任意のアドレスの領域の内容を同一画面上に分割
して表示できるような装置を提供することである。
連続な任意のアドレスの領域の内容を同一画面上に分割
して表示できるような装置を提供することである。
本発明は、映像メモリとこの映像メモリに格納されたデ
ータを順次読み出すための表示アドレスを発生するアド
レス発生器とを有し、このアドレス発生器は通常の表示
動作に使用される第１のアドレスカウンタと、画面分割
の要求があった場合ＩＣ使用される第２のアドレスカウ
ンタとを含み、映像メＬり内のデータの一部によって第
１のアドレスカウンタもしくは第２のアドレスカウンタ
の選択制御を行ない、第２のアドレスカウンタのカウン
ト開始、停止制御を行なうことによって横方向表示にお
いてアドレスの不連続な映像メモリのデータの表示を行
なうよう処したことを特徴とする。
ータを順次読み出すための表示アドレスを発生するアド
レス発生器とを有し、このアドレス発生器は通常の表示
動作に使用される第１のアドレスカウンタと、画面分割
の要求があった場合ＩＣ使用される第２のアドレスカウ
ンタとを含み、映像メＬり内のデータの一部によって第
１のアドレスカウンタもしくは第２のアドレスカウンタ
の選択制御を行ない、第２のアドレスカウンタのカウン
ト開始、停止制御を行なうことによって横方向表示にお
いてアドレスの不連続な映像メモリのデータの表示を行
なうよう処したことを特徴とする。
以下に本発明の一実施例を図面に基いて詳細に説明する
。
。
第３図は本発明の一実施例を示すブロック図で、リフレ
ッシュメモリ２１は映像メモリとして使用されＣＲＴ数
画面分に相当するデータが格納されている。１アドレス
当）のデータの構成は第４図に示されるように、実際に
表示されるｎビットの表示データ（００）と表示には使
用されない表示アドレスカウンタ切換え制御ビットＤＣ
Ｂ（以下、ＤＡＤ制御ビットという）のｎ＋１ビットよ
シ成る。映像メモリのデータを書き換える描画サイクル
においては、描画アドレスがアドレスバス２７を経由し
て、映像メモリに与えられ、同時に読み出し信号３０が
活性化され、映像メモリのデータ５− がデータ・バス２６に出力され画像情報を処理する装置
に取り込まれ処理された後、書き込み信号３１が活性化
され映像メモリに格納される。１だ表示を開始する前に
あらかじめＣＰＵからＳＡＤがシステムデータバス２８
を経由して表示アドレス発生器２２の第１の表示アドレ
スカウンタ、（以下、ＤＡＤ １という）２３に設定さ
れる。表示が開始すると、ＳＡＤを基にしてＤＡＤ １
がカウントを開始しその内容を表示アドレス発生器の出
力としてアドレスバスを経由して映像メモリに与える。
ッシュメモリ２１は映像メモリとして使用されＣＲＴ数
画面分に相当するデータが格納されている。１アドレス
当）のデータの構成は第４図に示されるように、実際に
表示されるｎビットの表示データ（００）と表示には使
用されない表示アドレスカウンタ切換え制御ビットＤＣ
Ｂ（以下、ＤＡＤ制御ビットという）のｎ＋１ビットよ
シ成る。映像メモリのデータを書き換える描画サイクル
においては、描画アドレスがアドレスバス２７を経由し
て、映像メモリに与えられ、同時に読み出し信号３０が
活性化され、映像メモリのデータ５− がデータ・バス２６に出力され画像情報を処理する装置
に取り込まれ処理された後、書き込み信号３１が活性化
され映像メモリに格納される。１だ表示を開始する前に
あらかじめＣＰＵからＳＡＤがシステムデータバス２８
を経由して表示アドレス発生器２２の第１の表示アドレ
スカウンタ、（以下、ＤＡＤ １という）２３に設定さ
れる。表示が開始すると、ＳＡＤを基にしてＤＡＤ １
がカウントを開始しその内容を表示アドレス発生器の出
力としてアドレスバスを経由して映像メモリに与える。
映像メモリから読み出されたデータの内、実際にされる
ｎビットのデータはロードクロック３２によって並列−
直列変換シフトレジスタ２５にロードされ、シフトクロ
ック３３によって映像直列信号３４とな！ＤＣＲＴに供
給される。映像データの内、残りの１ビツト、即ちＤＡ
Ｄ制御ビットは表示アドレスカウンタ切換え制御信号（
以下、ＤＡＤ制御信号という）２９となシ、表示アドレ
ス発生器に与えられる。上記動作を繰シ返し表示を行な
う。
ｎビットのデータはロードクロック３２によって並列−
直列変換シフトレジスタ２５にロードされ、シフトクロ
ック３３によって映像直列信号３４とな！ＤＣＲＴに供
給される。映像データの内、残りの１ビツト、即ちＤＡ
Ｄ制御ビットは表示アドレスカウンタ切換え制御信号（
以下、ＤＡＤ制御信号という）２９となシ、表示アドレ
ス発生器に与えられる。上記動作を繰シ返し表示を行な
う。
６一
ここで第２図で示された如く画面分割表示を行なう要求
が生じた場合には、ＣＰＵは表示アドレス発生器の第２
の表示アドレスカウンタ（以下、ＤＡＤ２ という）２
４に分割領域における表示開始アドレス（ＳＡＤ’）を
設定すると同時に１分割の境界に位置する映像メモリの
データのＤＡＩ）制御ビットを１とするよう前記描画サ
イクルにおいて書き換える。例えば第２図でいうと表示
されたとき領域Ｃと横方向に隣接する領域Ａのデータの
ＤＡＤ制御ビットを１とする書き換えを行なう。
が生じた場合には、ＣＰＵは表示アドレス発生器の第２
の表示アドレスカウンタ（以下、ＤＡＤ２ という）２
４に分割領域における表示開始アドレス（ＳＡＤ’）を
設定すると同時に１分割の境界に位置する映像メモリの
データのＤＡＩ）制御ビットを１とするよう前記描画サ
イクルにおいて書き換える。例えば第２図でいうと表示
されたとき領域Ｃと横方向に隣接する領域Ａのデータの
ＤＡＤ制御ビットを１とする書き換えを行なう。
このような動作の後、表示すイクルにおいてＤＡＤ制御
ビットが１のデータを読み出す。つ−！ＩＤＡＤ制御信
号が活性化されると第５図で示されるように表示アドレ
ス発生器のＤＡＤ２がＳＡＤ’よシカラントを開始し、
同時に以後の表示アドレス発生器の出力をＤＡＤ２の内
容とする様に制御される。
ビットが１のデータを読み出す。つ−！ＩＤＡＤ制御信
号が活性化されると第５図で示されるように表示アドレ
ス発生器のＤＡＤ２がＳＡＤ’よシカラントを開始し、
同時に以後の表示アドレス発生器の出力をＤＡＤ２の内
容とする様に制御される。
この時ＤＡＤＩ のカウントはひき続き行なわれる。
このようにしてＤＡＤ制御ビットが１であるデータを読
み出し表示した後の表示アドレスは直前のアトｌメスと
は無関係なものであル、不連続な領域の内容を表示する
ことが可能となる。ＤＡＤ２の内容が表示アドレス発生
器の出力となり表示を行なっている状態において再びＤ
ＡＤ制御ビットが１のデータが読み出される、あるいは
横方向に表示すべきデータの読み出しを終了すると表示
アドレス発生器の出力を再びＤＡＤＩ の内容とする
よう制御されると同時にＤＡＤ２の内容は次ラインの表
示すイクルにおいてＤＡＤ制御ビットが１であった場合
にカウントを開始する値、例えば映像メモリの横方向の
大きさをＮとすると、ＳＡＤ’十Ｎの値の内容に変化し
く８ＡＤ’＋１→ＳＡＤ’）カウントを停止するという
動作を繰シ返すことによって、アドレスの不連続な領域
の内容を画面上に表示させることができる。
み出し表示した後の表示アドレスは直前のアトｌメスと
は無関係なものであル、不連続な領域の内容を表示する
ことが可能となる。ＤＡＤ２の内容が表示アドレス発生
器の出力となり表示を行なっている状態において再びＤ
ＡＤ制御ビットが１のデータが読み出される、あるいは
横方向に表示すべきデータの読み出しを終了すると表示
アドレス発生器の出力を再びＤＡＤＩ の内容とする
よう制御されると同時にＤＡＤ２の内容は次ラインの表
示すイクルにおいてＤＡＤ制御ビットが１であった場合
にカウントを開始する値、例えば映像メモリの横方向の
大きさをＮとすると、ＳＡＤ’十Ｎの値の内容に変化し
く８ＡＤ’＋１→ＳＡＤ’）カウントを停止するという
動作を繰シ返すことによって、アドレスの不連続な領域
の内容を画面上に表示させることができる。
以上説明したように、画面を左右に分割して表示したい
場合には、隣接境界に位置する映像メモリのデータのみ
をＤＡＤ制御ビットを１にするよう書き換えるだけで、
任意の映像メモリの領域表示を混在させることができ、
また分割された領域の表示開始アドレスは直接的に指定
することができ、第２図で示されるような複雑かつ高級
な表示が容易に実現できる。
場合には、隣接境界に位置する映像メモリのデータのみ
をＤＡＤ制御ビットを１にするよう書き換えるだけで、
任意の映像メモリの領域表示を混在させることができ、
また分割された領域の表示開始アドレスは直接的に指定
することができ、第２図で示されるような複雑かつ高級
な表示が容易に実現できる。
第１図は表示装置の従来例を示すブロック図、第２図（
ａ）（ｂ）は夫々表示画面と映像メモリの関係を示す図
、第３図は本発明の一実施例における表示装置のブロッ
ク図、第４図は本発明の実施例における映像メモリ内の
データ構成図、第５図は本発明の実施例における表示ア
ドレスの推移を示す図である。 １．２２・・・・・・映像メモ１ハ ２，２２・・・・
・・表示アドレス発生器、３・・・・・・表示アドレス
カウンタ、２３・・・・・・第１の表示アドレスカウン
タ、２４・・・・・・第２の表示アドレスカウンタ、４
，２５・・・・・・並列−直列変換シフトレジスタ、５
．２６・・・・・・データ・パス、６゜２７・・・・・
・アドレスバス、７，２８・・・・・・システム−デー
タバス、８，３０・・・・・・読み出し信号、９．３１
・・・・・・書き込み信号、１０．３２・・・・・・ロ
ードクロック、１１；３３・・・・・・シフトクロック
、１２，３４・・・・・・映像−９＝ 直列信号、２９・・・・・・表示アドレスカウンタ切換
え制御信号。 １０− 第３ 区
ａ）（ｂ）は夫々表示画面と映像メモリの関係を示す図
、第３図は本発明の一実施例における表示装置のブロッ
ク図、第４図は本発明の実施例における映像メモリ内の
データ構成図、第５図は本発明の実施例における表示ア
ドレスの推移を示す図である。 １．２２・・・・・・映像メモ１ハ ２，２２・・・・
・・表示アドレス発生器、３・・・・・・表示アドレス
カウンタ、２３・・・・・・第１の表示アドレスカウン
タ、２４・・・・・・第２の表示アドレスカウンタ、４
，２５・・・・・・並列−直列変換シフトレジスタ、５
．２６・・・・・・データ・パス、６゜２７・・・・・
・アドレスバス、７，２８・・・・・・システム−デー
タバス、８，３０・・・・・・読み出し信号、９．３１
・・・・・・書き込み信号、１０．３２・・・・・・ロ
ードクロック、１１；３３・・・・・・シフトクロック
、１２，３４・・・・・・映像−９＝ 直列信号、２９・・・・・・表示アドレスカウンタ切換
え制御信号。 １０− 第３ 区
Claims (1)
- 画像情報が格納されている映像メモリと、前記映像メモ
リに格納された情報を順次読み出すアドレスを発生する
アドレス発生器とを有し、前記アドレス発生器は少なく
とも第１のアドレスカウンタと第２のアドレスカウンタ
とを有し、該第１のアドレスカウンタと第２のアドレス
カウンタとを選択制御することを特徴とする画像処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57207003A JPS5997184A (ja) | 1982-11-26 | 1982-11-26 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57207003A JPS5997184A (ja) | 1982-11-26 | 1982-11-26 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5997184A true JPS5997184A (ja) | 1984-06-04 |
| JPS644187B2 JPS644187B2 (ja) | 1989-01-24 |
Family
ID=16532578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57207003A Granted JPS5997184A (ja) | 1982-11-26 | 1982-11-26 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5997184A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60240790A (ja) * | 1984-05-15 | 1985-11-29 | Mitsubishi Petrochem Co Ltd | エチレンヘビ−エンドの処理法 |
| US4799568A (en) * | 1985-08-07 | 1989-01-24 | Honda Giken Kogyo Kabushiki Kaisha | Front cover for multi-wheeled vehicles |
| US7387180B2 (en) | 2003-05-20 | 2008-06-17 | Yamaha Hatsudoki Kabushiki Kaisha | Air guide structure in motor vehicle leg shield |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53123627A (en) * | 1977-04-04 | 1978-10-28 | Mitsubishi Electric Corp | Display unit |
| JPS574091A (en) * | 1980-06-10 | 1982-01-09 | Yokogawa Electric Works Ltd | Crt display unit |
-
1982
- 1982-11-26 JP JP57207003A patent/JPS5997184A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53123627A (en) * | 1977-04-04 | 1978-10-28 | Mitsubishi Electric Corp | Display unit |
| JPS574091A (en) * | 1980-06-10 | 1982-01-09 | Yokogawa Electric Works Ltd | Crt display unit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60240790A (ja) * | 1984-05-15 | 1985-11-29 | Mitsubishi Petrochem Co Ltd | エチレンヘビ−エンドの処理法 |
| US4799568A (en) * | 1985-08-07 | 1989-01-24 | Honda Giken Kogyo Kabushiki Kaisha | Front cover for multi-wheeled vehicles |
| US7387180B2 (en) | 2003-05-20 | 2008-06-17 | Yamaha Hatsudoki Kabushiki Kaisha | Air guide structure in motor vehicle leg shield |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS644187B2 (ja) | 1989-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6267632A (ja) | コンピュータ表示装置 | |
| JPS5997184A (ja) | 画像処理装置 | |
| JPH0441831B2 (ja) | ||
| JPS5835592A (ja) | 表示画面分割装置 | |
| JP3303923B2 (ja) | 画像表示制御装置及び画像表示制御方法 | |
| JP3265791B2 (ja) | Ｏｈｐ用表示装置 | |
| JPS607478A (ja) | 画像表示装置 | |
| JPS6292071A (ja) | 拡大表示の制御方式 | |
| JPS61141484A (ja) | 画像表示装置 | |
| JPS61219082A (ja) | 表示制御装置 | |
| KR19990062737A (ko) | 스크린 디스플레이 시스템 | |
| JPS6194090A (ja) | グラフイツクデイスプレイ装置 | |
| JPH11161255A (ja) | 画像表示装置 | |
| JPS61241790A (ja) | 表示装置 | |
| JPS61143835A (ja) | デ−タ表示方式 | |
| JPS58203489A (ja) | 表示装置 | |
| JPH0247696A (ja) | 画像表示装置 | |
| JPH0469908B2 (ja) | ||
| JPS6364085A (ja) | 表示制御装置 | |
| JPS60176092A (ja) | 表示装置 | |
| JPH0415689A (ja) | 画像表示回路 | |
| JPS62150384A (ja) | 画像スクロ−ル装置 | |
| JPS6143785A (ja) | 表示装置 | |
| JPH0443595B2 (ja) | ||
| JPH0330074A (ja) | 表示画面合成装置 |