JPH10111342A - Programmable load circuit - Google Patents

Programmable load circuit

Info

Publication number
JPH10111342A
JPH10111342A JP8262824A JP26282496A JPH10111342A JP H10111342 A JPH10111342 A JP H10111342A JP 8262824 A JP8262824 A JP 8262824A JP 26282496 A JP26282496 A JP 26282496A JP H10111342 A JPH10111342 A JP H10111342A
Authority
JP
Japan
Prior art keywords
voltage
transistor
source
current source
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8262824A
Other languages
Japanese (ja)
Inventor
Masahiko Yamabe
雅彦 山部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP8262824A priority Critical patent/JPH10111342A/en
Publication of JPH10111342A publication Critical patent/JPH10111342A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce uncertain voltage width in a programmable load circuit. SOLUTION: When DUT output voltage of a terminal T is smaller than a threshold voltage Vth, transistors Q5, Q8 are turned on and transistors Q6, Q7 are turned off, and therefore transistors Q1, Q4 are turned on and transistors Q2, Q3 are turned off. Therefore, set electric current i1 flows into the DUT. When the threshold voltage is smaller than DUT output voltage, the transistors Q6, Q7 are turned on and the transistors Q5, Q8 are turned off, therefore the transistors Q2, Q3 are turned on and the transistors Q1, Q4 are turned off. Therefore, set electric current 12 is flown from the DUT.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はプログラマブルロー
ド回路に関する。
[0001] The present invention relates to a programmable load circuit.

【0002】[0002]

【従来の技術】図4は従来のプログラマブルロード回路
の基本回路図である。
2. Description of the Related Art FIG. 4 is a basic circuit diagram of a conventional programmable load circuit.

【0003】DUTがVth−0.7(V)以下の電圧を
出力した場合、定電流源I1 で設定された電流がi1 の
ように流れ、またVth+0.7(V)以上の電圧を出力
した場合、電流源I2 で設定された電流がi2 のように
流れる。ここで、0.7(V)は、ダイオードブリッジ
を構成しているダイオードの順方向電圧VF 分である。
When the DUT outputs a voltage equal to or lower than V th -0.7 (V), the current set by the constant current source I 1 flows like i 1 , and is equal to or higher than V th +0.7 (V). when outputting the voltage, current set by the current source I 2 flows as i 2. Here, 0.7 (V) is the forward voltage V F of the diode constituting the diode bridge.

【0004】[0004]

【発明が解決しようとする課題】電流源I2 で設定され
た電流i2 がDUTからプログラマブルロード回路へ流
れるのは、スレッショルド電圧Vthよりもダイオードの
Vf (=0.7(V))分高い電圧がDUTから出力さ
れた時である。すなわち、プログラマブルロード回路を
動作させるために必要な電圧はVth+0.7(V)以上
である。また、プログラマブルロード回路がDUTに対
して電流i1 を供給する時も同様に説明でき、この時プ
ログラマブルロード回路を動作させるために必要な電圧
はVth−0.7(V)以下である。ここで、DUTの出
力電圧をVD とすると、出力電圧V D が Vth−0.7(V)<VD <Vth+0.7(V) の範囲においては、プログラマブルロード回路はDUT
に対して正確に設定電流i1またはi2を供給できない。
以下、この電圧範囲を電圧不確定幅と呼ぶ。
SUMMARY OF THE INVENTION A current source ITwo Set in
Current iTwo Flows from DUT to programmable load circuit
The threshold voltage VthThan the diode
Vf (= 0.7 (V)) higher voltage is output from the DUT.
It's time for That is, the programmable load circuit
The voltage required for operation is Vth+0.7 (V) or more
It is. Also, the programmable load circuit is compatible with the DUT.
And the current i1 Can be explained in the same way when supplying
Voltage required to operate the programmable load circuit
Is Vth−0.7 (V) or less. Here, the output of the DUT
Force voltage to VD Then, the output voltage V D Is Vth−0.7 (V) <VD <VthIn the range of +0.7 (V), the programmable load circuit
Set current i1Or iTwoCan not supply.
Hereinafter, this voltage range is referred to as a voltage uncertainty width.

【0005】Vf の影響を小さくする方法として、ダイ
オードの電流サイズを、プログラマブルロード回路で設
定される電流値に対して大きくすることが考えられる。
しかし、この場合、ダイオードの接合容量が増加する。
この結果、ピンエレクトロニクスのI/O容量が増加
し、ICテストシステムの性能に悪影響を与える。
As a method of reducing the influence of Vf , it is conceivable to increase the current size of the diode with respect to the current value set by the programmable load circuit.
However, in this case, the junction capacitance of the diode increases.
As a result, the I / O capacity of the pin electronics increases, adversely affecting the performance of the IC test system.

【0006】プログラマブルロード回路をモノシリック
化しようとした場合、プロセスによってはショットキー
ダイオードを使用できないことがある。このような場
合、トランジスタをダイオード接続にして図5のように
実現できる。しかし、DUTの出力電圧VD がスレッシ
ョルド電圧Vthよりも十分高い(または低い)時には、
トランジスタのベース・エミッタ間に大きな逆方向電圧
がかかってしまう。ショットキーダイオードと違いトラ
ンジスタのダイオード接続では逆耐圧が小さいため、結
果としてトランジスタの信頼性を落すことになる。逆耐
圧が小さいことを補うため、図6に示すように、トラン
ジスタのダイオード接続を複数直列にする方法がある
が、この方法では先に述べた電圧不確定幅の増大を招
く。
When an attempt is made to make a programmable load circuit monolithic, a Schottky diode cannot be used depending on the process in some cases. In such a case, it can be realized as shown in FIG. However, when the output voltage V D of the DUT is sufficiently higher (or lower) than the threshold voltage V th ,
A large reverse voltage is applied between the base and the emitter of the transistor. Unlike a Schottky diode, the diode connection of a transistor has a small reverse breakdown voltage, and as a result, the reliability of the transistor is reduced. To compensate for the low reverse breakdown voltage, there is a method of connecting a plurality of diode connections of transistors as shown in FIG. 6, but this method causes an increase in the voltage uncertainty described above.

【0007】本発明の目的は、電圧不確定幅が従来より
も小さいプログラマブルロード回路を提供することにあ
る。
An object of the present invention is to provide a programmable load circuit in which the voltage uncertainty width is smaller than in the prior art.

【0008】[0008]

【課題を解決するための手段】本発明のプログラマブル
ロード回路は、一端が高電圧源に接続された第1の定電
流源と、一端が低電圧源に接続された第2の定電流源
と、一端が第1の定電流源の他端に接続され、他端が、
DUT出力電圧が入力される端子と接続された第1のス
イッチングトランジスタと、一端が第2の定電流源の他
端に接続され、他端が前記端子と接続された第2のスイ
ッチングトランジスタと、スレッショルド電圧源と、前
記端子のDUT出力電圧と前記スレッショルド電圧源の
スレッショルド電圧を比較し、前記DUT出力電圧が前
記スレッショルド電圧よりも小さいとき第1のスイッチ
ングトランジスタのみオンし、前記DUT出力電圧が前
記スレッショルド電圧よりも大きいとき第2のスイッチ
ングトランジスタのみオンする電圧比較回路を有する。
The programmable load circuit according to the present invention comprises a first constant current source having one end connected to a high voltage source, and a second constant current source having one end connected to a low voltage source. , One end is connected to the other end of the first constant current source, and the other end is
A first switching transistor connected to a terminal to which a DUT output voltage is input, a second switching transistor having one end connected to the other end of the second constant current source, and the other end connected to the terminal; Comparing a threshold voltage source, a DUT output voltage of the terminal with a threshold voltage of the threshold voltage source, and when the DUT output voltage is smaller than the threshold voltage, only the first switching transistor is turned on; A voltage comparison circuit that turns on only the second switching transistor when the voltage is larger than the threshold voltage;

【0009】ダイオードの代りにスイッチングトランジ
スタを用いるので、電圧不確定幅にVf の影響がなくな
り、電圧不確定幅が小さくなる。
Since the switching transistor is used instead of the diode, the influence of Vf on the voltage uncertainty is eliminated, and the voltage uncertainty is reduced.

【0010】本発明の他のプログラマブルロード回路
は、一端が高電圧源に接続された第1の定電流源と、一
端が低電圧源に接続された第2の定電流源と、一端が第
1の定電流源の他端に接続され、他端が、DUTの出力
電圧が入力される端子と接続された第1のトランジスタ
と、一端が第1の定電流源の他端に接続され、他端が電
圧源に接続された第2のトランジスタと、一端が第2の
定電流源の他端に接続され、他端が前記端子と接続され
た第3のトランジスタと、一端が第2の定電流源の他端
に接続され、他端が電圧源に接続された第4のトランジ
スタと、スレッショルド電圧源と、ベースがそれぞれ前
記スレッショルド電圧源、前記端子と接続された第5、
第6のトランジスタを含み、前記DUT出力電圧が前記
スレッショルド電源のスレッショルド電圧よりも小さい
とき第1のトランジスタ、第2のトランジスタをそれぞ
れオン、オフし、前記スレッショルド電圧が前記DUT
出力電圧よりも小さいとき第1のトランジスタ、第2の
トランジスタをそれぞれオフ、オンする第1の差動スイ
ッチと、ベースがそれぞれ前記スレッショルド電圧源、
前記端子と接続された第7、第8のトランジスタを含
み、前記DUT出力電圧が前記スレッショルド電圧より
も小さいとき第3のトランジスタ、第4のトランジスタ
をそれぞれオフ、オンし、前記スレッショルド電圧が前
記DUT出力電圧よりも小さいとき第3のトランジス
タ、第4のトランジスタをオン、オフする第2の差動ス
イッチを有する。
[0010] Another programmable load circuit according to the present invention comprises a first constant current source having one end connected to a high voltage source, a second constant current source having one end connected to a low voltage source, and a first constant current source having one end connected to a low voltage source. A first transistor connected to the other end of the first constant current source, the other end connected to a terminal to which the output voltage of the DUT is input, and one end connected to the other end of the first constant current source; A second transistor having the other end connected to the voltage source, a third transistor having one end connected to the other end of the second constant current source, and the other end connected to the terminal; A fourth transistor connected to the other end of the constant current source, the other end of which is connected to the voltage source; a threshold voltage source; and a fifth transistor, whose base is connected to the threshold voltage source and the terminal, respectively.
A sixth transistor, wherein when the DUT output voltage is lower than a threshold voltage of the threshold power supply, the first transistor and the second transistor are turned on and off, respectively;
A first differential switch that turns off and on a first transistor and a second transistor respectively when the output voltage is lower than the output voltage;
And a third transistor and a fourth transistor which are turned off and on when the DUT output voltage is smaller than the threshold voltage, respectively, wherein the threshold voltage is lower than the threshold voltage of the DUT. A second differential switch that turns on and off the third transistor and the fourth transistor when the output voltage is lower than the output voltage;

【0011】本発明のプログラマブルロード回路は、電
圧比較回路として差動スイッチを用いたものである。
The programmable load circuit of the present invention uses a differential switch as a voltage comparison circuit.

【0012】本発明のさらに他のプログラマブルロード
回路は、一端が高電圧源に、他端がDUT出力電圧が入
力される端子と接続された第1の電流源と、一端が低電
圧源に、他端が前記端子と接続された第2の電流源と、
スレッショルド電圧源と、前記DUT出力電圧と前記ス
レッショルド電圧源のスレッショルド電圧を比較し、そ
の電圧差を出力する比較器と、第1の電流源、第2の電
流源の電流を、前記電圧差を変数とする予め設定された
関数で制御する関数器を有する。
Still another programmable load circuit according to the present invention comprises a first current source having one end connected to a high voltage source, the other end connected to a terminal to which a DUT output voltage is input, and one end connected to a low voltage source. A second current source having the other end connected to the terminal;
A threshold voltage source, a comparator that compares the DUT output voltage with a threshold voltage of the threshold voltage source, and outputs a voltage difference between the threshold voltage source and a first current source and a second current source. It has a function unit that is controlled by a preset function as a variable.

【0013】本発明のプログラマブルロード回路は、ス
レッショルド電圧とDUT出力電圧の電圧差に応じて電
流源の電流を可変するようにしたものである。
[0013] The programmable load circuit of the present invention varies the current of the current source in accordance with the voltage difference between the threshold voltage and the DUT output voltage.

【0014】[0014]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
Next, embodiments of the present invention will be described with reference to the drawings.

【0015】図1は本発明の一実施形態のプログラマブ
ルロード回路の回路図である。
FIG. 1 is a circuit diagram of a programmable load circuit according to one embodiment of the present invention.

【0016】本実施形態のプログラマブルロード回路
は、高電圧源V1に一端が接続された定電流源I1 ,I4
と、一端が低電圧源V2 と接続された定電流源I2 ,
I3 と、エミッタが定電流源I1 の他端に接続され、コ
レクタがそれぞれDUT端子T、接地に接続されたトラ
ンジスタQ1 ,Q2 と、エミッタが定電流源I2 の他端
に接続され、コレクタがそれぞれDUT端子T、接地に
接続されたトランジスタQ3 ,Q4 と、スレッショルド
電圧源Vthと、抵抗R1 ,R2 ,…,R6 と、エミッタ
が定電流源I3 に接続され、コレクタがそれぞれ抵抗R
1 とトランジスタQ1 のベース、抵抗R2 とトランジス
タQ2 のベースに接続され、ベースがそれぞれスレッシ
ョルド電圧源Vth、DUT端子Tに接続されたトランジ
スタQ5 ,Q6 と、エミッタが定電流源I4 に接続さ
れ、コレクタがそれぞれ抵抗R3 とトランジスタQ3 の
ベース、抵抗R4 とトランジスタQ4 のベースに接続さ
れ、ベースがそれぞれスレッショルド電圧源Vth、DU
T端子Tに接続されたトランジスタQ7 ,Q8 で構成さ
れている。
The programmable load circuit according to the present embodiment includes constant current sources I 1 and I 4 having one ends connected to the high voltage source V 1.
When the constant current source I 2, one end of which is connected to the low voltage source V 2,
And I 3, and the emitter is connected to the other end of the constant current source I 1 connected, collector respectively DUT terminal T, the transistor Q 1, Q 2 connected to ground and the emitter to the other end of the constant current source I 2 The collectors are connected to the DUT terminal T, the transistors Q 3 and Q 4 connected to the ground, the threshold voltage source V th , the resistors R 1 , R 2 ,..., R 6, and the emitter is connected to the constant current source I 3 . Connected, and the collectors
1 the transistor to Q 1 base, connected to the base of the resistor R 2 and the transistor Q 2, the base is the threshold voltage source V th, respectively, the transistors Q 5, Q 6, which are connected to the DUT terminal T, the emitter constant current source I 4 , the collectors are respectively connected to the resistor R 3 and the base of the transistor Q 3 , the resistor R 4 and the base of the transistor Q 4 , and the bases are respectively threshold voltage sources V th , DU
It is composed of transistors Q 7 and Q 8 connected to the T terminal T.

【0017】ここで、トランジスタQ5 ,Q6 と定電流
源I3 と抵抗R1 ,R2 ,R5 は第1の差動スイッチを
構成し、トランジスタQ7 ,Q8 と定電流源I4 と抵抗
R3,R4 ,R6 は第2の差動スイッチを構成してい
る。
Here, the transistors Q 5 and Q 6 , the constant current source I 3 and the resistors R 1 , R 2 and R 5 constitute a first differential switch, and the transistors Q 7 and Q 8 and the constant current source I 4 and the resistors R 3 , R 4 and R 6 constitute a second differential switch.

【0018】なお、トランジスタQ2のコレクタを低電
圧源V2、トランジスタQ4のコレクタを高電圧源V1に
接続してもよい。
[0018] Incidentally, the collector of the transistor Q 2 low voltage source V 2, may be connected to the collector of the transistor Q 4 to a high voltage source V 1.

【0019】次に、本実施形態の動作を説明する。 1)端子TのDUT出力電圧VDがスレッショルド電圧
Vthよりも小さいとき トランジスタQ5 ,Q8 がオンし、トランジスタQ6 ,
Q7 がオフするため、トランジスタQ1 ,Q4 がオン、
トランジスタQ2 ,Q3 がオフする。したがって、設定
電流i1 がDUTへ流れる。 2)スレッショルド電圧がDUT出力電圧VDよりも小
さいとき トランジスタQ6 ,Q7 がオンし、トランジスタQ5 ,
Q8 がオフするため、トランジスタQ2 ,Q3 がオン、
トランジスタQ1 ,Q4 がオフする。したがって、設定
電流i2 がDUTから引っぱられる。
Next, the operation of the present embodiment will be described. 1) When the DUT output voltage V D at the terminal T is lower than the threshold voltage V th , the transistors Q 5 and Q 8 turn on, and the transistors Q 6 and Q 6 turn on.
Since the Q 7 is turned off, the transistor Q 1, Q 4 is turned on,
The transistors Q 2 and Q 3 are turned off. Therefore, the set current i 1 flows to the DUT. 2) When the threshold voltage is lower than the DUT output voltage V D , the transistors Q 6 and Q 7 turn on, and the transistors Q 5 and Q 5 turn on.
Since the Q 8 is turned off, the transistor Q 2, Q 3 is turned on,
The transistors Q 1 and Q 4 are turned off. Therefore, the set current i 2 is pulled from the DUT.

【0020】図2は本実施形態と従来例(図4)のDU
T出力電圧とプログラマブルロード回路の出力電流の関
係(Vth=1.5(v)、かつ電流源I1、I2の設定電
流を30(mA)に設定した場合)を示すグラフであ
る。このグラフから明らかなように、本実施形態の電圧
不確定幅は従来例の電圧不確定幅よりも小さい。これ
は、本実施形態では、ダイオードのVf の電圧の影響が
ないからである。
FIG. 2 shows DUs of the present embodiment and a conventional example (FIG. 4).
9 is a graph showing the relationship between the T output voltage and the output current of the programmable load circuit (when V th = 1.5 (v) and the set currents of the current sources I 1 and I 2 are set to 30 (mA)). As is clear from this graph, the voltage uncertainty width of the present embodiment is smaller than the voltage uncertainty width of the conventional example. This is because, in the present embodiment, there is no influence of the voltage Vf of the diode.

【0021】図3は本発明の第2の実施形態のプログラ
マブルロード回路の回路図である。本実施形態は、スレ
ッショルド電圧VthとDUTの出力電圧VD を比較器C
Pで比較し、その電圧差を変数として、予め設定された
関数で関数器Fにより電流源I1 ,I2 の電流i1 ,i
2 を設定するようにしたものである。関数を、例えばi
1=(Vth−VD)/R、i2 =(VD−Vth )/Rのよ
うに設定すれば、DUTにあたかもR(Ω)の抵抗負荷
がついたのと同等になる。Rの値を任意に設定できるよ
うにすることで、抵抗負荷と同等の効果が得られ、負荷
抵抗の定数を変更できるようなプログラマブルロード回
路が実現できる。
FIG. 3 is a circuit diagram of a programmable load circuit according to a second embodiment of the present invention. In the present embodiment, the threshold voltage V th and the output voltage V D of the DUT are compared with the comparator C
P, and using the voltage difference as a variable, the function unit F uses a function F to set the currents i 1 , i 2 of the current sources I 1 , I 2.
2 is set. Function, for example, i
By setting 1 = (V th −V D ) / R and i 2 = (V D −V th ) / R, it becomes equivalent to a DUT having a resistance load of R (Ω). By enabling the value of R to be set arbitrarily, an effect equivalent to a resistance load can be obtained, and a programmable load circuit that can change the constant of the load resistance can be realized.

【0022】[0022]

【発明の効果】以上説明したように、本発明は、下記の
ような効果がある。 (1)請求項1,2の発明は、電圧不確定幅が小さい。 (2)請求項3の発明は、電圧不確定幅が小さく、かつ
DUTの負荷抵抗の定数を変更できる。
As described above, the present invention has the following effects. (1) The inventions of claims 1 and 2 have a small voltage uncertainty width. (2) According to the third aspect of the invention, the voltage uncertainty width is small and the constant of the load resistance of the DUT can be changed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態のプログラマブルロード回
路の回路図である。
FIG. 1 is a circuit diagram of a programmable load circuit according to an embodiment of the present invention.

【図2】図1のプログラマブルロード回路と図4のプロ
グラマブルロード回路の出力電流とDUT出力電圧の関
係を示すグラフである。
FIG. 2 is a graph showing a relationship between an output current and a DUT output voltage of the programmable load circuit of FIG. 1 and the programmable load circuit of FIG.

【図3】本発明の他の実施形態のプログラマブルロード
回路の回路図である。
FIG. 3 is a circuit diagram of a programmable load circuit according to another embodiment of the present invention.

【図4】従来のプログラマブルロード回路の基本回路図
である。
FIG. 4 is a basic circuit diagram of a conventional programmable load circuit.

【図5】トランジスタをダイオード接続したプログラマ
ブルロード回路の回路図である。
FIG. 5 is a circuit diagram of a programmable load circuit in which transistors are diode-connected.

【図6】トランジスタのダイオード接続を2段にしたプ
ログラマブルロード回路の回路図である。
FIG. 6 is a circuit diagram of a programmable load circuit having two stages of diode connections of transistors.

【符号の説明】[Explanation of symbols]

Q1 〜Q8 トランジスタ R1 〜R6 抵抗 I1 〜I4 定電流源 V1 ,V2 ,Vth 電圧源 CP 比較器 F 関数器 T DUT端子Q 1 to Q 8 Transistors R 1 to R 6 Resistance I 1 to I 4 Constant current source V 1 , V 2 , V th voltage source CP Comparator F function unit T DUT terminal

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 一端が高電圧源に接続された第1の定電
流源と、 一端が低電圧源に接続された第2の定電流源と、 一端が第1の定電流源の他端に接続され、他端が、DU
T出力電圧が入力される端子と接続された第1のスイッ
チングトランジスタと、 一端が第2の定電流源の他端に接続され、他端が前記端
子と接続された第2のスイッチングトランジスタと、 スレッショルド電圧源と、 前記端子のDUT出力電圧と前記スレッショルド電圧源
のスレッショルド電圧を比較し、前記DUT出力電圧が
前記スレッショルド電圧よりも小さいとき第1のスイッ
チングトランジスタのみオンし、前記DUT出力電圧が
前記スレッショルド電圧よりも大きいとき第2のスイッ
チングトランジスタのみオンする電圧比較回路を有する
プログラマブルロード回路。
1. A first constant current source having one end connected to a high voltage source, a second constant current source having one end connected to a low voltage source, and another end having one end connected to the first constant current source. And the other end is DU
A first switching transistor connected to a terminal to which the T output voltage is input, a second switching transistor having one end connected to the other end of the second constant current source, and the other end connected to the terminal; Comparing a threshold voltage source with a DUT output voltage of the terminal and a threshold voltage of the threshold voltage source, and when the DUT output voltage is smaller than the threshold voltage, only the first switching transistor is turned on, and the DUT output voltage is A programmable load circuit having a voltage comparison circuit that turns on only a second switching transistor when the voltage is higher than a threshold voltage.
【請求項2】 一端が高電圧源に接続された第1の定電
流源と、 一端が低電圧源に接続された第2の定電流源と、 一端が第1の定電流源の他端に接続され、他端が、DU
Tの出力電圧が入力される端子と接続された第1のトラ
ンジスタと、 一端が第1の定電流源の他端に接続され、他端が電圧源
に接続された第2のトランジスタと、 一端が第2の定電流源の他端に接続され、他端が前記端
子と接続された第3のトランジスタと、 一端が第2の定電流源の他端に接続され、他端が電圧源
に接続された第4のトランジスタと、 スレッショルド電圧源と、 ベースがそれぞれ前記スレッショルド電圧源、前記端子
と接続された第5、第6のトランジスタを含み、前記D
UT出力電圧が前記スレッショルド電源のスレッショル
ド電圧よりも小さいとき第1のトランジスタ、第2のト
ランジスタをそれぞれオン、オフし、前記スレッショル
ド電圧が前記DUT出力電圧よりも小さいとき第1のト
ランジスタ、第2のトランジスタをそれぞれオフ、オン
する第1の差動スイッチと、 ベースがそれぞれ前記スレッショルド電圧源、前記端子
と接続された第7、第8のトランジスタを含み、前記D
UT出力電圧が前記スレッショルド電圧よりも小さいと
き第3のトランジスタ、第4のトランジスタをそれぞれ
オフ、オンし、前記スレッショルド電圧が前記DUT出
力電圧よりも小さいとき第3のトランジスタ、第4のト
ランジスタをオン、オフする第2の差動スイッチを有す
るプログラマブルロード回路。
2. A first constant current source having one end connected to a high voltage source, a second constant current source having one end connected to a low voltage source, and another end having one end connected to the first constant current source. And the other end is DU
A first transistor connected to a terminal to which the output voltage of T is input, a second transistor connected at one end to the other end of the first constant current source, and the other end connected to the voltage source; Is connected to the other end of the second constant current source, the other end is connected to the terminal, a third transistor, one end is connected to the other end of the second constant current source, and the other end is connected to the voltage source. A fourth transistor connected thereto, a threshold voltage source, and fifth and sixth transistors each having a base connected to the threshold voltage source and the terminal, respectively,
When the UT output voltage is lower than the threshold voltage of the threshold power supply, the first transistor and the second transistor are turned on and off, respectively. When the threshold voltage is lower than the DUT output voltage, the first transistor and the second transistor are turned off. A first differential switch for turning off and on a transistor, respectively; a seventh and an eighth transistor each having a base connected to the threshold voltage source and the terminal, respectively;
When the UT output voltage is smaller than the threshold voltage, the third transistor and the fourth transistor are turned off and on, respectively, and when the threshold voltage is smaller than the DUT output voltage, the third transistor and the fourth transistor are turned on. , A programmable load circuit having a second differential switch to be turned off.
【請求項3】 一端が高電圧源に、他端がDUT出力電
圧が入力される端子と接続された第1の電流源と、 一端が低電圧源に、他端が前記端子と接続された第2の
電流源と、 スレッショルド電圧源と、 前記DUT出力電圧と前記スレッショルド電圧源のスレ
ッショルド電圧を比較し、その電圧差を出力する比較器
と、 第1の電流源、第2の電流源の電流を、前記電圧差を変
数とする予め設定された関数で制御する関数器を有する
プログラマブルロード回路。
3. A first current source having one end connected to a high voltage source, the other end connected to a terminal to which a DUT output voltage is input, one end connected to a low voltage source, and the other end connected to the terminal. A second current source, a threshold voltage source, a comparator that compares the DUT output voltage with a threshold voltage of the threshold voltage source, and outputs a voltage difference between the DUT output voltage and the first current source and the second current source. A programmable load circuit having a function unit that controls a current with a preset function using the voltage difference as a variable.
JP8262824A 1996-10-03 1996-10-03 Programmable load circuit Withdrawn JPH10111342A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8262824A JPH10111342A (en) 1996-10-03 1996-10-03 Programmable load circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8262824A JPH10111342A (en) 1996-10-03 1996-10-03 Programmable load circuit

Publications (1)

Publication Number Publication Date
JPH10111342A true JPH10111342A (en) 1998-04-28

Family

ID=17381129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8262824A Withdrawn JPH10111342A (en) 1996-10-03 1996-10-03 Programmable load circuit

Country Status (1)

Country Link
JP (1) JPH10111342A (en)

Similar Documents

Publication Publication Date Title
JP2009183143A (en) Threshold detecting circuit
US4897564A (en) BICMOS driver circuit for high density CMOS logic circuits
US5563534A (en) Hysteresis comparator circuit for operation with a low voltage power supply
US5942881A (en) Constant-voltage power supply circuit with a current limiting circuit
US5883504A (en) Power supply unit
KR100722065B1 (en) Power supply
US4645999A (en) Current mirror transient speed up circuit
US4835455A (en) Reference voltage generator
US6909204B2 (en) System for sequencing a first node voltage and a second node voltage
JPH0345579B2 (en)
JPS5972230A (en) Electronic circuit
US4339669A (en) Current ramping controller circuit
US5262688A (en) Operational amplifier circuit
TWI790104B (en) Soft-start discharging circuit
JP4315959B2 (en) Power supply
US5666076A (en) Negative input voltage comparator
EP0410764A2 (en) Comparator circuit
JP4315958B2 (en) Power supply
JPH0245378B2 (en)
JP2591320B2 (en) Semiconductor integrated circuit
JPH0530641A (en) Power supply voltage polarity switching circuit
SU1406583A1 (en) D.c. voltage stabilizer
SU849502A1 (en) Matching device
JP2687160B2 (en) Switch circuit
JPH029729B2 (en)

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040106