JPH10112654A - 電流セグメント方式ディジタル・アナログ変換器 - Google Patents

Abstract

(57)【要約】 【課題】 電流セグメント方式ディジタル・アナログ変
換器において、電流源の出力電位の変動やアナログ出力
端子に付いた付加容量のため、高速動作が難しかった。
また、電流源の出力インピーダンスを高くするため、電
流源の規模が大きくなる。 【解決手段】 電流加算点５、６と電流値出力端子７、
８との間に、電流加算点５、６の電位を出力端子７、８
における出力電位によらず安定にし、電流加算点５、６
の電流をそのまま出力端子７、８に流すレギュレータ回
路９を設ける。その際、電流加算点５、６の電位を同一
にする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル・アナ
ログ変換器に関するもので、特に高速化を必要とする分
野に使用される電流セグメント方式ディジタル・アナロ
グ変換器に係わる。

【０００２】

【従来の技術】電流セグメント方式ディジタル・アナロ
グ変換器は、ビデオ用など高速なディジタル・アナログ
変換によく使用される。図６は、従来の電流セグメント
方式ディジタル・アナログ変換器を示す。図６におい
て、例えばｎビットの信号φ１〜φｎからなるディジタ
ル信号が電流セル１群に入力される。

【０００３】電流セル１は、電流源２、スイッチ３、４
及び配線５、６により構成される。電流源２の一端は接
地され、他端すなわち出力端子はスイッチ３、４の一端
に接続される。この接続点を点Ａと呼ぶことにする。ス
イッチ３の他端及びスイッチ４の他端は、それぞれ配線
５及び配線６に接続される。スイッチ３は信号φ１によ
り制御され、例えばφ１がハイレベルのとき導通し、ロ
ーレベルのとき遮断される。スイッチ４は信号φの反転
信号／φ１（以下、／は反転信号を表すものとする）に
より制御され、例えば／φ１がハイレベルのとき導通
し、ローレベルのとき遮断される。以下、このような構
成の電流セルを差動動作型の電流セルと呼ぶことにす
る。

【０００４】このような電流セル１が配線５、６を共用
してｎ個並列に接続される。配線５、６は電流加算点と
なる。各電流セルの一方のスイッチはそれぞれ信号φ
１、φ２…、φｎのいずれかにより開閉し、他方のスイ
ッチはそれらの反転信号により開閉する。配線５、６の
端部は、それぞれ出力端子７、８に接続され、出力端子
７、８はそれぞれ抵抗Ｒを介して電源電位Ｖｄｄに接続
される。また、電流源の出力電流値は例えばいずれの電
流セルでも同一である。出力端子７、８における出力電
位をそれぞれＶｏｕｔｐ，Ｖｏｕｔｎと表す。

【０００５】このディジタル・アナログ変換回路では、
入力ディジタル信号によりスイッチ３が開閉し、配線５
に供給される電流が変化する。その結果、ΣＩを配線５
に接続された電流源の電流値の総和とすると、出力電位
Ｖｏｕｔｐは、 Ｖｏｕｔｐ＝Ｖｄｄ−Ｒ×ΣＩ と表される。このようにして、ディジタル・アナログ変
換される。一方、配線５に接続されていない電流源は、
オープン状態にしておくと電流が流れないため、スイッ
チ４を閉じることにより反転出力電位Ｖｏｕｔｐに接続
するか、あるいはＶｄｄに接続する。

【０００６】

【発明が解決しようとする課題】図６に示したディジタ
ル・アナログ変換器において、ディジタル入力信号の変
化により、スイッチ３がオンでスイッチ４がオフの状態
から、スイッチ３がオフでスイッチ４がオンの状態に切
り替わる場合、点Ａの電位は、（Ｖｏｕｔｎ−Ｖｏｕｎ
ｐ）の電圧だけ変化する。

【０００７】このようにスイッチング時に電流源２の出
力端子の電位が変動するため、電流源２の出力端子にお
ける電流値が安定するまでに時間を要することになる。
また、図６に示したディジタル・アナログ変換器では、
電流源２の出力端子に出力電圧ＶｏｕｔｐあるいはＶｏ
ｕｔｎが直接加わる。そのため、ディジタル・アナログ
変換器における変換の直線性を良くするためには、電流
源２の出力インピーダンスを高くしなければならない。

【０００８】図７は、ＭＯＳトランジスタを用いた電流
源回路とその等価回路の一例を示す。図７（ａ）は、ト
ランジスタ１段で構成した電流源とその等価回路を示
す。この電流源は、ソースが接地され、ドレインが出力
端子に接続された例えばｎチャネルトランジスタ２３よ
りなる。トランジスタ２３のベースには、トランジスタ
２３をオンさせるような電圧が印加される。この構成で
は、等価回路に示したように、ｒｄｓ分の出力インピー
ダンスしか取ることができない。ここで、ｒｄｓは、ソ
ース・ドレイン間の電圧の変化をΔＶｄｓ、ドレイン電
流の変化をΔＩｄとすると、ｒｄｓ＝ΔＶｄｓ／ΔＩｄ
で定義される値である。

【０００９】そのため、一般には図７（ｂ）に示すよう
にトランジスタ２段もしくはそれ以上にして電流源を構
成し、出力インピーダンスを高くしなければならない。
例えば、２段のトランジスタ２４、２５で電流源を構成
する場合、出力インピーダンスは、ｒｄｓ×（ｇｍ×ｒ
ｄｓ＋１）と高くなる。ここで、ｇｍはトランスコンダ
クタンスであり、通常、ｇｍ×ｒｄｓ＞＞１である。

【００１０】しかし、出力インピーダンスを高くする
と、電流源の回路が複雑になり、この方式のディジタル
・アナログ変換器では電流源は複数個必要となるため、
回路規模が大きくなるという問題が生じる。

【００１１】また、図６に示した回路では、出力端子
７、８に配線５、６の負荷容量ＣＬが付加される。電流
セグメント方式のディジタル・アナログ変換器のセトリ
ング・タイムすなわち出力電位が目標の電圧に達するま
での時間は、電流源が理想的なものであるとするとＲ×
ＣＬの時定数に比例する。そのため、ＣＬが大きくなる
とセトリング・タイムは長くなってしまう。このよう
に、出力端子に負荷容量がつきやすく、高速化に適さな
いという問題が生じる。

【００１２】本発明は、上記課題に鑑みてなされたもの
で、電流セグメント方式ディジタル・アナログ変換器に
おいて、電流源を簡略にし、かつ高速動作を可能にする
ことを目的とする。

【００１３】

【課題を解決するための手段】上記課題を解決するた
め、本発明の電流セグメント方式ディジタル・アナログ
変換器は、一端が定電位に接続された電流源と、一端が
電流源の他端に接続され、他端が電流加算点に接続さ
れ、ディジタル入力信号により開閉されるスイッチとを
有する少なくとも１つの電流セルと、電流値出力端子
と、電流加算点と電流値出力端子間に設けられ、電流加
算点の電位を電流値出力端子における電位によらないよ
うに安定化させ、電流加算点の電流をそのまま電流値出
力端子に出力するレギュレータ回路とを具備する。

【００１４】また、上記課題を解決するため、本発明の
電流セグメント方式ディジタル・アナログ変換器は、一
端が定電位に接続された電流源と、一端が電流源の他端
に接続され、他端が第１の電流加算点に接続され、ディ
ジタル入力信号により開閉される第１のスイッチと、一
端が電流源の他端に接続され、他端が第２の電流加算点
に接続され、ディジタル入力信号の反転信号により開閉
される第２のスイッチとを有する少なくとも１つの電流
セルと、第１及び第２の電流値出力端子と、第１及び第
２の電流加算点と第１及び第２の電流値出力端子間に設
けられ、第１及び第２の電流加算点の電位を第１及び第
２の電流値出力端子における電位によらずかつ同一の電
位になるように安定化させ、第１及び第２の電流加算点
の電流をそのままそれぞれ第１及び第２の電流値出力端
子に出力するレギュレータ回路とを具備する。

【００１５】さらに、上記課題を解決するため、本発明
の電流セグメント方式ディジタル・アナログ変換器は、
電流値出力端子と、一端が定電位に接続された電流源
と、一端が電流源の他端に接続され、他端が第１の電流
加算点に接続され、ディジタル入力信号により開閉され
るスイッチとを有する少なくとも１つの電流セルと、第
１の電流加算点と電流値出力端子間に設けられ、第１の
電流加算点の電位を電流値出力端子における電位によら
ないように安定化させ、第１の電流加算点の電流をその
まま電流値出力端子に出力する第１のレギュレータ回路
とよりなる第１のディジタル・アナログ変換回路と、一
端が前記定電位に接続された電流源と、一端が電流源の
他端に接続され、他端が第２の電流加算点に接続され、
ディジタル入力信号により開閉されるスイッチとを有す
る少なくとも１つの電流セルと、第２の電流加算点と電
流値出力端子間に設けられ、第２の電流加算点の電位を
電流値出力端子における電位によらないように第１の電
流加算点の安定化された電位と異なる電位に安定化さ
せ、第２の電流加算点の電流をそのまま電流値出力端子
に出力する第２のレギュレータ回路とよりなる第２のデ
ィジタル・アナログ変換回路とを具備する。

【００１６】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図１は、本発明の実施例を示す。
図６と同一の構成要素には同一の符号を付し、説明を省
略する。

【００１７】図１において、並列に接続された電流セル
１の配線５及び配線６は、レギュレータ回路９の第１及
び第２の入力端子にそれぞれ接続される。配線５、６の
電位をそれぞれＶｏｕｔｐｘ，Ｖｏｕｔｎｘと表すこと
にする。レギュレータ回路９の第１及び第２の出力端子
は、それぞれ出力端子７、８に接続される。出力端子
７、８における電位をそれぞれＶｏｕｔｐ，Ｖｏｕｔｎ
と表す。このレギュレータ回路９は、配線５、６の電位
を各々同一に保ち（以下、第１の条件と呼ぶ）、かつ第
１及び第２の入力端子に入力される電流をそれぞれその
まま第１及び第２の出力端子に出力する（以下、第２の
条件と呼ぶ）という特徴を有する。

【００１８】したがって、レギュレータ回路の第１及び
第２の出力端子にはディジタル信号に応じた電流値が出
力される。さらに、出力端子７、８はそれぞれ抵抗Ｒを
介して電源電位Ｖｄｄに接続され、レギュレータ回路９
の出力電流値を電圧値に変換する。

【００１９】図２は、レギュレータ回路９の具体的な回
路例を示す。図２（ａ）は、レギュレータ回路９の第１
の回路例を示す。この回路は、トランジスタ１１、１２
により構成される。トランジスタ１１のソースに配線５
が接続され、ドレインに出力端子７が接続され、ゲート
にトランジスタ１１を飽和状態で動作させるような一定
の電圧ＶＢが供給される。同様に、トランジスタ１２の
ソースに配線６が接続され、ドレインに出力端子８が接
続され、ゲートに電圧ＶＢが供給される。

【００２０】図２（ａ）に示すレギュレータ回路におい
て、トランジスタ１１、１２のソース電流がそのままド
レインに流れるので、上述の第２の条件を満足してい
る。また、トランジスタ１１の出力電流の変化をΔＩと
し、トランジスタ１１のトランスコンダクタンスをｇｍ
とし、Ｖｏｕｔｐｘの電圧変化をΔＶとすると、 ΔＶ＝ΔＩ／ｇｍ となる。従来例における出力電圧の変化をΔＶｃｏｎｖ
とすると、 ΔＶｃｏｎｖ＝ΔＩ×Ｒ である。よって、 １／ｇｍ＜Ｒ の場合、従来例よりも電圧の変動を小さくすることがで
き、第１の条件が成り立つ。トランジスタ１２について
も同様のことが言える。

【００２１】このレギュレータ回路を付加することによ
り、ＶｏｕｔｐｘあるいはＶｏｕｔｎｘの電位は、Ｖｏ
ｕｔｐあるいはＶｏｕｔｎの電位の変化の影響を受け
ず、安定化することができる。そのため、電流源の出力
端子における電位の変化が小さくなり、電流源の出力イ
ンピーダンスを高くする必要がなくなる。よって、電流
源を簡易にすることができる。例えば、図７（ａ）に示
した電流源のように１段のトランジスタで済むようにな
る。その結果、ディジタル・アナログ変換器の規模を小
さくすることが可能になる。

【００２２】また、レギュレータ回路９が介在するた
め、出力端子７、８からは配線５、６に付いている容量
が見えなくなる。そのため、出力端子７、８において浮
遊容量を大幅に減らすことができ、高速化が可能とな
る。

【００２３】さらに、レギュレータ回路を適切に設定す
ることにより、ＶｏｕｔｐｘとＶｏｕｔｎｘとの電位差
を小さくすると、電流源のスイッチング時に電流源の出
力電圧すなわちＡ点での電圧の変動が小さくなり、スイ
ッチングを高速化することができる。

【００２４】また、本実施例ではレギュレータ回路９の
出力電流値を電圧値に変換するために抵抗Ｒを用いてい
るので、電流値から電圧値への高速に変換できる。な
お、上述の実施例において、差動動作型の電流セルでは
なく、一端が接地された電流源２と、一端が電流源２の
他端に接続され、他端が配線５に接続され、ディジタル
入力信号φにより制御されるスイッチ３とにより電流セ
ル１を構成し、スイッチ４、配線６、トランジスタ１
２、出力端子８を省いてもよい。

【００２５】この場合、スイッチング時に電流源２の出
力電圧の変動が小さくなるという効果は得られないもの
の、上述の実施例と同様に、レギュレータ回路９により
電流源２の出力電位の変化が小さくなるため、簡易な電
流源を用いることが可能となる。また、上述の実施例と
同様に、出力端子７に配線５に基づく浮遊容量が付かな
くなるため、高速動作が可能となる。

【００２６】図２（ｂ）は、レギュレータ回路の第２の
回路例を示す。この回路では、トランジスタ１４のソー
スに配線５が接続され、トランジスタ１４のドレインが
出力端子７に接続される。また、ゲインがＡである反転
増幅器１３の反転入力端子にＶｏｕｔｐｘが供給され、
反転増幅器１３の非反転入力端子に基準電位ＶＲが供給
され、反転増幅器１３の出力端子がトランジスタ１４の
ゲートに接続される。同様に、トランジスタ１５のソー
スにＶｏｕｔｎｘが供給され、トランジスタ１５のドレ
インが出力端子Ｖｏｕｔｎに接続される。また、ゲイン
がＡである反転増幅器１６の反転入力端子にＶｏｕｔｎ
ｘが供給され、非反転入力端子に基準電位ＶＲが供給さ
れ、出力端子がトランジスタ１５のゲートに接続され
る。

【００２７】図２（ｂ）に示す回路においては、トラン
ジスタ１４、１５のソース電流がそのままドレイン電流
となるので、第２の条件を満足することは明らかであ
る。また、レギュレータ回路の出力電流の変化をΔＩと
し、トランジスタ１４のトランスコンダクタンスをｇｍ
とし、Ｖｏｕｔｐｘの電圧変化をΔＶとすると、 ΔＶ＝ΔＩ／ｇｍ／（Ａ＋１） となるので、 １／ｇｍ／（Ａ＋１）＜Ｒ であれば、前述の第１の条件を満たすことができる。

【００２８】この回路では、図２（ａ）に示した回路と
同様の効果を得ることができ、図２（ａ）に示した回路
よりも反転増幅器のゲインＡの分だけ電圧変化を小さく
することが可能になる。また、基準電位ＶＲを調整する
ことで、ＶｏｕｔｐｘやＶｏｕｔｎｘを所望の値に容易
に設定することができる。

【００２９】また、図２（ｃ）は、レギュレータ回路の
第３の回路例を示す。この回路は、トランジスタ１８、
１９、２０、２２と電流源１７、２１より構成される。
トランジスタ１９のソースに配線５が接続され、トラン
ジスタ１９のドレインが出力端子７に接続される。トラ
ンジスタ１８のゲートはトランジスタ１９のソースに接
続され、トランジスタ１８のソースは接地され、トラン
ジスタ１８のドレインは電流源１７の一端及びトランジ
スタ１９のゲートに接続される。電流源１７の他端は、
電源電位に接続される。

【００３０】同様にして、トランジスタ２０のソースに
配線６が接続され、ドレインは出力端子８に接続され
る。また、トランジスタ２０のソースはトランジスタ２
２のゲートに接続される。トランジスタ２２のソースは
接地され、ドレインは電流源２１の一端及びトランジス
タ２０のゲートに接続される。電流源２１の他端は、電
源電位に接続される。

【００３１】この回路において、トランジスタ１９、２
０のソース電流がそのままドレイン電流となるので、第
２の条件を満足することができる。また、電流源１７及
びトランジスタ１８で構成される増幅回路のゲインをＡ
とし、レギュレータ回路の出力電流すなわちトランジス
タ１９のドレインでの出力電流の変化をΔＩとし、トラ
ンジスタ１９のトランスコンダクタンスをｇｍとし、Ｖ
ｏｕｔｐｘの電圧変化をΔＶとすると、 ΔＶ＝ΔＩ／ｇｍ／（Ａ＋１） となるので、 １／ｇｍ／（Ａ＋１）＜＜Ｒ であれば、前述の第１の条件を満たすことができる。

【００３２】このように、この回路を用いることにより
図２（ａ）に示した回路と同様の効果を得ることがで
き、図２（ａ）に示した回路よりも、上述のゲインＡの
分だけさらに電圧変化を小さくすることが可能になる。
さらに、反転増幅器ではなく１個のトランジスタと電流
源を用いるため、図２（ｂ）に示したレギュレータ回路
よりも規模を小さくすることができる。

【００３３】なお、図１に示した実施例において、電流
源の代わりに図３に示すように抵抗を用いてもよい。図
３（ａ）では、電流源２に代えて抵抗Ｒを用いている。
この場合、いずれの電流セルも同一の電流値を出力す
る。図３（ｂ）では、抵抗値Ｒ及び２Ｒを有する抵抗を
ラダー状に配置している。この場合、各々の電流セルは
左隣の電流セルの出力電流値の半分の電流を出力する。

【００３４】図４は、本発明の第２の実施例を示す。本
実施例は、第１の実施例に示した電流セグメント方式デ
ィジタル・アナログ変換器を２個以上用意し、それぞれ
のレギュレータ回路の出力端子を共通の出力端子に接続
したのものである。

【００３５】図４に示したように、第１の電流セグメン
ト方式ディジタル・アナログ変換器３１は、図１に示し
た実施例と同様に、スイッチ３ａ，４ａ及び電流源２ａ
よりなり、配線５ａ，６ａを介して並列に接続された複
数の電流セルとレギュレータ回路９ａとにより構成され
る。このディジタル・アナログ変換器３１のディジタル
入力信号は、ａ１、ａ２…である。

【００３６】また、第２の電流セグメント方式ディジタ
ル・アナログ変換器３２も同様に、配線５ｂ、６ｂを介
して並列に接続された、スイッチ３ｂ、４ｂ及び電流源
２ｂよりなる複数の電流セルと、レギュレータ回路９ｂ
とにより構成される。この変換器３２のディジタル入力
信号は、ｂ１、ｂ２…である。第１及び第２のディジタ
ル・アナログ変換器３１、３２に用いられる電流セル
は、同一であるとする。

【００３７】さらに、レギュレータ回路９ａ、９ｂの第
１の出力端子はいずれも第１の電流値出力端子７に接続
され、レギュレータ回路９ａ，９ｂの第２の出力端子
は、いずれも第２の電流値出力端子８に接続される。第
１及び第２の電流値出力端子７、８における出力電流を
それぞれＩｏｕｔ、／Ｉｏｕｔと表すことにする。

【００３８】本実施例において、レギュレータ回路９
ａ、９ｂを適切に設定することで、配線５ａ，６ａの電
位をいずれもＶａに、配線５ｂ、６ｂの電位をいずれも
Ｖｂに保たせるようにする。第１及び第２のディジタル
・アナログ変換器３１、３２での電流源２ａ，２ｂが図
７に示したようにトランジスタにより構成されていると
すると、電流源２ａ，２ｂの出力端子における印加電圧
と出力電流との関係は図５（ａ）に示すグラフで表され
る。第１及び第２のディジタル・アナログ変換器３１、
３２における電流源２ａ、２ｂの出力電流がそれぞれＩ
ａ、Ｉｂであるとすると、 Ｉｏｕｔ＝（ａ１＋ａ２＋…）×Ｉａ＋（ｂ１＋ｂ２＋
…）×Ｉｂ となる。

【００３９】このように、レギュレータの出力電圧Ｖ
ａ，Ｖｂを制御して電流Ｉａ，Ｉｂを変えることにより
ディジタル入力信号の重み付け加算を容易に行うことが
できる。

【００４０】また、電流セルの電流源２を図３（ａ）に
示すように抵抗Ｒに置き換えてもよい。この場合、抵抗
に印加される電圧と電流セルの出力電流は、図５（ｂ）
に示すように比例する。そのため、Ｉａ，Ｉｂの制御が
容易になしえ、前述の重み付けの制御が簡単になる。

【００４１】また、出力端子７、８と電源電位間にそれ
ぞれ抵抗を設け、ディジタル信号をアナログ変換した結
果を電流値ではなく電圧値で出力端子７、８に出力する
ようにしてもよい。

【００４２】なお、上述の実施例では、差動信号Ｖｏｕ
ｔｐ、Ｖｏｕｔｎを出力する場合を示しているが、レギ
ュレータ回路の出力端子の一方を電源電位Ｖｄｄに接続
しても同様の効果を得ることができる。

【００４３】また、上述の実施例では電流セル中の電流
源の一端はＶｓｓに接続されているが、これをＶｄｄに
接続してもよい。この場合、抵抗Ｒは出力端子７、８と
Ｖｓｓ間に設けることになる。

【００４４】さらに電流源、レギュレータ回路に関して
ＭＯＳトランジスタを用いた場合のみを示したが、これ
に限られるものではなく、ＭＯＳトランジスタに代えて
バイポーラトランジスタを用いてもよい。

【００４５】

【発明の効果】以上説明したように、本発明によれば、
レギュレータ回路を付加することで電流加算点の電位の
変動が小さくなるため、電流源の出力インピーダンスは
低くてもよくなり、ディジタル・アナログ変換器の回路
規模を小さくできる。

【００４６】また、本発明によれば、レギュレータ回路
が介在することにより配線の容量が電流値出力端子に付
加されなくなるため、電流値出力端子に付く付加容量を
減らして、ディジタル・アナログ変換器の動作を高速化
できる。

【００４７】さらに、本発明によれば、差動動作型の電
流セルにおいて、スイッチング時に電流源の出力端子に
おける電位の変化が少なくなるため、より高速に動作さ
せることが可能になる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す図。

【図２】本発明に用いられるレギュレータ回路を示す
図。

【図３】電流源に抵抗を用いた本発明の実施例を示す
図。

【図４】本発明の第２の実施例を示す図。

【図５】電流源の出力端子に加えられる電圧と出力電流
との関係を示す図。

【図６】従来例を示す図。

【図７】電流源を示す図。

【符号の説明】

１…電流セル、 ２…電流源、 ３、４…スイッチ、 ５、６…配線、 ７、８…出力端子、 ９…レギュレータ回路、 １１、１２、１４、１５、１８、１９、２０、２２…Ｍ
ＯＳトランジスタ、 １３、１６…反転増幅器、 １７、２０…電流源。

Claims (12)

【特許請求の範囲】
1. 【請求項１】 一端が定電位に接続された電流源と、一
   端が前記電流源の他端に接続され、他端が電流加算点に
   接続され、ディジタル入力信号により開閉されるスイッ
   チとを有する少なくとも１つの電流セルと、 電流値出力端子と、 前記電流加算点と前記電流値出力端子間に設けられ、前
   記電流加算点の電位を前記電流値出力端子における電位
   によらないように安定化させ、前記電流加算点の電流を
   そのまま前記電流値出力端子に出力するレギュレータ回
   路とを具備することを特徴とする電流セグメント方式デ
   ィジタル・アナログ変換器。
2. 【請求項２】 前記レギュレータ回路は、ソースが前記
   電流加算点に接続され、ドレインが前記電流値出力端子
   に接続され、ゲートにしきい値電圧を越える電圧が供給
   されたトランジスタよりなることを特徴とする請求項１
   記載の電流セグメント方式ディジタル・アナログ変換
   器。
3. 【請求項３】 一端が前記電流値出力端子に接続され、
   他端が前記定電位と異なる定電位に接続された抵抗をさ
   らに具備することを特徴とする請求項１記載の電流セグ
   メント方式ディジタル・アナログ変換器。
4. 【請求項４】 前記電流源に代えて抵抗を具備すること
   を特徴とする請求項１記載の電流セグメント方式ディジ
   タル・アナログ変換器。
5. 【請求項５】 一端が定電位に接続された電流源と、一
   端が前記電流源の他端に接続され、他端が第１の電流加
   算点に接続され、ディジタル入力信号により開閉される
   第１のスイッチと、一端が前記電流源の他端に接続さ
   れ、他端が第２の電流加算点に接続され、前記ディジタ
   ル入力信号の反転信号により開閉される第２のスイッチ
   とを有する少なくとも１つの電流セルと、 第１及び第２の電流値出力端子と、 前記第１及び第２の電流加算点と前記第１及び第２の電
   流値出力端子間に設けられ、前記第１及び第２の電流加
   算点の電位をそれぞれ前記第１及び第２の電流値出力端
   子における電位によらずかつ互いに同一の電位に安定化
   させ、前記第１及び第２の電流加算点の電流をそれぞれ
   そのまま前記第１及び第２の電流値出力端子に出力する
   レギュレータ回路とを具備することを特徴とする電流セ
   グメント方式ディジタル・アナログ変換器。
6. 【請求項６】 前記レギュレータ回路は、 ソースが前記第１の電流加算点に接続され、ドレインが
   前記第１の電流値出力端子に接続され、ゲートにしきい
   値電圧を越える電圧が供給された第１のトランジスタ
   と、 ソースが前記第２の電流加算点に接続され、ドレインが
   前記第２の電流値出力端子に接続され、ゲートにしきい
   値電圧を越える電圧が供給された第２のトランジスタよ
   りなることを特徴とする請求項５記載の電流セグメント
   方式ディジタル・アナログ変換器。
7. 【請求項７】 一端が前記第１の電流値出力端子に接続
   され、他端が前記定電位と異なる定電位に接続された第
   １の抵抗と、 一端が前記第２の電流値出力端子に接続され、他端が前
   記定電位と異なる定電位に接続された第２の抵抗とをさ
   らに具備することを特徴とする請求項５記載の電流セグ
   メント方式ディジタル・アナログ変換器。
8. 【請求項８】 前記電流源に代えて抵抗を具備すること
   を特徴とする請求項５記載の電流セグメント方式ディジ
   タル・アナログ変換器。
9. 【請求項９】電流値出力端子と、 一端が定電位に接続された電流源と、一端が前記電流源
   の他端に接続され、他端が第１の電流加算点に接続さ
   れ、ディジタル入力信号により開閉されるスイッチとを
   有する少なくとも１つの電流セルと、 前記第１の電流加算点と前記電流値出力端子間に設けら
   れ、前記第１の電流加算点の電位を前記電流値出力端子
   における電位によらないように安定化させ、前記第１の
   電流加算点の電流をそのまま前記電流値出力端子に出力
   する第１のレギュレータ回路とよりなる第１のディジタ
   ル・アナログ変換回路と、 一端が前記定電位に接続された電流源と、一端が前記電
   流源の他端に接続され、他端が第２の電流加算点に接続
   され、ディジタル入力信号により開閉されるスイッチと
   を有する少なくとも１つの電流セルと、 前記第２の電流加算点と前記電流値出力端子間に設けら
   れ、前記第２の電流加算点の電位を前記電流値出力端子
   における電位によらずかつ前記第１の電流加算点の安定
   化された電位と異なる電位に安定化させ、前記第２の電
   流加算点の電流をそのまま前記電流値出力端子に出力す
   る第２のレギュレータ回路とよりなる第２のディジタル
   ・アナログ変換回路とを具備することを特徴とする電流
   セグメント方式ディジタル・アナログ変換器。
10. 【請求項１０】 前記第１のレギュレータ回路は、ソー
    スが前記第１の電流加算点に接続され、ドレインが前記
    電流値出力端子に接続され、ゲートにしきい値電圧を越
    える電圧が供給された第１のトランジスタよりなり、 前記第２のレギュレータ回路は、ソースが前記第２の電
    流加算点に接続され、ドレインが前記電流値出力端子に
    接続され、ゲートにしきい値電圧を越える電圧が供給さ
    れた第２のトランジスタよりなることを特徴とする請求
    項９記載の電流セグメント方式ディジタル・アナログ変
    換器。
11. 【請求項１１】 一端が前記電流値出力端子に接続さ
    れ、他端が前記定電位と異なる定電位に接続された抵抗
    をさらに具備することを特徴とする請求項９記載の電流
    セグメント方式ディジタル・アナログ変換器。
12. 【請求項１２】 前記第１及び第２のディジタル・アナ
    ログ変換回路において電流源に代えて抵抗を具備するこ
    とを特徴とする請求項９記載の電流セグメント方式ディ
    ジタル・アナログ変換器。