JPH10116213A - 発振器監視回路 - Google Patents
発振器監視回路Info
- Publication number
- JPH10116213A JPH10116213A JP8269555A JP26955596A JPH10116213A JP H10116213 A JPH10116213 A JP H10116213A JP 8269555 A JP8269555 A JP 8269555A JP 26955596 A JP26955596 A JP 26955596A JP H10116213 A JPH10116213 A JP H10116213A
- Authority
- JP
- Japan
- Prior art keywords
- clock pulse
- pulse signal
- signal
- clock
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012544 monitoring process Methods 0.000 title claims abstract description 19
- 238000001514 detection method Methods 0.000 claims abstract description 49
- 230000005856 abnormality Effects 0.000 claims abstract description 40
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 239000003990 capacitor Substances 0.000 description 22
- 238000010586 diagram Methods 0.000 description 8
- 238000007599 discharging Methods 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004092 self-diagnosis Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】 クロックパルス信号が停止した場合ばかりで
なく、パルス周期が異常になった場合にも対応できる発
振器監視回路を得る。 【解決手段】 入力されたクロックパルス信号２７は二
つに分岐され、一つはクロックパルス停止検出回路４に
入力され、クロックパルス信号２７の停止を検出して、
クロックパルス停止検出信号９をＯＲゲート５に出力す
る。他方はクロックパルス周期異常検出回路６に入力さ
れ、クロックパルス信号２７の周期異常を検出し、クロ
ックパルス周期異常検出信号１１をＯＲゲート５に出力
する。クロックパルス停止検出信号９と、クロックパル
ス周期異常検出信号１１を入力されたＯＲゲート５は、
入力された信号の論理和をとって、クロックパルス異常
検出信号２８として、制御部へ出力する。
なく、パルス周期が異常になった場合にも対応できる発
振器監視回路を得る。 【解決手段】 入力されたクロックパルス信号２７は二
つに分岐され、一つはクロックパルス停止検出回路４に
入力され、クロックパルス信号２７の停止を検出して、
クロックパルス停止検出信号９をＯＲゲート５に出力す
る。他方はクロックパルス周期異常検出回路６に入力さ
れ、クロックパルス信号２７の周期異常を検出し、クロ
ックパルス周期異常検出信号１１をＯＲゲート５に出力
する。クロックパルス停止検出信号９と、クロックパル
ス周期異常検出信号１１を入力されたＯＲゲート５は、
入力された信号の論理和をとって、クロックパルス異常
検出信号２８として、制御部へ出力する。
Description
【０００１】
【発明の属する技術分野】本発明は発振器監視回路に関
し、特にコンピュータシステムのシステムクロック生成
用発振器監視回路に関する。
し、特にコンピュータシステムのシステムクロック生成
用発振器監視回路に関する。
【０００２】
【従来の技術】一般にコンピュータシステムのＣＰＵ
は、発振器から出力されるシステムクロックパルス信号
を基に、演算処理、制御処理等を行っている。従って、
クロックパルス信号すなわち発振器に異常が生じたとき
は、コンピュータシステムに重大な影響がある。そこ
で、発振器すなわちシステムクロックパルス信号の監視
は、コンピュータシステムの自己診断機能の中でも特に
重要視される。
は、発振器から出力されるシステムクロックパルス信号
を基に、演算処理、制御処理等を行っている。従って、
クロックパルス信号すなわち発振器に異常が生じたとき
は、コンピュータシステムに重大な影響がある。そこ
で、発振器すなわちシステムクロックパルス信号の監視
は、コンピュータシステムの自己診断機能の中でも特に
重要視される。
【０００３】図２に示すように、コンピュータシステム
はクロックパルス信号２７を発生する発振器１、ＣＰＵ
を含むコンピュータシステムの主体をなす制御部２、発
振器１の動作を監視し、制御部２にクロックパルス異常
検出信号２８を送出する発振器監視回路３から構成さ
れ、発振器１から出力されるクロックパルス信号２７
は、制御部２と発振器監視回路３に入力される。
はクロックパルス信号２７を発生する発振器１、ＣＰＵ
を含むコンピュータシステムの主体をなす制御部２、発
振器１の動作を監視し、制御部２にクロックパルス異常
検出信号２８を送出する発振器監視回路３から構成さ
れ、発振器１から出力されるクロックパルス信号２７
は、制御部２と発振器監視回路３に入力される。
【０００４】制御部２においては、クロックパルス信号
２７を基に、ＣＰＵが演算処理、各種入出力処理等を実
行する。発振器監視回路３は、供給されるクロックパル
ス信号２７を監視し、異常が発生したときはそれを検出
して、クロックパルス異常検出信号２８として制御部２
に警報する。制御部１はクロックパルス異常検出信号２
８を受けると、例えば直ちにすべての処理を停止すると
共に、例えばモータ等をすべて停止するなど暴走等の危
険のある端末の危険を防止し、例えば外部に異常を警報
する。
２７を基に、ＣＰＵが演算処理、各種入出力処理等を実
行する。発振器監視回路３は、供給されるクロックパル
ス信号２７を監視し、異常が発生したときはそれを検出
して、クロックパルス異常検出信号２８として制御部２
に警報する。制御部１はクロックパルス異常検出信号２
８を受けると、例えば直ちにすべての処理を停止すると
共に、例えばモータ等をすべて停止するなど暴走等の危
険のある端末の危険を防止し、例えば外部に異常を警報
する。
【０００５】クロックパルス信号２７の異常、すなわち
発振器１の異常は、一つはクロックパルス信号２７の停
止であり、もう一つはクロックパルス信号の周期（周波
数）異常（変化）である。
発振器１の異常は、一つはクロックパルス信号２７の停
止であり、もう一つはクロックパルス信号の周期（周波
数）異常（変化）である。
【０００６】特開昭６０−１００２３５号公報には、ク
ロックパルス信号の停止を検出する回路の一例が記載さ
れている。この特開昭６０−１００２３５号公報に記載
されたクロックパルス（信号）停止検出回路の例を図６
に示す。図６において、クロックパルス停止検出回路４
は、クロックパルス信号２７の位相を反転するインバー
タ２５、充放電回路を構成するプルアップ抵抗器２２−
１，２、充電ダイオード１９−１，２、放電抵抗器２０
−１，２、キャパシタ２１−１，２、クランプダイオー
ド２３−１，２、アイソレーション抵抗器２４−１，
２、及びＮＯＲゲート１５によって構成される。
ロックパルス信号の停止を検出する回路の一例が記載さ
れている。この特開昭６０−１００２３５号公報に記載
されたクロックパルス（信号）停止検出回路の例を図６
に示す。図６において、クロックパルス停止検出回路４
は、クロックパルス信号２７の位相を反転するインバー
タ２５、充放電回路を構成するプルアップ抵抗器２２−
１，２、充電ダイオード１９−１，２、放電抵抗器２０
−１，２、キャパシタ２１−１，２、クランプダイオー
ド２３−１，２、アイソレーション抵抗器２４−１，
２、及びＮＯＲゲート１５によって構成される。
【０００７】入力のクロックパルス２７は、二つに分割
されて一方はそのまま、他方はインバータ２５で位相反
転して用いられる。充放電回路の動作は、クロックパル
ス２７のレベルがハイ／ローを繰り返す度に、キャパシ
タ２１−１，２の充放電を繰り返させ、もしもキャパシ
タ２１−１，２のいずれかが放電したままの状態が続く
とき、ＮＯＲゲート１５が検出してクロックパルス停止
検出信号９を出力する。キャパシタ２１−１，２の充電
は、ダイオード１９−１，２を通じて行われ、放電は抵
抗器２０−１，２を通して行われる。
されて一方はそのまま、他方はインバータ２５で位相反
転して用いられる。充放電回路の動作は、クロックパル
ス２７のレベルがハイ／ローを繰り返す度に、キャパシ
タ２１−１，２の充放電を繰り返させ、もしもキャパシ
タ２１−１，２のいずれかが放電したままの状態が続く
とき、ＮＯＲゲート１５が検出してクロックパルス停止
検出信号９を出力する。キャパシタ２１−１，２の充電
は、ダイオード１９−１，２を通じて行われ、放電は抵
抗器２０−１，２を通して行われる。
【０００８】クロックパルス信号２７が正常な場合、パ
ルス信号が立ち上がったとき、ダイオード１９−１，２
の順方向抵抗値は極めて低いので、キャパシタ２１−
１，２の充電はほとんど瞬時に行われるが、パルス信号
が立ち下がったとき、放電は抵抗器２０−１，２の抵抗
値と、キャパシタ２１−１，２の容量値とで定まる時定
数で行われる。
ルス信号が立ち上がったとき、ダイオード１９−１，２
の順方向抵抗値は極めて低いので、キャパシタ２１−
１，２の充電はほとんど瞬時に行われるが、パルス信号
が立ち下がったとき、放電は抵抗器２０−１，２の抵抗
値と、キャパシタ２１−１，２の容量値とで定まる時定
数で行われる。
【０００９】従って、放電時定数をクロックパルス信号
２７の周波数に対して適当に長く選べば、キャパシタ２
１−１及び２の充電電位はそれぞれ常にハイレベル域に
保たれて、ＮＯＲゲート２６の出力であるクロックパル
ス停止検出信号９は発生しない。
２７の周波数に対して適当に長く選べば、キャパシタ２
１−１及び２の充電電位はそれぞれ常にハイレベル域に
保たれて、ＮＯＲゲート２６の出力であるクロックパル
ス停止検出信号９は発生しない。
【００１０】クロックパルス信号２７が停止した場合、
例えばクロックパルス信号２７がローレベルのときに停
止したとすると、キャパシタ２１−２の充電電位はハイ
のままだが、キャパシタ２１−１は放電し続け、その充
電電位がローに変わる時点以降、クロックパルス停止検
出信号９が出力される。
例えばクロックパルス信号２７がローレベルのときに停
止したとすると、キャパシタ２１−２の充電電位はハイ
のままだが、キャパシタ２１−１は放電し続け、その充
電電位がローに変わる時点以降、クロックパルス停止検
出信号９が出力される。
【００１１】同様に、例えばクロックパルス信号２７が
ハイレベルのときに停止したとすると、キャパシタ２１
−１の充電電位はハイのままだが、キャパシタ２１−２
は放電し続け、その充電電位がローに変わる時点以降、
クロックパルス停止検出信号９が出力される。
ハイレベルのときに停止したとすると、キャパシタ２１
−１の充電電位はハイのままだが、キャパシタ２１−２
は放電し続け、その充電電位がローに変わる時点以降、
クロックパルス停止検出信号９が出力される。
【００１２】
【発明が解決しようとする課題】図６に示す特開昭６０
−１００２３５号公報記載の発振器監視回路の場合、ク
ロックパルス信号が停止するときには対応できるが、ク
ロックパルス信号のパルス周期が異常になったときには
対応できない問題が残る。
−１００２３５号公報記載の発振器監視回路の場合、ク
ロックパルス信号が停止するときには対応できるが、ク
ロックパルス信号のパルス周期が異常になったときには
対応できない問題が残る。
【００１３】本発明の目的は、クロックパルス信号が停
止した場合ばかりでなく、パルス周期が異常になった場
合にも対応できる発振器監視回路を提供することであ
る。
止した場合ばかりでなく、パルス周期が異常になった場
合にも対応できる発振器監視回路を提供することであ
る。
【００１４】
【課題を解決するための手段】本発明によるクロックパ
ルス信号を発生する発振器の発振器監視回路は、前記ク
ロックパルス信号の停止を検出するクロック停止検出手
段と、前記クロックパルス信号の周期異常を検出するク
ロック周期異常検出手段とを含むことを特徴とする。
ルス信号を発生する発振器の発振器監視回路は、前記ク
ロックパルス信号の停止を検出するクロック停止検出手
段と、前記クロックパルス信号の周期異常を検出するク
ロック周期異常検出手段とを含むことを特徴とする。
【００１５】本発明の作用は次の通りである。クロック
パルス停止検出回路と並列に、クロックパルス周期異常
検出回路を設ける。
パルス停止検出回路と並列に、クロックパルス周期異常
検出回路を設ける。
【００１６】
【発明の実施の形態】以下に、本発明の実施例について
図面を参照して説明する。
図面を参照して説明する。
【００１７】図１は本発明によるの実施例の構成を示す
ブロック図である。図１において、発振器監視回路（図
２に示すコンピュータシステムにおいては、同図の発振
器監視回路３に対応する）３は、クロックパルス信号２
７の停止を検出するクロックパルス停止検出回路４、同
じくクロックパルス信号２７のクロック周期の異常を検
出するクロックパルス周期異常検出回路６、クロックパ
ルス停止検出回路４の出力９と、クロックパルス周期異
常検出回路６の出力１１との論理和をとるＯＲゲート５
から構成される。
ブロック図である。図１において、発振器監視回路（図
２に示すコンピュータシステムにおいては、同図の発振
器監視回路３に対応する）３は、クロックパルス信号２
７の停止を検出するクロックパルス停止検出回路４、同
じくクロックパルス信号２７のクロック周期の異常を検
出するクロックパルス周期異常検出回路６、クロックパ
ルス停止検出回路４の出力９と、クロックパルス周期異
常検出回路６の出力１１との論理和をとるＯＲゲート５
から構成される。
【００１８】本発明の実施例の動作は、入力されたクロ
ックパルス信号２７は二つに分岐され、一つはクロック
パルス停止検出回路４に入力され、クロックパルス信号
２７の停止を検出して、クロックパルス停止検出信号９
をＯＲゲート５に出力する。他方はクロックパルス周期
異常検出回路６に入力され、クロックパルス信号２７の
周期異常を検出し、クロックパルス周期異常検出信号１
１をＯＲゲート５に出力する。クロックパルス停止検出
信号９と、クロックパルス周期異常検出信号１１を入力
されたＯＲゲート５は、入力された信号の論理和をとっ
て、クロックパルス異常検出信号２８として、制御部２
へ出力する。
ックパルス信号２７は二つに分岐され、一つはクロック
パルス停止検出回路４に入力され、クロックパルス信号
２７の停止を検出して、クロックパルス停止検出信号９
をＯＲゲート５に出力する。他方はクロックパルス周期
異常検出回路６に入力され、クロックパルス信号２７の
周期異常を検出し、クロックパルス周期異常検出信号１
１をＯＲゲート５に出力する。クロックパルス停止検出
信号９と、クロックパルス周期異常検出信号１１を入力
されたＯＲゲート５は、入力された信号の論理和をとっ
て、クロックパルス異常検出信号２８として、制御部２
へ出力する。
【００１９】次に本発明のクロックパルス周期異常検出
回路６の詳細実施例を、図３にブロック図の形で示す。
図３において、クロックパルス周期異常検出回路６は、
入力されたクロックパルス信号２７周波数を電圧に変換
するＦ（Frequency；周波数）／Ｖ（Voltage；電圧）変
換部７、基準電圧１３，１４を発生する基準電圧生成部
１０−１，２、Ｆ／Ｖ変換部７の出力１２と基準電圧１
３，１４とを比較する比較部８−１，２、比較部８−
１，２の出力１６，１７の論理和をとるＯＲゲート１８
で構成され、発振器１からのクロックパルス信号２７
は、Ｆ／Ｖ変換部７に入力される。Ｆ／Ｖ変換部７は入
力されるクロックパルス信号２７の周期（周波数）に対
応して、出力電圧レベルが変化するＦ／Ｖ変換出力信号
１２を出力する。
回路６の詳細実施例を、図３にブロック図の形で示す。
図３において、クロックパルス周期異常検出回路６は、
入力されたクロックパルス信号２７周波数を電圧に変換
するＦ（Frequency；周波数）／Ｖ（Voltage；電圧）変
換部７、基準電圧１３，１４を発生する基準電圧生成部
１０−１，２、Ｆ／Ｖ変換部７の出力１２と基準電圧１
３，１４とを比較する比較部８−１，２、比較部８−
１，２の出力１６，１７の論理和をとるＯＲゲート１８
で構成され、発振器１からのクロックパルス信号２７
は、Ｆ／Ｖ変換部７に入力される。Ｆ／Ｖ変換部７は入
力されるクロックパルス信号２７の周期（周波数）に対
応して、出力電圧レベルが変化するＦ／Ｖ変換出力信号
１２を出力する。
【００２０】ここで、クロックパルス信号２７が正常な
周期を持っている場合、Ｆ／Ｖ変換出力信号１２が例え
ばＶ1なる電圧信号を出力するとし、さらに例えばクロ
ックパルス信号２７の周期が短くなった（周波数が高く
なった）時、Ｆ／Ｖ変換出力信号１２の電圧レベルが上
昇し、クロックパルス信号２７の周期が長くなった（周
波数が低くなった）時、Ｆ／Ｖ変換出力信号１２の電圧
レベルが下降するとする。
周期を持っている場合、Ｆ／Ｖ変換出力信号１２が例え
ばＶ1なる電圧信号を出力するとし、さらに例えばクロ
ックパルス信号２７の周期が短くなった（周波数が高く
なった）時、Ｆ／Ｖ変換出力信号１２の電圧レベルが上
昇し、クロックパルス信号２７の周期が長くなった（周
波数が低くなった）時、Ｆ／Ｖ変換出力信号１２の電圧
レベルが下降するとする。
【００２１】今、クロックパルス信号２７の周期が短く
なって、制御部２の制御処理に支障を来すようになった
ときのＦ／Ｖ変換出力信号１２の電圧レベルを、Ｖ1＋
ΔＶとする。また、クロックパルス信号２７の周期が長
くなって、制御部２の制御処理に支障を来すようになっ
たときのＦ／Ｖ変換出力信号１２の電圧レベルを、Ｖ1
−ΔＶとする。
なって、制御部２の制御処理に支障を来すようになった
ときのＦ／Ｖ変換出力信号１２の電圧レベルを、Ｖ1＋
ΔＶとする。また、クロックパルス信号２７の周期が長
くなって、制御部２の制御処理に支障を来すようになっ
たときのＦ／Ｖ変換出力信号１２の電圧レベルを、Ｖ1
−ΔＶとする。
【００２２】次に、クロックパルス信号２７の周期が短
くなった場合のクロックパルス周期異常検出回路６の動
作を、図４のタイミングチャートで説明する。
くなった場合のクロックパルス周期異常検出回路６の動
作を、図４のタイミングチャートで説明する。
【００２３】まず、クロックパルス信号２７の周期が短
くなって、Ｆ／Ｖ変換出力信号１２の電圧レベルが上昇
してきたとき、Ｖ1＋ΔＶという固定（基準）電圧を出
力するように設定された基準電圧生成部１０−１の基準
電圧１３と、Ｆ／Ｖ変換出力信号１２とを比較部８−１
によって電圧比較し、Ｆ／Ｖ変換出力信号１２が基準電
圧１３を越えた場合、比較部８−１は出力信号１６をＯ
Ｒゲート１８に出力する。
くなって、Ｆ／Ｖ変換出力信号１２の電圧レベルが上昇
してきたとき、Ｖ1＋ΔＶという固定（基準）電圧を出
力するように設定された基準電圧生成部１０−１の基準
電圧１３と、Ｆ／Ｖ変換出力信号１２とを比較部８−１
によって電圧比較し、Ｆ／Ｖ変換出力信号１２が基準電
圧１３を越えた場合、比較部８−１は出力信号１６をＯ
Ｒゲート１８に出力する。
【００２４】さらに、クロックパルス信号２７の周期が
長くなった場合のクロックパルス周期異常検出回路６の
動作を、図５のタイミングチャートで説明する。
長くなった場合のクロックパルス周期異常検出回路６の
動作を、図５のタイミングチャートで説明する。
【００２５】まず、クロックパルス信号２７の周期が長
くなって、Ｆ／Ｖ変換出力信号１２の電圧レベルが下降
してきたとき、Ｖ1−ΔＶという固定（基準）電圧を出
力するように設定された基準電圧生成部１０−２の基準
電圧１４と、Ｆ／Ｖ変換出力信号１２とを比較部８−２
によって電圧比較し、Ｆ／Ｖ変換出力信号１２が基準電
圧１４を越えた場合、比較部８−２は出力信号１７をＯ
Ｒゲート１８に出力する。
くなって、Ｆ／Ｖ変換出力信号１２の電圧レベルが下降
してきたとき、Ｖ1−ΔＶという固定（基準）電圧を出
力するように設定された基準電圧生成部１０−２の基準
電圧１４と、Ｆ／Ｖ変換出力信号１２とを比較部８−２
によって電圧比較し、Ｆ／Ｖ変換出力信号１２が基準電
圧１４を越えた場合、比較部８−２は出力信号１７をＯ
Ｒゲート１８に出力する。
【００２６】ＯＲゲート１８では、比較部８−１，２の
出力信号１６及び１７を論理和演算し、その結果をクロ
ックパルス周期異常検出信号１１としてＯＲゲート５に
出力する。
出力信号１６及び１７を論理和演算し、その結果をクロ
ックパルス周期異常検出信号１１としてＯＲゲート５に
出力する。
【００２７】クロックパルス停止検出回路４としては、
例えば図６に示す回路を使用することができる。図６に
おいて、クロックパルス停止検出回路４は、クロックパ
ルス信号２７の位相を反転するインバータ２５、充放電
回路を構成するプルアップ抵抗器２２−１，２、充電ダ
イオード１９−１，２、放電抵抗器２０−１，２、キャ
パシタ２１−１，２、クランプダイオード２３−１，
２、アイソレーション抵抗器２４−１，２、及びＮＯＲ
ゲート１５によって構成される。
例えば図６に示す回路を使用することができる。図６に
おいて、クロックパルス停止検出回路４は、クロックパ
ルス信号２７の位相を反転するインバータ２５、充放電
回路を構成するプルアップ抵抗器２２−１，２、充電ダ
イオード１９−１，２、放電抵抗器２０−１，２、キャ
パシタ２１−１，２、クランプダイオード２３−１，
２、アイソレーション抵抗器２４−１，２、及びＮＯＲ
ゲート１５によって構成される。
【００２８】入力のクロックパルス２７は、二つに分割
されて一方はそのまま、他方はインバータ２５で位相反
転して用いられる。充放電回路の動作は、クロックパル
ス２７のレベルがハイ／ローを繰り返す度に、キャパシ
タ２１−１，２の充放電を繰り返させ、もしもキャパシ
タ２１−１，２のいずれかが放電したままの状態が続く
とき、ＮＯＲゲート１５が検出してクロックパルス停止
検出信号９を出力する。キャパシタ２１−１，２の充電
は、ダイオード１９−１，２を通じて行われ、放電は抵
抗器２０−１，２を通して行われる。
されて一方はそのまま、他方はインバータ２５で位相反
転して用いられる。充放電回路の動作は、クロックパル
ス２７のレベルがハイ／ローを繰り返す度に、キャパシ
タ２１−１，２の充放電を繰り返させ、もしもキャパシ
タ２１−１，２のいずれかが放電したままの状態が続く
とき、ＮＯＲゲート１５が検出してクロックパルス停止
検出信号９を出力する。キャパシタ２１−１，２の充電
は、ダイオード１９−１，２を通じて行われ、放電は抵
抗器２０−１，２を通して行われる。
【００２９】クロックパルス信号２７が正常な場合、パ
ルス信号が立ち上がったとき、ダイオード１９−１，２
の順方向抵抗値は極めて低いので、キャパシタ２１−
１，２の充電はほとんど瞬時に行われるが、パルス信号
が立ち下がったとき、放電は抵抗器２０−１，２の抵抗
値と、キャパシタ２１−１，２の容量値とで定まる時定
数で行われる。
ルス信号が立ち上がったとき、ダイオード１９−１，２
の順方向抵抗値は極めて低いので、キャパシタ２１−
１，２の充電はほとんど瞬時に行われるが、パルス信号
が立ち下がったとき、放電は抵抗器２０−１，２の抵抗
値と、キャパシタ２１−１，２の容量値とで定まる時定
数で行われる。
【００３０】従って、放電時定数をクロックパルス信号
２７の周波数に対して適当に長く選べば、キャパシタ２
１−１及び２の充電電位はそれぞれ常にハイレベル域に
保たれて、ＮＯＲゲート２６の出力であるクロックパル
ス停止検出信号９は発生しない。
２７の周波数に対して適当に長く選べば、キャパシタ２
１−１及び２の充電電位はそれぞれ常にハイレベル域に
保たれて、ＮＯＲゲート２６の出力であるクロックパル
ス停止検出信号９は発生しない。
【００３１】クロックパルス信号２７が停止した場合、
例えばクロックパルス信号２７がローレベルのときに停
止したとすると、キャパシタ２１−２の充電電位はハイ
のままだが、キャパシタ２１−１は放電し続け、その充
電電位がローに変わる時点以降、クロックパルス停止検
出信号９が出力される。
例えばクロックパルス信号２７がローレベルのときに停
止したとすると、キャパシタ２１−２の充電電位はハイ
のままだが、キャパシタ２１−１は放電し続け、その充
電電位がローに変わる時点以降、クロックパルス停止検
出信号９が出力される。
【００３２】同様に、例えばクロックパルス信号２７が
ハイレベルのときに停止したとすると、キャパシタ２１
−１の充電電位はハイのままだが、キャパシタ２１−２
は放電し続け、その充電電位がローに変わる時点以降、
クロックパルス停止検出信号９が出力される。
ハイレベルのときに停止したとすると、キャパシタ２１
−１の充電電位はハイのままだが、キャパシタ２１−２
は放電し続け、その充電電位がローに変わる時点以降、
クロックパルス停止検出信号９が出力される。
【００３３】
【発明の効果】以上説明したように本発明は、発振器監
視回路に従来のクロックパルス停止検出回路と並列に、
クロックパルス周期異常検出回路を追加することによ
り、発振器から出力されるクロックパルス信号の出力停
止検出、及びクロックパルス信号の周期異常検出が可能
となり、クロックパルス信号の周期を基に制御処理を行
う例えば駆動制御等において、駆動部等の暴走などの危
険を未然に防げる効果がある。
視回路に従来のクロックパルス停止検出回路と並列に、
クロックパルス周期異常検出回路を追加することによ
り、発振器から出力されるクロックパルス信号の出力停
止検出、及びクロックパルス信号の周期異常検出が可能
となり、クロックパルス信号の周期を基に制御処理を行
う例えば駆動制御等において、駆動部等の暴走などの危
険を未然に防げる効果がある。
【図１】本発明の実施例のブロック図である。
【図２】本発明の関連するコンピュータシステムのブロ
ック図である。
ック図である。
【図３】クロックパルス周期異常検出回路のブロック図
である。
である。
【図４】クロックパルス周期異常検出回路の動作説明図
である。
である。
【図５】クロックパルス周期異常検出回路の動作説明図
である。
である。
【図６】クロックパルス停止検出回路のブロック図であ
る。
る。
３ 発振器監視回路 ４ クロックパルス停止検出回路 ５ ＯＲゲート ６ クロックパルス周期異常検出回路 ９ クロックパルス停止検出信号 １１ クロックパルス周期異常検出信号 ２７ クロックパルス信号 ２８ クロックパルス異常検出信号
Claims (3)
- 【請求項１】 クロックパルス信号を発生する発振器の
監視回路であって、前記クロックパルス信号の停止を検
出するクロック停止検出手段と、前記クロックパルス信
号の周期異常を検出するクロック周期異常検出手段とを
含むことを特徴とする発振器監視回路。 - 【請求項２】 前記クロック周期異常検出手段が、前記
クロックパルス信号の周期をクロック周期変換電圧に変
換する周期／電圧変換手段と、前記クロック周期変換電
圧の上限に対応する第一の基準電圧を発生する手段と、
前記クロック周期変換電圧の下限に対応する第二の基準
電圧を発生する手段と、前記クロック周期変換電圧が前
記第一あるいは第二の基準電圧を超えた場合に前記クロ
ックパルス信号の周期異常であることを検出する電圧比
較手段とを含むことを特徴とする請求項１記載の発振器
監視回路。 - 【請求項３】 前記電圧比較手段が、前記クロック周期
変換電圧と前記第一の基準電圧とを電圧比較する第一の
比較手段と、前記クロック周期変換電圧と前記第二の基
準電圧とを電圧比較する第二の比較手段と、前記第一と
第二の比較手段の出力の論理和をとる手段とを含むこと
を特徴とする請求項２記載の発振器監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8269555A JPH10116213A (ja) | 1996-10-11 | 1996-10-11 | 発振器監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8269555A JPH10116213A (ja) | 1996-10-11 | 1996-10-11 | 発振器監視回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10116213A true JPH10116213A (ja) | 1998-05-06 |
Family
ID=17474018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8269555A Withdrawn JPH10116213A (ja) | 1996-10-11 | 1996-10-11 | 発振器監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10116213A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013175056A (ja) * | 2012-02-24 | 2013-09-05 | Lapis Semiconductor Co Ltd | 発振回路、集積回路、及び異常検出方法 |
-
1996
- 1996-10-11 JP JP8269555A patent/JPH10116213A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013175056A (ja) * | 2012-02-24 | 2013-09-05 | Lapis Semiconductor Co Ltd | 発振回路、集積回路、及び異常検出方法 |
| US9453881B2 (en) | 2012-02-24 | 2016-09-27 | Lapis Semiconductor Co., Ltd. | Oscillation circuit, integrated circuit, and abnormality detection method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03269268A (ja) | コンデンサ劣化診断装置 | |
| JPS59109955A (ja) | プロセツサ自動再始動回路 | |
| JP2581735B2 (ja) | 停電検出装置 | |
| JPH10116213A (ja) | 発振器監視回路 | |
| CN100460880C (zh) | 检测电容变化的方法和集成电路 | |
| JP3694256B2 (ja) | スイッチング電源装置及びこれに用いられる制御回路 | |
| JPS62178773A (ja) | 内燃機関の点火制御装置 | |
| JP2585554B2 (ja) | 電源装置 | |
| US6177821B1 (en) | Microcomputer with frequency multiplication circuit | |
| JP3282195B2 (ja) | 交流電源装置の位相差検出回路 | |
| JPS6234356Y2 (ja) | ||
| JP2853342B2 (ja) | 異常発振検出回路 | |
| JPH0949859A (ja) | 停電検出回路 | |
| JP2000116186A (ja) | Ａｃサーボモータ制御装置および欠相検出回路 | |
| JPH11118519A (ja) | レゾルバデジタル変換装置及び変換方法 | |
| JPH10112982A (ja) | 三相ｐｗｍ波形発生装置 | |
| JPH01145580A (ja) | 異常信号検出回路 | |
| JP2002142465A (ja) | 半導体電力変換器 | |
| JPH0224095B2 (ja) | ||
| JPH04291610A (ja) | マイクロコンピュータのリセット回路 | |
| JP2503796B2 (ja) | 電池充電装置の充電検出回路 | |
| JP2602415Y2 (ja) | 半導体スイッチ装置用故障検出装置 | |
| JPH09281158A (ja) | 正弦波信号の尖頭値検出装置 | |
| JPH0236123Y2 (ja) | ||
| JP2571090Y2 (ja) | ウォッチドッグ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040106 |