JPH10116901A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】エレクトロマイグレーション耐性を向上し、製
造工程の簡略化を可能にし、マスク合わせズレによる接
続孔の抵抗増加を防ぐことができる積層配線を持つ半導
体装置を提供する。 【解決手段】層間絶縁膜２１の上下に下側配線部３２と
上側カバー層３８によりその状面を被覆された上側配線
部３６とを配し、上側カバー層３８と一体に形成された
垂直配線部３９が層間絶縁膜２１を貫通してこれらの上
下配線部３２、３６を接続する構成とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、特にアスペクト比の高い接続孔を有す
る積層配線を持つ半導体装置及びその製造方法に関す
る。

【０００２】

【従来の技術】多層配線間の接続孔の垂直配線部の埋め
込み技術として、現在ブランケットＷ−ＣＶＤ＋Ｗエッ
チバック技術（ＢＬＫ−Ｗ＋Ｗ−ＥＢ法）が確立され、
広く普及されている。これまでは微細化が進むにつれ高
アスペクト比化する接続孔における諸問題として、スパ
ッタリング法により成膜される配線の接続孔部でのカバ
レージ不足に起因する導通不良や、信頼性としてのＥＭ
（エレクトロマイグレーション）欠陥等が課題とされて
きたが、Ｗプラグ技術の導入によりこれらの問題を解決
してきた。

【０００３】

【発明が解決しようとする課題】しかしながら、今後さ
らに進む集積化に要求される微細化への対応は多くの問
題を抱えている。現在の（ＢＬＫ−Ｗ＋Ｗ−ＥＢ）法に
より形成した接続孔の典型例について、図５に示した。
層間膜５２により互いに絶縁された下側配線部５１と上
側配線部５５が、接続孔に埋め込まれた垂直配線部５４
により接続されている。下側配線部５１としては例えば
Ａｌ等の金属配線、あるいは半導体基板などが使用さ
れ、上側配線部５５としては例えばＡｌなどが使用され
る。垂直配線部５４としては、例えば接続孔を埋め込む
のに適した材料であるＷを使用する。このような接続孔
においては、接続孔の開口部において異種金属に配線材
料が接続しており、配線材料を構成する原子の流れがＥ
Ｍにより不連続になるため、特に接続孔開口部領域は配
線部に比べ接触抵抗の増大やＥＭ不良が起こりやすい構
造となっている。

【０００４】また、Ｗプラグの形成方法として実績のあ
る（ＢＬＫ−Ｗ＋Ｗ−ＥＢ）法ではＳｉＯ₂ 系の層間絶
縁膜との良好な接着が得られない。このため、図５に示
した密着層５３として、ＴｉＮ層やＴｉ／ＴｉＮ積層体
等の形成が必須となっている。しかも微細化が進むにつ
れ高アスペクト比化する接続孔ではＴｉＮ（スパッタリ
ング法）層のカバレージ不良の問題がおこり、ＣＶＤ−
ＴｉＮ等の新技術が導入されておりさらに製造工程の複
雑化が問題化する。

【０００５】また、Ｗプラグの形成方法でのＢＬＫ−Ｗ
法ではエッチバック工程が必須となっている。配線にＷ
層または（Ｗ＋Ｔｉ系バリアメタル）層を積層構造にお
ける下層配線として形成する場合、積層構造として形成
する上部のＡｌ系配線の結晶成長方位及び結晶粒径が下
層の影響を受けるためＥＭ耐性を著しく劣化させる問題
がある。従って、Ｗエッチバック工程による対応が必須
となり、Ｗエッチバック工程は工程数増加によるプロセ
スコスト上昇を招いている。

【０００６】この他、今後微細化が更に進むと接続孔の
開口部と配線部とのマスク合わせズレによる接触抵抗の
増加が問題化し、懸念されてくる。これは、配線材料を
反応性イオンエッチング（ＲＩＥ）により加工する際に
接続孔の開口部が配線との僅かなマスクズレによって、
開口部上の配線がエッチングされ接続孔と配線の接触不
足を招くためである。

【０００７】本発明は上記諸問題を鑑み、エレクトロマ
イグレーション耐性を向上し、製造工程の簡略化を可能
にし、マスク合わせズレによる接続孔の抵抗増加を防ぐ
ことができる半導体装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】従って、上記の目的を達
成するため、本発明は、絶縁膜の上下に配線されている
上側配線部及び下側配線部と、該絶縁膜を貫通してこれ
らの上下配線部を接続する垂直配線部とを具備する多層
配線を有し、上記上側配線部の上面を被覆する上側カバ
ー層を有し、該上側カバー層が上記垂直配線部と一体に
形成されていることを特徴とする半導体装置を提供す
る。

【０００９】本発明の半導体装置は、上側配線部と下側
配線部を接続する垂直配線部が上側配線部の上面を被覆
する上側カバー層と一体になっていることから、垂直配
線部は上側配線部と上側カバー層を通して接触すること
になる。従って接触面積の増加によりＥＭによる抵抗増
や断線を防ぐことができるので、接続孔でのＥＭ耐性を
向上することができる。また、垂直方向、水平方向の配
線の両方とも異種材料による接触面がＥＭによる配線剤
の原子の移動を妨げない構造となることによってもＥＭ
耐性を向上することができる。

【００１０】また、従来（ＢＬＫ−Ｗ＋Ｗ−ＥＢ）法に
おいて必須であったＴｉＮ層などの密着層も必要でなく
なり、工程の簡略化が可能である。また、従来ではＷプ
ラグの上にＡｌ配線を形成していたために、下層にある
ＷがＡｌ系配線の結晶成長方位及び結晶粒径に影響を与
えＥＭ耐性を著しく劣化させる問題を避けるため必要と
していたＷのエッチバック工程も必要でなくなり、工程
の簡略化が可能である。

【００１１】また、水平配線と垂直配線の接触面積が広
いので、接続孔の開口部と配線部との微細化による僅か
なマスク合わせズレによる接触抵抗増加の問題も解決さ
れる。本発明の半導体装置は、上記垂直配線部が、上記
上側配線部を貫通して上記上側カバー層と一体になって
いることが好ましい。この構造は垂直配線部と上側配線
部の接触面積をより増加させることができ、また、異種
材料による接触面がＥＭによる配線剤の原子の移動をよ
り妨げない構造となるので、さらにＥＭ耐性を向上する
ことができる。

【００１２】また、本発明の半導体装置は、上記上側カ
バー層と上側配線部との間にバリヤメタル層が介在して
いることが好ましい。上側配線部と上側カバー層の材料
が互いに反応しやすいものであった場合に、両者の間に
反応を阻止するバリヤメタル層を配することでＥＭ耐性
はさらに向上し、より安定化する。

【００１３】また、本発明の半導体装置は、上記下側配
線部の上面を被覆する下側カバー層が設けられ、該下側
カバー層を介して上記下側配線部と垂直配線部とが接続
されていることが好ましい。さらに、上記下側カバー層
と下側配線部との間にバリヤメタル層が介在しているこ
とが好ましい。下側カバー層を設けることにより、下側
カバー層の材料を垂直配線部と同じものを選択すること
ができる。従って、垂直配線部と下側カバー層の密着性
は良好なものとなり、ＥＭ耐性が向上するほか、別途密
着層の形成を行う必要がなくなり、密着層形成工程を省
略することができる。また、下側配線部と下側カバー層
の材料が互いに反応しやすいものであった場合に、両者
の間に反応を阻止するバリヤメタル層を配することで、
より安定化する。

【００１４】また、本発明の半導体装置は、上記垂直配
線部の上部が、末端に行くに従い漸次断面積が大きくな
るテーパー状になっていることが好ましい。このような
構造をとることにより、高アスペクト比の垂直配線部の
埋め込みにおいてボイドの形成を避けることができる。

【００１５】また、上記の目的を達成するため、本発明
は、下側配線部を形成する工程と、該下側配線部を被覆
する層間絶縁膜を形成する工程と、該層間絶縁膜上に上
側配線部を形成する工程と、該上側配線部と層間絶縁膜
を貫通して上記下側配線部に達するコンタクトホールを
開口する工程と、該コンタクトホールを埋めると共に、
該上側配線部を覆う導電層を形成し、コンタクトホール
を埋める垂直配線部と上側配線部の上面を被覆する上側
カバー層を同時に形成する工程とを有することを特徴と
する半導体装置の製造方法を提供する。

【００１６】本発明の半導体装置の製造方法によれば、
垂直配線部とカバー層を一体に形成することができるの
で、従来の垂直配線部形成のための導電体による埋め込
み工程後のエッチバック工程を削減することができる。
また、本発明の半導体装置を簡便に製造することができ
る。

【００１７】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて説明する。図１〜図４は本発明の実施
形態を説明するための図である。図１は本発明の半導体
装置の積層配線の構造を示す、（ａ）断面図および
（ｂ）平面図である。（ａ）断面図は（ｂ）平面図のＡ
−Ａ’に沿って切り取ったときの断面であり、（ｂ）平
面図においては（ａ）断面図の最上層に示している絶縁
膜２２は省略してある。

【００１８】図１（ａ）及び（ｂ）に示すように、図示
しない基板、絶縁膜又はバルヤメタル層上に形成された
Ａｌ、Ａｌ−Ｓｉ合金またはＡｌ−Ｃｕ合金などからな
る下側配線部３２の上下両面を、例えばＴｉＷ、ＴｉＷ
ＯＮ、ＴｉＮまたはＴｉ／ＴｉＮ積層体からなる第１バ
リヤメタル層３１及び第２バリヤメタル層３３が被覆し
ており、さらに第２バリヤメタル層３３の上面をＷなど
からなる上側カバー層３４が被覆しており、これら水平
方向の４層により積層配線Ａが形成されている。積層配
線Ａの上層にはＳｉＯ₂ などからなる層間絶縁膜２１を
介して積層配線Ｂが形成されており、積層配線Ｂもまた
積層配線Ａと同様の材料で４層構成（上側配線層３６、
第１バリヤメタル層３５、第２バリヤメタル層３７、上
側カバー層３８）となっている。

【００１９】層間絶縁膜２１と、積層配線Ｂのうちの、
上側配線層３６、第１バリヤメタル層３５及び第２バリ
ヤメタル層３７には、それらを貫通する接続孔ＣＨが開
口されており、その開口部には、上側カバー層３８と一
体となっている垂直配線部３９が埋め込まれている。垂
直配線部３９は、下部は円柱状になっており、上部（積
層配線Ｂの内部に形成する部分）において末端に行くに
従い漸次断面積が大きくなるテーパー状になっていて、
ワイングラス状となっている。また、垂直配線部３９と
積層配線Ａの下側カバー層３４は同一の材料から形成さ
れている。

【００２０】上記のような構造を持つ積層配線は、上側
配線部３６と下側配線部３２を接続する垂直配線部３９
が上側配線部３６の上面を被覆する上側カバー層３８と
一体になっており、特に、垂直配線部３９が上側配線部
３６を貫通して上側カバー層３８と一体になっている。
従って、垂直配線部３９は上側配線部３６と、接続孔Ｃ
Ｈにおいて直接的に、上側カバー層３８と第２バリヤメ
タル層３７を通して間接的に、接触することになる。よ
って垂直配線部３９と上側配線部３８の接触面は従来の
狭い接続孔の開口部ではなく接触面積の増加によりＥＭ
による抵抗増や断線を防ぐことができるので、接続孔で
のＥＭ耐性を向上することができる。また、垂直方向、
水平方向の配線の両方とも異種材料による接触面がＥＭ
による配線剤の原子の移動を妨げない構造となるのでＥ
Ｍ耐性を向上することができる。

【００２１】また、従来（ＢＬＫ−Ｗ＋Ｗ−ＥＢ）法に
おいて必須であったＴｉＮ層などの密着層も必要でなく
なり、また、従来ではＷプラグの上にＡｌ配線を形成し
ていたために必要としていたＷのエッチバック工程も必
要でなくなり、工程を簡略化できる。

【００２２】また、水平配線と垂直配線の接触面積が広
いので、接続孔の開口部と配線部との微細化による僅か
なマスク合わせズレによる接触抵抗増加の問題も解決さ
れる。また、下側カバー層３４と下側配線部３２の間及
び上側カバー層３８と上側配線部３７との間にはそれぞ
れ第２バリヤメタル層３３、３７が介在している。配線
部とカバー層の材料が互いに反応しやすいものであった
場合に、両者の間に反応を阻止するバリヤメタル層を配
することでＥＭ耐性はさらに向上し、より安定化する。

【００２３】また、下側配線部３２の上面を被覆する下
側カバー層３４が設けられていることから、下側カバー
層３４の材料を垂直配線部３９と同じものを選択するこ
とができるので、垂直配線部３９と下側カバー層３４の
密着性は良好なものとすることができ、ＥＭ耐性が向上
するほか、別途密着層の形成を行う必要がなくなり、密
着層形成工程を省略することができる。

【００２４】また、垂直配線部３９の上下が、末端に行
くに従い漸次断面積が大きくなるテーパー状になってい
る。このような構造をとることにより、高アスペクト比
の垂直配線部の埋め込みにおいてボイドの形成を避ける
ことができる。図２は本発明の半導体装置の積層配線を
多層積層配線に適用した場合の構造を示す断面図であ
る。ここでは、積層配線Ａ、Ｂ、Ｃ、Ｄがあり、それぞ
れ配線部（３２、３６、４１、４６）、第１バリヤメタ
ル層（３１、３５、４０、４５）、第２バリヤメタル層
（３３、３７、４２、４７）及びカバー層（３４、３
８、４３、４８）の４層構成となっている。接続する積
層配線同志はそれぞれ上側の積層配線に開けられた接続
孔に埋設された垂直配線（３９、４４、４９）によって
下側の積層配線に接続している。多層配線化によっても
垂直配線、及び水平配線においても異種金属材料の接触
面がＥＭによる配線材料の原子の移動を妨げることのな
い構造となっている。

【００２５】次に、図３及び図４は、本発明の半導体装
置の積層配線の製造方法の製造工程を示す断面図であ
り、これらを用いて、本発明の半導体装置の積層配線の
製造方法について説明する。まず、図３（ａ）に至るま
での工程について説明する。まず、図示しない半導体基
板上や、その他積層配線を形成しようとする基板、絶縁
膜またはバリヤメタル層上に、下側配線部３２をＡｌな
どでスパッタリング法により膜厚５００ｎｍ程度に形成
する。次に第２バリヤメタル層３３をＴｉＷなどでスパ
ッタリング法により膜厚５０ｎｍ程度に形成する。さら
に下側カバー層３４をＷなどでＣＶＤにより膜厚１００
〜１５０ｎｍ程度に形成、積層させる。さらに、適当な
レジスト形成の後、反応性イオンエッチング（ＲＩＥ）
により所望の配線様に加工し、下側の積層配線Ａを形成
する。

【００２６】次に、層間絶縁膜２１をＳｉＯ₂ をＣＶＤ
して成膜する。リフローあるいはエッチバックにより平
坦化してもよい。膜厚は８００〜１２００ｎｍ程度であ
る。次に、第１バリヤメタル層３５をＴｉＮなどでスパ
ッタリング法により膜厚１００ｎｍ程度に形成した後、
上側配線部３６をＡｌなどでスパッタリング法により膜
厚５００ｎｍに積層させ、次に第２バリヤメタル層３７
をＴｉＷなどでスパッタリング法により膜厚５０ｎｍ程
度に形成、積層させる。

【００２７】次に、図３（ｂ）に示すように、接続孔形
成部位１をパターニングした接続孔開口のためのレジス
トＲ１を形成する。次に、図３（ｃ）に示すように、Ｃ
ｌ系ガスを使用したＲＩＥにより、第１バリヤメタル層
３５、第１水平配線部３６及び第２バリヤメタル層３７
にテーパ加工し、続けてＣＦ₄ ／Ｏ₂ ／Ａｒガスを使用
したＲＩＥにより層間絶縁膜２１に開口し、接続孔ＣＨ
を形成する。

【００２８】次に、図４（ｄ）に示すように、レジスト
Ｒ１除去の後、接続孔ＣＨを埋め込むようにＷを上側カ
バー層３８の部分で例えば厚さ１００〜１５０ｎｍ程度
にＣＶＤして、上側カバー層３８と垂直配線部３９とを
一体に形成する。これにより、第１バリヤメタル層３
５、上側配線部３６、第２バリヤメタル層３７及び上側
カバー層３８の４層からなる上側の積層配線Ｂが完成す
るとともに、垂直配線部３９により積層配線Ａと積層配
線Ｂとが接続される。

【００２９】最後に、図４（ｅ）に示すように、レジス
トＲ２に沿った異方性エッチングを施し、積層配線Ｂを
所望の配線様に加工する。このとき、この図面において
は、エッチング処理により、積層配線Ｂには垂直配線部
３９の他に、第１バリヤメタル層３５の残部３５ａ及び
第１水平配線部３６の残部３６ａと残され、配線が形成
されている。

【００３０】以下、上記の工程を繰り返し行うことで、
図２に示したような上記の積層配線を用いた多層積層配
線を形成することができる。上記垂直配線部及び上記カ
バー層の材料としてＷを使用することが好ましい。Ｗは
Ａｌの数倍程度の抵抗であり、耐熱性、ＥＭ耐性にも優
れ、高アスペクト比の接続孔部を埋め込むのに好適な材
料である。

【００３１】上記上側配線部、下側配線部の材料として
Ａｌ、Ａｌ−Ｓｉ合金またはＡｌ−Ｃｕ合金のいずれか
を使用することが好ましい。低抵抗材料からなる水平配
線は従来からＡｌが好ましく用いられており、ＡｌはＳ
ｉまたはＣｕとの合金化によりＥＭによる原子の移動を
実効的に抑制することができる。

【００３２】上記バリヤメタル層の材料として、Ｔｉ
Ｗ、ＴｉＷＯＮ、ＴｉＮまたはＴｉ／ＴｉＮ積層体のい
ずれかを使用することが好ましい。これらの材料は耐熱
性が高く安定であり、その上下の層の原子の拡散を防ぐ
ことができる。従来ではＷプラグの上にＡｌ配線を形成
していたためにＷのエッチバック工程を必要としていた
が、上記の積層配線の製造方法においては、垂直配線部
と上側カバー層を一体に形成し、その上層にはＡｌ配線
を形成しないので、Ｗの埋め込み後のエッチバック工程
を削減することができる。また、垂直配線部と下側カバ
ー層は同一の材料からなっているので互いの密着性は良
好であり、接続孔部への密着層を形成する必要がなくな
り、工程を削減することができる。また、本発明の半導
体装置の積層配線を簡便に製造することができる。

【００３３】本発明の半導体装置はバイポーラ系の半導
体装置や、ＤＲＡＭなどのＭＯＳＦＥＴ系の半導体記憶
装置、またはＡ−Ｄコンバータなどの半導体装置などに
適用可能であり、基本的に積層配線をもつ半導体装置で
あれば適用可能である。本発明は上記の形態に限定され
ない。例えば、バリヤメタル層は上記実施形態では１層
構成としているが、２層以上としてよい。Ｔｉ／ＴｉＮ
積層体などは好ましく用いられる。また、配線部及びカ
バー層もまた２層以上の積層体としてかまわない。接続
孔は、円形のパターニングにより円柱状に開口している
が、四角あるいは他の形状にパターニングして開口する
こともできる。配線部とバリヤメタル層はスパッタリン
グ法により形成しているが、ＣＶＤ法によって形成する
ことも可能である。その他、本発明の要旨を逸脱しない
範囲で種々の変更が可能である。

【００３４】

【発明の効果】本発明の半導体装置によれば、ＥＭ耐性
を向上することができ、工程の簡略化が可能であり、マ
スク合わせズレによる接触抵抗増加の問題も解決され
る。また、本発明の積層配線の製造方法によれば、工程
の簡略化が可能であり、また、本発明の半導体装置を簡
便に製造することができる。

【図面の簡単な説明】

【図１】図１は本発明の半導体装置の積層配線の構造を
示す（ａ）断面図、（ｂ）平面図である。

【図２】図２は本発明の半導体装置の積層配線を多層配
線に適用した場合の構造を示す断面図である。

【図３】図３は本発明の半導体装置の積層配線の製造方
法の製造工程を示す断面図であり、（ａ）は第２バリア
メタル層の形成工程まで、（ｂ）は接続孔開口のための
レジストの形成工程まで、（ｃ）はＲＩＥによる接続孔
の開口工程までを示す。

【図４】図４は図３の続きの工程を示す断面図であり、
（ｄ）は垂直配線部及び第２水平配線部の形成工程ま
で、（ｅ）は第１バリアメタル層、第１水平配線部及び
第２バリアメタル層をＲＩＥにより配線する工程までを
示す。

【図５】図５は従来方法により形成された半導体装置の
積層配線の例を示す断面図である。

【符号の説明】

１…接続孔開口パターン、２０、２１、２２、２３、２
４、２５…層間絶縁膜、３１、３５、４０、４５…第１
バリヤメタル層、３３、３７、４２、４７…第２バリヤ
メタル層、３２、３６、４１、４６…配線部、３４、３
８、４３、４８…カバー層、５１…下側配線部、５２…
絶縁膜、５３…密着層、５４…垂直配線部、５５…上側
配線部、Ｒ１…接続孔開口用レジスト、Ｒ２…配線形成
用レジスト、Ａ、Ｂ、Ｃ、Ｄ…積層配線、ＣＨ…接続孔

Claims (7)

【特許請求の範囲】
1. 【請求項１】絶縁膜の上下に配線されている上側配線部
   及び下側配線部と、該絶縁膜を貫通してこれらの上下配
   線部を接続する垂直配線部とを具備する多層配線を有
   し、 上記上側配線部の上面を被覆する上側カバー層を有し、 該上側カバー層が上記垂直配線部と一体に形成されてい
   ることを特徴とする半導体装置。
2. 【請求項２】上記垂直配線部が、上記上側配線部を貫通
   して上記上側カバー層と一体になっている請求項１記載
   の半導体装置。
3. 【請求項３】上記上側カバー層と上側配線部との間にバ
   リヤメタル層が介在している請求項１記載の半導体装
   置。
4. 【請求項４】上記下側配線部の上面を被覆する下側カバ
   ー層が設けられ、該下側カバー層を介して上記下側配線
   部と垂直配線部とが接続されている請求項１記載の半導
   体装置。
5. 【請求項５】上記下側カバー層と下側配線部との間にバ
   リヤメタル層が介在している請求項４記載の半導体装
   置。
6. 【請求項６】上記垂直配線部の上部が、末端に行くに従
   い漸次断面積が大きくなるテーパー状になっている請求
   項１記載の半導体装置。
7. 【請求項７】下側配線部を形成する工程と、 該下側配線部を被覆する層間絶縁膜を形成する工程と、 該層間絶縁膜上に上側配線部を形成する工程と、 該上側配線部と層間絶縁膜を貫通して上記下側配線部に
   達するコンタクトホールを開口する工程と、 該コンタクトホールを埋めると共に、該上側配線部を覆
   う導電層を形成し、コンタクトホールを埋める垂直配線
   部と上側配線部の上面を被覆する上側カバー層を同時に
   形成する工程とを有することを特徴とする半導体装置の
   製造方法。