JPH10117103A - 高周波スイッチ - Google Patents
高周波スイッチInfo
- Publication number
- JPH10117103A JPH10117103A JP26967096A JP26967096A JPH10117103A JP H10117103 A JPH10117103 A JP H10117103A JP 26967096 A JP26967096 A JP 26967096A JP 26967096 A JP26967096 A JP 26967096A JP H10117103 A JPH10117103 A JP H10117103A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric substrate
- microstrip
- output
- output line
- ground conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 異なる誘電体基板層出力線路形成による高周
波スイッチ方式を実現し、出力線路間結合によるアイソ
レーション劣化を防ぐ。 【解決手段】 地導体となる筺体１の１の上下面に第１
と第２の誘電体基板４と９を設ける。第１の誘電体基板
４で入力端子２から信号を入力し伝搬するマイクロスト
リップ入力線路６と当該信号入力を複数信号出力に切り
換えるスイッチ回路５と当該複数信号出力の一部を伝搬
し出力端子３ａ〜３ｃに出力する第１のマイクロストリ
ップ出力線路７ａ〜７ｃとを形成する。第２の誘電体基
板９で第１の誘電体基板４との間に貫通して設ける第１
のスルーホール８ａと８ｂ経由で複数出力の他の一部を
伝搬し出力端子３ａと３ｅに出力する第２のマイクロス
トリップ出力線路１０ａと１０ｂを形成する。
波スイッチ方式を実現し、出力線路間結合によるアイソ
レーション劣化を防ぐ。 【解決手段】 地導体となる筺体１の１の上下面に第１
と第２の誘電体基板４と９を設ける。第１の誘電体基板
４で入力端子２から信号を入力し伝搬するマイクロスト
リップ入力線路６と当該信号入力を複数信号出力に切り
換えるスイッチ回路５と当該複数信号出力の一部を伝搬
し出力端子３ａ〜３ｃに出力する第１のマイクロストリ
ップ出力線路７ａ〜７ｃとを形成する。第２の誘電体基
板９で第１の誘電体基板４との間に貫通して設ける第１
のスルーホール８ａと８ｂ経由で複数出力の他の一部を
伝搬し出力端子３ａと３ｅに出力する第２のマイクロス
トリップ出力線路１０ａと１０ｂを形成する。
Description
【０００１】
【発明の属する技術分野】この発明はＵＨＦ／ＳＨＦ／
ＥＨＦ帯に適用しアイソレーションを向上する高周波ス
イッチに関する。
ＥＨＦ帯に適用しアイソレーションを向上する高周波ス
イッチに関する。
【０００２】
【従来の技術】たとえば文献（Ｄ．Ｌ．Ｄｕｎｎ ｅｔ
ａｌ．：Ｍｕｌｔｉｏｃｔａｖｅ Ｍｕｌｔｉｔｈｒｏ
ｗ Ａｃｔｉｖｅ Ｓｗｉｔｃｈｅｓ、ＩＥＥＥ ＭＴ
Ｔ−ＳＩｎｔｅｒｎａｔｉｏｎａｌ Ｍｉｃｒｏｗａｖ
ｅ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ、ｐｐ．５４９
−５５１、１９８７）に示す従来の高周波スイッチは図
８のように、バイアス電圧等切換手段による入力端子２
からの入力信号に対し、地導体となる筺体１の上面に設
ける第１の誘電体基板４上に形成するマイクロストリッ
プ入力線路６を伝搬し、当該入力線路６および第１のマ
イクロストリップ出力線路７ａと７ｂと７ｃと７ｄ間を
接続し１つの入力と４つの出力を有するＳＰ４Ｔ（Ｓｉ
ｎｇｌｅ Ｐｏｌｅ ４−Ｔｈｒｏｗ）スイッチ回路５
ａ（当該駆動用バイアスを印加するバイアス回路は図示
しない）を介して第１の出力線路７ａと７ｂと７ｃと７
ｄのいずれか１つを伝搬し、当該第１の出力線路７ａと
７ｂと７ｃと７ｄおよび出力端子３ａと３ｂと３ｃと３
ｄ間に２段直列に設ける増幅器２４を介し出力端子３ａ
と３ｂと３ｃと３ｄのいずれか１つに出力する。
ａｌ．：Ｍｕｌｔｉｏｃｔａｖｅ Ｍｕｌｔｉｔｈｒｏ
ｗ Ａｃｔｉｖｅ Ｓｗｉｔｃｈｅｓ、ＩＥＥＥ ＭＴ
Ｔ−ＳＩｎｔｅｒｎａｔｉｏｎａｌ Ｍｉｃｒｏｗａｖ
ｅ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ、ｐｐ．５４９
−５５１、１９８７）に示す従来の高周波スイッチは図
８のように、バイアス電圧等切換手段による入力端子２
からの入力信号に対し、地導体となる筺体１の上面に設
ける第１の誘電体基板４上に形成するマイクロストリッ
プ入力線路６を伝搬し、当該入力線路６および第１のマ
イクロストリップ出力線路７ａと７ｂと７ｃと７ｄ間を
接続し１つの入力と４つの出力を有するＳＰ４Ｔ（Ｓｉ
ｎｇｌｅ Ｐｏｌｅ ４−Ｔｈｒｏｗ）スイッチ回路５
ａ（当該駆動用バイアスを印加するバイアス回路は図示
しない）を介して第１の出力線路７ａと７ｂと７ｃと７
ｄのいずれか１つを伝搬し、当該第１の出力線路７ａと
７ｂと７ｃと７ｄおよび出力端子３ａと３ｂと３ｃと３
ｄ間に２段直列に設ける増幅器２４を介し出力端子３ａ
と３ｂと３ｃと３ｄのいずれか１つに出力する。
【０００３】上記従来の高周波スイッチは、スイッチ回
路による複数の出力線路を同じ誘電体基板上に形成する
方式（同一誘電体基板出力線路形成による高周波スイッ
チ方式）を採る。
路による複数の出力線路を同じ誘電体基板上に形成する
方式（同一誘電体基板出力線路形成による高周波スイッ
チ方式）を採る。
【０００４】
【発明が解決しようとする課題】上記のような従来の高
周波スイッチでは、同一誘電体基板出力線路形成による
高周波スイッチ方式を採るから、スイッチ回路の出力数
が多くなると当該周辺に複数の出力線路が密集し隣接出
力線路間隔が狭くなり、出力線路間結合によるアイソレ
ーション劣化を生じる問題点があった。
周波スイッチでは、同一誘電体基板出力線路形成による
高周波スイッチ方式を採るから、スイッチ回路の出力数
が多くなると当該周辺に複数の出力線路が密集し隣接出
力線路間隔が狭くなり、出力線路間結合によるアイソレ
ーション劣化を生じる問題点があった。
【０００５】この発明が解決しようとする課題は、高周
波スイッチで出力線路間結合によるアイソレーション劣
化を防ぐように、スイッチ回路による複数の出力線路の
うち一部を異なる誘電体基板層上に形成する方式（異な
る誘電体基板層出力線路形成による高周波スイッチ方
式）を提供することにある。
波スイッチで出力線路間結合によるアイソレーション劣
化を防ぐように、スイッチ回路による複数の出力線路の
うち一部を異なる誘電体基板層上に形成する方式（異な
る誘電体基板層出力線路形成による高周波スイッチ方
式）を提供することにある。
【０００６】
【課題を解決するための手段】この発明の高周波スイッ
チは、上記課題を解決するためつぎの手段を設け、異な
る誘電体基板層出力線路形成による高周波スイッチ方式
を採ることを特徴とする。
チは、上記課題を解決するためつぎの手段を設け、異な
る誘電体基板層出力線路形成による高周波スイッチ方式
を採ることを特徴とする。
【０００７】第１の誘電体基板は、地導体となる筺体上
面に設け、マイクロストリップ入力線路で入力端子から
信号を入力し伝搬する。スイッチ回路で当該信号入力を
複数信号出力に切り換える、または第１と第２の誘電体
基板に設ける開口部内筺体上に直接装着する、もしくは
第１の誘電体基板に設ける開口部に代えて別途設ける第
２のスルーホールで筺体と導通するように別途設ける第
１の地導体上に装着するモノリシックマイクロ波集積回
路（ＭＭＩＣ）スイッチを用いる。第１のマイクロスト
リップ出力線路で当該複数信号出力のうちの一部を伝搬
し当該出力端子に出力する。または地導体となる筺体の
上面と下面に設ける第１と第２の誘電体基板に代えて設
け、上面にコプレナ入力線路と第１のコプレナ出力線路
とスイッチ回路またはＭＭＩＣスイッチと第２の地導体
さらに下面に第２のコプレナ出力線路と第３の地導体を
それぞれ形成する。
面に設け、マイクロストリップ入力線路で入力端子から
信号を入力し伝搬する。スイッチ回路で当該信号入力を
複数信号出力に切り換える、または第１と第２の誘電体
基板に設ける開口部内筺体上に直接装着する、もしくは
第１の誘電体基板に設ける開口部に代えて別途設ける第
２のスルーホールで筺体と導通するように別途設ける第
１の地導体上に装着するモノリシックマイクロ波集積回
路（ＭＭＩＣ）スイッチを用いる。第１のマイクロスト
リップ出力線路で当該複数信号出力のうちの一部を伝搬
し当該出力端子に出力する。または地導体となる筺体の
上面と下面に設ける第１と第２の誘電体基板に代えて設
け、上面にコプレナ入力線路と第１のコプレナ出力線路
とスイッチ回路またはＭＭＩＣスイッチと第２の地導体
さらに下面に第２のコプレナ出力線路と第３の地導体を
それぞれ形成する。
【０００８】第２の誘電体基板は、地導体となる筺体下
面に設け、第２のマイクロストリップ出力線路で第１の
誘電体基板との間にまたは第１と第２の誘電体基板に設
ける開口部内筺体だけを貫通して設ける第１のスルーホ
ール経由で当該複数信号出力のうちの他の一部を伝搬し
当該出力端子に出力する。
面に設け、第２のマイクロストリップ出力線路で第１の
誘電体基板との間にまたは第１と第２の誘電体基板に設
ける開口部内筺体だけを貫通して設ける第１のスルーホ
ール経由で当該複数信号出力のうちの他の一部を伝搬し
当該出力端子に出力する。
【０００９】３層誘電体基板は、地導体となる筺体の上
面と下面に設ける第１と第２の誘電体基板に代えて設
け、中心に地導体層を有し、当該上面に当該入力線路と
第１の出力線路さらに当該下面に当該第２の出力線路を
それぞれ形成する。
面と下面に設ける第１と第２の誘電体基板に代えて設
け、中心に地導体層を有し、当該上面に当該入力線路と
第１の出力線路さらに当該下面に当該第２の出力線路を
それぞれ形成する。
【００１０】積層する誘電体基板は、地導体となる筺体
の上面および下面にマイクロストリップ入力線路と第１
のマイクロストリップ出力線路とスイッチ回路および第
２のマイクロストリップ出力線路をそれぞれ形成し設け
る第１および第２の誘電体基板に代えて設け、マイクロ
ストリップ入力線路と第１のマイクロストリップ出力線
路とスイッチ回路とを形成し設ける第１の誘電体基板
と、別途設ける第４の地導体と、第２のマイクロストリ
ップ出力線路を形成しないで設ける前記第２の誘電体基
板と、第２のトリプレート出力線路を形成し別途設ける
第３の誘電体基板と、別途設ける第５の地導体と、第３
のマイクロストリップ出力線路を形成し別途設ける第４
の誘電体基板とを上から順に積層する。また第１と第２
の誘電体基板間を貫通して設ける第１のスルーホールに
代えて、第１と第２および第１と第４の誘電体基板間を
貫通して設ける第３および第４のスルーホールを用い、
スイッチ回路の複数信号出力のうちの一部を第１のマイ
クロストリップ出力線路、他の一部を第２のトリプレー
ト出力線路、さらに他の一部を第３のマイクロストリッ
プ出力線路に伝搬し当該出力端子に出力する。
の上面および下面にマイクロストリップ入力線路と第１
のマイクロストリップ出力線路とスイッチ回路および第
２のマイクロストリップ出力線路をそれぞれ形成し設け
る第１および第２の誘電体基板に代えて設け、マイクロ
ストリップ入力線路と第１のマイクロストリップ出力線
路とスイッチ回路とを形成し設ける第１の誘電体基板
と、別途設ける第４の地導体と、第２のマイクロストリ
ップ出力線路を形成しないで設ける前記第２の誘電体基
板と、第２のトリプレート出力線路を形成し別途設ける
第３の誘電体基板と、別途設ける第５の地導体と、第３
のマイクロストリップ出力線路を形成し別途設ける第４
の誘電体基板とを上から順に積層する。また第１と第２
の誘電体基板間を貫通して設ける第１のスルーホールに
代えて、第１と第２および第１と第４の誘電体基板間を
貫通して設ける第３および第４のスルーホールを用い、
スイッチ回路の複数信号出力のうちの一部を第１のマイ
クロストリップ出力線路、他の一部を第２のトリプレー
ト出力線路、さらに他の一部を第３のマイクロストリッ
プ出力線路に伝搬し当該出力端子に出力する。
【００１１】
【発明の実施の形態】この発明の実施の一形態を示す高
周波スイッチは図１（ａ）と（ｂ）と（ｃ）のように、
バイアス電圧等切換手段による入力端子２からの入力信
号に対し、地導体となる筺体１の上面に設ける第１の誘
電体基板４上に形成するマイクロストリップ入力線路６
を伝搬し、当該入力線路６および第１のマイクロストリ
ップ出力線路７ａと７ｂと７ｃ間をディスクリート・ス
イッチング半導体素子（電解効果トランジスタ（ＦＥ
Ｔ）、ＰＩＮダイオードなど）で接続し１つの入力と５
つの出力を有するＳＰ５Ｔ（Ｓｉｎｇｌｅ Ｐｏｌｅ
５−Ｔｈｒｏｗ）スイッチ回路５（当該駆動用バイアス
を印加するバイアス回路は図示しない）を介して当該５
つの出力のうちの一部に対しては第１の誘電体基板４上
に形成する第１のマイクロストリップ出力線路７ａと７
ｂと７ｃおよび他の一部に対しては第１の誘電体基板４
との間に貫通して設ける第１のスルーホール８ａと８ｂ
経由で筺体１の下面に設ける第２の誘電体基板９上に形
成する第２のマイクロストリップ出力線路１０ａと１０
ｂのいずれか１つを伝搬し、出力端子３ａと３ｂと３ｃ
および３ｄと３ｅのいずれか１つに出力する。すべての
出力線路を同じ誘電体基板上に形成しないで第１の出力
線路７ａと７ｂと７ｃおよび第２の出力線路１０ａと１
０ｂを異なる誘電体基板上に形成し、隣接する出力線路
間結合を抑え当該アイソレーション劣化を防止できる。
周波スイッチは図１（ａ）と（ｂ）と（ｃ）のように、
バイアス電圧等切換手段による入力端子２からの入力信
号に対し、地導体となる筺体１の上面に設ける第１の誘
電体基板４上に形成するマイクロストリップ入力線路６
を伝搬し、当該入力線路６および第１のマイクロストリ
ップ出力線路７ａと７ｂと７ｃ間をディスクリート・ス
イッチング半導体素子（電解効果トランジスタ（ＦＥ
Ｔ）、ＰＩＮダイオードなど）で接続し１つの入力と５
つの出力を有するＳＰ５Ｔ（Ｓｉｎｇｌｅ Ｐｏｌｅ
５−Ｔｈｒｏｗ）スイッチ回路５（当該駆動用バイアス
を印加するバイアス回路は図示しない）を介して当該５
つの出力のうちの一部に対しては第１の誘電体基板４上
に形成する第１のマイクロストリップ出力線路７ａと７
ｂと７ｃおよび他の一部に対しては第１の誘電体基板４
との間に貫通して設ける第１のスルーホール８ａと８ｂ
経由で筺体１の下面に設ける第２の誘電体基板９上に形
成する第２のマイクロストリップ出力線路１０ａと１０
ｂのいずれか１つを伝搬し、出力端子３ａと３ｂと３ｃ
および３ｄと３ｅのいずれか１つに出力する。すべての
出力線路を同じ誘電体基板上に形成しないで第１の出力
線路７ａと７ｂと７ｃおよび第２の出力線路１０ａと１
０ｂを異なる誘電体基板上に形成し、隣接する出力線路
間結合を抑え当該アイソレーション劣化を防止できる。
【００１２】上記実施の形態の高周波スイッチは、スイ
ッチ回路による複数の出力線路のうち一部を異なる誘電
体基板層上に形成する方式（異なる誘電体基板層出力線
路形成による高周波スイッチ方式）を採る。
ッチ回路による複数の出力線路のうち一部を異なる誘電
体基板層上に形成する方式（異なる誘電体基板層出力線
路形成による高周波スイッチ方式）を採る。
【００１３】なお上記図１（ａ）と（ｂ）と（ｃ）に示
す発明の実施の形態でスイッチ回路５はスイッチング素
子としてディスクリート半導体素子を第１の誘電体基板
４上に装着し、第１と第２の誘電体基板４と９間を貫通
して第１のスルーホール８ａと８ｂを設けるとして説明
したが、図２（ａ）と（ｂ）と（ｃ）のように当該ディ
スクリート半導体素子に代えてモノリシックマイクロ波
集積回路（ＭＭＩＣ）を用いるスイッチ１１を第１の誘
電体基板４に設ける開口部内で筺体１上に直接装着し、
第２の誘電体基板９にも開口部を設け、筺体１だけを貫
通して第１のスルーホール８ａと８ｂを設けてもよい。
高い信頼性と容易な組立性で上記に同じ効果を得る。
す発明の実施の形態でスイッチ回路５はスイッチング素
子としてディスクリート半導体素子を第１の誘電体基板
４上に装着し、第１と第２の誘電体基板４と９間を貫通
して第１のスルーホール８ａと８ｂを設けるとして説明
したが、図２（ａ）と（ｂ）と（ｃ）のように当該ディ
スクリート半導体素子に代えてモノリシックマイクロ波
集積回路（ＭＭＩＣ）を用いるスイッチ１１を第１の誘
電体基板４に設ける開口部内で筺体１上に直接装着し、
第２の誘電体基板９にも開口部を設け、筺体１だけを貫
通して第１のスルーホール８ａと８ｂを設けてもよい。
高い信頼性と容易な組立性で上記に同じ効果を得る。
【００１４】また上記図２（ａ）と（ｃ）に示す発明の
実施の形態で第１と第２の誘電体基板４と９は開口部を
設け、第１のスルーホール８ａと８ｂは筺体１だけを貫
通して設けるとして説明したが、図３（ａ）と（ｂ）の
ように第１と第２の誘電体基板４と９間を貫通して第１
のスルーホール８ａと８ｂを設け、第１の誘電体基板４
に設ける開口部に代えて別途設ける第２のスルーホール
１２ａと１２ｂで筺体１と導通するように第１の誘電体
基板４上に別途設ける第１の地導体１３上にＭＭＩＣス
イッチ１１を装着してもよい。第１と第２の誘電体基板
４と９に開口部を設けないで組立がより容易になる。
実施の形態で第１と第２の誘電体基板４と９は開口部を
設け、第１のスルーホール８ａと８ｂは筺体１だけを貫
通して設けるとして説明したが、図３（ａ）と（ｂ）の
ように第１と第２の誘電体基板４と９間を貫通して第１
のスルーホール８ａと８ｂを設け、第１の誘電体基板４
に設ける開口部に代えて別途設ける第２のスルーホール
１２ａと１２ｂで筺体１と導通するように第１の誘電体
基板４上に別途設ける第１の地導体１３上にＭＭＩＣス
イッチ１１を装着してもよい。第１と第２の誘電体基板
４と９に開口部を設けないで組立がより容易になる。
【００１５】また上記図１（ｃ）に示す発明の実施の形
態で図４のように、地導体となる筺体１の上面と下面に
設ける第１と第２の誘電体基板４と９に代えて、中心に
地導体層を有し、当該上面に当該入力線路６および当該
第１の出力線路７ａと７ｂと７ｃさらに当該下面に当該
第２の出力線路１０ａと１０ｂをそれぞれ形成し設ける
３層誘電体基板１４を用いてもよい。筺体に誘電体基板
を個別に取り付ける場合に比べ、確実に地導体を形成で
きかつ部品点数低減で組立が容易になる。
態で図４のように、地導体となる筺体１の上面と下面に
設ける第１と第２の誘電体基板４と９に代えて、中心に
地導体層を有し、当該上面に当該入力線路６および当該
第１の出力線路７ａと７ｂと７ｃさらに当該下面に当該
第２の出力線路１０ａと１０ｂをそれぞれ形成し設ける
３層誘電体基板１４を用いてもよい。筺体に誘電体基板
を個別に取り付ける場合に比べ、確実に地導体を形成で
きかつ部品点数低減で組立が容易になる。
【００１６】また上記図１（ａ）と（ｂ）と（ｃ）に示
す発明の実施の形態で図５（ａ）と（ｂ）と（ｃ）のよ
うに、地導体となる筺体１の上面と下面に設ける第１と
第２の誘電体基板４と９に代えて、上面にコプレナ線路
で構成する入力線路６と第１の出力線路７ａと７ｂと７
ｃとスイッチ回路５および第２の地導体１５さらに下面
にコプレナ線路で構成する第２の出力線路１０ａと１０
ｂおよび第３の地導体１６をそれぞれ形成し設ける第１
の誘電体基板４を用いてもよい。マイクロストリップ線
路で構成する入出力線路に比べ、簡易構造による部品点
数低減で組立が容易になる。
す発明の実施の形態で図５（ａ）と（ｂ）と（ｃ）のよ
うに、地導体となる筺体１の上面と下面に設ける第１と
第２の誘電体基板４と９に代えて、上面にコプレナ線路
で構成する入力線路６と第１の出力線路７ａと７ｂと７
ｃとスイッチ回路５および第２の地導体１５さらに下面
にコプレナ線路で構成する第２の出力線路１０ａと１０
ｂおよび第３の地導体１６をそれぞれ形成し設ける第１
の誘電体基板４を用いてもよい。マイクロストリップ線
路で構成する入出力線路に比べ、簡易構造による部品点
数低減で組立が容易になる。
【００１７】また上記図５（ａ）と（ｃ）に示す発明の
実施の形態で図６（ａ）と（ｂ）のように、スイッチ回
路５に代えてＭＭＩＣスイッチ１１を装着してもよい。
部品点数低減で組立が容易になりかつ高い信頼性を得
る。
実施の形態で図６（ａ）と（ｂ）のように、スイッチ回
路５に代えてＭＭＩＣスイッチ１１を装着してもよい。
部品点数低減で組立が容易になりかつ高い信頼性を得
る。
【００１８】また上記図１（ａ）に示す発明の実施の形
態で図７（ａ）のように、地導体となる筺体１の上面お
よび下面にマイクロストリップ線路で構成する入力線路
６と第１の出力線路７ａと７ｂと７ｃとスイッチ回路５
および第２の出力線路１０ａと１０ｂをそれぞれ形成し
設ける第１および第２の誘電体基板４と９に代えて、マ
イクロストリップ線路で構成する入力線路６と第１の出
力線路７とスイッチ回路５とを形成し設ける第１の誘電
体基板４と、別途設ける第４の地導体１９と、マイクロ
ストリップ線路で構成する第２の出力線路１０ａと１０
ｂを形成しないで設ける第２の誘電体基板９と、トリプ
レート線路で構成する第２の出力線路１０ａと１０ｂを
形成し別途設ける第３の誘電体基板２０と、別途設ける
第５の地導体２１と、マイクロストリップ線路で構成す
る第３の出力線路２３ａと２３ｂを形成し別途設ける第
４の誘電体基板２２とを上から順に積層する誘電体基板
を用い、また第１と第２の誘電体基板４と９間を貫通し
て設ける第１のスルーホール８ａと８ｂに代えて、第１
と第２の誘電体基板４と９間を貫通して設ける第３のス
ルーホール１７ａと１７ｂおよび第１と第４の誘電体基
板４と２２間を貫通して設ける第４のスルーホール１８
ａと１８ｂを用い、スイッチ回路５の複数信号出力のう
ちの一部を第１の出力線路７、他の一部を第２の出力線
路１０ａと１０ｂ、さらに他の一部を第３の出力線路２
３ａと２３ｂに伝搬し当該出力端子に出力してもよい。
同じ誘電体基板層上に形成する出力線路数が少ない構造
の積層誘電体基板を用いより高いアイソレーションを得
る。
態で図７（ａ）のように、地導体となる筺体１の上面お
よび下面にマイクロストリップ線路で構成する入力線路
６と第１の出力線路７ａと７ｂと７ｃとスイッチ回路５
および第２の出力線路１０ａと１０ｂをそれぞれ形成し
設ける第１および第２の誘電体基板４と９に代えて、マ
イクロストリップ線路で構成する入力線路６と第１の出
力線路７とスイッチ回路５とを形成し設ける第１の誘電
体基板４と、別途設ける第４の地導体１９と、マイクロ
ストリップ線路で構成する第２の出力線路１０ａと１０
ｂを形成しないで設ける第２の誘電体基板９と、トリプ
レート線路で構成する第２の出力線路１０ａと１０ｂを
形成し別途設ける第３の誘電体基板２０と、別途設ける
第５の地導体２１と、マイクロストリップ線路で構成す
る第３の出力線路２３ａと２３ｂを形成し別途設ける第
４の誘電体基板２２とを上から順に積層する誘電体基板
を用い、また第１と第２の誘電体基板４と９間を貫通し
て設ける第１のスルーホール８ａと８ｂに代えて、第１
と第２の誘電体基板４と９間を貫通して設ける第３のス
ルーホール１７ａと１７ｂおよび第１と第４の誘電体基
板４と２２間を貫通して設ける第４のスルーホール１８
ａと１８ｂを用い、スイッチ回路５の複数信号出力のう
ちの一部を第１の出力線路７、他の一部を第２の出力線
路１０ａと１０ｂ、さらに他の一部を第３の出力線路２
３ａと２３ｂに伝搬し当該出力端子に出力してもよい。
同じ誘電体基板層上に形成する出力線路数が少ない構造
の積層誘電体基板を用いより高いアイソレーションを得
る。
【００１９】また上記図１〜図７に示す発明の実施の形
態でスイッチ回路５とＭＭＩＣスイッチ１１はＳＰ５Ｔ
スイッチとして説明したが、ｍ個の出力を有するＳＰｍ
Ｔスイッチに適用してもよいのはいうまでもない。また
１つの入力端子と複数の出力端子を有するとして説明し
たが、複数の入力端子と１つの出力端子を有してもよ
い。
態でスイッチ回路５とＭＭＩＣスイッチ１１はＳＰ５Ｔ
スイッチとして説明したが、ｍ個の出力を有するＳＰｍ
Ｔスイッチに適用してもよいのはいうまでもない。また
１つの入力端子と複数の出力端子を有するとして説明し
たが、複数の入力端子と１つの出力端子を有してもよ
い。
【００２０】
【発明の効果】上記のようなこの発明の高周波スイッチ
では、スイッチ回路による複数の出力線路のうち一部を
異なる誘電体基板層上に形成する方式を採るから、従来
のようにスイッチ回路による複数の出力線路を同じ誘電
体基板上に形成する方式に比べ隣接する出力線路間結合
を抑え、当該アイソレーション劣化を防止できるほか各
発明ごとにつぎの効果がある。 （１）高い信頼性と容易な組立性を得る。 （２）誘電体基板に開口部を設けないで組立がより容易
になる。 （３）筺体に誘電体基板を個別に取り付ける場合に比
べ、確実に地導体を形成できかつ部品点数低減で組立が
容易になる。 （４）マイクロストリップ線路で構成する入出力線路に
比べ、簡易構造による部品点数低減で組立が容易にな
る。 （５）部品点数低減で組立が容易になりかつ高い信頼性
を得る。 （６）同じ誘電体基板層上に形成する出力線路数が少な
い構造の積層誘電体基板を用い、より高いアイソレーシ
ョンを得る。
では、スイッチ回路による複数の出力線路のうち一部を
異なる誘電体基板層上に形成する方式を採るから、従来
のようにスイッチ回路による複数の出力線路を同じ誘電
体基板上に形成する方式に比べ隣接する出力線路間結合
を抑え、当該アイソレーション劣化を防止できるほか各
発明ごとにつぎの効果がある。 （１）高い信頼性と容易な組立性を得る。 （２）誘電体基板に開口部を設けないで組立がより容易
になる。 （３）筺体に誘電体基板を個別に取り付ける場合に比
べ、確実に地導体を形成できかつ部品点数低減で組立が
容易になる。 （４）マイクロストリップ線路で構成する入出力線路に
比べ、簡易構造による部品点数低減で組立が容易にな
る。 （５）部品点数低減で組立が容易になりかつ高い信頼性
を得る。 （６）同じ誘電体基板層上に形成する出力線路数が少な
い構造の積層誘電体基板を用い、より高いアイソレーシ
ョンを得る。
【図１】 この発明の実施の一形態を示す高周波スイッ
チの構成斜視／断面図。
チの構成斜視／断面図。
【図２】 この発明の実施の他の一形態を示す構成斜視
／断面図。
／断面図。
【図３】 この発明の実施の他の一形態を示す構成斜視
／断面図。
／断面図。
【図４】 この発明の実施の他の一形態を示す構成断面
図。
図。
【図５】 この発明の実施の他の一形態を示す構成斜視
／断面図。
／断面図。
【図６】 この発明の実施の他の一形態を示す構成斜視
／断面図。
／断面図。
【図７】 この発明の実施の他の一形態を示す構成斜視
図と当該積層誘電体基板の分解斜視図。
図と当該積層誘電体基板の分解斜視図。
【図８】 従来の技術を示す高周波スイッチの構成平面
図。
図。
１ 筺体、２ 入力端子、３ａ、３ｂ、３ｃ、３ｄ、３
ｅ 出力端子、４ 第１の誘電体基板、５ スイッチ回
路、６ 入力線路、７ａ、７ｂ、７ｃ 第１の出力線
路、８ａ、８ｂ 第１のスルーホール、９ 第２の誘電
体基板、１０ａ、１０ｂ 第２の出力線路、１１ ＭＭ
ＩＣスイッチ、１２ａ、１２ｂ 第２のスルーホール、
１３ 第１の地導体、１４ ３層誘電体基板、１５ 第
２の地導体、１６ 第３の地導体、１７ａ、１７ｂ 第
３のスルーホール、１８ａ、１８ｂ第４のスルーホー
ル、１９ 第４の地導体、２０ 第３の誘電体基板、２
１第５の地導体、２２ 第４の誘電体基板、２３ａ、２
３ｂ 第３の出力線路。なお図中、同一符号は同一また
は相当部分を示す。
ｅ 出力端子、４ 第１の誘電体基板、５ スイッチ回
路、６ 入力線路、７ａ、７ｂ、７ｃ 第１の出力線
路、８ａ、８ｂ 第１のスルーホール、９ 第２の誘電
体基板、１０ａ、１０ｂ 第２の出力線路、１１ ＭＭ
ＩＣスイッチ、１２ａ、１２ｂ 第２のスルーホール、
１３ 第１の地導体、１４ ３層誘電体基板、１５ 第
２の地導体、１６ 第３の地導体、１７ａ、１７ｂ 第
３のスルーホール、１８ａ、１８ｂ第４のスルーホー
ル、１９ 第４の地導体、２０ 第３の誘電体基板、２
１第５の地導体、２２ 第４の誘電体基板、２３ａ、２
３ｂ 第３の出力線路。なお図中、同一符号は同一また
は相当部分を示す。
Claims (7)
- 【請求項１】 入力端子から信号を入力し伝搬するマイ
クロストリップ入力線路と当該信号入力を複数信号出力
に切り換えるスイッチ回路と当該複数信号出力のうちの
一部を伝搬し当該出力端子に出力する第１のマイクロス
トリップ出力線路とを形成し地導体となる筺体上面に設
ける第１の誘電体基板と、該第１の誘電体基板との間に
貫通して設ける第１のスルーホール経由で前記複数信号
出力のうちの他の一部を伝搬し当該出力端子に出力する
第２のマイクロストリップ出力線路を形成し前記筺体下
面に設ける第２の誘電体基板とを備える高周波スイッ
チ。 - 【請求項２】 第１のスルーホールで第１と第２の誘電
体基板に設ける開口部内筺体だけを貫通して設け、スイ
ッチ回路でモノリシックマイクロ波集積回路（ＭＭＩ
Ｃ）スイッチを用い、前記開口部内筺体上に直接前記Ｍ
ＭＩＣスイッチを装着することを特徴とする請求項１記
載の高周波スイッチ。 - 【請求項３】 第１のスルーホールで第１と第２の誘電
体基板間を貫通して設け、第１の誘電体基板に設ける開
口部に代えて別途設ける第２のスルーホールで筺体と導
通するように前記第１の誘電体基板上に別途設ける第１
の地導体上にＭＭＩＣスイッチを装着することを特徴と
する請求項２記載の高周波スイッチ。 - 【請求項４】 地導体となる筺体の上面と下面に設ける
第１と第２の誘電体基板に代えて、中心に地導体層を有
し、当該上面に当該入力線路と第１の出力線路さらに当
該下面に当該第２の出力線路をそれぞれ形成し設ける３
層誘電体基板を用いることを特徴とする請求項１記載の
高周波スイッチ。 - 【請求項５】 地導体となる筺体の上面と下面に設ける
第１と第２の誘電体基板に代えて、上面にコプレナ入力
線路と第１のコプレナ出力線路とスイッチ回路と第２の
地導体さらに下面に第２のコプレナ出力線路と第３の地
導体をそれぞれ形成し設ける第１の誘電体基板を用いる
ことを特徴とする請求項１記載の高周波スイッチ。 - 【請求項６】 スイッチ回路でＭＭＩＣスイッチを用い
ることを特徴とする請求項５記載の高周波スイッチ。 - 【請求項７】 地導体となる筺体の上面および下面にマ
イクロストリップ入力線路と第１のマイクロストリップ
出力線路とスイッチ回路および第２のマイクロストリッ
プ出力線路をそれぞれ形成し設ける第１および第２の誘
電体基板に代えて、マイクロストリップ入力線路と第１
のマイクロストリップ出力線路とスイッチ回路とを形成
し設ける前記第１の誘電体基板と、別途設ける第４の地
導体と、第２のマイクロストリップ出力線路を形成しな
いで設ける前記第２の誘電体基板と、第２のトリプレー
ト出力線路を形成し別途設ける第３の誘電体基板と、別
途設ける第５の地導体と、第３のマイクロストリップ出
力線路を形成し別途設ける第４の誘電体基板とを上から
順に積層する誘電体基板を用い、また第１と第２の誘電
体基板間を貫通して設ける第１のスルーホールに代え
て、前記第１と第２および第１と第４の誘電体基板間を
貫通して設ける第３および第４のスルーホールを用い、
前記スイッチ回路の複数信号出力のうちの一部を前記第
１のマイクロストリップ出力線路、他の一部を前記第２
のトリプレート出力線路、さらに他の一部を前記第３の
マイクロストリップ出力線路に伝搬し当該出力端子に出
力することを特徴とする請求項１記載の高周波スイッ
チ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26967096A JP3639063B2 (ja) | 1996-10-11 | 1996-10-11 | 高周波スイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26967096A JP3639063B2 (ja) | 1996-10-11 | 1996-10-11 | 高周波スイッチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10117103A true JPH10117103A (ja) | 1998-05-06 |
| JP3639063B2 JP3639063B2 (ja) | 2005-04-13 |
Family
ID=17475579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26967096A Expired - Fee Related JP3639063B2 (ja) | 1996-10-11 | 1996-10-11 | 高周波スイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3639063B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005136630A (ja) * | 2003-10-29 | 2005-05-26 | Mitsubishi Electric Corp | 高周波スイッチ |
-
1996
- 1996-10-11 JP JP26967096A patent/JP3639063B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005136630A (ja) * | 2003-10-29 | 2005-05-26 | Mitsubishi Electric Corp | 高周波スイッチ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3639063B2 (ja) | 2005-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2605502B2 (ja) | パッケージ | |
| JP3255118B2 (ja) | 伝送線路および伝送線路共振器 | |
| JPH10303640A (ja) | アンテナ装置 | |
| JP3268807B2 (ja) | 無線周波ミクサ回路 | |
| JP2000515313A (ja) | フリップ取り付けされる素子のマトリックスを有する回路構造を作る方法 | |
| JP3531624B2 (ja) | 伝送線路、集積回路および送受信装置 | |
| US6535090B1 (en) | Compact high-frequency circuit device | |
| US20020093392A1 (en) | Microwave-millimeter wave circuit apparatus and fabrication method thereof having a circulator or isolator | |
| EP0928501B1 (en) | Miniature active conversion between slotline and coplanar waveguide | |
| EP1020036A1 (en) | Slotline-mounted flip chip | |
| JP3045074B2 (ja) | 誘電体線路、電圧制御発振器、ミキサーおよび回路モジュール | |
| WO1997017738A1 (en) | Slotline-to-coplanar waveguide transition | |
| US6778036B2 (en) | High-frequency circuit device having isolator ports each having two terminals | |
| JPH11289201A (ja) | 誘電体フィルタ、送受共用器および通信機 | |
| JPS60153602A (ja) | コプレ−ナ線路・スロツト線路変換回路 | |
| JP2878043B2 (ja) | マイクロ波パッケージ | |
| US5978666A (en) | Slotline-mounted flip chip structures | |
| JPH10117103A (ja) | 高周波スイッチ | |
| JP2001320170A (ja) | 多層基板モジュール | |
| US6094114A (en) | Slotline-to-slotline mounted flip chip | |
| JP2002353709A (ja) | 誘電体導波路、集積回路、および送受信装置 | |
| JP2001094012A (ja) | 半導体チップ搭載基板及び高周波装置 | |
| JPS60153603A (ja) | 共平面回路 | |
| JPH05129803A (ja) | スイツチ | |
| JP3610238B2 (ja) | 高周波用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040716 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041008 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20050113 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |