JPH10117200A

JPH10117200A - 交換機、クロスコネクト・スイッチング装置、接続装置、および、交換機におけるルーティング方法

Info

Publication number: JPH10117200A
Application number: JP21964497A
Authority: JP
Inventors: Roy Smith Graham; ロイスミスグラエム
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1996-08-14
Filing date: 1997-08-14
Publication date: 1998-05-06
Anticipated expiration: 2017-08-14
Also published as: GB2316573B; JP3853920B2; GB2316573A; US6188686B1; GB9617110D0

Abstract

(57)【要約】【課題】交換機に関し、クロスコネクト・スイッチン
グ・ユニットの入出力ポートの数に制約されることな
く、多数のデータ・ポートを収容することを目的とす
る。【解決手段】クロスコネクト・スイッチング手段の入
力ポートと、複数のデータ・ユニットとの間に接続さ
れ、異なるデータ・ユニットから、それぞれ異なる時間
に、前記入力ポートにデータを転送するように動作可能
である接続手段を有するように構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は交換機に関し、例え
ば、非同期転送モード（ＡＴＭ）のネットワークにおい
て使用するための交換機、それら交換機において使用す
るクロスコネクト・スイッチング装置、接続装置、およ
び、それら交換機におけるデータ・パケットのルーティ
ング方法に関する。

【０００２】

【従来の技術、および、発明が解決しようとする課題】
添付の図１は、ＡＴＭネットワークにおいて使用するた
めに従来考慮された交換機の部分を示す。交換機１は、
複数のデータ・ユニット２₀〜２₃を含み、各データ・
ユニットは入力部４₀〜４₃、および、出力部６₀〜６
₃を有している。図１においては、交換機の動作を明ら
かにするために、各データ・ユニット２ ₀〜２₃の出力
部６₀〜６₃は、そのユニットの入力部４₀〜４₃から
離して別のブロックで示されている。しかし、入力部４
₀〜４₃および出力部６₀〜６₃の両方が同じデータ・
ユニット２₀〜２₃の部分を形成することが理解される
であろう。

【０００３】各データ・ユニット２₀〜２₃は、交換機
の１つ以上のデータ入力／出力ポートＤＰ₀〜ＤＰ₇に
接続している。例えば、図１に示されるように、各デー
タ・ユニットは１対のデータ・ポートＤＰ_iおよびＤＰ
_i+1に接続している。交換機１は、更に、データ・ユニ
ット２₀〜２₃と同じ数の入力ポートＩＰ₀〜ＩＰ₃と
出力ポートＯＰ₀〜ＯＰ₃とを有するクロスコネクト・
スイッチング・ユニット８を有している。各入力部４₀
〜４₃はそれらの入力ポートＩＰ₀〜ＩＰ₃のうちの１
つに接続し、そして、それらの出力部６₀〜６₃の各々
は、それらの出力ポートＯＰ₀〜ＯＰ₃のうちの１つに
接続している。

【０００４】クロスコネクト・スイッチング・ユニット
８は、自身の複数の入力ポートと複数の出力ポートとの
間の接続を提供するために選択的に制御可能である。上
記の入力ポートのうちの１つと上記の出力ポートのうち
の１つとの間には、最高４つまでの同時接続がそれぞれ
提供され得る。例えば、データが交換機１によってデー
タ・ポートＤＰ₂（「発信側」データ・ポート）にて受
信されるならば、それはデータ・ポートＤＰ₄（「宛
先」データ・ポート）に送られる。クロスコネクト・ス
イッチング・ユニット８は、データ・ユニット２₁（そ
れに接続されたデータ・ポートＤＰ₂を有する「発信側
データ・ユニット」）の入力部４₁と、それに接続され
た宛先データ・ポートＤＰ₄を有するデータ・ユニット
２₂（「宛先データ・ユニット」）の出力部６₂との間
の接続を提供するように設定される。このように、発信
側データ・ユニット２₁と宛先データ・ユニット２₂と
はデータ・ユニットの対を形成し、その交換機の中で、
その対の発信側データ・ユニットから、その対の宛先デ
ータ・ユニットまでデータを通過させるために使用する
ために、発信側データ・ユニット２₁と宛先データ・ユ
ニット２₂にはデータ転送パス（経路）が割り当てられ
る。同時に、他の最大３つの、そのようなデータ・ユニ
ットの対にもまた、スイッチング・ユニット８によって
それぞれのデータ転送パスが割り当てられ得る。これに
より、それぞれの発信側データ・ユニットに接続され
た、これらの対の複数の発信側データ・ポートにて受信
されたデータもまた、このスイッチを介して、それらの
対のそれぞれの宛先データ・ユニットに転送される。こ
こで、それらの宛先データ・ユニットは関連する宛先デ
ータ・ポートに接続されるものである。

【０００５】それが２つ（またはより多くの）発信側デ
ータ・ポートが同時に同じ宛先データ・ポートと通信す
ることは可能であるので、この交換機内の、データ・ユ
ニット２₀〜２₃内、又は、クロスコネクト・スイッチ
ング・ユニット８内、或は、できれば、これらの両方に
おいて、ある位置で、データをある程度バッファリング
するように構成することが普通である。２つの競合する
発信側データ・ポートのうちの一方にて受信されたデー
タを目的の宛先データ・ポートに転送する間、このバッ
ファリングは、これら２つの競合する発信側データ・ポ
ートの他方のデータを引き止める。

【０００６】実際に、ＡＴＭネットワークで使用される
交換機は、多数のデータ・ポートを、そして、それ故
に、多数のデータ・ユニット２₀〜２₃を必要とするか
もしれない。例えば、数百のデータ・ポートを有するＡ
ＴＭ交換機を提供することが要求されるかもしれない。
これにより、クロスコネクト・スイッチング・ユニット
８には、多数のデータ・ユニット２₀〜２₃と、対応す
る多数の入力ポートおよび出力ポートとが必然的に必要
となる。

【０００７】しかし、（一般に要求されるように）交換
機が集積回路として形成されるとき、交換機が持つこと
ができる入力ポートと出力ポートの数は制限される。例
えば、ＡＴＭ交換の応用において要求される種類のデー
タ転送速度では、ＩＣパッケージに３００以上の接続ピ
ンを提供することは容易に実行可能ではない。したがっ
て、クロスコネクト・スイッチング・ユニットの入出力
ポートの数に対する上記の制約が、もはや交換機の寸法
を制限しないような交換機を提供することが望ましい。

【０００８】本発明は、クロスコネクト・スイッチング
・ユニットの入出力ポートの数に制約されることなく、
多数のデータ・ポートを収容することが可能な交換機、
該交換機を実現する接続装置、および、クロスコネクト
・スイッチング装置を提供することを第１の目的とす
る。本発明は、ルーティングの際の遅延、および、バッ
ファリングの容量を減ずることを可能にする交換機、発
信側データ・ユニット、クロスコネクト・スイッチング
装置、および、ルーティング方法を提供することを第２
の目的とする。

【０００９】

【課題を解決するための手段】本発明の第１の形態によ
れば、以下の構成要件を含む交換機が提供される。複数
のデータ・ユニット、少くとも１つの入力ポートと少く
とも１つの出力ポートを有して、前記入力ポートにて受
信されたデータを前記出力ポートに転送するためのデー
タ転送パスを提供するクロスコネクト・スイッチング手
段、そして、前記入力ポートに接続され、そして、該入
力ポートに関係付けられたデータ・デリバリー・グルー
プ（ｄａｔａｄｅｌｉｖｅｒｙｇｒｏｕｐ）を共に
構成する複数の前記データ・ユニットのうちの少くとも
２つに接続され、該データ・デリバリー・グループの異
なる複数のデータ・ユニットから、それぞれ異なる時間
に、前記関係付けられた入力ポートにデータを供給する
ように動作し得る接続手段。

【００１０】このような交換機においては、上記のクロ
スコネクト・スイッチング手段の入力ポートの数を減ら
すことができる。上記のデータ・デリバリー・グループ
の複数のデータ・ユニットが時分割の原則の下に同じ入
力ポートへのアクセスを共有するからである。通常、上
記のクロスコネクト・スイッチング手段は、上記のよう
な入力ポートを複数、例えば、３２または６４有する。
上記の接続手段は、好適には、上記の複数のデータ・ユ
ニットの全てに接続され、更に、上記の入力ポートの全
てに接続され、そして、上記の複数のデータ・ユニット
の各々から上記のクロスコネクト・スイッチング手段の
少くとも１つの入力ポートにデータを転送するように動
作可能である。

【００１１】好適には、上記のデータ・ユニットのうち
の少くとも２つから構成される上記のようなデータ・デ
リバリー・グループであって、上記のクロスコネクト・
スイッチング手段のあらゆる入力ポートと関係付けられ
たものがある。このようにして、上記のクロスコネクト
・スイッチング手段によって要求される入力ポートの数
を大いに減ずること（少くとも半分にすること）ができ
る。

【００１２】１つのデータ・デリバリー・グループのデ
ータ・ユニットは、このグループの他のユニットが出力
ディスエーブル状態にあるときには各ユニットが上記の
関係付けられた入力ポートにデータを送ることができる
ように、共通のデータバスによってこの関係付けられた
入力ポートに接続され得る。或は、１つの好適な実施の
形態においては、上記の接続手段は、そのデータ・デリ
バリー・グループ、あるいは、各データ・デリバリー・
グループの各データ・ユニットに対して、当該データ・
ユニットから上記の関係付けられた入力ポートへの、そ
れ自身の、制御可能な入力接続を提供するように動作可
能である。上記の入力接続の各々は、データ通過状態
（そこでは、データを、そのデータ・ユニットから上記
の関係付けられた入力ポートへ通過させる）からデータ
・ブロッキング状態（そこでは、ハイ・インピーダンス
状態にある）へ切り替え可能である。上記の入力接続の
切り替えは、そのグループのデータ・ユニットの何れか
１つの入力接続が上記のデータ通過状態にある時、その
グループの他の各々のデータ・ユニットの入力接続はデ
ータ・ブロッキング状態にあるように制御される。これ
により、上記のデータ・ユニット自身が特別な出力ディ
スエイブル回路を持つ必要性を避けることができる。

【００１３】クロスコネクト・スイッチング手段にて必
要な出力ポートの数が、１つのクロスコネクト・スイッ
チング・ユニット（例えば、１つの集積回路）に物理的
に提供され得る数を超えるときには、上記のクロスコネ
クト・スイッチング手段は個別の複数のスイッチング・
ユニットを含んでもよい。ここで、各々のスイッチング
・ユニットは、上記のクロスコネクト・スイッチング手
段に対して、その交換機内にあるデータ・ユニットの数
よりも少数の出力ポートを提供し、上記の各々のユニッ
トの入力ポートと、当該スイッチング・ユニットの出力
ポートとの間のみにおいて、上記のようなデータ転送パ
スを提供するように動作する。この場合、そのデータ・
デリバリー・グループ、あるいは、上記のデータ・デリ
バリー・グループの各々について、上記の接続手段が、
ある時間には、当該グループの１つのデータ・ユニット
から、上記の複数のスイッチング・ユニットのうちの１
つのスイッチング・ユニットの１つの入力ポートであっ
て当該グループに関係付けられた１つの入力ポートへ、
データを転送し、更に、上記の接続手段が、他の時間に
は、上記のデータ・ユニットから、上記の複数のスイッ
チング・ユニットのうちの他の１つのスイッチング・ユ
ニットの１つの入力ポートであるところの、他の１つの
入力ポートへ、データを転送するように動作可能である
ことが有利である。このように、当該データ・ユニット
は両方のスイッチング・ユニットの出力ポートを介して
他のデータ・ユニットにデータを送ることができるの
で、接続の柔軟性が向上する。例えば、各出力ポートが
１つのデータ・ユニットだけに接続しているならば、そ
れに対して発信側データ・ユニットがデータを送ること
ができる宛先データ・ユニットの数は、１つのスイッチ
ング・ユニットの出力ポートの数のみに制限されること
はない。また、１つのデータ・デリバリー・グループの
１つのデータ・ユニットが上記のクロスコネクト・スイ
ッチング手段へ送るデータを持っているときは、たとえ
１つのスイッチング・ユニットの入力ポートが同じグル
ープの他のメンバーによって使われているとしても、上
記の１つのデータ・ユニットは、もう１つのスイッチン
グ・ユニットの入力ポートに上記のデータを送ることが
できるので、データのスループットは維持される。

【００１４】柔軟性とスループットを最大にするため
に、好適には、各データ・ユニットについて、上記の接
続手段は、当該データ・ユニットから、上記の各々異な
るスイッチング・ユニットの１つの入力ポートへ、それ
ぞれ異なる時間にデータを転送するように動作する。こ
のように、上記の、あるいは、各々のデータ・デリバリ
ー・グループは、上記の複数のスイッチング・ユニット
の各々異なるものの上に、上記のような関係付けられた
入力ポートを有することができる。例えば、Ｍ≧２とす
るとき、当該交換機が上記のようなスイッチング・ユニ
ットをＭ個有し、各々が最大Ｎ個の入力ポートを有する
とき、好適には、各々がＭ個のデータ・ユニットを有す
るＮ個のデータ・デリバリー・グループが存在する。

【００１５】１つの好適な実施の形態において、上記の
接続手段は、各データ・ユニットについて、１つの対応
する接続ユニットを有し、この接続ユニットは１つの入
力回路を含み、この入力回路は、そこから受信するため
に当該データ・ユニットに接続された１つのデータ入力
と、上記の複数のスイッチング・ユニットと同じ数のデ
ータ出力とを有し、データ出力の各々は、上記の複数の
スイッチング・ユニットのうちの異なる１つのスイッチ
ング・ユニットの１つの入力ポートに接続される。上記
の入力回路は、上記のデータ入力で受信したデータを、
それらのデータ出力のうちの選択された１つに対して転
送し、残りの各々のデータ出力をハイ・インピーダンス
状態にするように制御可能である。上記のような接続ユ
ニットは、単純な回路素子だけを必要とし、したがっ
て、便利な低価格の品目である。

【００１６】或は、上記の接続手段が、そのデータ・デ
リバリー・グループ、あるいは、各々のデータ・デリバ
リー・グループについて、時分割多重手段を有してもよ
い。この時分割多重手段は、少くとも１つの第１のスイ
ッチング・サイクルと少くとも１つの第２のスイッチン
グ・サイクルとを含む複数のスイッチング・サイクルか
らなる予め選択されたシーケンスを実行するように繰り
返し動作可能である。上記の少くとも１つの第１のスイ
ッチング・サイクルにおいて、上記の時分割多重手段
は、当該グループの第１のデータ・ユニットから受信し
たデータを、このグループに関係付けられた入力ポート
に転送するために使用され、上記の少くとも１つの第２
のスイッチング・サイクルにおいて、上記の時分割多重
手段は、当該グループの上記の第１のデータ・ユニット
とは異なる、このグループの第２のデータ・ユニットか
ら受信したデータを、上記の関係付けられた入力ポート
に転送するために使用される。好適には、これらのスイ
ッチング・サイクルは、同じ持続時間（上記のスイッチ
ング機構を介してデータのパケットを転送するに要する
時間）を有する。この構成は、複数のスイッチング・サ
イクルからなる同じシーケンスが繰り返されるので、簡
素で制御しやすい。上記のシーケンスは、通常、当該グ
ループの各データ・ユニットについて１種類のスイッチ
ング・サイクル、例えば、４つのデータ・ユニットから
なるグループには第１、第２、第３、および、第４のス
イッチング・サイクルを含むであろう。上記のシーケン
スで、単純に、１つのデータ・ユニットにつき１つのス
イッチング・サイクルとすることができる。例えば、１
つの第１のスイッチング・サイクルの後には１つの第２
のスイッチング・サイクルが続き、交互に繰り返す第１
および第２のスイッチング・サイクルを提供する。或
は、その代わりに、上記の第１のデータ・ユニットがこ
のグループの第２のデータ・ユニットより速い速度で動
作するならば、上記のシーケンスにおいて、第２のスイ
ッチング・サイクルより第１のスイッチング・サイクル
をより多く含むようにすることができる。例えば、４つ
の第１のスイッチング・サイクルと１つの第２のスイッ
チング・サイクルからなる５つのスイッチング・サイク
ルのシーケンスが使用され得る。

【００１７】交互に繰り返す第１および第２のサイクル
だけが必要なときは、上記の時分割多重手段は独立して
動作する単純な回路であり得る。しかし、好適には、多
くの異なる状況で使用され得る柔軟な設計を提供するた
めに、上記の接続手段は、更に、そのデータ・デリバリ
ー・グループ、あるいは、各々のデータ・デリバリー・
グループについて、上記の時分割多重手段に接続された
スケジューリング手段を有する。このスケジューリング
手段は、外から印加される制御情報に従って、複数のス
イッチング・サイクルからなる上記のシーケンスを設定
するためのものである。この制御情報は、全体制御のス
イッチング・コントローラ（overall switching contro
ller）によって提供され得、上記の交換機の全ての構成
要素を制御するために使用され得る。或は、上記の制御
情報は、上記のデータ・デリバリー・グループの上記の
データ・ユニットによって提供され得る。上記の制御情
報は、この交換機の動作の間、トラフィック状態の変化
に対処するために変更され得る。上記の制御情報は、設
定の際、または、時々トラフィック状態の変化に従って
供給される必要があるだけであろう。その結果、上記の
外部のコントローラに掛かる制御負荷は少ないであろ
う。

【００１８】１つの好適な実施の形態において、上記の
接続手段は、そのデータ・デリバリー・グループ、ある
いは、各々のデータ・デリバリー・グループに対応する
接続ユニットを含む。この接続ユニットは、当該データ
・デリバリー・グループの複数のデータ・ユニットにそ
れぞれ接続された複数のデータ入力と、このグループに
関連した上記の入力ポートに接続していた１つのデータ
出力とを有する１つの入力回路を有している。そして、
上記の入力回路は、そのグループの各データ・ユニット
に割り当てられた上記の予め選択されたシーケンスの、
その、あるいは、各々のスイッチング・サイクルにおい
て、当該データ・ユニットから上記の複数のデータ入力
のうちの１つを介して上記のデータ出力に、この入力回
路によって受信したデータを転送するように動作可能で
ある。

【００１９】上記のような接続ユニットは、単純な回路
素子だけを必要とするので、低コストで生産できる。好
適には、そのデータ・デリバリー・グループ、あるい
は、各々のデータ・デリバリー・グループに対応する上
記の接続ユニットは、上記の複数の出力ポートのうちの
１つに接続されている１つのデータ入力と、当該データ
・デリバリー・グループの上記の複数のデータ・ユニッ
トにそれぞれ接続された複数のデータ出力とを有する１
つの出力回路を更に有し、この出力回路は、各スイッチ
ング・サイクルの間に受信したデータを、上記の複数の
データ出力の選択された１つに対して転送するように制
御可能である。

【００２０】上記の入力回路と同じパッケージに上記の
出力回路を設け、上記の入力回路および上記の出力回路
の両方が上記のクロスコネクト・スイッチング・ユニッ
トに同じセットのデータ・ユニットを接続するようにす
ることは、回路レイアウトの見地から便利である。ま
た、上記の接続手段が、好適には、上記のクロスコネク
ト・スイッチング手段の上記の出力ポートにも接続され
て、この接続手段が、１つのデータ・ユニットによって
出力されたデータを、上記のデータ転送パスを通過した
後、その経路の出力ポートから、上記の複数のデータ・
ユニットの他の１つのデータ・ユニットへ転送するため
に使用されることには、他にも理由がある。

【００２１】例えば、上記の出力ポートにも接続されて
いるとき、上記の接続手段は、上記の複数のデータ・ユ
ニットからｎビット・パラレル形式でデータを受信する
ように構成され、上記の受信データを、上記の複数の入
力ポートへ転送するために、ビット・シリアル形式に、
または、ｍビット・パラレル形式に変換するための第１
のデータ変換手段を含んでもよい。ここで、ｍ＜ｎであ
る。更に、上記の接続手段は、場合により、ビット・シ
リアル形式で、または、ｍビット・パラレル形式でデー
タを、上記の複数の出力ポートから受信するように構成
され、受信したビット・シリアル形式またはｍビット・
パラレル形式のデータを、上記の複数のデータ・ユニッ
トへ転送するために、上記のｎビット・パラレル形式に
変換するための第２のデータ変換手段を含んでもよい。
ｍビットまたはビット・シリアル形式への上記のデータ
変換は、データ転送パスあたりの接続ピンの数を（上記
の接続手段の上、および、上記のクロスコネクト・スイ
ッチング手段上の両方で）大いに減らすことを可能にす
る。

【００２２】好適には、上記のクロスコネクト・スイッ
チング手段は、各々のパスに入力ポートと出力ポートを
有し、上記の入力ポートにて受信したデータをその出力
ポートへ転送するのに使用されるようなデータ転送パス
を複数提供するように、選択的に制御可能である。上記
の複数のデータ・ユニットは、データのパケットを交換
するように、対で動作可能である。上記のようなデータ
・ユニットの各々の対の２つのデータ・ユニットのうち
の１つは発信側データ・ユニットであり、上記の２つの
データ・ユニットのもう一方は、その対の発信側データ
・ユニットからの上記のようなデータ・パケットを受信
する宛先データ・ユニットである。各データ・ユニット
の対には、データ・パケットを発信側データ・ユニット
から宛先データ・ユニットへ転送する際に使用するため
に、上記の複数のデータ転送パスのうちのそれぞれ異な
る１つが割り当てられ、そして、上記の接続手段は、上
記のデータ・ユニットの複数の対のそれぞれの発信側デ
ータ・ユニットから、これら複数の対のそれぞれに割り
当てられた複数のデータ転送パスのそれぞれの入力ポー
トへ、上記のようなデータ・パケットを複数並行して転
送するために使用される。異なる対のためのデータ・パ
ケットの上記のような並列処理により、データのスルー
プットを高くすることができ、例えば、１２８×１５５
Ｍｂｉｔｓ／ｓパス、あるいは、２５６×１５５Ｍｂｉ
ｔｓ／ｓパスが実現され得る。

【００２３】上記のデータ・ユニットの対を指定するた
めに、上記の複数のデータ・ユニットにはスイッチング
制御手段が接続される。このように、洗練された方法で
上記のスイッチング資源の全体を（グローバルに）制御
することが可能である。例えば、上記のスイッチング制
御手段は、当該交換機においてデータ・パケットの競合
を避けるように上記のデータ・ユニットの対を指定する
ように動作可能であってもよい。他方、上記のような競
合は、上記のクロスコネクト・スイッチング手段の上記
の複数の入力ポートのうちの１つか、または、上記の複
数の出力ポートのうちの１つに発生し得る。これによ
り、上記のクロスコネクト・スイッチング手段が本質的
にメモリ無し（memory-less)であることを可能にする。
例えば、上記のクロスコネクト・スイッチング手段は、
データ転送パスにつきデータ・パケット２つ分以下の記
憶容量を有することができる。

【００２４】代わりに、または、それに加えて、上記の
スイッチング制御手段は、上記のデータ・ユニットの対
の指定が、上記の複数のデータ・ユニットによって受信
したデータのボリュームおよび／またはタイプに従っ
て、言い換えれば、実際のトラフィック状態に従って決
定するように動作可能であってもよい。例えば、各デー
タ・ユニットが、この交換機の他のデータ・ユニットを
宛先とするデータをキュー（queue)に入れるならば、上
記のスイッチング・コントローラは、特定の発信側デー
タ・ユニットから特定の宛先データ・ユニットへの（す
なわち、何れかの特定のデータ・ユニットの対の間の）
トラフィックで渋滞が起こっているかどうかを決定する
ために、上記のキューの占有レベルを上記の異なる宛先
データ・ユニット毎に監視することができる。そして、
渋滞が起こっているならば、当該対により多くのデータ
転送の機会を与えるように、対の割り当てを変更するこ
とができる。上記のスイッチング・コントローラが単に
反応的（reactive）であるよりはむしろ先行的（proact
ive)であり得るように、このスイッチング・コントロー
ラを実現するためにニューラルネットワークまたは他の
学習システムが使用され得る。

【００２５】上記のデータ・ユニットは、各データ・ユ
ニットの対が無期限にデータ転送パスを使用するように
非同期に動作してもよい。しかし、好適には、上記のク
ロスコネクト・スイッチング手段、上記の接続手段、お
よび、上記のデータ・ユニットは、一連のスイッチング
・サイクルを実行するために、同期して動作可能であ
る。上記のスイッチング制御手段は、各スイッチング・
サイクルについて、上記のデータ・ユニットの対の指定
を決定するように動作可能である。そして、各スイッチ
ング・サイクルにおいて、上記のデータ・ユニットの対
に属するそれぞれのデータ・パケットが、上記のクロス
コネクト・スイッチング手段によって提供された、それ
ぞれ割り当てられたデータ転送パスを介して、並行して
転送される。

【００２６】上記のような同期スイッチは、上記のスイ
ッチング機構の設定が各スイッチング・サイクルの終わ
りに変わるだけであるので、制御するに便利であり、競
合の問題は避けられ得る。好適には、各スイッチング・
サイクルは同じ持続時間（上記のスイッチング機構を介
してデータ・パケットを転送するために必要な時間）を
有するが、代わりに、上記のサイクルは、上記のトラフ
ィック状態に従って変化する持続時間を有することがで
きる。

【００２７】また、上記のデータ・ユニットは、マルチ
キャスト・グループ内でデータを交換するように動作可
能であってもよい。ここで、マルチキャスト・グループ
の各々は、上記のような発信側データ・ユニット１つ
と、２つ以上の上記のような宛先データ・ユニットから
なるものである。そして、マルチキャスト・グループの
各々は、当該グループ内の宛先データ・ユニットの数だ
けデータ転送パスが割り当てられ、これらのデータ転送
パスは、上記の発信側データ・ユニットによって出力さ
れたデータ・パケットを、当該グループ内の宛先データ
・ユニットの全てに対して、並行して転送するために使
用される。上記のようなマルチキャスティング方法で
は、上記のマルチキャスト・パケットを全ての宛先デー
タ・ユニットに同時に送るので、非常に高速である。ま
た、マルチキャスト・パケットは上記のスイッチング機
構に一度出力される必要があるだけであるので、上記の
発信側データ・ユニットがマルチキャスト・データを扱
うのに必要な動作は単純であり、上記のマルチキャステ
ィングは、上記のスイッチング機構によって効果的に実
現される。

【００２８】上記の交換機がスイッチング・サイクルを
実行するとき、これらのスイッチング・サイクルのうち
の１つがマルチキャスト・スイッチング・サイクルとし
て指定されてもよい。このマルチキャスト・スイッチン
グ・サイクルにおいては、上記のようなマルチキャスト
・グループの発信側データ・ユニットによる上記のよう
なデータ・パケット出力が、このグループの宛先データ
・ユニットの全てに対して並行して転送される。マルチ
キャスト・サイクルは正規の（ユニキャスト）サイクル
と類似した取り扱いを受けるので、これは上記の交換機
の制御を単純化する。

【００２９】上記のマルチキャスト・パケットは、上記
の接続手段によって、上記のクロスコネクト・スイッチ
ング手段の複数の入力ポートに送られ得る。しかし、好
適には、上記のようなマルチキャスト・グループの発信
側データ・ユニットにより出力されたデータ・パケット
は、上記の接続手段によって、上記のクロスコネクト・
スイッチング手段の複数のポートの１つに転送される。
そして、このグループに割り当てられた上記の複数のデ
ータ転送パスは、上記のポートを、それぞれの前記入力
ポートとして有するが、それぞれ異なる前記出力ポート
を有する。これは、上記の接続手段の制御を単純化し
て、より多くの入力ポートを自由にしておく。

【００３０】指定されたデータ・ユニットの対の各々の
発信側データ・ユニット、或は、場合により、各マルチ
キャスト・グループは、好適には、上記のパケットの宛
先データ・ユニットを示すルーティング情報を各データ
・パケットに含めるように動作可能である。この場合、
上記のクロスコネクト・スイッチング手段は、セルフ・
ルーティング手段を有するかもしれない。このセルフ・
ルーティング手段は、上記のようなデータ・パケットが
クロスコネクト・スイッチング手段によって上記の複数
のポートのうちの１つにおいて受信されるとき、そのデ
ータ・パケットにデータ転送パスを割り当てるように動
作可能である。ここで、割り当てられるデータ転送パス
は、上記のポートを入力ポートとして有し、そのデータ
・パケットに含まれた上記のルーティング情報に従って
上記のセルフ・ルーティング手段によって選択された、
上記の複数のポートのうちの更なる１つを、その出力ポ
ートとして有するようなものである。その代わりに、或
は、それに加えて、上記の接続手段は、セルフ・ルーテ
ィング手段を含んでもよい。このセルフ・ルーティング
手段は、上記のようなデータ・パケットが上記の接続手
段によって受信されたとき、上記のルーティング情報に
従って、それに対して上記のパケットが転送されるべき
であるところの、上記のクロスコネクト・スイッチング
手段のポートを決定するように動作可能である。上記の
スイッチング機構において上記のようなセルフ・ルーテ
ィング成分を使うことは、上記のスイッチング・コント
ローラに掛かる制御負荷を減らす。

【００３１】上記のクロスコネクト・スイッチング手段
は、各々がデータを受信するだけのための複数の専用の
入力ポートと、各々がデータを出力するだけのための複
数の専用の出力ポートとを有してもよい。その代わり
に、上記のクロスコネクト・スイッチング手段は、上記
のようなデータ転送パスの上記の入力ポートとしてまた
は上記の出力ポートとして選択され得る双方向ポートを
有することができる。これにより、上記のクロスコネク
ト・スイッチング手段に必要なポートの数を更に減らす
ことができる。

【００３２】スイッチング・サイクルが実行されると
き、この場合、上記のスイッチング・サイクルはそれぞ
れの入力フェーズ（phase)および出力フェーズを有する
べきであり、そして、上記の双方向ポートは、上記の入
力フェーズにおいては、上記の複数のデータ転送パスの
うちの１つのデータ転送パスの入力ポートとして選択さ
れ得、上記の出力フェーズにおいては、上記の複数のデ
ータ転送パスのうちのもう１つのデータ転送パスの出力
ポートとして選択され得る。

【００３３】好適には、上記の接続手段の上記の回路の
少くとも一部分は、冗長回路を有する。上記の接続手段
は単純な回路素子だけを使用するので、冗長回路を有す
ることは低コストで容易に実現可能である。上記のよう
な冗長は、例えば、広域ネットワーク（ＷＡＮ）への応
用においては非常に望ましい。１つの好適な実施例にお
いて、上記データ・ユニットの各々がこの交換機の１つ
以上のデータ・ポートに実効的に接続されており、上記
のデータ・ポートで受信したデータを上記の接続手段へ
渡し、上記のクロスコネクト・スイッチング手段によっ
て切り換えられたデータを上記のデータ・ポートに渡す
ために使用される。

【００３４】以上述べたような交換機は、データ・パケ
ットが各々１つ以上のＡＴＭセルを有するＡＴＭ交換へ
の応用において特に有用に適用される。本発明の第２の
形態によれば、以上述べたような接続手段が提供され
る。例えば、１つの実施の形態は、１つのデータ・ユニ
ットから１つのスイッチの複数の入力ポートにデータを
転送するためのＡＴＭ交換機において使用するための接
続装置を提供することができる。この接続装置は、以下
のものを具備する１つの入力回路を含む。

【００３５】そこからデータを受信するために上記のデ
ータ・ユニットへ接続されるべきデータ入力、上記の複
数の入力ポートそれぞれへ接続されるべき複数のデータ
出力であって、各データ出力は、データを出力するため
に使用され得るアクティブ状態から、それがハイ・イン
ピーダンスを有する非アクティブ状態に切り替え可能で
ある複数のデータ出力、そして、上記のデータ入力と上
記の複数のデータ出力の間に接続されたデータ転送手段
であって、上記のデータ入力にて受信したデータを、上
記の複数のデータ出力のうちの選択された１つに渡すよ
うに動作可能であるデータ転送手段。

【００３６】ここで、上記の選択されたデータ出力は上
記アクティブ状態に切り換えられ、残りのデータ出力は
上記の非アクティブ状態へ切り換えられる。好適には、
上記の入力回路の上記のデータ入力は、上記のデータ・
ユニットからｎビット・パラレル形式でデータを受信す
るように構成され、各データ出力は、ｍ＜ｎとすると
き、ビット・シリアル形式またはｍビット・パラレル形
式でデータを出力するように構成され、上記のデータ転
送手段は、上記のデータ入力で受信した上記のｎビット
・パラレル形式のデータを、上記のデータ出力のうちの
選択された１つにおいて出力するために、上記のビット
・シリアル形式またはｍビット・パラレル形式に変換す
るための第１のデータ変換手段を含む。

【００３７】好適には、上記の接続装置は、更に、上記
の１つのスイッチの出力ポートへ接続されるべき１つの
データ入力、および、上記のデータ・ユニットへ接続さ
れるべき１つのデータ出力を有している１つの出力回路
を含む。この出力回路は、これから、場合により、上記
のビット・シリアル形式または上記のｍビット・パラレ
ル形式にてデータを受信するように構成される。そし
て、上記のデータ出力は、そこから、上記のｎビット・
パラレル形式にてデータを出力するように構成される。
上記の出力回路は、上記のデータ入力とこの出力回路の
上記のデータ出力との間に接続される第２のデータ変換
手段であって、上記の出力回路の上記のデータ入力で受
信した、上記のビット・シリアル形式または上記のｍビ
ット・パラレル形式のデータを、上記の出力回路の上記
のデータ出力において出力するために、上記のｎビット
・パラレル形式データに変換するための第２のデータ変
換手段を有する。

【００３８】また、上記のような接続装置は、上記のデ
ータを複数のデータ・パケットの形で上記の入力回路の
上記のデータ入力に転送するようなデータ・ユニットに
接続されるように構成されてもよい。ここで、各データ
・パケットは、このパケットの目指す宛先を示すルーテ
ィング情報を含み、上記の接続装置は、更に、上記の入
力回路の上記のデータ入力で上記のようなパケットを受
信したときには、そこから上記のパケットが上記のルー
ティング情報に従って出力されるべきであるところの、
上記の入力回路の上記のデータ出力を選択するように動
作可能であるセルフ・ルーティング手段を有する。

【００３９】異なる複数のデータ・ユニットから１つの
スイッチの１つの入力ポートにデータを転送するための
ＡＴＭ交換機において使用するための他の１つの接続装
置は、１つの入力回路を含み、この入力回路は、以下の
ものを含む。そこからデータを受信するために上記の複
数のデータ・ユニットそれぞれへ接続されるべき複数の
データ入力、上記の入力ポートへ接続されるべき１つの
データ出力、そして、上記の複数のデータ入力と上記の
１つのデータ出力との間に接続されるデータ転送手段で
あって、上記の複数のデータ入力を個別に所定のシーケ
ンスで選択し、上記の選択されたデータ入力にて受信し
たデータを上記のデータ出力に渡すように動作可能であ
るデータ転送手段。

【００４０】この接続装置は、好適には、１つの出力回
路を含む。この出力回路は、そこからデータを受信する
ために上記のスイッチの１つの出力ポートへ接続される
べき１つのデータ入力と、上記の複数のデータ・ユニッ
トそれぞれへ接続されるべき複数のデータ出力とを有す
る。そして、上記の接続装置は、更に、上記の出力回路
の上記のデータ入力と上記の複数のデータ出力の間に接
続されるデータ転送手段であって、それらのデータ出力
のうちの選択された１つに、上記のデータ入力にて受信
したデータを渡すように動作可能であるデータ転送手段
を有する。

【００４１】好適には、上記の入力回路の上記データ入
力の各々は、上記の複数のデータ・ユニットのうちの１
つから、ｎビット・パラレル形式でデータを受信するよ
うに構成され、上記の入力回路の上記のデータ出力は、
ｍ＜ｎとするとき、ビット・シリアル形式またはｍビッ
ト・パラレル形式でデータを出力するように構成され
る。上記の入力回路の上記のデータ転送手段は、上記デ
ータ入力の各々で受信した上記のｎビット・パラレル形
式のデータを、上記の入力回路の上記のデータ出力にお
いて出力するために、上記のビット・シリアル形式また
はｍビット・パラレル形式データに変換するための第１
のデータ変換手段を含む。上記の出力回路の上記のデー
タ入力は、場合により上記のビット・シリアル形式また
は上記のｍビット・パラレル形式で上記の出力ポートか
らデータを受信するように構成され、そして、上記の出
力回路の上記データ出力の各々は、上記の複数のデータ
・ユニットのうちの１つのデータ・ユニットへ、上記の
ｎビット・パラレル形式で、データを出力するように構
成される。上記の出力回路の上記のデータ転送手段は、
上記の出力回路の上記のデータ入力で受信した上記のビ
ット・シリアル形式またはｍビット・パラレル形式のデ
ータを、上記の出力回路の上記の選択されたデータ出力
において出力するために、パラレル形式に変換するため
の第２のデータ変換手段を含む。

【００４２】上記のような接続装置は、それらの上記の
データを、上記の入力回路の上記の複数のデータ入力の
それぞれに対して複数のデータ・パケットの形で転送す
る複数のデータ・ユニットに接続されるように構成して
もよい。ここで、各パケットは、このパケットが目指す
宛先を示すルーティング情報を含む。上記のような接続
装置は、更に、上記のようなパケットが上記の出力回路
の上記のデータ入力で受信されたとき、そこから上記の
パケットが上記のルーティング情報に従って出力される
べきであるところの、上記の出力回路の上記のデータ出
力を選択するように動作可能であるセルフ・ルーティン
グ手段を有する。

【００４３】本発明の第３の形態によれば、以下のもの
を具備するクロスコネクト・スイッチング装置が提供さ
れる。少くとも１つが双方向ポートである複数のポー
ト、各々が上記の複数のポートのうちの１つから他の１
つにデータを転送するような複数のデータ転送パスを提
供するように選択的に制御可能であるデータ転送手段、
そして、上記のデータ転送手段と上記の双方向ポートと
の間に接続され、入力設定から出力設定へ切り替え可能
であるポート制御手段。

【００４４】ここで、上記の入力設定では、上記のデー
タ転送手段によって他の１つのポートへ転送されるべき
データを受信するために、上記のポートは入力ポートと
して使用され、上記の出力設定では、上記の同じポート
は、他の１つのポートで受信されて上記のデータ転送手
段によって上記の出力ポートに転送されたデータを出力
するための出力ポートとして使用される。

【００４５】上記のような装置においては、ポートの数
は減らされ得る。何故ならば、時分割の原則の下で、同
じポートが入力ポートとして、そして、出力ポートとし
て使用されるからである。これは、前述の、本発明の第
１および第２の形態において、同じ入力ポートを、時分
割の原則の下で、２つの異なるデータ・ユニットからデ
ータを受信するために使用したことと類似している。

【００４６】好適には、上記のポートの各々が双方向ポ
ートであり、そして、上記のポート制御手段は、上記の
複数のポートの各々に接続されており、上記の入力設定
においては、上記のデータ転送手段によって他の１つの
ポートへ転送されるべきデータを受信するために、上記
の複数のポートの各々を入力ポートとして使用するよう
に動作可能であり、上記の出力設定においては、他の１
つのポートで受信して、上記のデータ転送手段によって
当該出力ポートに転送されたデータを出力するために、
上記の複数のポートの各々を出力ポートとして使用する
ように動作可能である。これにより、専用の入力ポート
と出力ポートとを有する従来の交換機と比較してポート
の数を半分にすることができる。

【００４７】例えば、制御を単純化して、内部バッファ
リング要求を減らすために、上記の装置は、好適には、
入力フェーズおよび出力フェーズにおいて交互に動作す
ることができる。上記のポート制御手段は、上記入力フ
ェーズの各々において上記の入力設定を有し、上記出力
フェーズの各々において上記の出力設定を有する。上記
のような交換機は、上記の複数のポートで複数のデータ
・パケットの形でデータを受信するように構成してもよ
い。ここで、各パケットはルーティング情報を含む。上
記の装置は、更に、セルフ・ルーティング手段を有す
る。このセルフ・ルーティング手段は、上記のようなデ
ータ・パケットを上記の複数のポートのうちの１つにて
受信したときに、そのパケットが上記のデータ転送手段
によって転送されるべきポートを決定するために上記の
ようなルーティング情報を使用するように動作可能であ
る。各データ・パケットによって運ばれた上記のルーテ
ィング情報は、当該パケットが目指す宛先を示してもよ
いが、その代わりに、上記の装置で上記の複数のポート
のうちの１つで受信した各データ・パケットは、この装
置の当該ポートで受信されることになっている次のデー
タ・パケットが目指す宛先を示すルーティング情報を運
んでもよい。そして、このセルフ・ルーティング手段
は、各パケットと共に受信した上記のルーティング情報
を使用して、上記の次のパケットが上記のデータ転送手
段によって転送されるべきポートを決定する。この「フ
ィード・フォーワード」セルフ・ルーティング方法によ
れば、現在のパケットのデータ転送が完了すると直ち
に、この装置が次のデータ・パケットのためのデータ転
送パスを確立することを可能にする。これにより、各ポ
ートで２つの連続したパケットのためのバッファリング
を提供することが必要でなくなり、１つのパケットのた
めのバッファリングで十分となって、上記の装置におけ
る伝送遅延だけでなく上記の装置のコストをも減らす。

【００４８】好適には、上記の装置は、更に以下のもの
を具備する。上記のデータ転送手段に接続されるマルチ
キャスト手段であって、上記の複数のポートのうちの１
つにて受信したデータを、この装置の他のポートにそれ
ぞれ並行して転送するために、上記のデータ転送手段
に、少なくとも２以上の上記のようなデータ転送パスを
提供させるように動作可能であるマルチキャスト手段。
上記のような装置においては、マルチキャスティングは
高速であり、この装置だけに実装することにより、この
装置と共に使用される、データ・ユニット等の他の構成
要素の設計を単純化することを可能にする。

【００４９】本発明の第４の形態によれば、複数のデー
タ・ユニットと、上記のようなデータ転送パスを同時に
複数提供するために選択的に制御可能なクロスコネクト
・スイッチング手段とを含む交換機が提供される。ここ
で、パスは、１つの入力ポートと１つの出力ポートとを
有し、上記の入力ポートで受信したデータを上記の出力
ポートに転送するために使用される。ここで、上記の複
数のデータ・ユニットは、対になってデータのパケット
を交換するように動作可能であり、そのようなデータ・
ユニットの対の各々における２つのデータ・ユニットの
うちの１つは発信側データ・ユニットであり、もう１つ
は、上記の発信側データ・ユニットから上記のようなデ
ータ・パケットを受信することになっている宛先データ
・ユニットであり、各データ・ユニットの対には、上記
の発信側データ・ユニットから上記の宛先データ・ユニ
ットにデータ・パケットを転送する際に使用するため
に、上記の複数のデータ転送パスのうちのそれぞれ異な
る１つが割り当てられ、各対の上記の発信側データ・ユ
ニットから、上記の割当られたデータ転送パスの上記の
入力ポートまで、データ・パケットを転送するための手
段であって、上記のパスの通過の後、上記のパスの上記
の出力ポートから、上記の対の宛先データ・ユニットま
で、上記のデータ・パケットを転送するための手段が設
けられる。そして、上記のクロスコネクト・スイッチン
グ手段と上記の複数のデータ・ユニットは、同期して、
一連のスイッチング・サイクルを実行するように動作可
能である。ここで、上記のようなスイッチング・サイク
ルの各々においては、上記の複数のデータ・ユニットの
対のそれぞれの発信側データ・ユニットから、それぞれ
の対に割り当てられた上記のデータ転送パスを介して、
それらの対のそれぞれの宛先データ・ユニットへ、上記
のようなデータ・パケットが並行して転送される。

【００５０】上記のような同期切り替えは、制御するの
に便利であり、スイッチング機構の設定が各スイッチン
グ・サイクルの終わりにおいてのみ変更されるので、競
合の問題は避けられ得る。好適には、各スイッチング・
サイクルは同じ持続時間（上記のスイッチング機構を介
してデータ・パケットを転送するために必要な時間）を
有するが、その代わりに、上記のサイクルは、トラフィ
ック状態に従って変化する持続時間を有することができ
る。

【００５１】この装置では、本発明の第１の形態を実現
する交換機において使用されるような接続手段を使う必
要がない。好適には、この装置は、更に、上記の複数の
データ・ユニットに接続され、各スイッチング・サイク
ルについて上記のデータ・ユニットの対の指定を決定す
るように動作可能であるスイッチング制御手段を含む。
このようにして、上記のスイッチング資源全体の（グロ
ーバルな）制御が、洗練された方法で可能となる。

【００５２】例えば、上記のスイッチング制御手段は、
各スイッチング・サイクルにおいて、この装置において
データ・パケットの競合を避けるように上記のデータ・
ユニットの対を指定するように動作可能であってもよ
い。そうでなければ、上記のような競合は、上記のクロ
スコネクト・スイッチング手段の入力ポートのうちの１
つか出力ポートのうちの１つで起こり得た。これによ
り、上記のクロスコネクト・スイッチング手段が本質的
にメモリ無し(memory-less）であることを可能にする。
例えば、上記のクロスコネクト・スイッチング手段は、
１つのデータ転送パスにつきデータ・パケット２つ分以
下の記憶容量を有することができる。

【００５３】その代わりに、または、それに加えて、上
記のスイッチング制御手段は、それぞれのスイッチング
・サイクルについて、上記の複数のデータ・ユニットに
よって受信したデータのボリュームおよび／またはタイ
プに従って、言い換えれば、実際のトラフィック状態に
従って、それぞれのデータ・ユニットの対の指定を決定
するように動作可能であってもよい。例えば、各データ
・ユニットが、この装置の他のデータ・ユニットに宛て
られたデータのキューを作るとき、上記のスイッチング
・コントローラは、特定の発信側データ・ユニットから
特定の宛先データ・ユニットへの（すなわち、何れかの
特定のデータ・ユニットの対の間での）トラフィックで
渋滞が起こりつつあるかどうかを決定するために、上記
の異なる宛先データ・ユニット毎のキュー占有レベルを
監視することができる。そして、もしそうならば、当該
対に対して、より多くのデータ転送の機会を与えるよう
に、この対への割り当てを変更する。上記のコントロー
ラが単に反応的（reactive）であるよりはむしろ先行的
（proactive)であり得るように、このスイッチング・コ
ントローラを実現するために、ニューラルネットワーク
または他の学習システムが使用され得る。

【００５４】本発明の第５の形態によれば、以下のもの
を具備する交換機が提供される。複数のデータ・パケッ
トを出力するように動作可能である発信側データ・ユニ
ット、上記の発信側データ・ユニットに実効的に接続さ
れる入力ポートと、少なくとも２つの出力ポートとを有
し、上記の入力ポートで受信した上記のようなデータ・
パケットの各々に対して、上記の複数の出力ポートのう
ちの１つに上記のパケットを渡すために使用される１つ
のデータ転送パスを提供するように動作可能であるスイ
ッチング手段。

【００５５】ここで、上記の発信側データ・ユニット
は、上記の入力ポートに対して、第１および第２の上記
のようなデータ・パケットをそれぞれ続けて送るように
動作可能であり、上記の第１のデータ・パケットは、上
記の第２のデータ・パケットが、この装置において目指
す宛先を示すルーティング情報を含み、上記のスイッチ
ング手段は、上記の入力ポートにて受信されるとき、上
記の第１のデータ・パケットから上記のようなルーティ
ング情報を抽出し、上記の第２のデータ・パケットのた
めのデータ転送パスの出力ポートを決定するために上記
の情報を使用するように動作可能であるセルフ・ルーテ
ィング手段を含む。

【００５６】上記のスイッチング手段は、好適には、本
質的にメモリ無し（ｍｅｍｏｒｙ−ｌｅｓｓ）であると
いう上記の利点を有するが、その代わりに、マトリック
ス、デルタ、および、Ｃｌｏｓタイプのような記憶に基
づくスイッチングのタイプであり得るクロスコネクト・
スイッチング手段である。本発明の第６および第７の形
態によれば、前述の本発明の第５の形態を実現する交換
機の、それぞれ、上記の発信側データ・ユニットと上記
のスイッチング手段が提供される。

【００５７】本発明の第８の形態によれば、以下の構成
要件を含む交換機におけるデータ・パケットのルーティ
ング方法が提供される。複数のデータ・パケットを出力
するように動作可能である発信側データ・ユニット、そ
して、上記の発信側データ・ユニットおよび少なくとも
２つの出力ポートに実効的に接続される入力ポートを有
するセルフ・ルーティング・スイッチング手段であっ
て、上記の入力ポートで受信した上記のようなデータ・
パケットの各々に対して、上記の複数の出力ポートのう
ちの１つにこのデータ・パケットを渡すために使用され
るデータ転送パスを提供するように動作可能であるセル
フ・ルーティング・スイッチング手段。

【００５８】上記の方法は、以下の手順を含む。上記の
発信側データ・ユニットは、第１および第２の上記のよ
うなデータ・パケットを上記の入力ポートに続けて送
る。ここで、上記の第１のデータ・パケットは、上記の
第２のデータ・パケットがこの装置において目指す宛先
を示すルーティング情報を含む。そして、上記のセルフ
・ルーティング・スイッチング手段は、上記の入力ポー
トで受信されるとき、上記の第１のデータ・パケットか
ら上記のようなルーティング情報を抽出して、上記の第
２のデータ・パケットのための上記のデータ転送パスの
上記の出力ポートを決定するために上記の情報を使用す
る。

【００５９】上記の本発明の第５および第８の形態にお
いて、上記の「フィード・フォーワード」セルフ・ルー
ティング方法によれば、上記のスイッチング手段は、現
在のパケットのデータ転送が完了すると直ちに、次のデ
ータ・パケットのためにデータ転送パスを確立すること
ができる。これにより、各ポートで２つの連続したパケ
ットのためのバッファリングを提供することは必要でな
くなり、パケット１つ分のバッファリングで十分とな
る。こうして、上記のスイッチング手段における伝送遅
延を減らすだけでなく上記のスイッチング手段のコスト
をも減らす。

【００６０】

【発明の実施の形態】図２は、本発明の第１の実施の形
態によるＡＴＭ交換機の部分のブロック図である。図２
において、図１の部分と対応するか、あるいは、同じも
のには同じ参照符号が付されている。上記の交換機１０
は、各々が入力部４₀〜４₆₃と出力部６₀〜６₆₃とを有
する６４個のデータ・ユニット２₀〜２₆₃を含む。明確
さのために、図２においては、データ・ユニット２₀，
２₃₁，２₃₂、そして、２₆₃の入力部および出力部だけが
示されている。

【００６１】上記のデータ・ユニット２₀〜２₆₃の各々
２_iには、２つのデータ・ポートＤＰ_2iおよびＤＰ_2i+1
が接続されている。各データ・ユニット２_iは、それに
接続されるデータ・ポートが唯１つであってもよいが、
或は、それに接続される２つ以上のデータ・ポートを有
してもよいことが理解されるであろう。更に、各データ
・ユニット２に接続されるデータ・ポートの数は同じで
ある必要はない。各データ・ポートは、好適には、ユー
ザ・ネットワーク・インタフェース（ＵＮＩ）のポート
である。

【００６２】各データ・ユニット２_iの入力部４_iは、
当該データ・ユニットに関係付けられたデータ・ポート
ＤＰ_2iおよびＤＰ_2i+1で受信したデータをバッファリン
グするためのメモリを含む。同様に、各データ・ユニッ
ト２₀〜２₆₃の出力部６₀〜６₆₃も、データバッファリ
ングのためのメモリを含む。図２の交換機１０は、更
に、第１および第２のクロスコネクト・スイッチング・
ユニット８₁および８₂を有する。各スイッチング・ユ
ニット８_jは、３２個の入力ポートＩＰ₀〜ＩＰ₃₁と３
２個の出力ポートＯＰ₀〜ＯＰ₃₁とを有する。各スイッ
チング・ユニット８_jは、複数の入力ポートと複数の出
力ポートとの間で最大３２の同時接続（データ転送パ
ス）を提供するように動作可能である。

【００６３】それに加えて、更に、図２の交換機は、そ
れぞれ上記のデータ・ユニット２₀〜２₆₃に対応してい
る６４個の接続ユニット１２₀〜１２₆₃を有する。各接
続ユニットは、１つの入力回路１４_iと１つの出力回路
１６_iとを有する。再び、明確さのために、上記の接続
ユニット１２₀，１２₃₁，１２₃₂、そして、１２₆₃の入
力回路および出力回路だけが図２において示されてい
る。

【００６４】各接続ユニット１２_iの入力回路１４
_iは、当該接続ユニットに対応しているデータ・ユニッ
ト２_iの入力部４_iに接続される１つの入力を有する。
各接続ユニット１２_iの入力回路１４_iも、２つの出
力、上記の第１のスイッチング・ユニット８₁の入力ポ
ートＩＰ₀〜ＩＰ₃₁に接続される上記の第１の出力と上
記の第２のスイッチング・ユニット８₂の入力ポートＩ
Ｐ₀〜ＩＰ₃₁に接続される上記の第２の出力を有する。
後により詳細に説明されるように、各入力回路の入力
は、それが接続されたデータ・ユニット入力部４_iから
パラレル形式でデータを受信するように設計されたパラ
レル入力であるが、各入力回路１４_iの２つの出力は、
ビット・シリアル（またはビット・シリアル差動（bit-
serial differential)) 形式でデータを出力するように
設計されたトライステート・シリアル出力である。入力
回路１４_iは、受信した並列データをビット・シリアル
形式に変換し、このシリアルデータは、入力回路１４_i
の２つの出力のうちの１つの上に選択的に出力される。
このパラレル→シリアル変換は、上記のデータを上記の
スイッチング・ユニットにシリアル形式で転送し、した
がって、上記のスイッチング・ユニット８_jの上で必要
な接続ピンの数を減らすために上記の入力回路１４_iに
おいて実施される。

【００６５】各接続ユニット１２_iの出力回路１６
_iは、スイッチング・ユニット８_jのうちの１つの出力
ポートＯＰ_kと当該接続ユニット１２_iに対応するデー
タ・ユニット２_iの出力部６_iとの間に接続される。各
出力回路１６_iは、１つのシリアル入力と１つのパラレ
ル出力とを有し、そのシリアル入力にて受信したビット
・シリアル・データにシリアル→パラレル変換を実施し
て、結果として生ずるパラレル・データを上記のパラレ
ル出力から出力する。

【００６６】図２に示されるように、各スイッチング・
ユニットの入力ポートは２つの異なる入力回路に接続さ
れている。例えば、第１のスイッチング・ユニット８₁
の入力ポートＩＰ₀は、入力回路１４₀の第１の出力
に、そして、入力回路１４₃₂の第１の出力に接続され
る。それらに２つの入力回路１４₀および１４₃₂がそれ
ぞれ対応するデータ・ユニット２₀および２₃₂は、スイ
ッチング・ユニット８₁の入力ポートＩＰ₀と関係付け
られた１つのデータ・デリバリー・グループを形成す
る。第１のスイッチング・ユニットの入力ポート各々に
ついて上記のようなデータ・デリバリー・グループが１
つ存在する。

【００６７】更に、各データ・デリバリー・グループも
また、第２のスイッチング・ユニット８₂の入力ポート
と関係付けられている。例えば、データ・ユニット２₀
および２₃₂からなるデータ・デリバリー・グループは、
第１のスイッチング・ユニット８₁の入力ポートＩＰ₀
と同様に、第２のスイッチング・ユニット８₂の入力ポ
ートＩＰ₀とも関係付けられている。このように、上記
の入力部４₃₂は、関係付けられたデータ・ポートＤＰ₆₄
およびＤＰ₆₅にて受信したデータを、このデータに要求
される宛先データ・ポートに従って、第１のスイッチン
グ・ユニット８ ₁または第２のスイッチング・ユニット
８₂に転送することができる。上記の宛先データ・ポー
トがデータ・ポートＤＰ₀〜ＤＰ₆₃のうちの１つである
ならば、このデータは入力回路１４₃₂の第１の出力を介
して、第１のスイッチング・ユニット８₁の入力ポート
ＩＰ₀に転送される。ところが、上記の宛先データ・ポ
ートがデータ・ポートＤＰ₆₄〜ＤＰ₁₂₇のうちの１つで
あるならば、上記のデータは、入力回路１４₃₂の第２の
出力を介して、第２のスイッチング・ユニット８₂の入
力ポートＩＰ₀に転送される。各入力回路１４_iの出力
がトライステート型であるので、２つの出力は同じスイ
ッチング・ユニットの入力ポートに接続され得、如何な
る時間においても、これらの出力のうちの１つだけがイ
ネーブル（アクティブ）になっている。

【００６８】図２の交換機において、各スイッチング・
ユニットは、上記の複数のデータ・ユニットからなるサ
ブセットへデータを転送するのに十分な出力ポートを有
するだけである。例えば、第１のスイッチング・ユニッ
ト８₁の３２個の出力ポートは、複数の出力回路１６₀
〜１６₃₁を介して、それぞれデータ・ユニット２₀〜２
₃₁にだけ接続される。しかし、上記のデータ・デリバリ
ー・グループのメンバーを適切に選択することによっ
て、たとえ当該宛先データ・ユニットが上記のスイッチ
ング・ユニットのうちの１つに接続されているだけであ
るとしても、各データ・ユニットが他の如何なるデータ
・ユニットからもデータを受信することができることが
確実にされる。

【００６９】図２に示された上記の交換機は、更に、ス
イッチング・コントローラ２０を有する。このスイッチ
ング・コントローラ２０は、上記のデータ・ユニット２
₀〜２₆₃の全て、上記の接続ユニット１２₀〜１２₆₃の
全て、そして、上記の２つのクロスコネクト・スイッチ
ング・ユニット８₁および８₂に接続されている。後
に、より詳細に説明されるように、上記のスイッチング
・コントローラ２０は、この交換機の使用中に上記のデ
ータ・ポート間で要求される接続を動的に確立するため
に、データ・ユニット２₀〜２₆₃、接続ユニット１２₀
〜１２₆₃、そして、スイッチング・ユニット８₁および
８₂を制御する。

【００７０】以下に図２の交換機の動作について詳細に
説明する。上記の図２の交換機は、一連のスイッチング
・サイクルにおいて同期して動作するように設計されて
いる。各スイッチング・サイクルは、ＡＴＭデータの少
くとも１セルを転送するに十分な長さを有するべきであ
る。しかし、このスイッチング・サイクルが、全て同じ
持続時間を有する必要があるというわけではない。例え
ば、トラフィックに依存して、あるときには、何十もの
ＡＴＭセルを送信するのに十分な、長いスイッチング・
サイクルが使用され得、他のときには、この交換機を介
して１つのＡＴＭセルを送信するに十分なだけである、
短いスイッチング・サイクルが使用され得る。

【００７１】交換機１０の使用中には、複数のデータ・
ポートＤＰ₀〜ＤＰ₁₂₇に接続された複数のＡＴＭチャ
ネル（仮想チャネル）から、これらのデータ・ポートＤ
Ｐ₀〜ＤＰ₁₂₇にて、複数のＡＴＭセルが受信される。
これらのＡＴＭチャネルは、一定ビット伝送速度（ＣＢ
Ｒ）か、可変ビット伝送速度（ＶＢＲ）か、有効（avil
able) ビット伝送速度（ＡＢＲ）か、或は、不特定の
（unspecified)ビット伝送速度（ＵＢＲ）であってもよ
い。上記のＶＢＲチャネルは、リアルタイム可変ビッ
ト伝送速度（ＲＴ−ＶＢＲ）、および／または、非リア
ルタイム可変ビット伝送速度（ＮＲＴ−ＶＢＲ）であり
得る。上記のＣＢＲとＶＢＲチャネルの場合でさえ、当
該チャネルを提供しているＡＴＭネットワークの気まぐ
れ（特に、変化する遅延）によって、当該チャネルに属
しているＡＴＭセルが、図２の交換機に到着する時間は
予測できない。

【００７２】受信したＡＴＭセルの各々は、そのヘッダ
部分にてルーティング情報（仮想パス識別子（ＶＰＩ）
および仮想チャネル識別子（ＶＣＩ）からなるセル・ア
ドレス）を運ぶ。ルーティング情報は、この交換機が、
当該セルがどの宛先データ・ポートに向けられるべきか
を決定するために使用される。図３は、上記のデータ・
ユニット２₀〜２₆₃のうちの１つと関係付けられた２つ
のデータ・ポートＤＰ_xおよびＤＰ_x+1とを、より詳細
に示す。各データ・ポートＤＰ_xおよびＤＰ_x+1は、終
端ユニット２２を介してデータ・ユニット２₀〜２₆₃の
上記の１つに接続されている。上記のデータ・ポートＤ
Ｐ_xとＤＰ_x+1の各々に到着するセルは、フレーム分解
され、同期をとられ、終端ユニット２２によってエラー
・チェックされる。上記の終端ユニット２２は、有効な
セルをデータ・ユニット２₀〜２₆₃の上記の１つへ転送
する。データ・ユニット２₀〜２ ₆₃の上記の１つにおい
て、上記のセルは、入力部４₀〜４₆₃によって選択的に
「ポリシング」され、それらのセルが属しているＡＴＭ
チャネルのための契約されたトラフィックパラメータに
従っているかどうかが決定される。

【００７３】上記の入力部４₀〜４₆₃は、上記のデータ
・ポートＤＰ_xとＤＰ_x+1に接続された異なる受信チャ
ネルの各々について、その受信チャネルのセルが転送さ
れるべき、対応する宛先データ・ユニットを登録するル
ック・アップ・テーブルを有する。特に、受信したセル
各々によって運ばれたルーティング情報（セル・アドレ
ス）は、そのセル・アドレスに対応する宛先データ・ユ
ニットの情報が登録されている、上記のルック・アップ
・テーブルにおけるアドレスを決定するために使用され
る。

【００７４】上記のルック・アップ・テーブルを使っ
て、それから、セルは受信メモリ２４内の、それらが転
送されるべき上記の異なる宛先データ・ユニットに従っ
て異なるキューに書込まれる。こうして、図３に示され
るように、上記の受信メモリ２４は、上記の異なる可能
な宛先データ・ユニット２₀〜２₆₃にそれぞれ対応し
て、６４個のメイン受信キューＲＱ₀〜ＲＱ₆₃を提供す
る。それに加えて、好適には、図３に示されるように、
上記のメイン・キューＲＱ₀〜ＲＱ₆₃の各々を、セルの
異なる優先レベルにそれぞれ対応して、複数のサブ・キ
ューＳＱ₀〜ＳＱ₃に分割することが好ましい。例え
ば、一定ビット伝送速度チャネルに属しているセルは、
最も高いプライオリティ（プライオリティ０）を有し、
関連するメイン・キューの上記の最高プライオリティ・
サブ・キューＳＱ₀に書込まれる。リアルタイム可変ビ
ット伝送速度チャネルに属しているセルは、２番目に高
いプライオリティ（プライオリティ１）を有し、これら
は、関連するメイン・キューの２番目に高いプライオリ
ティのサブ・キューＳＱ₁に書込まれる。非リアルタイ
ム可変ビット伝送速度および有効ビット伝送速度／不特
定ビット伝送速度チャネルに属しているセルは、関連す
るメイン・キューの更に下位のプライオリティ・サブ・
キューＳＱ₂とＳＱ₃に書込まれる。図３に示されるよ
うに、異なる優先レベルの数は４に制限されるものでは
ない。例えば、各メイン受信キューＲＱ₀〜ＲＱ₆₃を６
４個の異なるサブ・キューＳＱ₀〜ＳＱ₆₃に再分割する
ことによって、最高６４個の異なる優先レベルが収容さ
れ得る。また、セルをプライオリティによってサブ・キ
ューに分割することは本質的なことではない。ある状況
においては、各宛先データ・ユニットのために１つのメ
イン受信キューＲＱを設けることで十分かもしれない。

【００７５】なお、上記のルック・アップ・テーブル
は、上記の入力部４₀〜４₆₃内部に設けてもよく、或
は、それ自身でまた、上記の受信メモリ２４の１部分と
して形成してもよい。各データ・ユニット２₀〜２₆₃の
入力部４₀〜４₆₃は、上記のスイッチング・コントロー
ラによって当該データ・ユニットに供給される制御情報
を登録するローカル・スケジューラを有する。この制御
情報は、各スイッチング・サイクルにおいて、どの受信
キュー（そして、サブ・キューが使用されるならばサブ
・キュー）がこのスイッチング機構へデータを転送する
ことが許されるかを決定する際に使用される。

【００７６】各スイッチング・サイクルにおいてデータ
を転送することが許されるキューの組合せは、スイッチ
ング・コントローラによって、この交換機内でセルの競
合を避けるように決定される。上記のような競合は、ス
イッチング・ユニット８₁および８₂の入力ポートにお
いて（２つの入力回路１４_iおよび１４_i+32が同じ入力
ポートＩＰ_iに接続されているので）、または、複数の
スイッチング・ユニットのうちの１つのスイッチング・
ユニットの出力ポートにおいて（２つのデータ・ユニッ
ト入力部４_iおよび４_i+32が共に、同じデータ・ユニッ
ト出力部６_iへデータを送信しようとするので）発生し
得る。

【００７７】上記のスイッチング・コントローラ２０
は、そのスイッチを介しての接続を上記のような競合の
問題を避けるように決定することができるので、（上記
の接続ユニット１２₀〜１２₆₃と上記のスイッチング・
ユニット８₁および８₂によって提供された）「スイッ
チング機構」は、少しのバッファリング（おそらく、以
下に説明するセル・パイプライン・バッファは別とし
て）も必要としない、簡素なクロスコネクト構成であり
得る。これにより、上記のスイッチング機構自体が安価
になり得る。

【００７８】上記のスイッチング・コントローラ２０
は、各データ・ユニットの受信メモリ２４における受信
キューＲＱ₀〜ＲＱ₆₃に関連する情報へのアクセス手段
を有し、この情報、特に、キュー占有レベルとプライオ
リティを使用して、この交換機において渋滞を経験して
いる何れかのキュー（または、もし提供されるならば、
サブ・キュー）を識別する。そして、必要に応じて、上
記の入力部ローカル・スケジューラにおいて登録した上
記の制御情報を変更して、上記のような渋滞を軽減させ
る。

【００７９】このように、各スイッチング・サイクルに
おいて、各発信側データ・ユニットについて宛先データ
・ユニットを指定するのと同様に、この実施の形態にお
いては、スイッチング・コントローラ２０もまた、接続
ユニット１２₀〜１２₆₃およびスイッチング・ユニット
８₁および８₂に対して制御情報を供給して、それらを
適切に設定し、各発信側データ・ユニットからその宛先
データ・ユニットまでの要求された接続を提供する。こ
の接続は、当該スイッチング・サイクルの間、存在す
る。１つのスイッチング・サイクルにおいて使用するた
めの上記の接続が確立されたならば、各発信側データ・
ユニットの入力部４₀〜４₆₃は、その指定された宛先デ
ータ・ユニットのためのキューから、（スイッチング・
サイクルの長さに応じて）１つまたは複数のセルを読ん
で、この（これらの）セルを接続ユニット１２₀〜１２
₆₃の入力回路１４₀〜１４₆₃のパラレル入力へ転送す
る。上記の全セル（ヘッダおよびペイロード）が転送さ
れる。転送速度は、例えば、６２２Ｍｂｉｔｓ／ｓ（３
８，９００，０００×１６ビット語／秒）である。ヘッ
ダによって運ばれるルーティング情報は、宛先データ・
ユニットによって上記の宛先データ・ポートを決定する
ために必要であるので、ヘッダはペイロードと共に転送
される。

【００８０】入力回路１４₀〜１４₆₃において、上記の
セルのパラレル・データは、６２２Ｍｂｉｔｓ／ｓのビ
ット・シリアル・データに変換される。このビット・シ
リアル・データは、スイッチング・コントローラ２０に
よって提供された上記の制御情報に従って、入力回路１
４₀〜１４₆₃の２つのシリアル出力のうちの１つに転送
される。先に言及したように、スイッチング・コントロ
ーラ２０は、上記の交換機において入力ポートの競合を
避けるために、何れのスイッチング・サイクルにおいて
も、各スイッチング・ユニットの入力ポートに接続され
る２つの入力回路出力のうちの１つだけがアクティブで
あることを確実にする。

【００８１】スイッチング・ユニット８₁および８₂の
入力ポートに到着するシリアル・データは、再びスイッ
チング・コントローラ２０によって提供された制御情報
に従って、このスイッチング・ユニットの適切な出力ポ
ートに転送される。上記のビット・シリアル・データは
接続ユニット１２₀〜１２₆₃の出力回路１６₀〜１６ ₆₃
によって１６ビットのパラレル形式に変換され、宛先デ
ータ・ユニット２₀〜２₆₃の出力部６₀〜６₆₃によって
受信される。

【００８２】再び図３を参照して、宛先データ・ユニッ
ト２₀〜２₆₃において、上記の受信したセル・データ
は、出力部６₀〜６₆₃の送信メモリ２６に書込まれる。
上記のセルはそれぞれ異なるキューに再び書込まれる
が、この場合、上記のキューは、それぞれ、そのデータ
・ユニットに接続された２つのポートＤＰ_xとＤＰ_x+1
に対応する。

【００８３】このように、図３に示されるように、上記
の送信メモリ２６は、上記のデータ・ポートＤＰ_xに対
応する第１の送信キューＴＱ_x、および、上記のデータ
・ポートＤＰ_x+1に対応する第２の送信キューＴＱ_x+1
を有する。各セルのための宛先データ・ポートＤＰ_xま
たはＤＰ_x+1の情報は、入力部４₀〜４₆₃における上記
のルック・アップ・テーブルに類似する他の１つのルッ
ク・アップ・テーブルを参照するために、そのセルによ
って運ばれた上記のルーティング情報（セル・アドレ
ス）を使用することによって、出力部６₀〜６₆₃によっ
て確立される。

【００８４】上記の送信キューは、多くの異なる方法
で、再びサブ・キューＳＱに分割され得る。例えば、図
３は、上記の受信キューＲＱ₀〜ＲＱ₆₃と同様に、セル
のプライオリティに従ってサブ・キューＳＱ₀〜ＳＱ₃
に分割された、データ・ポートＤＰ_xのためのメイン送
信キューＴＱ_xを示す。他の選択肢として、図３はま
た、宛先データ・ポートＤＰ_x+1に接続された異なる仮
想チャネルＶＣ_Z〜ＶＣ_Wにそれぞれ対応するサブ・キ
ューＳＱ_W〜ＳＱ_Zに分割された、このデータ・ポート
ＤＰ_x+1のためのメイン送信キューＴＱ_x+1を示す。

【００８５】上記の送信メモリ２６においては、複数の
タイプのサブ・キューの適当な組合せならばどのような
ものでも使用され得ることが理解されるであろう。スイ
ッチング・ユニット８₁および８₂から受信したセル
を、単にセルのプライオリティのみに基づいて（すなわ
ち、データ・ポートに基づかず）送信メモリ２６に格納
することもまた可能であろう。

【００８６】したがって、図２の交換機における交換が
２つの段階において効果的に実行されることが理解され
るであろう。すなわち、第１の段階においては、複数の
データ・ポートにおいて受信した複数のセルは、複数の
データ・ユニット入力部４によって、それぞれの受信メ
モリ２４に書込まれる。また、上記の第１の段階におい
ては、これらのセルは、上記のスイッチング機構によっ
て、関連する宛先データ・ユニット出力部６₀〜６₆₃へ
転送され、それぞれの送信メモリ２６に書込まれる。第
２の段階のスイッチングは、上記のセルが当該データ・
ユニット２に接続される複数の終端ユニット２２のうち
の１つを介して、上記の送信メモリ２６から上記の複数
のデータ・ポートのうちの１つまで転送されるときに発
生する。

【００８７】この交換機における渋滞を減らし、より多
くのセルがそれらの宛先データ・ユニットに届くように
するために、各データ・ユニット２₀〜２₆₃、各接続ユ
ニット１２₀〜１２₆₃、および、各スイッチング・ユニ
ット８₁および８₂が、それぞれの時間において、それ
らのデータ・ユニットに接続される複数のデータ・ポー
トのそれぞれの伝送速度（UNI line rate)の合計より速
い伝送速度で動作可能であることが有利である。例え
ば、上記の複数のデータ・ユニット２₀〜２₆₃、複数の
接続ユニット１２₀〜１２₆₃、および、複数のスイッチ
ング・ユニット８ ₁および８₂は、ＵＮＩの伝送速度
（UNI line rate)の合計の２倍の伝送速度で動作するこ
とができる。この場合、上記のスイッチング・コントロ
ーラ２０は、上記のデータ・ユニット２₀〜２₆₃、接続
ユニット１２₀〜１２₆₃、および、スイッチング・ユニ
ット８₁および８₂のクロックの周波数を増加させる命
令を発行することができる。その結果、短い期間の間、
上記のスイッチング機構のこれらの構成要素が上記の、
より速い伝送速度で動作する。このように、発信側デー
タ・ユニットから宛先データ・ユニットまでの間でセル
を切り換えるために、より多くの機会が提供され得る。
スイッチング機構において競合を回避することは、ある
スイッチング・サイクルにおいては、セルがある発信側
データ・ユニットからは転送され得ないことを意味する
かもしれないので、上記の多くの機会が提供され得るこ
とは望ましい。したがって、上記のスイッチング機構の
構成要素をより速く動作させることにより、「キャッチ
・アップ」する機会を与えることができる。

【００８８】また、同様にして、上記のスイッチング機
構の上記の構成要素がクロック制御される周波数を減ら
して、上記のＵＮＩ伝送速度の合計より下の伝送速度ま
で、上記のスイッチング過程を遅くすることが望ましい
かもしれない。その結果、上記のスイッチング・コント
ローラ２０は、上記のデータ・ユニット入力部４₀〜４
₆₃の複数のローカル・スケジューラにおける上記の制御
情報を更新することができる。

【００８９】図２の交換機において、上記のセルのキュ
ーの全てが上記のデータ・ユニット２₀〜２₆₃内におい
て実装されることは理解されるであろう。このように、
上記のスイッチング過程と関連する全てのメモリは全デ
ータ・ユニットにおいて同じ場所に実装され、従来の提
案のように交換機全体に分散されない。各スイッチング
・サイクルにおいて上記の発信側から宛先へのパスを決
定するために上記のスイッチング・コントローラを使用
することは、スイッチの資源と有効な帯域とを、競合す
る発信元の間で、公正に割り当てることを確実にする際
の助けとなることができる点において有利である。上記
のスイッチング・コントローラは、上記の発信側から宛
先へのパスを決定する方法において比較的洗練されてい
る。例えば、上記のスイッチング・コントローラは、将
来のトラフィックの流れの状況をどのように予測して対
処するかを前の経験から学ぶことができるニューラルネ
ットワークまたは他の適応的学習手段を含むことができ
る。これにより、上記のスイッチング・コントローラ
は、将来のトラフィック状態を予測して、それらに対処
するための、発信側から宛先に至る最適のパスを決定す
るので、単に反応的（reactive）であるというよりはむ
しろ、先行的（proactive)であることを可能にするであ
ろう。

【００９０】図２における各入力回路１４₀〜１４₆₃の
シリアル出力の数は、２に限られるものではない。例え
ば、４つのスイッチング・ユニットがあるならば、上記
の入力回路１４₀〜１４₆₃はそれぞれ異なるスイッチン
グ・ユニットに接続される４つのシリアル出力を有する
であろう。この場合、上記のデータ・デリバリー・グル
ープは各々４つのデータ・ユニットを有するであろう。
そして、各グループはそれぞれ異なるスイッチング・ユ
ニット上において４つの関連する入力ポートを有するで
あろう。各スイッチング・ユニットの上にある入力ポー
トと同じ数の異なるデータ・デリバリー・グループが必
要である。上記の出力回路１６₀〜１６ ₆₃は、図２に示
されたものと変わらない。これにより、より多くのスイ
ッチング・ユニットを、上記のスイッチング機構に含め
ることができ、したがって、より多数のデータ・ユニッ
トを収容することを可能にする。

【００９１】複数のシリアル出力を有することは、上記
の入力回路には本質的でない。複数の出力は、パラレル
・データを、使用されるスイッチング・ユニットのタイ
プに応じて複数のスイッチング・ユニットに転送するこ
とができる。出力データの幅は、入力データ幅と同じ
（例えば、上記の実施の形態においては１６ビット幅）
であり得るが、好適には、上記の入力回路は、上記の複
数のスイッチング・ユニットへ、より狭い幅（例えば、
４または８ビットの幅）のパラレル・データを出力す
る。その結果、上記のスイッチング・ユニット上におい
て必要とされる、入力ポートあたりの（そして、また、
対応して、出力ポートあたりの）接続ピンの数を減らす
ことが可能になる。一般に、ガリウム砒素技術を使用す
るスイッチング・ユニットは、シリアルのトラフィック
を取り扱うためには十分な速さで（例えば、１．２Ｇｂ
ｉｔｓ／ｓ）動作することができるが、より遅いＣＭＯ
Ｓ技術によるスイッチング・ユニットでは、同じデータ
転送速度に対処するには、４ビット・パラレルのデータ
が要求されるかもしれない。

【００９２】以下に、図２の交換機の構成要素につい
て、図４〜７を参照してより詳細に説明する。図４は、
図２の交換機の複数の接続ユニット１２₀〜１２₆₃のう
ちの１つのユニット１２_i（０＜ｉ＜６３）の詳細な構
成を示す。入力回路１４_i（０＜ｉ＜６３）は、入力コ
ントローラ１４１、送信バッファ１４２、パラレル・シ
リアル変換器１４３、第１および第２の出力ドライバ１
４４および１４５、そして、出力コントローラ１４６を
含む。上記の入力コントローラ１４１のデータ・バリッ
ド入力（ＤＡＶ）がアクティブであるとき、上記の入力
回路１４_iは、１６ビットのパラレル・データを上記の
送信入力Ｔ_xＩＰにおいて受信する。上記の１６ビット
のパラレル・データは、送信バッファ１４２によってバ
ッファされ、パラレル・シリアル・コンバータ１４３に
転送されて、ビット・シリアル・データに変換される。
このビット・シリアル・データは、２つの出力ドライバ
１４４および１４５の各々に転送される。

【００９３】上記の出力ドライバ１４４および１４５の
詳細な構成は、図５に示される。出力ドライバ１４４お
よび１４５の各々は、第１および第２のトライステート
・バッファ１５０〜１５３を含む。トライステート・バ
ッファ１５０および１５２は非反転バッファであるの
に、トライステート・バッファ１５１および１５３は反
転バッファである。このように、各出力ドライバ１４４
および１４５は、差動出力ＯＰＡまたはＯＰＢ（２つの
コンプリメンタリ信号ＯＰＡ＋／ＯＰＡ−；ＯＰＢ＋／
ＯＰＢ−を有する）を提供する。このことは、スイッチ
ング・ユニットへの高速データ転送のためには好まし
い。出力ドライバ１４４のトライステート・バッファ１
５０および１５１は両方共に、負論理選択信号

【００９４】

【外１】

【００９５】によって制御される。選択信号

【００９６】

【外２】

【００９７】が低であるときは、出力ドライバ１４４の
２つの出力は両方ともアクティブである。選択信号

【００９８】

【外３】

【００９９】が低でないときは、出力ドライバ１４４の
２つの出力は両方ともディスエーブル状態（ハイ・イン
ピーダンス状態）である。出力ドライバ１４５のトライ
ステート・バッファ１５２および１５３は、両方共に、
他の１つの負論理選択信号

【０１００】

【外４】

【０１０１】によって制御される。選択信号

【０１０２】

【外５】

【０１０３】が低であるとき、出力ドライバ１４５の出
力はアクティブであり、選択信号

【０１０４】

【外６】

【０１０５】が低でないときは、出力ドライバ１４５の
出力は両方ともディスエーブル状態（ハイ・インピーダ
ンス状態で）である。この実施の形態において、上記の
選択信号

【０１０６】

【外７】

【０１０７】および

【０１０８】

【外８】

【０１０９】は、出力コントローラ１４６によって出力
ドライバ１４４および１４５に提供され、この出力コン
トローラ１４６は、スイッチング・コントローラ２０に
よって提供される制御情報（ＳＥＬ）によって制御され
る。しかし、後に説明されるように、他の１つの実施の
形態においては、オプションとして提供され、発信側デ
ータ・ユニットによって各セルに付されるルーティング
・タグから、「自動的に」、上記の制御情報を出力コン
トローラが導き出すこともまた可能である。これは、図
４において、送信入力Ｔ_xＩＰと出力コントローラ１４
６との間を破線によって接続することにより示されてい
る。

【０１１０】もう一度図４に戻って、各接続ユニット１
２_iの出力回路１６_i（０＜ｉ＜６３）は、受信バッフ
ァ１６１、シリアル・パラレル変換器１６２、および、
データ・ユニット・インタフェース部１６３を有する。
上記の出力回路１６_iは、受信入力Ｒ_xＩＰにおいて差
動形式のビット・シリアル・データを受信して、受信バ
ッファ１６１において、このシリアルデータをバッファ
する。それから、上記のシリアルデータは、シリアル・
パラレル変換器１６２によって１６ビットのパラレル形
式に変換され、データ・ユニット・インタフェース部１
６３に供給される。ここから、上記のデータはデータ・
ユニット・インタフェース部１６３の制御の下に、接続
されたデータ・ユニット２_iの出力部６_iに転送され
る。

【０１１１】図６は、図２の交換機において使用される
各スイッチング・ユニット８₁および８₂のブロック図
である。各スイッチング・ユニット８_j（ｊ＝１，２）
は、１組の入力バッファ８２、１組のマルチプレクサ８
４、そして、１組の出力バッファ８６を含む。上記のス
イッチング・ユニットの入力ポートＩＰ_i毎に、１つの
入力バッファ８２、１つのマルチプレクサ８４、そし
て、１つの出力バッファ８６が存在する。先に言及した
ように、上記の発信側から宛先へのパスの全てが各スイ
ッチング・サイクルにおいて予め決定され、そして、全
てのセルのキューは上記のデータ・ユニットにおいて実
装されるので、出力の競合の問題に対処するためには上
記の入力バッファ８２と出力バッファ８６は必要ではな
い。しかし、上記のバッファ８２および８６は、パイプ
ライン化、スループット向上、および、クロック周期の
減少を目的として、バイトまたはセル単位にバッファリ
ングするために設けられている。これらの目的のために
必要なメモリの量が１セル分のデータを上回るであろう
とは考えられない。

【０１１２】上記のスイッチング・ユニットは、更に、
上記のマルチプレクサ８４にそれぞれ対応している複数
のポート選択レジスタ８８を有する。アドレス・デコー
ダ９０は、上記のレジスタ８８へのアクセスを制御する
ために提供される。図７は、上記のマルチプレクサ８４
とポート選択レジスタ８８とを、より詳細に示す。簡単
のために、図７においては、上記のスイッチング・ユニ
ットが４つの入力ポートＩＰ₀〜ＩＰ₃と４つの出力ポ
ートＯＰ₀〜ＯＰ₃のみを有すると仮定される。この場
合、４つのマルチプレクサ８４₀〜８４₃が設けられ、
各マルチプレクサは４つの入力と１つの出力を有する。
上記のスイッチング・ユニットの４つの入力ポートＩＰ
₀〜ＩＰ₃は、（それぞれ、図７に示されていない入力
バッファ８２₀〜８２₃を介して）上記のマルチプレク
サの複数の入力に接続されている。その結果、各マルチ
プレクサの４つの入力の各々が上記の入力ポートＩＰ₀
〜ＩＰ₃のうちの異なる１つからデータを受信する。上
記のマルチプレクサ８４₀〜８４₃のそれぞれの出力
は、（それぞれ、図７に示されていない出力バッファ８
６₀〜８６₃を介して）上記のスイッチング・ユニット
の出力ポートＯＰ₀〜ＯＰ₃にそれぞれ接続されてい
る。

【０１１３】各マルチプレクサ８４₀〜８４₃は、ポー
ト選択レジスタ８８₀〜８８₃のうちの関連する１つ８
８_iに接続される。上記の関連するポート選択レジスタ
８８ _iに書込まれた制御情報を従って、各マルチプレク
サ８４_iは、上記の複数の入力のうちの１つを、その出
力に接続する。これにより、上記のスイッチング・ユニ
ット８_jの複数の入力ポートＩＰ₀〜ＩＰ₃のうちの１
つから、このスイッチング・ユニットの複数の出力ポー
トＯＰ₀〜ＯＰ₃のうちの１つへ至るデータ転送パスが
提供される。

【０１１４】各入力ポートが上記の複数の出力ポートの
うちの個々に対応する１つに接続されることを許容する
ことに加えて、図７に示された構成は、「マルチキャス
ティング」を実現するために要求されるかもしれないよ
うに、１つの入力ポートが、同時に、少なくとも２つの
異なる出力ポートに接続されることを許容することは理
解されるであろう。このことは本明細書において後に説
明する。

【０１１５】図６に戻って、ポート選択レジスタ８８₀
〜８８₃に書込まれた上記の制御情報は、スイッチング
・コントローラ２０によって変更され得る。スイッチン
グ・コントローラ２０は、初めに、アドレス・デコーダ
９０にアドレス情報を供給することによって、更新され
るべきポート選択レジスタ８８_iを選択する。それか
ら、上記のうちの選択されたポート選択レジス８８_iに
上記の適切な新しい制御情報を供給する。

【０１１６】以上述べたように、スイッチング・コント
ローラ２０は、各スイッチング・サイクルにおいて、発
信側から宛先へ要求されたパスを設定するために、スイ
ッチング機構の構成要素を直接制御してもよい。しか
し、また、上記のスイッチング機構の構成要素は上記の
スイッチング・コントローラによって間接的に制御され
得る。このことは、上記のスイッチング機構を介して転
送されるべき各セルに、そのセルの宛先データ・ユニッ
トを指定しているルーティング・タグを付することによ
って達成される。この場合、複数のスイッチング・ユニ
ット８₁および８ ₂、および、複数の接続ユニット１２
₀〜１２₆₃は、各セルがそれらを通り抜けるときに、そ
のセルと共に受信した上記のルーティング・タグ情報を
読む。したがって、これらのユニットは「セルフ・ルー
ティング」であるということができる。言い換えると、
各スイッチング・ユニット８_jが、適切な内部の入力ポ
ート・出力ポート間接続を確立するために上記のルーテ
ィング・タグ情報を使用し、各接続ユニット入力回路１
４_iが、その２つのシリアル出力のうちのどちらをイネ
ーブルにするかを選択するために上記の情報を使用す
る。

【０１１７】図８は、ルーティング・タグ情報に従って
セルフ・ルーティングを実行するクロスコネクト・スイ
ッチング・ユニット１０８の部分のブロック図である。
図８のセルフ・ルーティング・スイッチング・ユニット
１０８の構成要素において、図６のスイッチング・ユニ
ット８_jの構成要素と同じもの、あるいは、実質的に対
応するものは、同じ参照符号によって示されている。こ
うして、図６のスイッチング・ユニットにおけるよう
に、図８のセルフ・ルーティング・スイッチング・ユニ
ット１０８は、そのｎ個の入力ポートの各々について、
１つの入力バッファ８２_i（０＜ｉ＜ｎ−１）、１つの
マルチプレクサ８４_i、（図示されないが、図６に示さ
れた出力バッファ８６_iに類似する）１つの出力バッフ
ァ、そして、１つのポート選択レジスタ８８_iを有す
る。しかし、図８の各入力ポートＩＰ₀〜ＩＰ_n-1は、
更に、ルート指定回路１１０₀〜１１０_n-1を備えてい
る。各ルート指定回路１１０_iは、入力コントローラ１
１２_iおよび宛先レジスタ１１４_iに加えて、当該入力
ポートのために上記の入力バッファ８２_iを有する。

【０１１８】上記のスイッチング・ユニット１０８は、
更に、アドレス・デコーダ１１６およびルーティング・
コントローラ１１８を有する。上記のアドレス・デコー
ダ１１６は、ルーティング情報バス１２０によって、上
記の宛先レジスタ１１４₀〜１１４_n-1の各々に接続さ
れている。また、上記のアドレス・デコーダ１１６は、
ポート選択レジスタ選択バス１２２によって、上記のポ
ート選択レジスタ８８ ₀〜８８_n-1の各々にも接続され
ている。ルーティング・コントローラ１１８は、各ルー
ト指定回路１１０_i（図８においては明確さのために入
力コントローラ１１２_n-1への接続のみが示されてい
る）の入力コントローラ１１２_iに接続されている。そ
して、このルーティング・コントローラ１１８は、ま
た、データおよび制御バス１２６によって、上記のポー
ト選択レジスタ８８₀〜８８_n-1の各々に接続され、更
に、宛先レジスタ選択バス１２８によって、宛先レジス
タ１１４₀〜１１４_n-1の各々にも接続される。ルーテ
ィング・コントローラ１１８も、上記のアドレス・デコ
ーダ１１６に接続される。

【０１１９】以下に、図８のスイッチング・ユニットの
動作を説明する。上記のスイッチング・ユニット１０８
が使用される交換機は同期的に動作し、一連のスイッチ
ング・サイクルを実行すると再び仮定する。スイッチン
グ・ユニット１０８の複数の入力ポートのうちの１つに
到着する各セルは、それにルーティング・タグを付され
ている。図９は、このルーティング・タグのフォーマッ
トの１例を示す。この場合においては、タグの長さは１
バイトであって、関連するセルの先頭に付される。すな
わち、上記のルーティング・タグ・バイトは先頭のバイ
トであって、セル自体の複数のバイトは、それに続く。
図９に示されるように、このルーティング・タグ・バイ
トは、下位６ビットＢ₀〜Ｂ₅からなるアドレス・フィ
ールドと、上位２ビットＢ₆およびＢ₇からなる制御フ
ィールドとを有する。上記のアドレス・フィールドの上
記の６ビットは、最大６４個の異なる宛先データ・ユニ
ットを指定することを可能にする。上記の制御フィール
ドは、発信側データ・ユニット２₀〜２₆₃から受信した
データ・パケット（すなわち、ルーティング・タグ・バ
イトおよびセル・バイト）の先頭を識別するために使用
される。

【０１２０】ルーティング・タグを付されたセルがスイ
ッチング・ユニット１０８の入力ポートにおいて受信さ
れたときには、このセルからのルーティング・タグ・バ
イトは、その入力ポートのためのルート指定回路１１０
_iの宛先選択レジスタ１１４ _iに書込まれる。この動作
は、各入力ポートにおいて並行して実行される。その結
果、上記のデータ・パケットの先頭のバイト（すなわ
ち、ルーティング・タグ・バイト）が受信されると直ち
に、そのときのスイッチング・サイクルにおいて転送さ
れるであろう全てのセルのそれぞれのルーティング・タ
グが上記の宛先レジスタ１１４₀〜１１４_n-1に書込ま
れる。

【０１２１】上記のデータ・パケットの残りのバイト
（すなわち、上記のセル自体のバイト）は続けて受信さ
れ、それらはルート指定回路１１０_iの入力バッファ８
２_iに書込まれる。これらのバイトが書込まれている
間、上記のルーティング・コントローラ１１８は、宛先
レジスタ１１４₀から始めて宛先レジスタ１１４_n-1ま
での、各宛先レジスタ１１４₀〜１１４_n-1を読む。

【０１２２】上記のルーティング・コントローラは、宛
先レジスタ選択バス１２８を介して、選択信号を宛先レ
ジスタに送ることによって、読まれるべき宛先レジスタ
１１４_iを選択する。それから、選択された宛先レジス
タに書込まれた上記のルーティング・タグ情報は、ルー
ティング情報バス１２０を介してアドレス・デコーダ１
１６に転送される。アドレス・デコーダ１１６は、受信
したルーティング・タグ情報をポート選択レジスタ・ア
ドレスに変換し、このポート選択レジスタ・アドレス
は、ポート選択レジスタ選択バス１２２を介して、全て
のポート選択レジスタ８８₀〜８８_n-1に転送される。
このポート選択レジスタ・アドレスは、上記のルーティ
ング・タグ情報に従って、上記のポート選択レジスタ８
８₀〜８８ _n-1のうちの１つを指定する。上記のポート
選択レジスタ・アドレスがポート選択レジスタ８８₀〜
８８_n-1に供給されるのと同時に、ルーティング・コン
トローラ１１８は、上記のデータおよび制御バス１２６
を使用して、それらのレジスタに制御情報を供給する。
この制御情報は、上記の指定されたポート選択レジスタ
によって制御されるマルチプレクサ８４_iのｎ個の入力
のうちどれが選択されるべきか、すなわち、どのマルチ
プレクサ入力が、マルチプレクサ出力に接続されるべき
かを指定する。各マルチプレクサ８４_iへのｎ個の入力
がそれぞれ上記のｎ個のルート指定回路１１０₀〜１１
０_n-1に接続されるので、必要な制御情報は、単に、そ
の時読まれた宛先レジスタに対応する特定のルート指定
回路を示す数である。それから、上記のルーティング・
コントローラ１１８は、上記のデータと制御バス１２６
を介して上記のポート選択レジスタにロード信号を印加
する。これに応答して、上記のポート選択レジスタ・ア
ドレスによって指定された上記のポート選択レジスタ８
８_iは、上記の制御情報を格納する。上記の他のポート
選択レジスタは、上記の制御情報を書込まない。

【０１２３】例えば、入力ポートＩＰ₀のためのルート
指定回路１１０₀における宛先レジスタ１１４₀が
「７」を含む（すなわち、そのとき、上記の入力ポート
ＩＰ₀において受信されたセルのルーティング・タグ
が、このセルが宛先データ・ユニット２₇に送られるべ
きことを示す）ならば、そのとき、アドレス・デコーダ
１１６は、ポート選択レジスタ８８₇を指定するポート
選択アドレス「７」を生成し、ルーティング・コントロ
ーラ１１８は、上記のデータおよび制御バス１２６上
に、制御情報「０」を出力する。その結果、出力ポート
ＯＰ₇のためのポート選択レジスタ８８₇が、そのとき
処理されたルート指定回路１１０₀に対応している上記
の制御情報「０」を書込む。このようにして、データ転
送パスは、入力ポートＩＰ₀から出力ポートＯＰ₇まで
確立される。

【０１２４】それから、上記のルーティング・コントロ
ーラ１１８は、次の入力ポートＩＰ ₁のためのルート指
定回路１１０₁内の宛先レジスタ１１４₁の内容を読
む。このレジスタに書込まれたルーティング・タグが宛
先データ・ユニット２_x（０＜ｘ＜ｎ−１）を指定す
る。そして、上記のアドレス・デコーダ１１６は、ポー
ト選択レジスタ８８_xを示し、そこに制御情報「１」を
書き込む。これによって、入力ポートＩＰ₁から出力ポ
ートＯＰ_xに至る、もう１つのデータ転送パスを確立す
る。上記の入力ポートの全てから、それぞれの宛先出力
ポートまでの経路が確立されるまで、以上の手続きは繰
り返される。

【０１２５】ｎ個の入力があるので、上記のセル・ルー
ティング・プロセスにはｎ＋１クロックサイクルを要す
るであろう。ＡＴＭセルには５３バイトがあるので、も
しｎ＜５３ならば、各入力ポートにおいてセルのバイト
の全てが受信される前に、全ての入出力間パスが確立さ
れ得る。上記のデータ転送パスがルーティング・コント
ローラ１１８によって確立されると直ちに、セルデータ
は入力バッファ８２₀〜８２_n-1からマルチプレクサ８
４₀〜８４_n-1の入力へ転送され始め得る。そこから、
このデータは、各マルチプレクサ８４₀〜８４_n-1によ
って、接続されたポート選択レジスタ８８₀〜８８_n-1
によって指定されたマルチプレクサ入力から、マルチプ
レクサ出力に、したがって、宛先データ・ユニットのた
めの該当する出力ポートにまで転送される。

【０１２６】ルーティング・コントローラ１１８が以上
説明したように動作するとき、各ルート指定回路１１０
_i内の入力バッファ８２_iが１セル分を超えるデータ容
量を有することが必要であることは理解されるであろ
う。例えば、各入力バッファが２セル分に等しいデータ
容量を有することが必要かもしれない。しかし、好適に
は、チップ上で占有される面積を減らすために、入力バ
ッファの各々の容量は、最小にされるべきである。

【０１２７】この問題を克服するために、異なるセル・
ルーティング・プロセスを使用することができる。この
場合、セルが到着する前にデータ転送パスが確立され
る。これは、各データ・ユニットに各セルＣｉのルーテ
ィング・タグを使わせて、ルーティング情報Ｒ_i+1を、
そのセルＣｉのためでなく、当該データ・ユニットが同
じスイッチング・ユニット入力ポートに供給するであろ
う次のセルＣｉ＋１のために供給（フィード・フォーワ
ード）することによって達成される。

【０１２８】このフィード・フォーワード・セル・ルー
ティング・プロセスは、宛先レジスタ１１４₀〜１１４
_n-1の各々を、図１０（Ａ）に示されたように、「ダブ
ル・バッファード」宛先レジスタ１１４′と置き換える
ことを要求する。このダブル・バッファード宛先レジス
タ１１４′は、入力レジスタ１１４ａおよび出力レジス
タ１１４ｂを有する。次のセルＣｉ＋１のためのルーテ
ィング情報Ｒ_i+1がこの入力レジスタ１１４ａによって
受信される間、この出力レジスタ１１４ｂは、現在のセ
ルＣｉのためのルーティング情報Ｒ_iを保持している。
現在のセルの全ての上記のデータが転送されたならば、
上記の次のセルのためのルーティング情報は上記の入力
レジスタから上記の出力レジスタまで転送される。上記
のセル・ルーティング・プロセスの初めに、上記の入力
ポートのための宛先レジスタ１１４′₀〜１１４′_n-1
が、初期化される必要がある。これは、各データ・ユニ
ット２がダミー・セルＤＣを送ることによって達成され
る（図１０（Ｂ）参照）。このダミー・セルＤＣには、
ルーティング・タグＲＴ_DCが付され、無効なペイロード
を有している。このルーティング・タグＲＴ_DCは、当該
データ・ユニットが同じ入力ポートに送るであろう次の
セル（最初の実際のデータセル）Ｃ１のためのルーティ
ング情報Ｒ_C1を指定する。或は、上記のダミー・セルＤ
Ｃは、特定の初期化セルであってもよい。上記のダミー
・セルによって運ばれたルーティング情報Ｒ_C1は、当該
入力ポートのためのダブル・バッファード宛先レジスタ
１１４′の入力レジスタ１１４ａにおいて受信される。
このルーティング情報Ｒ_C1は、直ちに上記の入力レジス
タ１１４ａから当該宛先レジスタの出力レジスタ１１４
ｂまで転送される。これらの動作は、全ての入力ポート
について並行して実施される。

【０１２９】それから、ルーティング・コントローラ１
１８は全ての宛先レジスタを読み（すなわち、上記の出
力レジスタ１１４ｂを読み）、上記の最初の実際のデー
タセルＣ１を受信する前に要求されるデータ転送パスを
確立するように、必要な情報をポート選択レジスタ８８
₀〜８８_n-1に格納する。こうして、最初の実際のデー
タセルＣ１を受信すると直ちに、それが目指す出力ポー
トへの転送を開始することができる。

【０１３０】上記の最初のデータセルＣ１は、そのルー
ティング・タグＲＴ_C1の中に、第２のデータセルＣ２の
ためのルーティング情報Ｒ_C2を運び、最初のデータセル
Ｃ１のデータの転送が続いている間、第２のデータセル
Ｃ２のためのルーティング情報Ｒ_C2は、ダブル・バッフ
ァード宛先レジスタ１１４′の入力レジスタ１１４ａに
書込まれる。各ダブル・バッファード宛先レジスタ１１
４′の出力レジスタ１１４ｂがルーティング・コントロ
ーラ１１８によって読まれると直ちに、（上記の最初の
データセルＣ１と共に受信した）第２のデータセルＣ２
のためのルーティング情報Ｒ_C2は、その入力レジスタ１
１４ａから当該宛先レジスタの出力レジスタ１４ｂへ転
送される。こうして、最初のセットのデータ・セルの転
送が完了されると直ちに第２のセットのデータ・セルの
ための要求されたデータ転送パスが確立され得る。

【０１３１】上記のフィード・フォーワード・セル・ル
ーティング・プロセスは、図１の交換機のように、各ス
イッチング・ユニット入力ポートが常に同じデータ・ユ
ニットからデータを受信するような交換機における使用
に適するのみである。図２の交換機において可能なよう
に、入力ポートが少なくとも２つの異なるデータ・ユニ
ットからデータを受信することができる場合には、上記
の次のデータ・パケットがどの発信側から来るかは判ら
ないので、そのパケットのためのルーティング情報をフ
ィード・フォーワードすることは不可能である。

【０１３２】図１１は、他のクロスコネクト・スイッチ
ング・ユニット２０８の部分のブロック図である。この
クロスコネクト・スイッチング・ユニット２０８もま
た、図８のクロスコネクト・スイッチング・ユニット１
０８と同様に、ルーティング・タグ情報に従ってセルフ
・ルーティングを行う。図１１のセルフ・ルーティング
・スイッチング・ユニット２０８の構成要素で、上記の
図８のスイッチング・ユニット１０８の構成要素と同じ
もの、あるいは、実質的に対応するものは、同じ参照符
号によって示されている。

【０１３３】図１１のスイッチング・ユニット２０８
は、入力ポートＩＰおよび出力ポートＯＰを別々に有す
る代わりに、図１１のスイッチング・ユニットは双方向
ポートＰ₀〜Ｐ_n-1を有するのみであるという点におい
て、図８のスイッチング・ユニット１０８とは異なる。
各双方向ポートＰ_i（０＜ｉ＜ｎ−１）は、バッファ回
路９２_iを介して、このポートに関係付けられた入力バ
ッファ８２_iに接続され、また、このポートと関係付け
られた宛先レジスタ１１４_iに接続される。それに加え
て、各マルチプレクサ８４_iは、トライステート・バッ
ファ回路９４_iを介して上記のポートＰ₀〜Ｐ_n-1のう
ちの１つに接続されている。

【０１３４】スイッチング・ユニット２０８は、コント
ローラ１１８′を更に有し、このコントローラ１１８′
は、図８のスイッチング・ユニット１０８におけるルー
ティング・コントローラ１１８の機能のみでなく、入出
力制御機能も実行する。図１１のスイッチング・ユニッ
ト２０８は基本的に図８のスイッチング・ユニット１０
８と同様に動作する。しかし、例えば、図２の交換機の
ような交換機において使用されるとき、上記のスイッチ
ング・ユニットは、１つのスイッチング・サイクルにお
いて２つのフェーズ（入力フェーズおよび出力フェー
ズ）を有する必要がある。入力フェーズにおいては、ス
イッチング・ユニット２０８の上記のポートＰ₀〜Ｐ
_n-1が入力ポートとして使用され、各データ・ユニット
入力部４_iは、接続ユニット入力回路１４_iのうちの１
つを介して、上記のポートＰ₀〜Ｐ_n-1のうちの１つま
でデータ・パケット（セル）を転送する。これらのセル
は、内部では、スイッチング・ユニット２０８の入力バ
ッファ８２₀〜８２_n-1に書込まれる。前述のように、
これらのセルがセル・ルーティング・タグによって運ば
れたルーティング情報に基づいて書き込まれるとき、こ
れらのセルのために出力ポート選択がなされる。コント
ローラ１１８′は、そのスイッチング・サイクルの入力
フェーズの間、上記のトライステート・バッファ回路９
４₀〜９４ _n-1をディスエーブル状態にする。その結
果、マルチプレクサ８４₀〜８４_n-1が双方向ポートＰ
₀〜Ｐ_n-1から分離される。

【０１３５】それから、上記のスイッチング・サイクル
の出力フェーズの間、上記の双方向ポートは出力ポート
として使用される。そして、上記のセルは、入力バッフ
ァ８２₀〜８２_n-1から、マルチプレクサ８４₀〜８４
_n-1およびトライステート・バッファ回路９４₀〜９４
_n-1を介して、この時コントローラ１１８′によってイ
ネーブルにされている、それらに対してそれぞれ決定さ
れたポートＰ_iまで転送される。

【０１３６】図８のスイッチング・ユニット１０８と同
じデータ伝送速度を提供するために、図１１のスイッチ
ング・ユニット２０８は、データ・ユニット２_iに接続
されるデータ・ポートそれぞれの伝送速度（ＵＮＩ伝送
速度）の和の２倍のデータ伝送速度で動作できなければ
ならないことは理解されるであろう。接続ユニット１２
_iもまた、２倍のデータ伝送速度で動作できなければな
らない。例えば、上記のＵＮＩ伝送速度の合計が６２２
Ｍｂｉｔｓ／ｓであるならば、そのとき、スイッチング
・ユニット２０８および接続ユニット１２_iは１．２Ｇ
ｂｉｔｓ／ｓで動作できなければならないであろう。

【０１３７】図１１のスイッチング・ユニット２０８
は、図８のスイッチング・ユニット１０８に比較して、
全ポート数が半分であるという利点を有する。他の実施
の形態においては、双方向ポートを有するが、セルフ・
ルーティングでないスイッチング・ユニットが使用され
得る。また、図１の交換機において、図８のスイッチン
グ・ユニットの代わりに、（上記のセルフ・ルーティン
グの有無にかかわらず）図１１のスイッチング・ユニッ
ト２０８を使用することもできる。

【０１３８】図２の交換機において、いわゆる「マルチ
キャスティング」が実行できることが望ましい。その場
合、複数のデータ・ポートＤＰ₀〜ＤＰ₁₂₇のうちの１
つにて受信したデータが他の複数のデータ・ポートに送
られる。このようなマルチキャスティングのためには多
くのやり方がある。例えば、上記のスイッチング・サイ
クルのうちの１つをマルチキャスト・サイクル専用に指
定することが可能である。その場合、１つの発信側デー
タ・ユニットが一群の宛先データ・ユニットに１つ以上
のセルを出力する。スイッチング・ユニットの入力ポー
トまたは出力ポートにおける競合を避けるために、それ
は、一般に、同じマルチキャスト・サイクルにおいて
は、１または限られた数の発信側データ・ユニットのみ
がマルチキャストすることが可能であろう。こうして、
この方法では、上記のデータ・ユニットには、個別に、
或は、小さいグループ毎にマルチキャスト・サイクルが
順番に割り当てられるであろう。

【０１３９】マルチキャスティングを実行するこの方法
では、マルチキャスト・サイクルにおける接続ユニット
１２₀〜１２₆₃およびスイッチング・ユニット８₁およ
び８ ₂の設定は、先に図２を参照して説明したように、
スイッチング・コントローラ２０によって制御されても
よい。他方、図８および図１１を参照して説明したよう
に、セルフ・ルーティング・スイッチング・ユニット１
０８および２０８が交換機にて使用されるとき、図９に
示されたものと異なるルーティング・タグ・フォーマッ
トを採用することが必要である。図１２に示される、上
記の異なるルーティング・タグ・フォーマットにおいて
は、ルーティング・タグは可変長（１バイト長または９
バイト長）である。第１のバイトの最上位ビットは、当
該ルーティング・タグが付けられたセルがユニキャスト
される（すなわち、ちょうど１つの宛先データ・ユニッ
トに送られる）べきか、あるいは、マルチキャストされ
る（複数の宛先データ・ユニットに送られる）べきかを
示すキャスト・タイプ・ビットＣＴである。上記のキャ
スト・タイプ・ビットＣＴがリセット（０）状態である
ならば、これはユニキャスト・セルを示す。そして、こ
の場合、上記のルーティング・タグは唯１バイトの長さ
である。１バイト・ルーティング・タグの下位６ビット
ＵＣ０〜ＵＣ５は、上記のユニキャスト動作のための宛
先データ・ユニットを指定する。

【０１４０】他方、上記のキャスト・タイプ・ビットＣ
Ｔが（１）に設定されているならば、これはマルチキャ
スト・セルを示す。そして、上記のルーティング・タグ
は９バイト長である。ルーティング・タグの最後の８つ
のバイトは、それぞれ図２における６４個の異なる可能
な宛先データ・ユニットに対応する、６４個のデータ・
ユニット指定ビットＯ０〜Ｏ６３を提供する。これらの
ビットの各々は、これらが設定されるとき、それらに対
応する宛先データ・ユニットが上記のマルチキャスト・
セルを受信すべきであることを指定する。

【０１４１】先に図８を参照して説明したように、上記
のマルチキャスト・ルーティング・タグは、セルフ・ル
ーティング・スイッチング・ユニット１０８のうちの１
つの入力ポートのうちの１つにおいて、それが関係する
セルに付された状態で受信され、その入力ポートのため
のルート指定回路１１０_iの宛先レジスタ１１４_iに書
込まれる。ルーティング・コントローラ１１８は、上記
のキャスト・タイプ・ビットＣＴから、当該ルーティン
グ・タグがマルチキャスト・ルーティング・タグである
と決定し、そのルーティング・タグの最後の８つのバイ
トに含まれたデータ・ユニット指定ビットＯ０〜Ｏ６３
から、どの宛先データ・ユニットが上記のマルチキャス
ト・セルを受信するように要求されているかを認識す
る。ルーティング・コントローラ１１８によって、マル
チキャスト・セルのデータを指定された宛先データ・ユ
ニットへ導くように要求された複数のマルチプレクサ８
４₀〜８４_n-1を制御する複数のポート選択レジスタ８
８₀〜８８_n-1をそれぞれ指定する複数のポート選択レ
ジスタ・アドレスが、順番に、アドレス・デコーダ１１
６から、ポート選択レジスタ選択バス１２２上に印加さ
れる。同時に、その宛先レジスタ１１４_iが丁度読まれ
たばかりであるルート指定回路１１０_iを示す数が、先
に図８を参照して説明したように、ルーティング・コン
トローラによって、上記のポート選択レジスタに記憶す
るための上記の制御情報として、データおよび制御バス
１２６上に出力される。異なるポート選択レジスタの各
々がアドレス・デコーダ１１６により順番に指定される
と、ルーティング・コントローラ１１８はデータおよび
制御バス１２６上にロード信号を印加する。その結果、
指定されたポート選択レジスタに上記の制御情報が書込
まれる。こうして、指定されたポート選択レジスタによ
って制御されたマルチプレクサ８４₀〜８４_n-1は、全
て、上記のマルチキャスト・セルを受信したルート指定
回路と同じルート指定回路からデータを受信するように
プログラムされる。

【０１４２】複数のセルフ・ルーティング・クロスコネ
クト・スイッチによってマルチキャスティングを実現す
る上記の方法において、マルチキャスティングが発生す
るときと、ユニキャスティングが実行されるときとで
は、データ・パケット（ルーティング・タグおよびＡＴ
Ｍセルデータ）の長さが異なる。このことは、マルチキ
ャスト・サイクルには、ユニキャストするためにのみに
使用されるスイッチング・サイクルより長い持続時間が
必要であろうことを意味する。実際、発信側データ・ユ
ニット２によって生成され、スイッチング・ユニット１
０８における各ルート指定回路１１０_iの入力コントロ
ーラ１１２_iに印加される有効データ（ＤＡＶ）信号を
使用することによって、ユニキャスト・セルとマルチキ
ャスト・セルとで異なる転送時間は適応させられ得る。

【０１４３】図１３は、本発明の第２の実施の形態によ
るＡＴＭ交換機の部分のブロック図である。図１３の交
換機の構成要素と同じもの、あるいは、実質的に対応す
るものは、図２の交換機の構成要素と同じ参照符号によ
って示されている。図１３の交換機において、接続ユニ
ット３２₀〜３２₃₁は、図２の交換機において使用され
た接続ユニット１２₀〜１２₆₃とは異なり、接続ユニッ
ト３２₀〜３２₃₁の各々は２つの異なるデータ・ユニッ
トに接続されている。各接続ユニットに共に接続される
２つのデータ・ユニットは、スイッチング・ユニット８
の関連する入力ポートＩＰ_iのためのデータ・デリバリ
ー・グループを構成し、１つのデータ・デリバリー・グ
ループにつき１つの接続ユニットがある。例えば、デー
タ・ユニット２₀および２₁は、入力ポートＩＰ₀のた
めにデータ・デリバリー・グループを形成する。

【０１４４】各接続ユニット３２₀〜３２₃₁は、依然、
入力回路３４₀〜３４₃₁と出力回路３６₀〜３６₃₁とを
有するが、入力回路３４_iは、図２の入力回路１４₀〜
１４ ₆₃の場合のように唯１つの入力の代わりに、２つの
入力を有する。これらの２つの入力は、それぞれ異なる
データ・ユニット入力部４_2iおよび４_2i+1に接続されて
いる。入力回路３４₀〜３４₃₁はまた、スイッチング・
ユニット８の入力ポートＩＰ₀〜ＩＰ₃₁のうちの唯１つ
に接続されている唯１つの出力を有する。この１つの出
力は、シリアル出力（差動出力）である。

【０１４５】各接続ユニット３２_iの出力回路３６
_iも、図２における接続ユニット１２₀〜１２₆₃の出力
回路１６₀〜１６₆₃とは異なる。出力回路３６_iは、ス
イッチング・ユニット出力ポートＯＰ_iに接続される１
つのシリアル入力と、それぞれ異なるデータ・ユニット
出力部６_2iおよび６_2i+1に接続される２つの出力とを有
する。これら２つの出力は、各々、パラレル・データを
出力する。

【０１４６】図１３の交換機もまた同期的に動作して一
連のスイッチング・サイクルを実行するが、この場合、
交互に繰り返す第１および第２のスイッチング・サイク
ルがある。各スイッチング・サイクルにおいて、各入力
回路３４_iは、上記のデータ・デリバリー・グループの
両方のデータ・ユニットのそれぞれの入力部４_2iおよび
４ _2i+1から同時にデータを受信することができる。例え
ば、入力回路３４₀は、入力部４₀および４₁から同時
にパラレル・データを受信することができる。なお、前
述のように、当該スイッチング・サイクルにおいて上記
のデータを上記のスイッチング機構へ転送することを許
された、これら２つの入力部の各々の受信キューは、各
データ・ユニット入力部におけるローカル・スケジュー
ラに該当する制御情報を印加するスイッチング・コント
ローラ２０によって決定される。上記のローカル・スケ
ジューラの使用は、スイッチング・コントローラ２０に
掛かる負荷を減らす。

【０１４７】第１のスイッチング・サイクルの各々にお
いて、各入力回路３４_iの第１のパラレル入力におい
て、当該データ・デリバリー・グループの第１のデータ
・ユニット（すなわち、データ・ユニット２₀，２₂，
２₄他）の入力部４_2iから受信したパラレル・データ
は、入力回路３４_iによってビット・シリアル形式に変
換され、そのシリアル出力からスイッチング・ユニット
８の関連する入力ポートＩＰ_iへ出力される。スイッチ
ング・ユニット８の設定に従って、このシリアルデータ
は、このスイッチング・ユニットの出力ポートのうちの
１つに出力され、出力回路３６₀〜３６₃₁のうちの１つ
３６_jに至る。この出力回路３６_jは、上記のシリアル
データをもう一度パラレル・データに変換し、上記の２
つの出力のうちの（要求された宛先データ・ユニットに
従う）１つに対して出力する。

【０１４８】例えば、データがデータ・ポートＤＰ₀に
おいて受信され、発信側データ・ユニット２₀に格納さ
れ、このデータがデータ・ポートＤＰ₁₂₇を目指してい
る状況を考えると、そうすれば、そのデータはスイッチ
ング機構によって宛先データ・ユニット２₆₃へ転送され
なければならない。上記のようなデータの転送は、上記
の第１のスイッチング・サイクルのうちの１つにおいて
可能である。何故ならば、第１のスイッチング・サイク
ルにおいては、入力回路３４₀は、その２つのパラレル
入力のうちの第１のパラレル入力（データ・ユニット２
₀および２₁から成るデータ・デリバリー・グループの
第１のデータ・ユニット２₀の入力部４ ₀に接続される
入力）において受信したデータを出力するからである。
入力回路３４₀は、上記のパラレル・データをビット・
シリアル形式に変換する。スイッチング・コントローラ
２０は、そのときの（第１の）スイッチング・サイクル
において、スイッチング・ユニット８の入力ポートＩＰ
₀が出力ポートＯＰ₃₁に接続されるようにスイッチング
・ユニット８を設定する。スイッチング・コントローラ
２０はまた、受信したデータをパラレル形式に戻した後
に、受信データを上記の２つのパラレル出力の第２のも
の迄転送するために出力ポートＯＰ₃₁に接続される出力
回路３６₃₁を設定する。この第２の出力は、宛先データ
・ユニット２ ₆₃の出力部６₆₃に接続される。それから、
この出力部は、上記のデータを要求された宛先データ・
ポートＤＰ₁₂₇に転送する。

【０１４９】第２のスイッチング・サイクルの各々にお
いて、各入力回路３４₀〜３４₃₁は、その第２のパラレ
ル入力において受信したデータを出力する。この第２の
パラレル入力は、例えば、入力回路３４₀の場合、デー
タ・ユニット２₀および２₁から構成されるデータ・デ
リバリー・グループの第２のデータ・ユニット２₁の入
力部４₁に接続される入力である。上記のデータは、再
び、上記のシリアル出力を介して、接続されるスイッチ
ング・ユニット入力ポートＩＰ₀へ、ビット・シリアル
形式で出力される。このスイッチング・ユニットの設定
は、必要に応じて、その前の第１のスイッチングにおい
て提供されたデータ転送パスの設定とは異なるデータ転
送パスの設定を、上記のデータのために提供するため
に、上記の第２のスイッチング・サイクルのために変更
される。また、上記の第２のスイッチング・サイクルに
おいて、上記の２つの出力のうちの該当する１つに接続
されるスイッチング・ユニット出力ポートから、上記の
受信したデータを出力するために、各出力回路３６₀〜
３６₃₁は必要に応じて再設定される。

【０１５０】例えば、データ・ポートＤＰ₂（宛先デー
タ・ユニット２₁）へ転送されるべきデータがデータ・
ポートＤＰ₁₂₆（発信側データ・ユニット２₆₃）におい
て受信された状況を仮定する。入力回路３４₃₁は、各第
２のスイッチング・サイクルにおいて、上記の２つの入
力のうちの第２の入力にて受信したデータを出力し、こ
の第２の入力は、データ・ユニット２₆₂および２₆₃から
構成されたデータ・デリバリー・グループの第２のデー
タ・ユニット２₆₃の入力部４₆₃に接続されているので、
上記のような転送は上記の第２のスイッチング・サイク
ルのうちの１つにおいて可能である。スイッチング・コ
ントローラ２０は、入力ポートＩＰ₃₁から出力ポートＯ
Ｐ₀までデータ転送パスを提供するように、スイッチン
グ・ユニット８を設定する。こうして、上記のデータ
は、出力回路３６₀によって受信される。また、スイッ
チング・コントローラ２０は、当該第２のスイッチング
・サイクルにおいて、出力回路３６₀のシリアル入力に
おいて受信したデータを、その２つのパラレル出力の第
２のパラレル出力に出力するように、上記の出力回路３
６₀を設定する。したがって、上記のデータは要求され
た宛先データ・ユニット２₁の出力部６₁に転送され、
従って、要求された宛先データ・ポートＤＰ₂に出力さ
れる。

【０１５１】また、上記の出力回路設定とスイッチング
・ユニット設定は、これらの設定を制御しているスイッ
チング・コントローラの代わりに、発信側データ・ユニ
ットによって上記のデータ・パケットに付されたルーテ
ィング・タグを使用することによって局所的に制御され
ることもできる。図１３の交換機においても、複数の接
続ユニットは、複数のデータ・ユニットから複数のデー
タ・デリバリー・グループが形成されるように設けられ
る。上記の複数の接続ユニットが時分割多重化機能を提
供するので、１つのデータ・デリバリー・グループの１
つのデータ・ユニットから各接続ユニットによって受信
したデータは、この接続ユニットによってそのグループ
の他のデータ・ユニットから受信したデータとは異なる
時間に、そのグループのためのスイッチング・ユニット
入力ポートに転送される。

【０１５２】図１３の交換機において、上記のようなデ
ータ・デリバリー・グループを使用することにより、ス
イッチング・ユニットの入力ポートと出力ポートの全数
を、同数のデータ・ユニットを有する図２のスイッチン
グ・ユニットの半分にすることができることは理解され
るであろう。こうして、図２の交換機においては２つの
ユニットが必要だった場合においても、図１３の交換機
においては、１つのスイッチング・ユニットのみを使用
することが可能である。更に、図１３における入力回路
３４₀〜３４₃₁の出力の数は、図２における入力回路１
４₀〜１４₆₃の出力の数の半分であり、出力ピン数を半
分にできる。

【０１５３】しかし、図１３の交換機において図２の交
換機と同じデータのスループットを成し遂げるために
は、スイッチング・ユニット８と接続ユニット３２₀〜
３２₃₁が、図２においてスイッチング・ユニット８₁お
よび８₂と接続ユニット１２₀〜１２₃₁が動作する速度
の２倍の速度で動作できることが必要である。何故なら
ば、図１３の交換機において同時に存在するデータ転送
パスの数は半分であるからである。

【０１５４】このことは、図２の交換機と同じスループ
ットを達成するためには、図１３の交換機における各デ
ータ・パケットの転送は、図２の交換機における各転送
の半分の時間で完了しなければならないことを意味す
る。言い換えれば、図２における速度と同じ速度で、各
データ・デリバリー・グループの第１のデータ・ユニッ
トが第１のスイッチング・サイクルに割り当てられ、各
データ・デリバリー・グループの第２のデータ・ユニッ
トが第２のスイッチング・サイクルに割り当てられるた
めには、図１３における各（第１または第２の）スイッ
チング・サイクルは、図２における各スイッチング・サ
イクルの半分の長さでなければならない。

【０１５５】例えば、各データ・ユニットのデータ・レ
ートが６２２Ｍｂｉｔｓ／ｓであるならば、上記のスイ
ッチング機構内における（すなわち、接続ユニット入力
回路３４₀〜３４₃₁からスイッチング・ユニット８を介
して接続ユニット出力回路３６₀〜３６₃₁への）転送の
ための（シリアルの）データ・レートは１．２Ｇｂｉｔ
ｓ／ｓである必要がある。後者のデータ・レートで動作
し得る回路は、ガリウム砒素技術において実現され得
る。

【０１５６】先に述べたように、スイッチング機構にお
いてデータをシリアル形式で転送することは、データ転
送パスあたりの接続ピンの数を減らす見地からは最高の
解であるけれども、本質的でない。スイッチング・ユニ
ットおよび接続ユニットがより遅く動作することが許容
されるように、データ転送パスあたりに、より多くの接
続ピンを設けることによって、上記のデータを、４また
は８ビット幅のパラレル形式において転送することがで
きる。

【０１５７】図１４は、図１３の交換機の接続ユニット
３２₀〜３２₃₁のうちの１つ３２_i（０＜ｉ＜３１）の
ブロック回路図である。接続ユニット３２_iは、入力回
路３４_i（０＜ｉ＜３１）および出力回路３６_i（０＜
ｉ＜３１）に加えて、入力回路３４_iと出力回路３６_i
の両方に接続される制御回路３５_i（０＜ｉ＜３１）を
有する。制御回路３５_iは、スイッチング・コントロー
ラ２０への接続のための選択入力ＳＥＬを有し、そこか
ら制御情報を受信する。

【０１５８】入力回路３４_iは、接続ユニットの第１お
よび第２のパラレルのデータ入力Ｔ _xＩＰ₁およびＴ_x
ＩＰ₂にそれぞれ接続される入力バッファ３４１および
３４２を有する。これらの２つのパラレル・データ入力
は、それぞれ、上記のデータ・デリバリー・グループの
うちの１つのデータ・デリバリー・グループの２つのデ
ータ・ユニットの入力部４に接続されている。各パラレ
ル入力において受信したデータは、入力バッファ３４１
および３４２に一時的に保持される。

【０１５９】入力回路３４_iは、更に、入力バッファ３
４１および３４２の出力にそれぞれ接続されるセル・バ
ッファ３４３および３４４を有する。上記のセル・バッ
ファ３４３および３４４はオプションであるが、それら
が設けられたならば、上記の接続ユニットの関連するパ
ラレル入力Ｔ_xＩＰ₁またはＴ_xＩＰ₂において受信し
たデータを最高１セル分まで保持するために使用され
る。セル・バッファ３４３および３４４のそれぞれの出
力は、上記の制御回路３５_iによってマルチプレクサ３
４５に印加される入力選択信号ＩＰＳＥＬに従って２つ
の出力のうちの１つを選択するマルチプレクサ３４５に
接続されている。各スイッチング・サイクルの後、第１
のスイッチング・サイクルの各々の間、セル・バッファ
３４３の出力がマルチプレクサ３４５によって選択さ
れ、第２のスイッチング・サイクルの各々の間、セル・
バッファ３４４の出力がマルチプレクサ３４５によって
選択されるように、入力選択信号ＩＰＳＥＬは制御回路
３５_iによって変更される。

【０１６０】上記の入力回路は、更に、そのパラレル入
力が上記のマルチプレクサ３４５の出力に接続されてい
るパラレル・シリアル・コンバータ３４６を有する。こ
のパラレル・シリアル・コンバータ３４６は、上記のマ
ルチプレクサ３４５から受信した上記のパラレル・デー
タをビット・シリアル・データに変換して、それを出力
バッファ３４７に出力する。出力バッファ３４７は、図
５に示された回路１４４または１４５のような差動出力
ドライバであってもよく、上記のシリアルデータを接続
ユニット３２_iの出力端子Ｔ_xＯＰに転送する。

【０１６１】接続ユニット３２_iの出力回路３６_iは、
接続ユニット３２_iのシリアル入力Ｒ_xＩＰに接続され
ている入力バッファ３６１を有する。このシリアル入力
は、複数のスイッチング・ユニット出力ポートのうちの
１つに接続されている。上記の入力バッファは、上記の
出力ポートから入って来るシリアルデータをバッファリ
ングして、それをセル・バッファ３６２に転送する。セ
ル・バッファ３６２は、入力回路３４_iにおけるセル・
バッファ３４３および３４４のように、最高１セル分ま
でのデータ容量を有する。セル・バッファ３６２はオプ
ションである。

【０１６２】出力回路３６_iは、更に、セル・バッファ
３６２から上記のシリアルデータを受信するマルチプレ
クサ３６３を有する。上記のシリアルデータは、制御回
路３５_iによりマルチプレクサ３６３に印加される選択
信号ＯＰＳＥＬに従って、マルチプレクサ３６３によっ
て上記の２つの出力のうちの１つに出力される。上記の
選択信号ＯＰＳＥＬは、制御回路３５_iによってスイッ
チング・コントローラ２０から受信した、外から印加さ
れる制御情報ＳＥＬに従って可変である。その代わり
に、または、それに加えて、上記の選択信号ＯＰＳＥＬ
は、制御回路３５ _iによって、入力バッファ３６１にお
いて受信した各セルによって運ばれたルーテング情報に
従って、図１４において入力バッファ３６１を制御回路
３５_iに接続する破線によって概略が示されるように、
セルフ・ルーティングを実現するように制御されてもよ
い。

【０１６３】マルチプレクサ３６３の上記の２つの出力
は、それぞれのシリアル・パラレル変換回路３６４およ
び３６５に接続され、上記のシリアル・パラレル変換回
路３６４および３６５の各々は、それによって受信した
上記のシリアル・データをパラレル・データに変換し、
それを出力バッファ３６６または３６７に出力する。上
記の出力バッファ３６６および３６７は、それぞれ、接
続ユニット３２_iのパラレル出力Ｒ_xＯＰ₁およびＲ_x
ＯＰ₂に上記のパラレル・データを転送する。これらの
パラレル出力は、上記の接続ユニット３２と関係付けら
れたデータ・デリバリー・グループの２つのデータ・ユ
ニットの出力部６_2iに、それぞれ接続されている。

【０１６４】（図６および図７に示されるような）図１
３のスイッチング・ユニット８は、図８のスイッチング
・ユニット１０８または図１１のスイッチング・ユニッ
ト２０８（上記のセルフ・ルーティング機能の有無に関
わらず）と置き換えられる。図１３のスイッチング・ユ
ニットにおいて、各入力回路３４_iの入力の数は、２に
限られるものではない。例えば、各入力回路が、それぞ
れ異なるデータ・ユニット入力部４_4i，４_4i+1，
４_4i+2、および、４_4i+3への接続のために４つの入力を
有することができる、すなわち、各データ・デリバリー
・グループは、４つのデータ・ユニットを有するであろ
う。この場合、各出力回路３６_iは、それぞれ異なるデ
ータ・ユニット出力部６_4i，６_4i+1，６_4i+2、および、
６_4i+3への接続のために４つの出力を有するであろう。
また、この交換機は、繰り返す、第１、第２、第３、お
よび、第４のスイッチング・サイクルを有する必要があ
るであろう。ここで、各入力回路３４_iのシリアル出力
の速度は、各パラレル入力におけるデータ・レートの４
倍のデータ・レートである。これにより、使用される接
続ユニットはスイッチング・ユニットが上記の増加され
たデータ・レートで動作可能であるならば、上記のスイ
ッチング・ユニットにおいて入力ポートと出力ポートの
数が更に減少されるであろう。

【０１６５】図１３の実施の形態においては、先に述べ
たように、複数のデータ・ユニットがスイッチング資源
を全く等しく共有する。しかし、異なるデータ・ユニッ
トの間で資源を等しく割り当てることが、資源割り当て
において要求されるような公平さを提供しないという状
況があり得る。例えば、そのグループについて予め選択
されたスイッチング・サイクルのシーケンスにおいて、
データ・デリバリー・グループの２つのデータ・ユニッ
トのうちの第１のデータ・ユニットが、第２のデータ・
ユニットより高速で動作するならば、上記の第１のデー
タ・ユニットには、第２のデータ・ユニットに第２のス
イッチング・サイクルが割り当てられるより多くの第１
のスイッチング・サイクルが割り当てられ得る。例え
ば、上記の第１のデータ・ユニットが６２２Ｍｂｉｔｓ
／ｓのデータレートで動作し、上記の第２のデータ・ユ
ニットが１５５Ｍｂｉｔｓ／ｓのデータレートで動作す
るとき、上記の接続ユニットは、上記のスイッチング・
コントローラによって、または、上記のデータ・ユニッ
ト自身によって、４つの第１のスイッチング・サイクル
と１つの第２のスイッチング・サイクルから構成された
５つのスイッチング・サイクルからなるシーケンスを繰
り返すように設定され得る。

【０１６６】上に示されるように、制御回路３５_iは、
各スイッチング・サイクルにおいて、接続ユニット３２
_iの入力回路３４_iの設定を制御する。この制御回路
は、例えば、データ・ユニットに含められたローカル・
スケジューラに類似したローカル・スケジューラを含ん
でもよい。このローカル・スケジューラは、上記のスイ
ッチング・コントローラまたはデータ・ユニットから受
信される制御情報を格納する。この制御情報は、当該入
力回路のために、上記の予め選択されたスイッチング・
サイクルのシーケンスの長さと構成を設定するために使
用される。

【０１６７】この構成において、スイッチング・コント
ローラ２０はまた、時々、例えば、１つのデータ・デリ
バリー・グループの異なるデータ・ユニットにおける受
信キュー占有レベルを監視して、１つのデータ・ユニッ
トのキューが他の１つのデータ・ユニットのキューより
占有されていることに気付いたときには、上記のシーケ
ンスを変更することができる。こうして、データ・デリ
バリー・グループのデータ・ユニットのためのスイッチ
ング・サイクルの割り当ては、実際のトラフィック状態
によって影響され得、交換機における資源の公正な割り
振りを促進する。

【０１６８】また、図２および図１３のアーキテクチャ
を結合することも可能である。例えば、収容されるデー
タ・ユニットの数が比較的大きいとき、各接続ユニット
３２ _iは、それに（例えば）４つのデータ・ユニットを
接続するかもしれない。個々のスイッチング・ユニット
が有する入力ポート（そして、出力ポート）より多くの
接続ユニットがあるならば、少なくとも２つのスイッチ
ング・ユニットを使用することが必要であろう。この場
合、図２の入力回路１４_iにおける場合のように、少な
くとも２つの入力回路のそれぞれのシリアル出力は、同
じスイッチング・ユニット入力ポートに接続され得るよ
うに、各入力回路３４_iが複数のトライステート・シリ
アル出力を有することが可能である。出力回路３６_iの
各々は、依然、上記のスイッチング・ユニット出力ポー
トのうちの１つに接続される唯１つのシリアル入力を有
するであろう。

【０１６９】本発明の実施の形態において使用された接
続ユニット１２_iおよび３２_iは寸法において比較的小
さく、単純な回路素子のみを含むので、単位価格をあま
り増やすことなく、上記の回路素子のいくらか、また
は、全てを各ユニット内で複製する（したがって、冗長
構成を提供する）ことが考えられる。これにより、障害
発生時には、障害のある構成要素をバイパスすることを
可能にするために上記のような複製を要求する広域ネッ
トワーク（ＷＡＮ）への応用に有用である。ＷＡＮにお
いて、上記のネットワークのオペレータの収入は、接続
された呼の数に基づくので、もし、回線がダウンすると
収入が失われ、更に、特に、上記の呼が重要な財務的な
処理に関係がある場合、ペナルティが課せられるかもし
れない。したがって、障害を速く識別し、呼の再ルーテ
ィングを行うことは、上記のようなＷＡＮへの応用にお
いて非常に重要である。上記の接続ユニット入力回路が
スイッチング機構の入力側に位置するので、上記の入力
回路で冗長構成を組み込むには特に有利である。

【０１７０】以上説明された実施の形態は、ＡＴＭネッ
トワークにおいてＡＴＭセルを交換するために使用する
ことを意図しているけれども、本発明がデータがパケッ
トの形である何れの通信網にでも適用され得ることは理
解されるであろう。また、本発明の他の１つの形態にお
いて、時分割多重方式以外の他の多重化方式、例えば、
少なくとも２つのデータ・ユニットが同じ入力ポートを
共有することを可能にする波長分割多重化や周波数分割
多重化方式を使用することによってスイッチング手段の
入力ポートの数を減らす接続手段を提供することも可能
である。

【０１７１】

【発明の効果】本発明によれば、第１に、クロスコネク
ト・スイッチング・ユニットの入出力ポートの数に制約
されることなく、多数のデータ・ポートを収容すること
が可能な交換機が実現される。本発明によれば、第２
に、ルーティングの際の遅延、および、バッファリング
の容量を減ずることを可能にする交換機、および、ルー
ティング方法が提供される。

【図面の簡単な説明】

【図１】従来ＡＴＭネットワークにおいて使用するため
に提案されていた交換機のブロック図である。

【図２】本発明の第１の形態を実現するＡＴＭ交換機の
部分のブロック図である。

【図３】図２の交換機においてデータのキューを作るこ
とを説明するための回路図である。

【図４】図２の交換機の１つの構成要素であって、本発
明の第２の形態を実現する構成要素のブロック回路図で
ある。

【図５】より詳細に上記の図４の構成要素の部分を示す
図である。

【図６】上記の図２の交換機の第２の構成要素のブロッ
ク回路図である。

【図７】図６の構成要素のより詳細な部分を示す図であ
る。

【図８】図８の構成要素を実現する第１の代替の実施形
態のブロック図である。

【図９】図２の交換機で使用されるルーティング・タグ
の第１の典型的なフォーマットを示す図である。

【図１０】図８の構成要素の変更を説明する際に使用さ
れる模式図である。

【図１１】図６の構成要素の、本発明の第３の形態によ
る、第２の代替の実施形態のブロック図である。

【図１２】ルーティング・タグの他の典型的なフォーマ
ットを示す図である。

【図１３】本発明の第１の形態を実現する他の１つのＡ
ＴＭ交換機の部分のブロック図である。

【図１４】図１３の交換機の１つの構成要素であって、
本発明の第２の形態を実現する構成要素のブロック回路
図である。

【符号の説明】

１，１０…交換機２₀〜２₆₃…データ・ユニット４₀〜４₆₃…入力部６₀〜６₆₃…出力部８，８₁，８₂，１０８，２０８…クロスコネクト・ス
イッチング・ユニット１２₀〜１２₆₃，３２₀〜３２₃₁…接続ユニット１４₀〜１４₆₃，３４₀〜３４₃₁…入力回路１６₀〜１６₆₃，３６₀〜３６₃₁…出力回路２０…スイッチング・コントローラ２２…終端ユニット２４…受信メモリ２６…送信メモリ８２，８２₀〜８２_n-1…入力バッファ８４，８４₀〜８４_n-1…マルチプレクサ８６，８６₀〜８６_n-1…出力バッファ８８，８８₀〜８８_n-1…ポート選択レジスタ９０…アドレス・デコーダ９４₀〜９４_n-1…トライステート・バッファ回路１１０₀〜１１０_n-1…ルート指定回路１１２₀〜１１２_n-1…入力コントローラ１１４₀〜１１４_n-1，１１４′₀〜１１４′_n-1…宛
先レジスタ１１４ａ…入力レジスタ１１４ｂ…出力レジスタ１１６…アドレス・デコーダ１１８…ルーティング・コントローラ１１８′…コントローラ１２０…ルーティング情報バス１２２…ポート選択レジスタ選択バス１２６…データおよび制御バス１４１…入力コントローラ１４２…送信バッファ１４３…パラレル・シリアル変換器１４４，１４５…出力ドライバ１４６…出力コントローラ１５０〜１５３…トライステート・バッファ３４１，３４２…入力バッファ３４３，３４４…セル・バッファ３４５…マルチプレクサ３４６…パラレル・シリアル・コンバータ３４７…出力バッファ３６１…入力バッファ３６２…セル・バッファ３６３…マルチプレクサ３６４，３６５…シリアル・パラレル変換回路３６６，３６７…出力バッファＰ₀〜Ｐ_n-1…双方向ポートＤＰ⁰〜ＤＰ₁₂₇…データ入力／出力ポートＩＰ₀〜ＩＰ₃₁…入力ポートＯＰ₀〜ＯＰ₃₁…出力ポートＲＱ₀〜ＲＱ₆₃…メイン受信キューＳＱ₀〜ＳＱ₆₃…サブ・キューＴＱ_x，ＴＱ_x+1…送信キューＶＣ_Z〜ＶＣ_W…仮想チャネル

Claims

【特許請求の範囲】

【請求項１】複数のデータ・ユニットと、少くとも１つの入力ポートと少くとも１つの出力ポート
とを有し、前記入力ポートにおいて受信したデータを、
前記出力ポートに転送するために供されるデータ転送パ
スを提供するためのクロスコネクト・スイッチング手段
と、前記入力ポートに接続され、そして、前記複数のデータ
・ユニットのうちの少くとも２つに接続される接続手段
であって、前記複数のデータ・ユニットは、共に、前記
入力ポートに関係付けられたデータ・デリバリー・グル
ープを構成し、該データ・デリバリー・グループの異な
るデータ・ユニットから、それぞれ異なる時間に、前記
関係付けられた入力ポートにデータを転送するように動
作可能である接続手段とを有してなることを特徴とする
交換機。
【請求項２】前記クロスコネクト・スイッチング手段
は、前記入力ポートを複数有し、前記接続手段は、前記複数のデータ・ユニットの全てに
接続され、更に、前記複数の入力ポートの全てに接続さ
れ、前記接続手段は、前記複数のデータ・ユニットの各々か
ら、前記クロスコネクト・スイッチング手段の少くとも
１つの入力ポートにデータを転送するように動作可能で
ある請求項１に記載の交換機。
【請求項３】前記接続手段においては、前記複数のデ
ータ・ユニットのうちの少くとも２つから構成され、前
記クロスコネクト・スイッチング手段のあらゆる入力ポ
ートと関係付けられたデータ・デリバリー・グループが
存在する請求項１または２に記載の交換機。
【請求項４】前記接続手段は、前記データ・デリバリ
ー・グループの各々のデータ・ユニットの各々に対し
て、該データ・ユニットから、前記各々のデータ・デリ
バリー・グループに関係付けられた前記入力ポートに至
る、それ自身が制御可能な入力接続を提供するように動
作可能であり、前記入力接続の各々は、データ通過状態から、データ・
ブロッキング状態へ切り替え可能であり、前記データ通過状態においては、前記各々の入力接続
は、前記各々のデータ・ユニットから、前記各々のデー
タ・デリバリー・グループに関係付けられた前記入力ポ
ートにデータを転送するために使用され、前記データ・ブロッキング状態においては、前記各々の
入力接続はハイ・インピーダンス状態にあり、前記入力接続の切替は、前記各々のデータ・デリバリー
・グループの前記データ・ユニットのうちの何れか１つ
の前記入力接続が前記データ通過状態にあるとき、前記
各々のデータ・デリバリー・グループの他のデータ・ユ
ニットの入力接続は前記データ・ブロッキング状態にあ
るように制御される請求項１，２、または、３に記載の
交換機。
【請求項５】前記クロスコネクト・スイッチング手段
は、複数の個別のスイッチング・ユニットを含み、各スイッチング・ユニットは、当該交換機における前記
データ・ユニットの数より少数の出力ポートを、前記ク
ロスコネクト・スイッチング手段に提供し、各スイッチング・ユニットは、該スイッチング・ユニッ
トの入力ポートと前記出力ポートとの間のみに、前記デ
ータ転送パスを提供するように動作可能であり、前記データ・デリバリー・グループの各々について、前
記接続手段は、ある時間には、前記各々のデータ・デリ
バリー・グループの１つのデータ・ユニットから、該デ
ータ・デリバリー・グループと関係付けられた前記入力
ポートであって前記複数のスイッチング・ユニットのう
ちの１つのスイッチング・ユニットの入力ポートである
ものに、データを転送するように動作可能であり、そし
て、他の時間には、前記１つのデータ・ユニットから、
前記複数のスイッチング・ユニットのうちの他の１つの
スイッチング・ユニットの入力ポートにデータを転送す
るように動作可能である請求項１，２，３、または、４
に記載の交換機。
【請求項６】前記接続手段は、各データ・ユニットに
ついて、該データ・ユニットから、前記複数のスイッチ
ング・ユニットのうちのそれぞれ異なるスイッチング・
ユニットの入力ポートに、それぞれ異なる時間にデータ
を転送するように動作可能である請求項５に記載の交換
機。
【請求項７】前記接続手段は、各データ・ユニットに
ついて、データをそこから受信するために、該データ・
ユニットに接続されるデータ入力を有する入力回路を含
む、該データ・ユニットに対応する接続ユニットを有
し、前記入力回路は、前記複数のスイッチング・ユニットの
数に等しい複数のデータ出力を有し、各データ出力は、
前記複数のスイッチング・ユニットの異なる１つのスイ
ッチング・ユニットの入力ポートに接続され、前記入力回路は、該入力回路の前記データ入力にて受信
したデータを、前記複数のデータ出力のうちの選択され
た１つに転送するように制御可能であり、また、残りの
データ出力をハイ・インピーダンス状態にするように制
御可能である請求項６に記載の交換機。
【請求項８】各データ・デリバリー・グループは、前
記複数のスイッチング・ユニットの各々異なる１つのス
イッチング・ユニット上に、該データ・デリバリー・グ
ループに関係付けられた入力ポートを有する請求項５か
ら７の何れか１つに記載の交換機。
【請求項９】前記交換機は、Ｎを自然数、ＭをＭ≧２
を満たす自然数として、前記スイッチング・ユニットを
Ｍ個有し、各スイッチング・ユニットは高々Ｎ個の入力
ポートを有し、各々がＭ個のデータ・ユニットを有する
Ｎ個のデータ・デリバリー・グループが存在する請求項
８に記載の交換機。
【請求項１０】前記接続手段は、前記データ・デリバ
リー・グループの各々について時分割多重手段を有し、
該時分割多重手段は、少くとも１つの第１のスイッチン
グ・サイクルおよび少くとも１つの第２のスイッチング
・サイクルを含む予め選択されたシーケンスを繰り返し
て実行するように動作可能であり、前記第１のスイッチング・サイクルにおいては、前記時
分割多重手段は、前記各々のデータ・デリバリー・グル
ープの第１のデータ・ユニットから受信したデータを、
該データ・デリバリー・グループに関係付けられた前記
入力ポートに転送するために使用され、前記第２のスイッチング・サイクルにおいては、前記時
分割多重手段は、前記各々のデータ・デリバリー・グル
ープの、前記第１のデータ・ユニットとは異なる第２の
データ・ユニットから受信したデータを、該データ・デ
リバリー・グループに関係付けられた前記入力ポートに
転送するために使用される請求項１から３の何れか１つ
に記載の交換機。
【請求項１１】前記接続手段は更に、前記時分割多重
手段に接続されたスケジューリング手段を有し、前記ス
ケジューリング手段は、各データ・デリバリー・グルー
プについて、外部から印加される制御情報に従って前記
シーケンスを設定する請求項１０に記載の交換機。
【請求項１２】前記接続手段は、前記データ・デリバ
リー・グループの各々に対応する接続ユニットを含み、
前記接続ユニットは入力回路を有し、該入力回路は、前記各々のデータ・デリバリー・グルー
プの前記複数のデータ・ユニットにそれぞれ接続された
複数のデータ入力を有し、前記入力回路は、更に、前記各々のデータ・デリバリー
・グループと関係付けられた前記入力ポートに接続され
る１つのデータ出力を有し、前記接続ユニットは、前記予め選択されたシーケンス
の、前記各々のデータ・デリバリー・グループの各デー
タ・ユニットに割り当てられた各スイッチング・サイク
ルにおいて、当該データ・ユニットから前記入力回路に
よって受信したデータを前記複数のデータ入力のうちの
１つを介して前記データ出力に転送するように動作可能
である請求項１０または１１に記載の交換機。
【請求項１３】各データ・デリバリー・グループに対
応する前記接続ユニットは、更に、前記少なくとも１つ
の出力ポートのうちの１つに接続される１つのデータ入
力と、当該データ・デリバリー・グループの前記複数のデータ
・ユニットにそれぞれ接続された複数のデータ出力とを
有する出力回路を有し、前記出力回路は、各スイッチング・サイクルの間に受信
したデータを、前記複数のデータ出力のうちの選択され
た１つに転送するように制御可能である請求項１２に記
載の交換機。
【請求項１４】前記接続手段は、前記クロスコネクト
・スイッチング手段の前記少なくとも１つの出力ポート
に接続され、前記複数のデータ・ユニットのうちの１つ
のデータ・ユニットによるデータ出力を、前記データ転
送パスを通過した後、該データ転送パスの出力ポートか
ら、前記複数のデータ・ユニットのうちの他の１つのデ
ータ・ユニットまで転送する請求項１から１３の何れか
１つに記載の交換機。
【請求項１５】前記接続手段は、前記複数のデータ・
ユニットから、ｎビット・パラレル形式で、データを受
信するように構成され、前記接続手段は、ｍおよびｎをｍ＜ｎを満たす自然数と
して、前記受信したデータを、前記少なくとも１つの入
力ポートに転送するために、ビット・シリアル形式また
はｍビット・パラレル形式に変換する第１のデータ変換
手段を含み、また、前記接続手段は、前記ビット・シリアル形式また
はｍビット・パラレル形式のデータを、前記少なくとも
１つの出力ポートより受信するように構成され、前記接
続手段は、前記受信したビット・シリアル形式またはｍ
ビット・パラレル形式データを、前記複数のデータ・ユ
ニットへ転送するために、前記ｎビット・パラレル形式
に変換する第２のデータ変換手段を含む請求項１４に記
載の交換機。
【請求項１６】前記クロスコネクト・スイッチング手
段は、前記データ転送パスを同時に複数提供するように
選択的に制御可能であり、前記複数のデータ転送パスは、各々、入力ポートおよび
出力ポートを有し、該入力ポートで受信したデータを該
出力ポートまで通過させ、前記複数のデータ・ユニットは、複数の対の間でデータ
・パケットを交換するように動作可能であり、前記複数の対の各々における２つのデータ・ユニットの
うちの１つは発信側データ・ユニットであり、該２つの
データ・ユニットの他の１つは、前記各々の対の前記発
信側データ・ユニットから前記データ・パケットを受信
すべき宛先データ・ユニットであり、前記複数の対の各々には、前記発信側データ・ユニット
から前記宛先データ・ユニットまでデータ・パケットを
転送する際の使用のために、前記複数のデータ転送パス
のうちの異なる１つが割り当てられ、前記接続手段は、前記複数の対のそれぞれの前記発信側
データ・ユニットから、該複数の対のそれぞれに割り当
てられた前記複数のデータ転送パスそれぞれの前記入力
ポートまで、前記データ・パケットを複数並行して転送
するために使用される請求項１から１５の何れか１つに
記載の交換機。
【請求項１７】更に、前記複数の対を指定するために
前記複数のデータ・ユニットに接続されるスイッチング
制御手段を含む請求項１６に記載の交換機。
【請求項１８】前記クロスコネクト・スイッチング手
段、前記接続手段、および、前記複数のデータ・ユニッ
トは、一連のスイッチング・サイクルを実行するため
に、同期して動作可能であり、前記スイッチング制御手段は、各スイッチング・サイク
ルについて前記複数の対の指定を決定するように動作可
能であり、各スイッチング・サイクルにおいて、前記複数の対に属
するそれぞれのデータ・パケットは、前記クロスコネク
ト・スイッチング手段によって提供され、それぞれの対
に割り当てられたデータ転送パスを介して並行して転送
される請求項１７に記載の交換機。
【請求項１９】前記スイッチング制御手段は、各スイ
ッチング・サイクルについて、当該交換機におけるデー
タ・パケットの競合を避けるように、前記複数の対を指
定するように動作可能である請求項１７または１８に記
載の交換機。
【請求項２０】前記スイッチング制御手段は、前記複
数のデータ・ユニットによって受信したデータの分量お
よび／またはタイプに従って、前記複数の対の指定を決
定するように動作可能である請求項１７，１８または、
１９に記載の交換機。
【請求項２１】前記複数のデータ・ユニットは、ま
た、複数のマルチキャスト・グループにおいてデータを
交換するように動作可能であり、前記マルチキャスト・グループの各々は、前記発信側デ
ータ・ユニットを１つと、前記宛先データ・ユニットを
複数とから構成され、各マルチキャスト・グループには、前記発信側データ・
ユニットによって出力された前記データ・パケットを、
当該マルチキャスト・グループにおける前記複数の宛先
データ・ユニットの全てに対して並行して転送する際に
使用するために、前記データ転送パスが、当該マルチキ
ャスト・グループにおける前記複数の宛先データ・ユニ
ットの数に等しい数だけ割り当てられる請求項１６から
２０の何れか１つに記載の交換機。
【請求項２２】前記複数のデータ・ユニットは、ま
た、複数のマルチキャスト・グループにおいてデータを
交換するように動作可能であり、前記マルチキャスト・グループの各々は、前記発信側デ
ータ・ユニットを１つと、前記宛先データ・ユニットを
複数とから構成され、各マルチキャスト・グループには、前記発信側データ・
ユニットによって出力された前記データ・パケットを、
当該マルチキャスト・グループにおける前記複数の宛先
データ・ユニットの全てに対して並行して転送する際に
使用するために、前記データ転送パスが、当該マルチキ
ャスト・グループにおける前記複数の宛先データ・ユニ
ットの数に等しい数だけ割り当てられ、前記スイッチング・サイクルのうちの１つが、マルチキ
ャスト・スイッチング・サイクルとして指定され、前記マルチキャスト・スイッチング・サイクルにおい
て、前記マルチキャスト・グループの１つの前記発信側
データ・ユニットにより出力された前記データ・パケッ
トは、該マルチキャスト・グループの前記宛先データ・
ユニットの全てに並行して転送される請求項１８に記載
の交換機。
【請求項２３】前記マルチキャスト・グループの１つ
の前記発信側データ・ユニットにより出力された前記デ
ータ・パケットは、前記接続手段によって、前記クロス
コネクト・スイッチング手段の前記複数のポートの１つ
へ転送され、前記１つのマルチキャスト・グループに割り当てられた
前記データ転送パス全ての前記入力ポートは、共に、前
記クロスコネクト・スイッチング手段の前記複数のポー
トの１つに対応するが、前記データ転送パスの前記出力
ポートはそれぞれ異なる請求項２１または２２に記載の
交換機。
【請求項２４】前記クロスコネクト・スイッチング手
段は、前記データ転送パスの各々につき高々データ・パ
ケット２つ分の記憶容量を有する請求項１６から２３の
何れか１つに記載の交換機。
【請求項２５】指定されたデータ・ユニットの対の各
々の前記発信側データ・ユニットは、前記データ・パケ
ットの各々に、該データ・パケットの前記宛先データ・
ユニットを示すルーティング情報を含めるように動作可
能である請求項１６から２４の何れか１つに記載の交換
機。
【請求項２６】前記クロスコネクト・スイッチング手
段は、前記データ・パケットが該クロスコネクト・スイ
ッチング手段の前記複数のポートのうちの１つのポート
において受信されるとき、前記データ・パケットに対し
て、前記データ転送パスを１つ割り当てるように動作可
能であるセルフ・ルーティング手段を含み、前記割り当てられた１つのデータ転送パスの前記入力ポ
ートは、前記データ・パケットを受信した前記クロスコ
ネクト・スイッチング手段の前記複数のポートのうちの
１つのポートであり、前記割り当てられた１つのデータ転送パスの前記出力ポ
ートは、前記複数のポートのうちの、前記データ・パケ
ットに含まれた前記ルーティング情報に従って前記セル
フ・ルーティング手段によって選ばれた他の１つのポー
トである請求項２５に記載の交換機。
【請求項２７】前記接続手段は、前記データ・パケッ
トが前記接続手段によって受信されたとき、該データ・
パケットが転送されるべきである、前記クロスコネクト
・スイッチング・ユニットのポートを、該データ・パケ
ットに含まれた前記ルーティング情報に従って決定する
ように動作可能であるセルフ・ルーティング手段を含む
請求項２５または２６に記載の交換機。
【請求項２８】前記クロスコネクト・スイッチング手
段は、各々がデータを受信するのみである複数の専用の
入力ポート、および、各々がデータを出力するのみであ
る複数の専用の出力ポートを有する請求項１から２７の
何れか１つに記載の交換機。
【請求項２９】前記クロスコネクト・スイッチング手
段の前記複数のポートは、前記データ転送パスの前記入
力ポートとして、または、前記出力ポートとして選択さ
れ得る複数の双方向ポートである請求項１から２７の何
れか１つに記載の交換機。
【請求項３０】前記クロスコネクト・スイッチング手
段の前記複数のポートは、前記データ転送パスの前記入
力ポートとして、または、前記出力ポートとして選択さ
れ得る複数の双方向ポートであり、前記スイッチング・サイクルのうちの１つは、入力フェ
ーズおよび出力フェーズをそれぞれ有し、前記双方向ポートの各々は、前記１つのサイクルの入力
フェーズにおいて前記複数のデータ転送パスのうちの１
つの前記入力ポートとして選択され得、前記１つのサイ
クルの出力フェーズにおいて前記複数のデータ転送パス
のうちの１つの前記出力ポートとして選択され得る請求
項１８に記載の交換機。
【請求項３１】前記接続手段は、少くとも１部分にお
いて冗長構成を含む回路を有する請求項１から３０の何
れか１つに記載の交換機。
【請求項３２】前記データ・ユニットの各々は、当該
交換機の１つ以上のデータ・ポートに実効的に接続さ
れ、前記データ・ポートにて受信したデータを前記接続
手段に転送し、そして、前記クロスコネクト・スイッチ
ング手段にて交換されたデータを前記データ・ポートに
転送する請求項１から３１の何れか１つに記載の交換
機。
【請求項３３】前記データがＡＴＭセルを有する請求
項１から３２の何れか１つに記載の交換機。
【請求項３４】請求項１から３２の何れか１つに記載
の交換機の前記接続手段。
【請求項３５】請求項７，１２、および、１３の何れ
か１つに記載の交換機の前記接続ユニット。
【請求項３６】少くとも１つが双方向ポートである複
数のポートと、各々が、前記複数のポートのうちの１つから他の１つに
データを転送する複数のデータ転送パスを提供するよう
に選択的に制御可能であるデータ転送手段と、前記データ転送手段と前記双方向ポートとの間に接続さ
れ、入力設定から出力設定に切り替えが可能であるポー
ト制御手段とを有してなり、前記入力設定においては、前記双方向ポートは、前記デ
ータ転送手段によって他の１つのポートへ転送されるべ
きデータを受信するための入力ポートとして使用され、前記出力設定においては、前記双方向ポートは、他の１
つのポートで受信され、前記データ転送手段によって該
双方向ポートに転送されたデータを出力するため出力ポ
ートとして使用されることを特徴とするクロスコネクト
・スイッチング装置。
【請求項３７】前記ポートの各々は双方向ポートであ
り、前記ポート制御手段は、前記複数のポートの各々に接続
され、前記ポート制御手段は、前記入力設定においては、前記
複数のポートの各々を入力ポートとして使用して、前記
データ転送手段によって他の１つのポートに転送される
べきデータを受信するようにし、前記出力設定において
は、前記複数のポートの各々を出力ポートとして使用し
て、他の１つのポートで受信され、前記データ転送手段
によって当該出力ポートに転送されたデータを出力する
ように動作可能である請求項３６に記載のクロスコネク
ト・スイッチング装置。
【請求項３８】交互に入力フェーズおよび出力フェー
ズにおいて動作し、前記ポート制御手段は、前記入力フェーズの各々におい
て前記入力設定を有し、前記出力フェーズの各々におい
て前記出力設定を有する請求項３６または３７に記載の
クロスコネクト・スイッチング装置。
【請求項３９】前記複数のポートでデータ・パケット
の形でデータを受信するように構成された請求項３６か
ら３８の何れか１つに記載のクロスコネクト・スイッチ
ング装置であって、各パケットはルーティング情報を含み、前記ルーティング情報は、更に、前記データ・パケット
を前記複数のポートのうちの１つにおいて受信すると、
前記データ・パケットが前記データ転送手段によって転
送されるべきポートを決定するために前記ルーティング
情報を使用するように動作可能であるセルフ・ルーティ
ング手段を有するクロスコネクト・スイッチング装置。
【請求項４０】各データ・パケットによって運ばれた
前記ルーティング情報は、当該データ・パケットが目指
す宛先を示す請求項３９に記載のクロスコネクト・スイ
ッチング装置。
【請求項４１】前記ポートのうちの１つにおいて受信
した各データ・パケットは、当該ポートで受信すべき次
のデータ・パケットが目指す宛先を示しているルーティ
ング情報を運び、前記セルフ・ルーティング手段は、前記次のデータ・パ
ケットが前記データ転送手段によって転送されるべきポ
ートを決定するために各データ・パケットと共に受信し
た前記ルーティング情報を使用する請求項３９に記載の
クロスコネクト・スイッチング装置。
【請求項４２】前記データ転送手段に接続されるマル
チキャスト手段であって、前記複数のポートのうちの１
つにて受信したデータを、当該クロスコネクト・スイッ
チング装置の他の複数のポートそれぞれに、並行して転
送するために、前記データ転送手段に前記データ転送パ
スを２つ以上提供させるように動作可能であるマルチキ
ャスト手段を有する請求項３６から４１の何れか１つに
記載のクロスコネクト・スイッチング装置。
【請求項４３】複数のデータ・ユニットと、同時に複数のデータ転送パスを提供するために選択的に
制御可能なクロスコネクト・スイッチング手段とを有し
てなる交換機であって、前記複数のデータ転送パスの各々は、入力ポートと出力
ポートとを有して、前記入力ポートで受信したデータを
前記出力ポートに転送し、前記複数のデータ・ユニットは、複数の対の間で複数の
データ・パケットを交換するように動作可能であり、前記複数の対の各々における２つのデータ・ユニットの
うちの１つは発信側データ・ユニットであり、該２つの
データ・ユニットの他の１つは、前記各々の対の前記発
信側データ・ユニットから、前記データ・パケットを受
信すべき宛先データ・ユニットであり、前記複数の対の各々には、前記発信側データ・ユニット
から前記宛先データ・ユニットまでデータ・パケットを
転送する際の使用のために、前記複数のデータ転送パス
のうちの異なる１つが割り当てられ、前記データ・パケットを、前記各々の対の発信側データ
・ユニットから、前記割り当てられた１つのデータ転送
パスの前記入力ポートまで転送し、該データ転送パスを
通過した後、前記データ・パケットを、該データ転送パ
スの出力ポートから、前記各々の対の宛先データ・ユニ
ットまで転送する手段を設け、前記クロスコネクト・スイッチング手段および前記複数
のデータ・ユニットは、一連のスイッチング・サイクル
を実行するために同期して動作可能であり、前記スイッチング・サイクルの各々においては、前記複
数の対のそれぞれの発信側データ・ユニットから、それ
ぞれの対に割り当てられた前記データ転送パスを介し
て、それらの対のそれぞれの宛先データ・ユニットへ、
前記データ・パケットが並行して転送されることを特徴
とする交換機。
【請求項４４】前記データ・ユニットに接続され、各
スイッチング・サイクルにおいて前記データ・ユニット
の対の指定を決定するように動作可能であるスイッチン
グ制御手段を更に有する請求項４３に記載の交換機。
【請求項４５】前記スイッチング制御手段は、当該交
換機においてデータ・パケットの競合を避けるように、
各スイッチング・サイクルにおいて、前記データ・ユニ
ットの対を示すように動作可能である請求項４４に記載
の交換機。
【請求項４６】前記スイッチング制御手段は、前記複
数のデータ・ユニットによって受信したデータの分量お
よび／またはタイプによって、前記複数のスイッチング
・サイクルについて前記の対それぞれの指定を決定する
ように動作可能である請求項４４または４５に記載の交
換機。
【請求項４７】データ・パケットを出力するように動
作可能である発信側データ・ユニットと、前記データ・パケットをそこから受信するために前記発
信側データ・ユニットに実効的に接続される入力ポート
を有し、更に、少なくとも２つの出力ポートを有するス
イッチング手段とを有してなる交換機であって、前記スイッチング手段は、前記複数の出力ポートのうち
の１つへ、前記入力ポートにおいて受信した前記データ
・パケットの各々に対して、前記データ・パケットを転
送するために使用されるデータ転送パスを提供するよう
に動作可能であり、前記発信側データ・ユニットは、前記入力ポートに対し
て、第１および第２のデータ・パケットを続けて送信す
るように動作可能であり、前記第１のデータ・パケットは、前記第２のデータ・パ
ケットが当該交換機において目指す宛先を示すルーティ
ング情報を含み、前記スイッチング手段は、前記第１のデータ・パケット
が前記入力ポートにおいて受信されるとき、前記ルーテ
ィング情報を前記第１のデータ・パケットから抽出し、
前記第２のデータ・パケットのための前記データ転送パ
スの出力ポートを決定するために前記ルーティング情報
を使用するように動作可能であるセルフ・ルーティング
手段を含むことを特徴とする交換機。
【請求項４８】第１および第２のデータ・パケットを
それぞれ連続して出力するように動作可能であるパケッ
ト出力手段を有するデータ・ユニットであって、前記第１のデータ・パケットは、前記第２のデータ・パ
ケットが目指す宛先を示すルーティング情報を含むこと
を特徴とするデータ・ユニット。
【請求項４９】複数のデータ・パケットを受信する入
力ポートと、少なくとも２つの出力ポートとを有し、前記入力ポートにおいて第１および第２のデータ・パケ
ットを連続して受信するように動作可能であるセルフ・
ルーティング交換機であって、前記第１のデータ・パケットは、前記第２のデータ・パ
ケットが目指す宛先を示すルーティング情報を含み、前記セルフ・ルーティング交換機は、セルフ・ルーティ
ング手段を含み、前記セルフ・ルーティング手段は、前
記第１のデータ・パケットが前記入力ポートにおいて受
信されるとき前記第１のデータ・パケットから前記ルー
ティング情報を抽出し、前記第２のデータ・パケットの
ためのデータ転送パスの出力ポートを決定するために前
記ルーティング情報を使用するように動作可能であるこ
とを特徴とするセルフ・ルーティング交換機。
【請求項５０】交換機におけるデータ・パケットのル
ーティング方法であって、前記交換機は、データ・パケットを出力するように動作
可能である発信側データ・ユニットと、前記発信側デー
タ・ユニットに実効的に接続される入力ポートと、少な
くとも２つの出力ポートとを有するセルフ・ルーティン
グ・スイッチング手段であって、前記入力ポートにおい
て受信されたデータ・パケットの各々に対して、該デー
タ・パケットを、前記出力ポートのうちの１つに転送す
るために使用されるデータ転送パスを提供するように動
作可能であるセルフ・ルーティング・スイッチング手段
とを有し、前記方法において、前記発信側データ・ユニットは、第１および第２のデー
タ・パケットを連続して前記入力ポートに送信し、前記第１のデータ・パケットは、前記第２のデータ・パ
ケットが前記交換機において目指す宛先を示すルーティ
ング情報を含み、前記セルフ・ルーティング・スイッチング手段は、前記
第１のデータ・パケットが前記入力ポートにおいて受信
されるとき、前記第１のデータ・パケットから前記ルー
ティング情報を抽出し、前記第２のデータ・パケットの
ための前記データ転送パスの出力ポートを決定するため
に前記ルーティング情報を使用することを特徴とする方
法。
【請求項５１】ＡＴＭ交換機において使用するため
の、データ・ユニットからスイッチの複数の入力ポート
にデータを転送するための接続装置であって、前記接続装置は入力回路を有し、前記入力回路は、そこからデータを受信するための、前記データ・ユニッ
トへの接続のためのデータ入力と、各データ出力が、データを出力するために供されるアク
ティブ状態から、ハイ・インピーダンスを有する非アク
ティブ状態へ切り替え可能である、前記複数の入力ポー
トのそれぞれへの接続のための複数のデータ出力と、前記データ入力と前記複数のデータ出力の間に接続され
るデータ転送手段であって、前記データ入力において受
信したデータを、前記複数のデータ出力のうちの選択さ
れた１つに転送するように動作可能であり、前記選択さ
れた１つのデータ出力は前記アクティブ状態に切り換え
られ、そして、残りのデータ出力は前記非アクティブ状
態へ切り換えられるデータ転送手段とを有することを特
徴とする接続装置。
【請求項５２】前記入力回路の前記データ入力は、ｍ
およびｎをｍ＜ｎを満たす自然数として、ｎビット・パ
ラレル形式において前記データ・ユニットからデータを
受信し、各データ出力が、ビット・シリアル形式またはｍビット
・パラレル形式でデータを出力するように構成され、前記データ転送手段は、前記データ入力において受信し
た前記ｎビット・パラレル形式のデータを、前記選択さ
れた１つのデータ出力から出力するために、前記ビット
・シリアル形式または前記ｍビット・パラレル形式に変
換する第１のデータ変換手段を含む請求項５１に記載の
接続装置。
【請求項５３】前記接続装置は、そこからデータを前記ビット・シリアル形式または前記
ｍビット・パラレル形式で受信するように構成された、
前記スイッチの出力ポートへの接続のためのデータ入力
と、そこへ前記ｎビット・パラレル形式にてデータを出
力するように構成された、前記データ・ユニットへの接
続のためのデータ出力とを有する出力回路を有し、前記出力回路は、当該出力回路の前記データ入力と前記
データ出力との間に接続され、前記出力回路の前記デー
タ入力で受信したビット・シリアル形式または前記ｍビ
ット・パラレル形式のデータを、前記出力回路の前記デ
ータ出力から出力するために、前記ｎビット・パラレル
形式のデータに変換する第２のデータ変換手段を含む請
求項５２に記載の接続装置。
【請求項５４】前記接続装置は、データ・パケットの
形で前記データを前記入力回路の前記データ入力に転送
する前記データ・ユニットへ接続するように構成され、各データ・パケットは、該データ・パケットが目指す宛
先を示すルーティング情報を含み、前記接続装置は、更に、前記データ・パケットが前記入
力回路の前記データ入力において受信されたとき、そこ
から前記データ・パケットが出力されるべき前記入力回
路の前記データ出力を前記ルーティング情報に従って選
択するように動作可能であるセルフ・ルーティング手段
を有する請求項５１，５２、または、５３の何れか１つ
に記載の接続装置。
【請求項５５】ＡＴＭ交換機において使用するため
に、複数の異なるデータ・ユニットからスイッチの入力
ポートにデータを転送するための接続装置であって、前記接続装置は入力回路を有し、前記入力回路は、そこからデータを受信するための、前
記複数のデータ・ユニットにそれぞれ接続するための複
数のデータ入力と、前記入力ポートへの接続のためのデ
ータ出力と、前記複数のデータ入力と前記データ出力の
間に接続されるデータ転送手段であって、前記複数のデ
ータ入力を所定のシーケンスにおいて個別に選択し、前
記選択されたデータ入力にて受信したデータを前記デー
タ出力に転送するように動作可能であるデータ転送手段
とを有することを特徴とする接続装置。
【請求項５６】前記接続装置は更に出力回路を含み、前記出力回路は、そこからデータを受信するための、前
記スイッチの出力ポートへの接続のための１つのデータ
入力と、前記複数のデータ・ユニットそれぞれへの接続
のための複数のデータ出力と、前記出力回路の前記デー
タ入力と前記複数のデータ出力との間に接続されたデー
タ転送手段であって、前記複数のデータ出力のうちの選
択された１つに、前記データ入力において受信したデー
タを転送するように動作可能であるデータ転送手段を有
する請求項５５に記載の接続装置。
【請求項５７】前記入力回路の前記データ入力の各々
は、ｍおよびｎをｍ＜ｎを満たす自然数として、前記複
数のデータ・ユニットのうちの１つからｎビット・パラ
レル形式でデータを受信するように構成され、前記入力回路の前記データ出力は、ビット・シリアル形
式またはｍビット・パラレル形式でデータを出力するよ
うに構成され、前記入力回路の前記データ転送手段は、前記データ入力
の各々において受信した前記ｎビット・パラレル形式の
データを、前記入力回路の前記データ出力において出力
するために、前記ビット・シリアル形式またはｍビット
・パラレル形式データに変換する第１のデータ変換手段
を含み、前記出力回路の前記データ入力は、前記出力ポートか
ら、前記ビット・シリアル形式または前記ｍビット・パ
ラレル形式でデータを受信するように構成され、前記出力回路の前記データ出力の各々は、前記複数のデ
ータ・ユニットのうちの１つに対して前記ｎビット・パ
ラレル形式でデータを出力するように構成され、前記出力回路の前記データ転送手段は、前記出力回路の
前記データ入力にて受信した、前記ビット・シリアル形
式またはｍビット・パラレル形式のデータを、前記出力
回路の前記選択されたデータ出力において出力するため
に、パラレル形式データに変換する第２のデータ変換手
段を含む請求項５６に記載の接続装置。
【請求項５８】前記接続装置は、前記入力回路の前記
複数のデータ入力にそれぞれのデータをデータ・パケッ
トの形で転送する複数のデータ・ユニットに接続される
ように構成され、前記データ・パケットの各々は、目指す宛先を含むルー
ティング情報を含み、前記接続装置は、更に、前記データ・パケットを前記出
力回路の前記データ入力において受信したときには、前
記パケットが出力を前記ルーティング情報に従って、そ
こから前記データ・パケットが出力されるべきである前
記出力回路の前記データ出力を選択するように動作可能
であるセルフ・ルーティング手段を有する請求項５６に
記載の接続装置。