JPH10123596A - コンデンサ昇圧回路 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 コンデンサが充電された時に生じる不要な損
失を防ぐことのできるコンデンサ昇圧回路の提供。 【解決手段】 ２１はスイッチング素子としてのＦＥＴ
であり、ゲートは発振回路２９の出力に、ソースは抵抗
２２の一端に、ドレインはトランジスタ５のベースに接
続されている。２４はスイッチング素子としてのＦＥＴ
であり、ゲートはコンパレータ２８の出力に、ソースは
帰還巻線の一端に、またドレインはトランジスタ５のベ
ースに接続されている。２５はダイオードである。２８
はコンパレータであり、出力はＦＥＴ２４のゲートに接
続されている。発振回路２９は入力に高レベル信号が与
えられることで発振が禁止され、出力はローレベルとな
っており、低レベル信号が与えられると発振が開始され
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は閃光装置等に用いら
れるコンデンサの昇圧回路に関するものである。

【０００２】

【従来の技術】自励発振により昇圧用トランスの１次巻
線に接続されたトランジスタのオン、オフを行うことに
より２次巻線を介してコンデンサを充電する昇圧回路に
おいて、一般に前記コンデンサ電圧が高い時、すなわち
２次巻線よりコンデンサへの充電電流が小さくなってく
ると発振周波数が高くなる。

【０００３】この状態においてトランジスタがオフする
直前の１次巻線電流はトランジスタがオフに移行するた
めに必然的に発生するが、コンデンサの充電には寄与し
ておらず、無駄なエネルギーとなっている。従来の昇圧
回路ではこの無駄なエネルギーが前記の高い周波数で繰
り返し発生するため大きなエネルギー損失となってい
た。

【０００４】上記の従来の昇圧回路を示した図４、図
５、及び図６を用いて詳細に説明する。

【０００５】図４において、１は電源電池で、２は電源
スイッチであり、一端は前記電源電池のプラス端子と、
他端は後述のトランジスタ５のエミッタに接続されてい
る。３は抵抗、４はコンデンサであり、前記トランジス
タ５のベースとエミッタ間にそれぞれ接続されている。
５はＰＮＰトランジスタであり、エミッタは前記電源電
池１のプラス端子に、コレクタは後述の昇圧トランス７
の１次巻線の一端に、ベースは前記昇圧トランス７の帰
還巻線の一端にそれぞれ接続されている。

【０００６】７は昇圧トランスであり、前記トランジス
タ５のコレクタに一端が、電源電池１のマイナス端子に
他端が、それぞれ接続された１次巻線、前記トランジス
タ５のベースに一端が、抵抗６に他端がそれぞれ接続さ
れた帰還巻線、さらに後述のダイオード８のアノードに
一端が、前述のトランジスタ５のベースに他端がそれぞ
れ接続された２次巻線を有している。８は整流用ダイオ
ードであり、カソードは後述のメインコンデンサ９の陽
極に接続されている。９は後述のキセノン放電管１７に
発光エネルギーを与えるためのメインコンデンサであ
り、陽極は前記ダイオード８のカソードに、陰極は前記
電源電池１のマイナス端子に接続されている。

【０００７】１０は抵抗であり、後述の発光信号伝達回
路１８に一端が、後述のＳＣＲ１４のゲートに他端がそ
れぞれ接続されている。１１は抵抗、１２はコンデンサ
であり、並列に接続されており、その並列回路は前記Ｓ
ＣＲ１４のゲートとカソード間に接続されている。１３
は抵抗であり、一端は前記メインコンデンサ９の陽極
に、他端は前記ＳＣＲ１４のアノードに接続されてい
る。

【０００８】１５はトリガ用コンデンサであり、一端は
前記ＳＣＲ１４のアノードに、他端は後述のトリガトラ
ンス１６の１次巻線の一端に接続されている。１４はゲ
ートが前述の抵抗１０の一端に、アノードが前記コンデ
ンサ１５の一端に、カソードは前記メインコンデンサ９
の陰極にそれぞれ接続されたＳＣＲである。１６は１次
巻線と２次巻線とを有するトリガトランスであり、１次
巻線の一端はコンデンサ１５の一端に、他端は前記ＳＣ
Ｒ１４のカソードに、また２次巻線の一端は前記キセノ
ン放電管１７のトリガ電極に、他端は前記ＳＣＲ１４の
カソードにそれぞれ接続されている。

【０００９】１７は閃光発光を行うためのキセノン放電
管であり、陽極は前記メインコンデンサ９の陽極に、カ
ソードは前記メインコンデンサ９の陰極に接続されてい
る。１８は不図示のカメラからの発光介し信号を受けて
高レベル信号を発生する発光信号伝達回路である。

【００１０】図４で、抵抗１０，１１，１３、コンデン
サ１２，１５、ＳＣＲ１４、トリガトランス１６、キセ
ノン放電管１７及び発光信号伝達回路は公知のキセノン
管発光回路であり、発光開始信号に応答してキセノン放
電管１７は発光するがここでの動作の説明は省略する。

【００１１】次に、図４のメインコンデンサ９の昇圧動
作を説明する。電源スイッチ２をオンするとスイッチン
グ素子であるトランジスタ５のベース電流が昇圧トラン
ス７の帰還巻線及び抵抗６を介して流れ、トランス７の
１次巻線にトランジスタ５のコレクタ電流が流れ、抵抗
３，６、コンデンサ４、トランジスタ５、昇圧トランス
７で構成される発振回路が自励発振を開始する。

【００１２】メインコンデンサ９の電圧が低い時の動作
を図６を用いて説明する。図６において、ｔ４にてトラ
ンジスタ５のベース電流が流れ帰還電流の増加が１次巻
線に帰還され、１次巻線電流すなわちトランジスタ５の
コレクタ電流が増加する。さらにこの１次帰還巻線の電
流増加が帰還巻線に帰還されベース巻線の電流が増加
し、トランジスタ５が完全にオンとなる。

【００１３】トランジスタ５のオンによりトランスの２
次側に接続されたダイオード８を介してメインコンデン
サ９に充電電流が流れる。この時のトランジスタ５のコ
レクタ電流の変化はｔ４からｔ５の間のような非常に大
きな電流が流れるが、これはメインコンデンサ９の電圧
が低いため、このコンデンサ９の充電電流がコンデンサ
９の電圧が高い時に比べ非常に大きくなる。

【００１４】ｔ４から時間経過に従って２次側への電流
供給に関係のない電流が徐々に増加する。この電流によ
りトランス７の磁性体の磁束密度も徐々に増加する。こ
の電流が図６に示すＩＰに達し、磁性体の磁束密度の飽
和領域に達すると帰還動作は行われなくなり、トランジ
スタ５はオフに移行する。

【００１５】オン時、コレクタ電流は前記電流Ｉｐに比
べて数倍から数十倍と非常に大きい。また、このオフの
移行時点がｔ５である。ｔ４からｔ５までの時間はメイ
ンコンデンサ９の電圧により変化し電圧が低いほど長
い。ｔ５でトランジスタ５がオフになるとトランス７に
蓄えられていたエネルギーにより帰還巻線の出力が振動
し、トランジスタ５のベースに逆バイアスを所定時間印
加し、その後順バイアスを印加し、トランジスタ５のベ
ース電流が流れ再びｔ４からの動作が繰り返され発振が
継続される。

【００１６】上記において２次側への電流供給に関係の
ない電流はコレクタ電流に比べ一般に非常に小さいので
損失は非常に少ない。

【００１７】次に、メインコンデンサ９の電圧が高い時
について図５を用いて説明する。自励発振によりｔ１で
トランジスタ５のベース電流が流れ始めると図６の説明
で述べたようにトランジスタ５はオンになる。この後２
次巻線及びダイオード８を介してメインコンデンサ９を
充電するが、メインコンデンサ９の電圧が高いため充電
電流は少なく、したがってトランジスタ５のコレクタ電
流も少ない。

【００１８】しかし、前述したように、２次側への電流
供給に関係のない電流が徐々に増加する。この電流によ
りトランス７の磁性体の磁束密度も徐々に増加するが、
ｔ２から磁束密度が飽和し始め、トランジスタ５のコレ
クタ電流、すなわち昇圧トランスの１次巻線電流が急激
に増加する。この電流がグラフに示すＩｐに達し、磁性
体の磁束密度の飽和領域に達すると帰還動作は行われな
くなり、トランジスタ５はオフに移行する。前記のＩｐ
はｔ１からｔ２までの電流と比較すると大きく、またｔ
２からｔ３までの時間はｔ１からｔ２までの時間に比べ
て無視できない値であり、このｔ２からｔ３までの間に
大きな損失を生じる。

【００１９】

【発明が解決しようとする課題】従来の昇圧回路におい
ては、自励発振により図５に示す時間ｔ１で１次巻線側
のスイッチングトランジスタのベース電流が流れ始める
と、このトランジスタはオンし、その後、２次巻線を介
してメインコンデンサを充電するが、メインコンデンサ
の電圧が高いため充電電流は少なく、従って前記トラン
ジスタのコレクタ電流も少ない。

【００２０】しかし前述したように、２次側への電流供
給に関係のない電流が徐々に増加する。この電流により
トランスの磁性体の磁束密度も徐々に増加するが、時間
ｔ２から磁束密度が飽和し始め、前記トランジスタのコ
レクタ電流、すなわち昇圧トランスの１次巻線電流が急
激に増加する。この電流が図５に示すＩｐに達し、磁性
体の磁束密度の飽和趙域に達すると帰還動作は行われな
くなり、トランジスタはオフに移行する。前記のＩｐは
ｔ１からｔ２までの電流と比較すると大きく、またｔ２
からｔ３までの時間はｔ１からｔ２までの時間に比べて
無視できない値であり、このｔ２からｔ３までの間に大
きな損失を生じるという欠点がある。

【００２１】本発明はかかる損失を取り除くことを目的
とするためになされたコンデンサ昇圧回路に関するもの
である。

【００２２】

【課題を解決するための手段】本願の請求項１記載の発
明は、コンデンサを昇圧するための昇圧トランスと、こ
の昇圧トランスの１次巻線と並列に接続された第１のス
イッチング手段とにより構成されたコンデンサ昇圧回路
において、前記コンデンサの第１の充電電圧検出回路を
設け、前記充電電圧検出回路の検出結果に応じて自励発
振動作から他励発振操作に切り換える構成を有するもの
であり、また、請求項２記載の発明は前記昇圧トランス
は１次巻線と帰還巻線と２次巻線とを有し、前記第１の
スイッチング手段はトランジスタからなり、前記トラン
ジスタは前記１次巻線と電源との間に接続され、前記ト
ランジスタのベースと前記帰還巻線との間に設けられた
第２のスイッチング手段と、前記トランジスタのベース
と電源との間に各々設けられた第３のスイッチング手段
と、前記２次巻線からダイオードを介して充電される前
記コンデンサとを有し、前記第１の充電電圧検出回路の
検出結果により、コンデンサ電圧が第１の所定値より低
い時は前記第１のスイッチング回路をオンし自励発振動
作を行い、前記コンデンサ電圧が前記所定値以上の時は
前記第２のスイッチング手段を第１の所定時間の間オン
し、第２の所定時間の間オフすることを繰り返し他励発
振動作を行う構成を有するものである。

【００２３】この構成を有することにより、前記検出回
路の検出結果に応じて自励発振動作から他励発振動作に
切り換えることができ、コンデンサが比較的高圧に充電
された時に生じる損失を防ぐことができる。

【００２４】また、本願の請求項３記載の発明は、前記
コンデンサの第２の充電電圧検出回路を設け、前記第２
の充電電圧検出回路の検出結果に基づき前記他励発振時
における前記スイッチ手段のオン時間とオフ時間の内少
なくともオン時間を短くなるように変化させる構成を有
するものである。

【００２５】さらに請求項４記載の発明は、前記昇圧ト
ランスは１次巻線と帰還巻線と２次巻線とを有し、前記
第１のスイッチング手段はトランジスタからなり、前記
トランジスタは前記１次巻線と電源との間に接続され、
前記トランジスタのベースと前記帰還巻線との間に設け
られた第２のスイッチング手段と、前記トランジスタの
ベースと電源との間に各々設けられた第３のスイッチン
グ手段と、前記２次巻線からダイオードを介して充電さ
れる前記コンデンサとを有し、さらに前記コンデンサの
第２の充電電圧検出回路を設け、前記第２の充電電圧検
出回路の検出により前記コンデンサ電圧が第１の所定値
より高い第２の所定値以上の時は前記第２のスイッチン
グ手段を第３の所定時間の間オンし、第２あるいは第４
の所定時間の間オフすることを繰り返し他励発振動作を
行う構成を有するものである。

【００２６】これらの構成を有することにより、前記請
求項１及び２記載の構成の場合よりコンデンサがさらに
充電された時に生じる不要な損失を防ぐことができる。

【００２７】

【発明の実施の形態】本発明の一実施の形態を図１を用
いて説明する。図１において、図４と同一の機能を有す
る素子は図４と同一の番号をつけてあり、構成の説明は
省略する。

【００２８】２０は抵抗であり、一端は後述のＦＥＴ２
１のゲートに、他端は電源電池１のマイナス端子に接続
されている。２１はスイッチング素子としてのＦＥＴで
あり、ゲートは後述の発振回路２９の出力に、ソースは
抵抗２２の一端に、ドレインは前記トランジスタ５のベ
ースに接続されている。２２は抵抗であり、一端は前述
のＦＥＴ２１のソースに、他端が電源電池１のマイナス
端子に接続されている。２３は抵抗であり、一端はＦＥ
Ｔ２４のゲートに、他端は電源電池１のマイナス端子に
接続されている。

【００２９】２４はスイッチング素子としてのＦＥＴで
あり、ゲートは後述のコンパレータ２８の出力に、ソー
スは帰還巻線の一端に、また、ドレインは前記トランジ
スタ５のベースに接続されている。２５はダイオードで
あり、アノードは電源電池１のマイナス端子に、カソー
ドは前記ＦＥＴ２４のソースに接続されている。

【００３０】２６及び２７は直列に接続された抵抗であ
り、この直列回路はメインコンデンサ９と並列に接続さ
れている。２８はコンパレータであり、マイナス入力は
前記抵抗２６と２７の接続点に、プラス入力は不図示の
基準電圧源に、また出力はＦＥＴ２４のゲートに接続さ
れている。

【００３１】２９は所定の時間オンし、その後、所定の
時間オフとなり、これを所定の周期で繰り返す発振回路
である。この発振回路２９の入力は前記コンパレータ２
８の出力に、また、出力はＦＥＴ２１のゲートに接続さ
れている。この発振回路２９は入力に高レベル信号が与
えられることで発振が禁止され、出力はローレベルとな
っており、低レベル信号が与えられると発振が開始され
る。また、コンパレータ２８及び発振回路２９は電源電
池１より給電されている。

【００３２】次に、図１の動作を説明する。電源スイッ
チ２をオンすると、コンパレータ２８のマイナス入力は
メインコンデンサ９が充電されていないので前記基準電
圧より低く、コンパレータ２８の出力はハイレベルとな
っており、発振回路２９は入力がハイレベルとなってい
るので発振動作は禁止されている。従ってＦＥＴ２１は
オフとなっている。またハイレベル信号はＦＥＴ２４の
ゲートに与えられているのでＦＥＴ２４はオンとなって
いる。この状態においては、図２のメインコンデンサ９
の電圧が低い時と昇圧動作は同じように自励発振動作が
行われる。

【００３３】次に自励発振動作によりメインコンデンサ
９が充電され、抵抗２６と２７の抵抗値とコンパレータ
２８のプラス入力に接続された基準電圧源の電圧で定ま
る所定値にメインコンデンサ９の電圧が達すると、コン
パレータ２８の出力はローレベルに移行する。メインコ
ンデンサ９の最終充電電圧は３３０Ｖに設定されてお
り、ローレベルに移行するメインコンデンサ電圧は１０
０ボルトから２００ボルトの間に設定されている。この
コンパレータ２８の出力がローレベルとなるとＦＥＴ２
４はオフとなり、また発振回路２９は発振動作を開始し
他励発振による昇圧動作が開始される。

【００３４】発振回路２９の動作及び昇圧動作について
図２を用いて説明する。発振回路２９の発振動作は図２
に示すようにｔ１からｔ２までハイレベル電圧を出力
し、ｔ２からｔ３までローレベル電圧が出力され、これ
が繰り返される。前記ハイレベル電圧によりＦＥＴ２１
はｔ１からオンとなり、トランジスタ５のベース電流は
ＦＥＴ２１及び抵抗２２を介して流れ、トランジスタ５
はオンとなる。このトランジスタ５のオンはｔ２まで持
続され、昇圧トランスの２次巻線、ダイオード８、ダイ
オード２５を介してメインコンデンサ９を充電する。

【００３５】この時のトランジスタ５のコレクタ電流、
すなわち昇圧トランス７の１次巻線電流を図２に示す。
ｔ２でＦＥＴ２１オフとなり、ｔ３までオフは持続され
る。以後これが繰り返され、メインコンデンサ９は充電
される。ここで、ｔ１からｔ２、すなわちＴｏｎ３は図
５におけるｔ１からｔ２、すなわちＴｏｎ１より短く設
定されている。従って図５におけるｔ２からｔ３で生じ
る損失を防ぐことができる。

【００３６】次に、図２におけるｔ２からｔ３までのオ
フ時間について説明する。図２のダイオード８のアノー
ド電圧の波形のように、ｔ２でトランジスタ５がオフに
なると、トランス７に蓄積されているエネルギーにより
一旦負に移行し、再び正電圧となり、一旦メインコンデ
ンサを充電した後に、トランジスタ５をオンに移行する
ように発振回路を設定してある。前記のオフ時間が短過
ぎるとトランジスタ５がオンになった時のエネルギー損
失が大きくなる。

【００３７】図３に本発明の他の実施の形態を示す。こ
の図３は図２の点線内の回路の他の実施の形態である。
図１においてｔ１からｔ２の間でメインコンデンサ９を
充電するが、充電が進みフル充電状態になると、ｔ２に
達するまでに充電は終了し、その後ｔ２まで不要な電力
を供給することになる。図３はこの不要な電力の損失を
防ぐことを目的としている。

【００３８】図３において、２８は図１の２８と同一の
機能を有したコンパレータであり、マイナス入力、プラ
ス入力及び出力も図１と同様に接続されている。２９も
図１の発振回路と同等の機能を有する。３１はコンパレ
ータであり、マイナス入力は抵抗２６と２７の接続点に
接続されており、出力は後述の発振回路３２の入力に接
続されている。また、プラス入力は第２の基準電圧源に
接続されている。

【００３９】３２は発振回路であり、ハイレベル信号入
力で発振が禁止されローレベル信号を出力し、ローレベ
ル信号入力で発振が開始される。また、この発振回路３
２の発振時の出力は、ハイレベル信号出力期間は図２の
ｔ１からｔ２の期間より短く、またローレベル信号出力
期間は図２のｔ２からｔ３の期間と同等あるいは長く設
定されている。３３はＡＮＤ回路であり、入力の一端は
発振回路２９の出力に、他端はコンパレータ３１の出力
に接続されている。３４はＯＲ回路であり、入力の一端
は前記ＡＮＤ回路の出力に、他端は前記発振回路３２の
出力に、また出力はＦＥＴ２１のゲートにそれぞれ接続
されている。

【００４０】次に、図３の動作を図１を用いて説明す
る。電源スイッチ２をオンすると、コンパレータ２８，
３１、発振回路２９，３２、ＡＮＤ回路３３、ＯＲ回路
３４は給電される。メインコンデンサ９の電圧が低い時
はコンパレータ２８，３１の出力はハイレベルとなって
おり、発振回路２９，３２は不動作であり、ＦＥＴ２４
はオンとなっている。この状態は図１の点線内回路のメ
インコンデンサ９が低い時と同じ動作である。

【００４１】次に、メインコンデンサ９が充電されてコ
ンパレータ２８の出力がローレベルに移行するとＦＥＴ
２４はオフとなり、発振回路２９は動作を開始する。こ
の発振回路２９の出力電圧はＡＮＤ回路３３、ＯＲ回路
３４を介してＦＥＴ２１が発振回路２９の出力に対応し
てオンオフする。この状態は図１の点線内回路のメイン
コンデンサ９の電圧が高い時の動作と同じである。

【００４２】さらにメインコンデンサ９の電圧が上昇
し、コンパレータ３１の出力がローレベルに移行すると
発振回路３２は動作を開始する。この時、前記ローレベ
ルはＡＮＤ回路３３の入力に伝達されるので、発振回路
２９の出力はＯＲ回路３４には伝達されない。以上か
ら、発振回路３２の出力がＯＲ回路３４を介してＦＥＴ
２１のゲートに伝達される。前述のように発振回路３２
の出力によりトランジスタ５は図１のｔ１からｔ２の時
間より短い時間オンするので、前述のような損失を防ぐ
ことが可能である。コンパレータ３１が出力のローレベ
ルに移行する時のメインコンデンサ９の電圧は約３００
Ｖに設定されている。図３においては、コンパレータを
２個設けたがさらに３個以上設け、さらにきめ細かく制
御することも可能である。

【００４３】（発明と実施の形態との対応）本願発明の
第１の充電電圧検出回路は、実施の形態におけるコンパ
レータ２８と発振回路２４とからなる回路からなるもの
であり、また、第２の充電電圧検出回路は、同じくコン
パレータ３１と発振回路３２とからなる回路からなるも
のである。さらに、第１のスイッチング手段は実施の形
態におけるトランジスタ５を表し、第２のスイッチング
手段は、同じくＦＥＴ２４を表し、第３のスイッチング
手段はＦＥＴ２１を表している。

【００４４】

【発明の効果】本願の請求項１、または２記載の発明
は、コンデンサの昇圧動作において、コンデンサが比較
的高電圧に充電された時に生じる損失を防ぐことができ
る。

【００４５】また、請求項３または４記載の発明は、コ
ンデンサの昇圧動作において、コンデンサが比較的高電
圧に充電された時に生じる損失を防ぐことができる。ま
た、コンデンサが前記電圧よりさらに充電された時に生
じる不要な損失を防ぐことができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態を示すブロック図であ
る。

【図２】図１の動作を示すタイムチャートである。

【図３】本発明の他の実施の形態を示すブロック図であ
る。

【図４】従来例を示すブロック図である。

【図５】図４の動作を示すタイムチャートである。

【図６】図４の動作を示すタイムチャートである。

【符号の説明】

１ 電源電池 ２ 電源スイッチ ５ トランジスタ ７ 昇圧トランス ８ 整流用ダイオード ９ メインコンデンサ １７ 閃光放電管 ２１，２４ ＦＥＴ ２８，３１ コンパレータ ２９，３２ 発振回路 ３３ ＡＮＤ回路 ３４ ＯＲ回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 コンデンサを昇圧するための昇圧トラン
   スと、この昇圧トランスの１次巻線と並列に接続された
   第１のスイッチング手段とにより構成されたコンデンサ
   昇圧回路において、 前記コンデンサの第１の充電電圧検出回路を設け、 前記充電電圧検出回路の検出結果に応じて自励発振動作
   から他励発振動作に切り換えることを特徴とするコンデ
   ンサの昇圧回路。
2. 【請求項２】 前記昇圧トランスは１次巻線と帰還巻線
   と２次巻線とを有し、 前記第１のスイッチング手段はトランジスタからなり、
   前記トランジスタは前記１次巻線と電源との間に接続さ
   れ、 前記トランジスタのベースと前記帰還巻線との間に設け
   られた第２のスイッチング手段と、前記トランジスタの
   ベースと電源との間に各々設けられた第３のスイッチン
   グ手段と、前記２次巻線からダイオードを介して充電さ
   れる前記コンデンサとを有し、 前記第１の充電電圧検出回路の検出結果により、コンデ
   ンサ電圧が第１の所定値より低い時は前記第１のスイッ
   チング回路をオンし自励発振動作を行い、 前記コンデンサ電圧が前記所定値以上の時は前記第２の
   スイッチング手段を第１の所定時間の間オンし、第２の
   所定時間の間オフすることを繰り返し他励発振動作を行
   うことを特徴とする請求項１記載のコンデンサ昇圧回
   路。
3. 【請求項３】 前記コンデンサの第２の充電電圧検出回
   路を設け、 前記第２の充電電圧検出回路の検出結果に基づき前記他
   励発振時における前記スイッチ手段のオン時間とオフ時
   間の内少なくともオン時間を短くなるように変化させる
   ことを特徴とする請求項１記載のコンデンサ昇圧回路。
4. 【請求項４】 前記昇圧トランスは１次巻線と帰還巻線
   と２次巻線とを有し、 前記第１のスイッチング手段はトランジスタからなり、
   前記トランジスタは前記１次巻線と電源との間に接続さ
   れ、 前記トランジスタのベースと前記帰還巻線との間に設け
   られた第２のスイッチング手段と、前記トランジスタの
   ベースと電源との間に各々設けられた第３のスイッチン
   グ手段と、前記２次巻線からダイオードを介して充電さ
   れる前記コンデンサとを有し、 さらに、前記コンデンサの第２の充電電圧検出回路を設
   け、 前記第２の充電電圧検出回路の検出により前記コンデン
   サ電圧が第１の所定値より高い第２の所定値以上の時は
   前記第２のスイッチング手段を第３の所定時間の間オン
   し、第２あるいは第４の所定時間の間オフすることを繰
   り返し他励発振動作を行うことを特徴とする請求項２記
   載のコンデンサ昇圧回路。