JPH10125603A - 半導体ウェハの加工方法 - Google Patents
半導体ウェハの加工方法Info
- Publication number
- JPH10125603A JPH10125603A JP27568596A JP27568596A JPH10125603A JP H10125603 A JPH10125603 A JP H10125603A JP 27568596 A JP27568596 A JP 27568596A JP 27568596 A JP27568596 A JP 27568596A JP H10125603 A JPH10125603 A JP H10125603A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- wafer
- silicon
- susceptor
- holding surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【課題】 エピタキシャルウェハの汚染を防止してライ
フタイム値をミラーウェハレベルにまで向上させる。 【解決手段】 サセプタ６の保持面６ａにシリコン被膜
９を堆積してサセプタ６の汚染物質Ｄをシリコン被膜９
内に取り込む工程（Ｓ1 ）、汚染物質Ｄを含んだシリコ
ン被膜９を除去する工程（Ｓ2 ）、これらの工程をさら
に１回以上繰り返す工程（Ｓ3 ）、その後、保持面６ａ
にシリコンコーティングを施す工程（Ｓ4）、シリコン
コーティング工程終了後に半導体ウェハ２にＥｐｉ成長
処理を施す工程（Ｓ5 ）を含むことを特徴とするもので
ある。
フタイム値をミラーウェハレベルにまで向上させる。 【解決手段】 サセプタ６の保持面６ａにシリコン被膜
９を堆積してサセプタ６の汚染物質Ｄをシリコン被膜９
内に取り込む工程（Ｓ1 ）、汚染物質Ｄを含んだシリコ
ン被膜９を除去する工程（Ｓ2 ）、これらの工程をさら
に１回以上繰り返す工程（Ｓ3 ）、その後、保持面６ａ
にシリコンコーティングを施す工程（Ｓ4）、シリコン
コーティング工程終了後に半導体ウェハ２にＥｐｉ成長
処理を施す工程（Ｓ5 ）を含むことを特徴とするもので
ある。
Description
【０００１】
【発明の属する技術分野】本発明は半導体ウェハの加工
技術に関し、特に、エピタキシャル成長によってシリコ
ン薄膜の形成された半導体ウェハの汚染防止に適用して
有効な技術に関する。
技術に関し、特に、エピタキシャル成長によってシリコ
ン薄膜の形成された半導体ウェハの汚染防止に適用して
有効な技術に関する。
【０００２】
【従来の技術】デバイスの高集積・高性能化および大口
径化に伴い、下地基板の結晶性を受け継いでシリコン薄
膜を成長させたエピタキシャルウェハには、膜厚や抵抗
率の高精度化、大口径・低コスト化など多様な要求が課
されている。そして、このような要求の一つとして、低
汚染化がある。すなわち、半導体ウェハ中に汚染がある
と、ライフタイム（＝半導体中の電子または正孔が荷電
状態を維持して存在する平均的な時間）が短くなってキ
ャリアが直ちに再結合してしまい、キャリア濃度が大幅
に低下してしまうことになるからである。
径化に伴い、下地基板の結晶性を受け継いでシリコン薄
膜を成長させたエピタキシャルウェハには、膜厚や抵抗
率の高精度化、大口径・低コスト化など多様な要求が課
されている。そして、このような要求の一つとして、低
汚染化がある。すなわち、半導体ウェハ中に汚染がある
と、ライフタイム（＝半導体中の電子または正孔が荷電
状態を維持して存在する平均的な時間）が短くなってキ
ャリアが直ちに再結合してしまい、キャリア濃度が大幅
に低下してしまうことになるからである。
【０００３】なお、半導体ウェハのエピタキシャル成長
を詳しく記載している例としては、たとえば、大日本図
書株式会社発行、「シリコンＬＳＩと化学」（1993年10
月10日発行）、P175〜P177がある。
を詳しく記載している例としては、たとえば、大日本図
書株式会社発行、「シリコンＬＳＩと化学」（1993年10
月10日発行）、P175〜P177がある。
【０００４】
【発明が解決しようとする課題】しかしながら、シリコ
ン薄膜を成長させたエピタキシャルウェハは、その成長
過程で周囲の汚染物質が結晶中に取り込まれるために、
ライフタイム値は鏡面仕上げの施されたミラーウェハに
比べて大幅に低くなってしまう。具体的には、ｐ型半導
体ウェハの場合、ミラーウェハのライフタイム値が 300
μｓ程度であるのに対し、エピタキシャルウェハのライ
フタイム値は、その1/30の10μｓ程度でしかない。
ン薄膜を成長させたエピタキシャルウェハは、その成長
過程で周囲の汚染物質が結晶中に取り込まれるために、
ライフタイム値は鏡面仕上げの施されたミラーウェハに
比べて大幅に低くなってしまう。具体的には、ｐ型半導
体ウェハの場合、ミラーウェハのライフタイム値が 300
μｓ程度であるのに対し、エピタキシャルウェハのライ
フタイム値は、その1/30の10μｓ程度でしかない。
【０００５】そして、このような半導体ウェハの汚染に
よる弊害はエピタキシャル成長の場合のみならず、ウェ
ハプロセス全般で問題になっている。
よる弊害はエピタキシャル成長の場合のみならず、ウェ
ハプロセス全般で問題になっている。
【０００６】そこで、本発明の目的は、ウェハプロセス
における半導体ウェハの汚染を防止することのできる技
術を提供することにある。
における半導体ウェハの汚染を防止することのできる技
術を提供することにある。
【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【０００９】すなわち、本発明による半導体ウェハの加
工方法は、半導体ウェハを保持するサセプタの保持面に
シリコン被膜を堆積してサセプタの汚染物質をシリコン
被膜内に取り込む工程、汚染物質を含んだシリコン被膜
を除去する工程、これらの工程をさらに１回以上繰り返
す工程、その後、保持面にシリコンコーティングを施す
工程、シリコンコーティング工程終了後に半導体ウェハ
を保持面に搭載してこれに所定の処理を施す工程を含む
ことを特徴とするものである。
工方法は、半導体ウェハを保持するサセプタの保持面に
シリコン被膜を堆積してサセプタの汚染物質をシリコン
被膜内に取り込む工程、汚染物質を含んだシリコン被膜
を除去する工程、これらの工程をさらに１回以上繰り返
す工程、その後、保持面にシリコンコーティングを施す
工程、シリコンコーティング工程終了後に半導体ウェハ
を保持面に搭載してこれに所定の処理を施す工程を含む
ことを特徴とするものである。
【００１０】この半導体ウェハの加工方法において、半
導体ウェハの処理では、エピタキシャル成長によりミラ
ーウェハにシリコン薄膜を形成してエピタキシャルウェ
ハとすることができる。サセプタの材質はカーボンやＳ
ｉＣコーティングを適用することができる。
導体ウェハの処理では、エピタキシャル成長によりミラ
ーウェハにシリコン薄膜を形成してエピタキシャルウェ
ハとすることができる。サセプタの材質はカーボンやＳ
ｉＣコーティングを適用することができる。
【００１１】上記した手段によれば、サセプタに半導体
ウェハを保持してのウェハプロセスにおけるウェハ汚染
が防止される。これにより、たとえばエピタキシャル成
長の場合、エピタキシャルウェハの汚染が大幅に防止さ
れてそのライフタイム値をミラーウェハと同等のレベル
にまで引き上げることが可能になる。
ウェハを保持してのウェハプロセスにおけるウェハ汚染
が防止される。これにより、たとえばエピタキシャル成
長の場合、エピタキシャルウェハの汚染が大幅に防止さ
れてそのライフタイム値をミラーウェハと同等のレベル
にまで引き上げることが可能になる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一の部材には同一の符号を付
し、その繰り返しの説明は省略する。
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一の部材には同一の符号を付
し、その繰り返しの説明は省略する。
【００１３】図１は半導体ウェハにエピタキシャル薄膜
を形成するエピタキシャル成長装置を示す概略図、図２
は図１のエピタキシャル成長装置における半導体ウェハ
の加工手順を示すフローチャート、図３〜図５は図２の
フローにより得られた半導体ウェハのライフタイム測定
結果を示すグラフ図である。
を形成するエピタキシャル成長装置を示す概略図、図２
は図１のエピタキシャル成長装置における半導体ウェハ
の加工手順を示すフローチャート、図３〜図５は図２の
フローにより得られた半導体ウェハのライフタイム測定
結果を示すグラフ図である。
【００１４】図１に示すエピタキシャル（以下「Ｅｐ
ｉ」という。）成長装置は、石英や金属からなるベルジ
ャ１内に、ＳｉＨ4 ，ＳｉＨ2 Ｃｌ2 ，ＳｉＨＣｌ3 ，
ＳｉＣｌ4 といった反応ガスＧ1 を導入し、常圧あるい
は数百Torrの減圧下において１０００℃以上の高温気相
中での化学反応を利用して半導体ウェハ２上に下地基板
と同じシリコン薄膜を成長させるバッチ式の縦型気相Ｅ
ｐｉ成長装置である。
ｉ」という。）成長装置は、石英や金属からなるベルジ
ャ１内に、ＳｉＨ4 ，ＳｉＨ2 Ｃｌ2 ，ＳｉＨＣｌ3 ，
ＳｉＣｌ4 といった反応ガスＧ1 を導入し、常圧あるい
は数百Torrの減圧下において１０００℃以上の高温気相
中での化学反応を利用して半導体ウェハ２上に下地基板
と同じシリコン薄膜を成長させるバッチ式の縦型気相Ｅ
ｐｉ成長装置である。
【００１５】ベース３とベルジャ１とで形成される反応
室４の中央には、たとえば石英より構成されたノズル５
がベース３から突出するように設置されており、前記し
た反応ガスＧ1 はこのノズル５から反応室４内に導入さ
れる。
室４の中央には、たとえば石英より構成されたノズル５
がベース３から突出するように設置されており、前記し
た反応ガスＧ1 はこのノズル５から反応室４内に導入さ
れる。
【００１６】ノズル５を取り囲むようにして、シリコン
カーバイド（ＳｉＣ）がコーティングされた円盤状のカ
ーボン製のサセプタ６が設けられ、その保持面６ａには
半導体ウェハ２が保持されている。サセプタ６の下部に
は、高周波電流を流してこの半導体ウェハ２を誘導加熱
するワークコイル７が石英カバー８に覆われて配置され
ており、半導体ウェハ２はサセプタ６を介しての熱伝導
により加熱される。
カーバイド（ＳｉＣ）がコーティングされた円盤状のカ
ーボン製のサセプタ６が設けられ、その保持面６ａには
半導体ウェハ２が保持されている。サセプタ６の下部に
は、高周波電流を流してこの半導体ウェハ２を誘導加熱
するワークコイル７が石英カバー８に覆われて配置され
ており、半導体ウェハ２はサセプタ６を介しての熱伝導
により加熱される。
【００１７】なお、ベース３にはパージガスＧ2 を室内
に導入してシリコン薄膜成長後の反応ガスＧ1 を外部に
排出するため、パージガス導入孔３ａと排気孔３ｂとが
開口されている。
に導入してシリコン薄膜成長後の反応ガスＧ1 を外部に
排出するため、パージガス導入孔３ａと排気孔３ｂとが
開口されている。
【００１８】このＥｐｉ成長装置による半導体ウェハ２
のＥｐｉ成長を図２を参照しつつ説明する。
のＥｐｉ成長を図２を参照しつつ説明する。
【００１９】先ず、たとえば１０００℃以上の高温に加
熱された反応室４にシリコン原子を含んだガスを導入
し、サセプタ６の保持面６ａにシリコン被膜９を堆積す
る（Ｓ1 ）。具体的には、たとえば多結晶シリコン膜を
成膜する場合にはＳｉＨ4 やＳｉ2 Ｈ6 （熱分解のと
き）、ＳｉＨＣｌ3 やＳｉＨ2 Ｃｌ2 （水素還元反応の
とき）を、たとえばシリコン酸化膜を成膜する場合には
さらに酸素、二酸化炭素、酸化窒素、水蒸気を導入す
る。すると、図示するように、サセプタ６に存在する汚
染物質Ｄがシリコン被膜９内に拡散して取り込まれる
（Ｐ1 ）。
熱された反応室４にシリコン原子を含んだガスを導入
し、サセプタ６の保持面６ａにシリコン被膜９を堆積す
る（Ｓ1 ）。具体的には、たとえば多結晶シリコン膜を
成膜する場合にはＳｉＨ4 やＳｉ2 Ｈ6 （熱分解のと
き）、ＳｉＨＣｌ3 やＳｉＨ2 Ｃｌ2 （水素還元反応の
とき）を、たとえばシリコン酸化膜を成膜する場合には
さらに酸素、二酸化炭素、酸化窒素、水蒸気を導入す
る。すると、図示するように、サセプタ６に存在する汚
染物質Ｄがシリコン被膜９内に拡散して取り込まれる
（Ｐ1 ）。
【００２０】シリコン被膜９を形成した後、これをたと
えばＨＣｌやＨ2 の化学反応を利用した高温のガスエッ
チングにより除去する（Ｓ2 ）。これにより、シリコン
被膜に取り込まれた汚染物質も同時に除去される
（Ｐ2 ）。なお、シリコン被膜９は反応性イオンエッチ
ングやプラズマエッチングなどにより除去してもよい。
えばＨＣｌやＨ2 の化学反応を利用した高温のガスエッ
チングにより除去する（Ｓ2 ）。これにより、シリコン
被膜に取り込まれた汚染物質も同時に除去される
（Ｐ2 ）。なお、シリコン被膜９は反応性イオンエッチ
ングやプラズマエッチングなどにより除去してもよい。
【００２１】ここで、１回のシリコン被膜９の堆積・エ
ッチングというクリーニングではサセプタ６の汚染物質
Ｄが十分に拡散・除去されない。つまり、図３に示すよ
うに、ｐ型Ｅｐｉウェハの場合において、サセプタ６の
クリーニングを１回しか行わなかったときのライフタイ
ム値（前述のように、汚染度合いが低くなるほどライフ
タイム値は高くなる）は 200μｓ前後であるが、２回行
ったときでは 250μｓとステップアップし、以後回数を
重ねるに従って一層良好となって行く（６回でミラーウ
ェハと同レベルの 300μｓ程度）。これは、サセプタ６
のクリーニングを複数回行った場合にはＥｐｉウェハの
汚染が大幅に改善されることを意味する。したがって、
シリコン被膜９を堆積して汚染物質Ｄを取り込みこれを
除去するという工程を２回以上繰り返す（Ｓ3 ）。な
お、図３において、“ＲＥＦ”は比較例としてのミラー
ウェハのライフタイム値を示している。
ッチングというクリーニングではサセプタ６の汚染物質
Ｄが十分に拡散・除去されない。つまり、図３に示すよ
うに、ｐ型Ｅｐｉウェハの場合において、サセプタ６の
クリーニングを１回しか行わなかったときのライフタイ
ム値（前述のように、汚染度合いが低くなるほどライフ
タイム値は高くなる）は 200μｓ前後であるが、２回行
ったときでは 250μｓとステップアップし、以後回数を
重ねるに従って一層良好となって行く（６回でミラーウ
ェハと同レベルの 300μｓ程度）。これは、サセプタ６
のクリーニングを複数回行った場合にはＥｐｉウェハの
汚染が大幅に改善されることを意味する。したがって、
シリコン被膜９を堆積して汚染物質Ｄを取り込みこれを
除去するという工程を２回以上繰り返す（Ｓ3 ）。な
お、図３において、“ＲＥＦ”は比較例としてのミラー
ウェハのライフタイム値を示している。
【００２２】このようにクリーニングを複数回行ってサ
セプタ６の汚染物質Ｄを十分に除去した後、その保持面
６ａにシリコン被膜９を形成してシリコンコーティング
を施す（Ｓ4 ）。これにより、サセプタ６に汚染物質Ｄ
が僅かに残留していたとしても閉じ込められてその離脱
が阻止され、表面は極めて清浄な状態となる（Ｐ4 ）。
セプタ６の汚染物質Ｄを十分に除去した後、その保持面
６ａにシリコン被膜９を形成してシリコンコーティング
を施す（Ｓ4 ）。これにより、サセプタ６に汚染物質Ｄ
が僅かに残留していたとしても閉じ込められてその離脱
が阻止され、表面は極めて清浄な状態となる（Ｐ4 ）。
【００２３】その後、半導体ウェハ２を載置してエピタ
キシャル成長を行い（Ｓ5 ，Ｐ5 ）、サセプタ６からの
汚染物質Ｄの離脱が防止された状態でミラーウェハにそ
の結晶性を受け継いだシリコン薄膜を形成してＥｐｉウ
ェハとする。
キシャル成長を行い（Ｓ5 ，Ｐ5 ）、サセプタ６からの
汚染物質Ｄの離脱が防止された状態でミラーウェハにそ
の結晶性を受け継いだシリコン薄膜を形成してＥｐｉウ
ェハとする。
【００２４】ここで、シリコンコートの有無によるＥｐ
ｉウェハ（ｐ型）のライフタイム値の評価結果を図４
に、着工バッチ数によるＥｐｉウェハ（ｎ型）のライフ
タイム値の推移を図５にそれぞれ示す。なお、図４にお
いて、Ｅｐｉウェハのサンプル数ｎはいずれも４枚、比
較例であるミラーウェハのサンプル数ｎは２枚である。
ｉウェハ（ｐ型）のライフタイム値の評価結果を図４
に、着工バッチ数によるＥｐｉウェハ（ｎ型）のライフ
タイム値の推移を図５にそれぞれ示す。なお、図４にお
いて、Ｅｐｉウェハのサンプル数ｎはいずれも４枚、比
較例であるミラーウェハのサンプル数ｎは２枚である。
【００２５】図４に示すように、サセプタ６にシリコン
コートをしなかった場合のＥｐｉウェハではライフタイ
ム値が 247μｓであるのに対し、シリコンコートをした
場合のＥｐｉウェハでは 358μｓと大幅に改善され、比
較例として示すミラーウェハの 397μｓに近い値となっ
た。また、図５に示すように、着工バッチ数が増加して
も、常にミラーウェハと同等のライフタイム値が得られ
た。したがって、上記のクリーニング、コーティングと
いう一連の処理を一度行えば、Ｅｐｉ成長において高ラ
イフタイム値を長期にわたって維持することが可能にな
る。
コートをしなかった場合のＥｐｉウェハではライフタイ
ム値が 247μｓであるのに対し、シリコンコートをした
場合のＥｐｉウェハでは 358μｓと大幅に改善され、比
較例として示すミラーウェハの 397μｓに近い値となっ
た。また、図５に示すように、着工バッチ数が増加して
も、常にミラーウェハと同等のライフタイム値が得られ
た。したがって、上記のクリーニング、コーティングと
いう一連の処理を一度行えば、Ｅｐｉ成長において高ラ
イフタイム値を長期にわたって維持することが可能にな
る。
【００２６】このように、本実施の形態によれば、サセ
プタ６にシリコン被膜堆積・エッチングの工程を２回以
上繰り返してからシリコンコーティングしているので、
その後保持面６ａに半導体ウェハ２を載置して作成され
たＥｐｉウェハの汚染が大幅に防止される。これによ
り、Ｅｐｉウェハのライフタイム値をミラーウェハと同
等のレベルにまで向上させることが可能になる。
プタ６にシリコン被膜堆積・エッチングの工程を２回以
上繰り返してからシリコンコーティングしているので、
その後保持面６ａに半導体ウェハ２を載置して作成され
たＥｐｉウェハの汚染が大幅に防止される。これによ
り、Ｅｐｉウェハのライフタイム値をミラーウェハと同
等のレベルにまで向上させることが可能になる。
【００２７】以上、本発明者によってなされた発明をそ
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることは言うまでもな
い。
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることは言うまでもな
い。
【００２８】たとえば、本実施の形態では、サセプタ６
のクリーニング・シリコンコーティングを行った後、半
導体ウェハ２にＥｐｉ成長の処理を行う場合が説明され
ているが、半導体ウェハ２にシリコン酸化膜を形成する
場合やドライエッチングを行う場合など、Ｅｐｉ成長以
外の処理を施す技術に適用することができる。
のクリーニング・シリコンコーティングを行った後、半
導体ウェハ２にＥｐｉ成長の処理を行う場合が説明され
ているが、半導体ウェハ２にシリコン酸化膜を形成する
場合やドライエッチングを行う場合など、Ｅｐｉ成長以
外の処理を施す技術に適用することができる。
【００２９】したがって、本発明でのサセプタとはウェ
ハ保持体の総称であり、Ｅｐｉ成長装置のサセプタに限
定されるものではない。
ハ保持体の総称であり、Ｅｐｉ成長装置のサセプタに限
定されるものではない。
【００３０】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
【００３１】(1).すなわち、本発明の半導体ウェハの加
工方法によれば、サセプタにシリコン被膜堆積・エッチ
ングの工程を２回以上繰り返してからシリコンコーティ
ングしているので、このサセプタに半導体ウェハを保持
してのウェハプロセスにおけるウェハ汚染が防止され
る。
工方法によれば、サセプタにシリコン被膜堆積・エッチ
ングの工程を２回以上繰り返してからシリコンコーティ
ングしているので、このサセプタに半導体ウェハを保持
してのウェハプロセスにおけるウェハ汚染が防止され
る。
【００３２】(2).したがって、本発明をエピタキシャル
成長技術に適用した場合、エピタキシャルウェハの汚染
が大幅に防止されてそのライフタイム値をミラーウェハ
と同等のレベルにまで引き上げることが可能になる。
成長技術に適用した場合、エピタキシャルウェハの汚染
が大幅に防止されてそのライフタイム値をミラーウェハ
と同等のレベルにまで引き上げることが可能になる。
【図１】半導体ウェハにエピタキシャル薄膜を形成する
エピタキシャル成長装置を示す概略図である。
エピタキシャル成長装置を示す概略図である。
【図２】図１のエピタキシャル成長装置における半導体
ウェハの加工手順を示すフローチャートである。
ウェハの加工手順を示すフローチャートである。
【図３】図２のフローにより得られた半導体ウェハの、
シリコン堆積とエッチングのサイクル回数によるライフ
タイム値の測定結果を示すグラフ図である。
シリコン堆積とエッチングのサイクル回数によるライフ
タイム値の測定結果を示すグラフ図である。
【図４】図２のフローにより得られた半導体ウェハの、
シリコンコートの有無によるライフタイム値の測定結果
を示すグラフ図である。
シリコンコートの有無によるライフタイム値の測定結果
を示すグラフ図である。
【図５】図２のフローにより得られた半導体ウェハの、
クリーニング後のライフタイム値の推移を示すグラフ図
である。
クリーニング後のライフタイム値の推移を示すグラフ図
である。
１ ベルジャ ２ 半導体ウェハ ３ ベース ３ａ パージガス導入孔 ３ｂ 排気孔 ４ 反応室 ５ ノズル ６ サセプタ ６ａ 保持面 ７ ワークコイル ８ 石英カバー ９ シリコン被膜 Ｄ 汚染物質 Ｇ1 反応ガス Ｇ2 パージガス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 荒川 久 東京都青梅市藤橋３丁目３番地２ 日立東 京エレクトロニクス株式会社内 (72)発明者 近藤 泰一 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内
Claims (3)
- 【請求項１】 次の工程（ａ）〜（ｅ）を含むことを特
徴とする半導体ウェハの加工方法。 （ａ）半導体ウェハを保持するサセプタの保持面にシリ
コン被膜を堆積して前記サセプタの汚染物質を前記シリ
コン被膜内に取り込む工程、（ｂ）前記汚染物質を含ん
だ前記シリコン被膜を除去する工程、（ｃ）前記（ａ）
工程およびこれに続く前記（ｂ）工程をさらに１回以上
繰り返す工程、（ｄ）前記（ｃ）工程終了後、前記保持
面にシリコンコーティングを施す工程、（ｅ）前記
（ｄ）工程終了後、前記半導体ウェハを前記保持面に搭
載してこれに所定の処理を施す工程。 - 【請求項２】 請求項１記載の半導体ウェハの加工方法
において、前記半導体ウェハは、前記（ｅ）工程では、
エピタキシャル成長によりミラーウェハにシリコン薄膜
を形成してエピタキシャルウェハとすることを特徴とす
る半導体ウェハの加工方法。 - 【請求項３】 請求項１または２記載の半導体ウェハの
加工方法において、前記サセプタの材質はカーボンであ
ることを特徴とする半導体ウェハの加工方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27568596A JPH10125603A (ja) | 1996-10-18 | 1996-10-18 | 半導体ウェハの加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27568596A JPH10125603A (ja) | 1996-10-18 | 1996-10-18 | 半導体ウェハの加工方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10125603A true JPH10125603A (ja) | 1998-05-15 |
Family
ID=17558934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27568596A Pending JPH10125603A (ja) | 1996-10-18 | 1996-10-18 | 半導体ウェハの加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10125603A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006040743A (ja) * | 2004-07-28 | 2006-02-09 | Matsushita Electric Ind Co Ltd | プラズマ処理方法及び装置 |
| JP2009032946A (ja) * | 2007-07-27 | 2009-02-12 | Shin Etsu Handotai Co Ltd | 気相成長装置および気相成長方法 |
| JP2013105924A (ja) * | 2011-11-15 | 2013-05-30 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法 |
| JP2017120830A (ja) * | 2015-12-28 | 2017-07-06 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法 |
| CN107851553A (zh) * | 2015-07-28 | 2018-03-27 | 爱思开矽得荣株式会社 | 准备重启用于制造外延晶片的反应器的方法 |
-
1996
- 1996-10-18 JP JP27568596A patent/JPH10125603A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006040743A (ja) * | 2004-07-28 | 2006-02-09 | Matsushita Electric Ind Co Ltd | プラズマ処理方法及び装置 |
| JP2009032946A (ja) * | 2007-07-27 | 2009-02-12 | Shin Etsu Handotai Co Ltd | 気相成長装置および気相成長方法 |
| JP2013105924A (ja) * | 2011-11-15 | 2013-05-30 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法 |
| CN107851553A (zh) * | 2015-07-28 | 2018-03-27 | 爱思开矽得荣株式会社 | 准备重启用于制造外延晶片的反应器的方法 |
| JP2018523308A (ja) * | 2015-07-28 | 2018-08-16 | エスケー シルトロン カンパニー リミテッド | エピタキシャルウェーハを製造するためのリアクターの再稼動準備方法 |
| US10550465B2 (en) | 2015-07-28 | 2020-02-04 | Sk Siltron Co., Ltd. | Method of preparing for reactor restart for manufacturing epitaxial wafer |
| CN107851553B (zh) * | 2015-07-28 | 2021-08-20 | 爱思开矽得荣株式会社 | 准备重启用于制造外延晶片的反应器的方法 |
| JP2017120830A (ja) * | 2015-12-28 | 2017-07-06 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7108748B2 (en) | Low temperature load and bake | |
| US10480095B2 (en) | System for rapid bake of semiconductor substrate with upper linear heating elements perpendicular to horizontal gas flow | |
| JP5005170B2 (ja) | 超高品質シリコン含有化合物層の形成方法 | |
| EP0445754B1 (en) | Method for growing a diamond or c-BN thin film | |
| US20030232501A1 (en) | Surface pre-treatment for enhancement of nucleation of high dielectric constant materials | |
| US4874464A (en) | Process for epitaxial deposition of silicon | |
| US6639312B2 (en) | Dummy wafers and methods for making the same | |
| US5510297A (en) | Process for uniform deposition of tungsten silicide on semiconductor wafers by treatment of susceptor having aluminum nitride surface thereon with tungsten silicide after cleaning of susceptor | |
| EP0421075B1 (en) | Low pressure, low-temperature process for depositing silicondioxide | |
| CN113243039B (zh) | 生长掺杂iv族材料的方法 | |
| JP2009007205A (ja) | 基板生産物を作製する方法 | |
| EP0296804B1 (en) | Process for epitaxial deposition of silicone | |
| US9093269B2 (en) | In-situ pre-clean prior to epitaxy | |
| Kunii et al. | Si Surface Cleaning by Si2H6–H2 Gas Etching and Its Effects on Solid-Phase Epitaxy | |
| WO2002000968A1 (en) | A method for manufacturing a susceptor, a susceptor thus obtained and its application | |
| JPH10125603A (ja) | 半導体ウェハの加工方法 | |
| EP0826798A2 (en) | Heteroepitaxy cyclic texture growth method for diamond film | |
| JP2004260086A (ja) | シリコンウェーハの製造方法 | |
| JPH09199424A (ja) | エピタキシャル成長方法 | |
| US20020197828A1 (en) | Method and apparatus for manufacturing a semiconductor device and processing a substrate | |
| KR940010412B1 (ko) | 박막형성방법 | |
| KR20010062215A (ko) | 단결정 실리콘층, 그 에피택셜 성장 방법 및 반도체 장치 | |
| JPH0397691A (ja) | 半導体装置製造用治具 | |
| Green et al. | In-Situ Processing of Si Film Structures in a Rapid Thermal Chemical Vapor Deposition Reactor | |
| JPH02237111A (ja) | 半導体ウェーハ熱処理用治具 |