JPH10125611A - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法

Info

Publication number
JPH10125611A
JPH10125611A JP8275129A JP27512996A JPH10125611A JP H10125611 A JPH10125611 A JP H10125611A JP 8275129 A JP8275129 A JP 8275129A JP 27512996 A JP27512996 A JP 27512996A JP H10125611 A JPH10125611 A JP H10125611A
Authority
JP
Japan
Prior art keywords
silicon carbide
substrate
film
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8275129A
Other languages
English (en)
Other versions
JP3580052B2 (ja
Inventor
Takamasa Suzuki
孝昌 鈴木
Mitsuhiro Kataoka
光浩 片岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP27512996A priority Critical patent/JP3580052B2/ja
Priority to US08/951,646 priority patent/US5952679A/en
Publication of JPH10125611A publication Critical patent/JPH10125611A/ja
Application granted granted Critical
Publication of JP3580052B2 publication Critical patent/JP3580052B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H10P30/2042—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors into crystalline silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/28—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by an annealing step, e.g. for activation of dopants

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】 ＳｉＣ基板にイオン注入を行った後の活性化
アニールにおいて、アウトディフュージョンを防止する
キャップ膜を形成して、十分なキャリア濃度を得る。 【解決手段】 図１（ａ）の工程において、ＳｉＣ基板
１００上にマスク材１２を形成した後、Ｎ+ をイオン注
入する。次に、図１（ｂ）の工程において、基板温度を
１５００℃まで昇温させて、ＳｉＨ4 、Ｃ3 Ｈ8 、Ｈ2
ガスを流し、基板表面にキャップ膜としてのエピタキシ
ャル膜２０を形成しつつイオン注入した不純物であるＮ
を活性化させる。この後、図１（ｃ）に示すように、エ
ピタキシャル膜２０をドライエッチングあるいは酸化等
により除去する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、炭化珪素半導体装
置の製造方法に関する。
【０００２】
【従来の技術】従来、炭化珪素（以下、ＳｉＣという）
半導体装置をトレンチゲート型ＳｉＣパワーＭＯＳＦＥ
Ｔに用いたものが、特開平７−３２６７５５号公報、あ
るいは特開平８−７０１２４号公報に開示されている。
このトレンチゲート型ＳｉＣパワーＭＯＳＦＥＴは、低
オン抵抗、高耐圧等の優れた特性を有するものである。
図２に、その断面構成を示す。
【０００３】表面の面方位が（０００１−）カーボン面
である六方晶系の低抵抗層としてのｎ+ 型単結晶ＳｉＣ
の半導体基板１上に、高抵抗層としてのｎ- 型エピタキ
シャル層２と半導体層としてのｐ型エピタキシャル層３
が順次積層されている。ｐ型エピタキシャル層３内に
は、ｎ+ ソース領域５が形成され、このｎ+ ソース領域
５とｐ型エピタキシャル層３を貫通しｎ- 型エピタキシ
ャル層２に達するトレンチ６が形成されている。トレン
チ６内には、ゲート熱酸化膜７が形成され、その上にゲ
ート電極層８（８ａ、８ｂ）が形成されている。さら
に、層間絶縁膜９、ｎ+ ソース領域５の表面、およびｐ
型エピタキシャル層３の表面には、ソース電極層１０が
形成され、半導体基板１の裏面には、ドレイン電極層１
１が形成されている。
【０００４】上記構成において、トレンチ６の側面６ａ
でのｐ型エピタキシャル層３の表面がチャネルとなって
おり、ゲート電極８に正電圧が印加されてチャネルが形
成されると、ソース・ドレイン間に電流が流れる。上記
したトレンチゲート型ＳｉＣパワーＭＯＳＦＥＴの製造
工程の概要を、図３〜図７を用いて説明する。
【０００５】まず、図３に示すように、表面の面方位が
（０００１−）カーボン面であるｎ + 型単結晶ＳｉＣの
半導体基板１を用意する。そして、その半導体基板１の
表面に、ＣＶＤ法を用いてｎ- 型エピタキシャル層２と
ｐ型エピタキシャル層３を順次積層して、ＳｉＣ基板
（ウェハ）１００を構成する。続いて、図４に示すよう
に、ｐ型エピタキシャル層３に対しマスク材１２を用い
てイオン注入法によりｎ+ ソース領域５を形成する。次
に、マスク材１２を除去した後、図５に示すように、マ
スク材１３を用いて反応性イオンエッチング（ＲＩＥ）
法により、ｎ+ ソース領域５とｐ型エピタキシャル層３
を貫通しｎ- 型エピタキシャル層２に達するトレンチ６
を形成する。
【０００６】次に、図６に示すように、熱酸化法により
ゲート熱酸化膜７を形成する。そして、図７に示すよう
に、トレンチ６内を、第１及び第２ポリシリコン層８
ａ、８ｂにより順次埋め戻す。この後、ＣＶＤ法により
層間絶縁層９を形成し、ソースコンタクト予定位置のｎ
+ ソース領域５とｐ型エピタキシャル層３の表面上にあ
るゲート熱酸化膜７と層間絶縁層９を除去する。そし
て、ｎ+ ソース領域５とｐ型エピタキシャル層３及び層
間絶縁層９上にソース電極層１０を形成するとともに、
半導体基板１の裏面にドレイン電極層１１を形成して、
図２に示すトレンチゲート型ＳｉＣパワーＭＯＳＦＥＴ
を完成させる。
【０００７】
【発明が解決しようとする課題】上記したトレンチゲー
ト型ＳｉＣパワーＭＯＳＦＥＴにおいて、ｎ+ ソース領
域５は、ソース電極層１０とオーミックコンタクトされ
る領域であるため、できるだけ低抵抗のものが好まし
く、このためにはキャリア濃度を高くする必要がある。
【０００８】本発明者らの検討によれば、上記したｎ+
ソース領域５は、ドーパントとしてＮ+ をＳｉＣ基板１
００にイオン注入した後、ＳｉＣ基板１００の温度、す
なわち基板温度を１３００℃にして真空中あるいはＡｒ
雰囲気で活性化アニールすることによって形成すること
ができる。基板温度を１３００℃にしているのは、それ
より高い温度にすると、イオン注入した不純物であるＮ
や母材であるＳｉ、Ｃがアウトディフュージョンして、
良好なオーミックコンタクトが形成できなくなるためで
ある。
【０００９】しかしながら、基板温度を１３００℃に抑
えていたのでは、活性化アニール時の活性化率を高める
ことができず、ｎ+ ソース領域５を低抵抗化するための
十分なキャリア濃度を得ることができない。そこで、イ
オン注入した不純物であるＮや母材であるＳｉ、Ｃがア
ウトディフュージョンしないようにキャップ膜を形成
し、基板温度を１３００℃より高くして活性化アニール
時の活性化率を高め、キャリア濃度を高くすることが考
えられる。例えば、Ｓｉ基板において活性化アニール時
に用いられているＳｉＮやＳｉＯ2 のキャップ膜を形成
することが考えられる。
【００１０】しかしながら、このようなキャップ膜で
は、１２００℃〜１３００℃以上の高温にした場合、キ
ャップ膜が変質する（ばりばりになって壊れる状態にな
る）ため、ＳｉＣ基板に対してはキャップ膜として用い
ることができない。本発明は上記問題に鑑みたもので、
ＳｉＣ基板にイオン注入を行った後の活性化アニールに
おいて、アウトディフュージョンを防止するキャップ膜
を形成して、十分なキャリア濃度を得ることができるよ
うにすることを目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明においては、ＳｉＣ基板にド
ーパントをイオン注入した後、ＳｉＣ基板の表面にエピ
タキシャル膜を形成し、このエピタキシャル膜をキャッ
プ膜とした活性化アニールを行うことを特徴としてい
る。
【００１２】エピタキシャル膜をキャップ膜とした活性
化アニールを行うことにより、基板温度を１３００℃よ
り高くしてもキャップ膜が変質することがないため、活
性化アニールによって十分なキャリア濃度を得ることが
できる。請求項２に記載の発明においては、ＳｉＣ基板
にドーパントをイオン注入した後、ＳｉＣ基板の表面に
エピタキシャル膜を形成しつつ活性化アニールを行うこ
とを特徴としている。
【００１３】この発明によれば、エピタキシャル膜の形
成と同時に活性化アニールを行うことができるため、１
回の工程で、請求項１と同様の効果を得ることができ
る。この場合、具体的には、請求項３に記載の発明のよ
うに、ＳｉＣ基板を１３００℃より高い温度にした状態
でＳｉＨ4 、Ｃ3 Ｈ8 を流しながら活性化アニールを行
う。
【００１４】また、半導体領域が電極層とオーミックコ
ンタクトされる領域である場合には、請求項４に記載の
ように、活性化アニールを行った後、エピタキシャル膜
を除去する。この場合、請求項５に記載の発明のよう
に、エピタキシャル膜を２０００Å以上３０００Å以下
の膜厚で形成すれば、アウトディフュージョンを防止す
るキャップ膜として十分機能させるとともに、活性化ア
ニール後のエピタキシャル膜を容易に除去することがで
きる。
【００１５】請求項６に記載の発明においては、ＳｉＣ
基板にドーパントをイオン注入した後、ＳｉＣ基板の表
面にＳｉＣ基板と同一材料の膜を形成し、この膜をキャ
ップ膜として活性化アニールを行うことを特徴としてい
る。ＳｉＣ基板と同一材料の膜であれば活性化アニール
時に変質することがないため、活性化アニールによって
十分なキャリア濃度を得ることができる。
【００１６】
【発明の実施の形態】本発明をトレンチゲート型ＳｉＣ
パワーＭＯＳＦＥＴの製造方法に適用した実施形態につ
いて説明する。まず、図３に示すＳｉＣ基板１００を用
意する。そして、図１（ａ）に示すように、酸化膜を堆
積し、パターニングしてマスク材１２を形成する。この
後、基板温度を７００℃以上にしドーパントとしてＮ+
をイオン注入する。
【００１７】次に、図１（ｂ）に示すように、ＬＰ−Ｃ
ＶＤ装置内にＳｉＣ基板１００を配置し、基板温度を１
５００℃まで昇温させて、ＳｉＨ4 、Ｃ3 Ｈ8 、キャリ
アガス（Ｈ2 ガス）を流し、基板表面にエピタキシャル
膜２０を成長させる。このエピタキシャル膜２０が、イ
オン注入した不純物であるＮや母材であるＳｉ、Ｃのア
ウトディフュージョンを防止するキャップ膜として機能
する。そして、エピタキシャル膜２０を約１０秒間堆積
させ、その間、基板温度を１５００℃に保持して、イオ
ン注入した不純物であるＮを活性化させる。図１（ａ）
中の×印は不純物であるＮが活性化する前の状態、図１
（ｂ）中の丸印は不純物であるＮが活性化した状態を示
す。そして、基板温度を下げて、ＳｉＣ基板１００をＬ
Ｐ−ＣＶＤ装置から取り出す。
【００１８】この後、図１（ｃ）に示すように、エピタ
キシャル膜２０をドライエッチングあるいは酸化によっ
て除去し、図４に示す状態を得る。この後は、図５以後
の工程を実施し、図２に示すトレンチゲート型ＳｉＣパ
ワーＭＯＳＦＥＴを完成させる。なお、エピタキシャル
膜２０の膜厚としては、２０００Å〜３０００Åが好ま
しい。これは、膜厚が薄すぎるとアウトディフュージョ
ンを十分防止できず、逆に厚すぎるとエピタキシャル膜
２０の除去が困難になるからである。
【００１９】また、図１（ｂ）の工程で、基板温度を１
５００℃にするものを示したが、基板温度としては１３
００℃より高く１６００℃以下が望ましい。さらに、上
記実施形態では、エピタキシャル膜２０の形成と活性化
アニールを同時に行うものを示したが、低温でエピタキ
シャル膜２０を形成し、その後、基板温度を１５００℃
に高め、エピタキシャル膜２０をキャップ膜として活性
化アニールを行うようにしてもよい。
【００２０】また、イオン注入法により形成される半導
体領域は、ソース領域５に限らず、他の半導体領域であ
ってもよい。例えば、上記したＭＯＳＦＥＴのセル領域
の外周に形成されるガードリングであってもよい。ま
た、本発明は上記したトレンチゲート型ＳｉＣパワーＭ
ＯＳＦＥＴの製造方法に限らず、ＳｉＣ基板にイオン注
入して半導体領域を形成するものであれば、他のＳｉＣ
半導体装置の製造方法にも適用することができる。
【００２１】なお、本明細書において、六方晶系の単結
晶ＳｉＣの面方位を表す場合、本来ならば所要の数字の
上にバーを付した表現をとるべきであるが、表現手段に
制約があるため、所要の数字の上にバーを付す表現の代
わりに、所要数字の後ろに「−」を付して表現してい
る。
【図面の簡単な説明】
【図１】本発明をトレンチゲート型ＳｉＣパワーＭＯＳ
ＦＥＴの製造方法に適用した実施形態において、ＳｉＣ
基板１００の表面にｎ+ ソース領域５を形成する工程を
説明するための断面図である。
【図２】ＳｉＣパワーＭＯＳＦＥＴの断面図である。
【図３】ＳｉＣ基板１００を形成する工程を説明するた
めの断面図である。
【図４】ＳｉＣ基板１００の表面にｎ+ ソース領域５を
形成する工程を説明するための断面図である。
【図５】図４に続く製造工程で、トレンチ６を形成する
工程を説明するための断面図である。
【図６】図５に続く製造工程で、ゲート熱酸化膜７を形
成する工程を説明するための断面図である。
【図７】図６に続く製造工程で、ゲート電極層８（８
ａ、８ｂ）を形成する工程を説明するための断面図であ
る。
【符号の説明】
１…ｎ+ 型単結晶半導体基板、２…ｎ- 型エピタキシャ
ル層、３…ｐ型エピタキシャル層、５…ｎ+ ソース領
域、６…トレンチ、７…ゲート熱酸化膜、８…ゲート電
極層、９…層間絶縁層、１０…ソース電極層、１１…ド
レイン電極層、２０…エピタキシャル膜、１００…Ｓｉ
Ｃ基板。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 炭化珪素基板（１００）にイオン注入法
    により形成された半導体領域（５）を有する炭化珪素半
    導体装置の製造方法において、 前記炭化珪素基板にドーパントをイオン注入した後、前
    記炭化珪素基板の表面にエピタキシャル膜（２０）を形
    成し、このエピタキシャル膜をキャップ膜とした活性化
    アニールにより前記半導体領域を形成することを特徴と
    する炭化珪素半導体装置の製造方法。
  2. 【請求項２】 炭化珪素基板（１００）にイオン注入法
    により形成された半導体領域を（５）有する炭化珪素半
    導体装置の製造方法において、 前記炭化珪素基板にドーパントをイオン注入した後、前
    記炭化珪素基板の表面にエピタキシャル膜（２０）を形
    成しつつ活性化アニールを行って前記半導体領域を形成
    することを特徴とする炭化珪素半導体装置の製造方法。
  3. 【請求項３】 前記炭化珪素基板を１３００℃より高い
    温度にした状態でＳｉＨ4 、Ｃ3 Ｈ8 を流しながら前記
    活性化アニールを行うことを特徴とする請求項２に記載
    の炭化珪素半導体装置の製造方法。
  4. 【請求項４】 前記半導体領域は、電極層（１０）とオ
    ーミックコンタクトされる領域であって、前記活性化ア
    ニールを行った後、前記エピタキシャル膜を除去するこ
    とを特徴とする請求項１乃至３のいずれか１つに記載の
    炭化珪素半導体装置の製造方法。
  5. 【請求項５】 前記エピタキシャル膜を、２０００Å以
    上３０００Å以下の膜厚で形成することを特徴とする請
    求項４に記載の炭化珪素半導体装置の製造方法。
  6. 【請求項６】 炭化珪素基板（１００）にイオン注入法
    により形成された半導体領域（５）を有する炭化珪素半
    導体装置の製造方法において、 前記炭化珪素基板にドーパントをイオン注入した後、前
    記炭化珪素基板の表面に前記炭化珪素基板と同一材料の
    膜（２０）を形成し、この膜をキャップ膜として活性化
    アニールを行い前記半導体領域を形成することを特徴と
    する炭化珪素半導体装置の製造方法。
JP27512996A 1996-10-17 1996-10-17 炭化珪素半導体装置の製造方法 Expired - Lifetime JP3580052B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP27512996A JP3580052B2 (ja) 1996-10-17 1996-10-17 炭化珪素半導体装置の製造方法
US08/951,646 US5952679A (en) 1996-10-17 1997-10-16 Semiconductor substrate and method for straightening warp of semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27512996A JP3580052B2 (ja) 1996-10-17 1996-10-17 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10125611A true JPH10125611A (ja) 1998-05-15
JP3580052B2 JP3580052B2 (ja) 2004-10-20

Family

ID=17551112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27512996A Expired - Lifetime JP3580052B2 (ja) 1996-10-17 1996-10-17 炭化珪素半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3580052B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012482A (ja) * 1998-06-22 2000-01-14 Fuji Electric Co Ltd 炭化けい素半導体素子の製造方法
JP2002184712A (ja) * 2000-12-12 2002-06-28 Denso Corp 炭化珪素半導体製造装置およびそれを用いた炭化珪素半導体製造方法
JP2002270838A (ja) * 2001-03-12 2002-09-20 Denso Corp 炭化珪素半導体装置及びその製造方法
JP2002314071A (ja) * 2001-04-18 2002-10-25 Denso Corp 炭化珪素半導体装置の製造方法
JP2003152182A (ja) * 2001-11-14 2003-05-23 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法
JP2009272328A (ja) * 2008-04-30 2009-11-19 Toshiba Corp 炭化珪素半導体素子の製造方法および製造装置
WO2012120731A1 (ja) * 2011-03-09 2012-09-13 住友電気工業株式会社 半導体装置の製造方法
EP4597548A4 (en) * 2023-11-17 2026-04-01 China Electronics Tech Group Corporation No 55 Research Institute MATERIAL TREATMENT METHOD FOR IMPROVING THE CHANNEL MOBILITY OF A SILICON CARBIDE METAL OXIDE SEMICONDUCTOR FIELD-EFFECTED TRANSISTOR

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012482A (ja) * 1998-06-22 2000-01-14 Fuji Electric Co Ltd 炭化けい素半導体素子の製造方法
JP2002184712A (ja) * 2000-12-12 2002-06-28 Denso Corp 炭化珪素半導体製造装置およびそれを用いた炭化珪素半導体製造方法
JP2002270838A (ja) * 2001-03-12 2002-09-20 Denso Corp 炭化珪素半導体装置及びその製造方法
JP2002314071A (ja) * 2001-04-18 2002-10-25 Denso Corp 炭化珪素半導体装置の製造方法
JP2003152182A (ja) * 2001-11-14 2003-05-23 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法
JP2009272328A (ja) * 2008-04-30 2009-11-19 Toshiba Corp 炭化珪素半導体素子の製造方法および製造装置
WO2012120731A1 (ja) * 2011-03-09 2012-09-13 住友電気工業株式会社 半導体装置の製造方法
JP2012190865A (ja) * 2011-03-09 2012-10-04 Sumitomo Electric Ind Ltd 半導体装置の製造方法
US8524585B2 (en) 2011-03-09 2013-09-03 Sumitomo Electric Industries, Ltd. Method of manufacturing semiconductor device
EP4597548A4 (en) * 2023-11-17 2026-04-01 China Electronics Tech Group Corporation No 55 Research Institute MATERIAL TREATMENT METHOD FOR IMPROVING THE CHANNEL MOBILITY OF A SILICON CARBIDE METAL OXIDE SEMICONDUCTOR FIELD-EFFECTED TRANSISTOR

Also Published As

Publication number Publication date
JP3580052B2 (ja) 2004-10-20

Similar Documents

Publication Publication Date Title
US6551865B2 (en) Silicon carbide semiconductor device and method of fabricating the same
JP3881840B2 (ja) 半導体装置
JP3180895B2 (ja) 炭化けい素半導体装置の製造方法
JP5199072B2 (ja) チャネル領域の平滑な表面を有するシリコンカーバイドデバイスを作製する方法
CN101764160B (zh) 半导体装置
JP3959856B2 (ja) 炭化珪素半導体装置及びその製造方法
JP6855793B2 (ja) 半導体装置
US8921903B2 (en) Lateral junction field-effect transistor
JPWO2004036655A1 (ja) 炭化ケイ素半導体装置及びその製造方法
JP2000106371A (ja) 炭化珪素半導体装置の製造方法
JP2008210848A (ja) 炭化珪素半導体装置の製造方法
JPH1126758A (ja) トレンチ型ｍｏｓ半導体装置およびその製造方法
US5952679A (en) Semiconductor substrate and method for straightening warp of semiconductor substrate
JP3972450B2 (ja) 炭化珪素半導体装置の製造方法
JP3759145B2 (ja) 炭化珪素半導体装置およびその製造方法
JP3580052B2 (ja) 炭化珪素半導体装置の製造方法
JP2010129628A (ja) 炭化珪素半導体装置の製造方法
JP3750311B2 (ja) 半導体装置及びその製造方法
JP2003023099A (ja) 電界効果トランジスタ
JP3539417B2 (ja) 炭化珪素半導体装置及びその製造方法
JP3893734B2 (ja) 炭化珪素半導体装置の製造方法
JP4792645B2 (ja) 炭化珪素半導体装置の製造方法
JP5070935B2 (ja) 炭化珪素半導体装置の製造方法
JPH0555593A (ja) 絶縁ゲート形電界効果トランジスタの製造方法
JP2006179662A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040629

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040712

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110730

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term