JPH0555593A - 絶縁ゲート形電界効果トランジスタの製造方法 - Google Patents
絶縁ゲート形電界効果トランジスタの製造方法Info
- Publication number
- JPH0555593A JPH0555593A JP3218865A JP21886591A JPH0555593A JP H0555593 A JPH0555593 A JP H0555593A JP 3218865 A JP3218865 A JP 3218865A JP 21886591 A JP21886591 A JP 21886591A JP H0555593 A JPH0555593 A JP H0555593A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- glass film
- gate electrode
- drain region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 230000005669 field effect Effects 0.000 title claims description 7
- 238000000034 method Methods 0.000 title description 2
- 238000009792 diffusion process Methods 0.000 claims abstract description 34
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 29
- 239000011521 glass Substances 0.000 claims abstract description 24
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 18
- 239000011574 phosphorus Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 8
- 238000001259 photo etching Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 2
- 229910052710 silicon Inorganic materials 0.000 claims 2
- 239000010703 silicon Substances 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 16
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】入力容量、帰還容量の低減を図り、ＯＮ抵抗を
低減し、合わせて高信頼度の縦型ＭＯＳＦＥＴを簡単な
製造工程により提供する。 【構成】 半導体基板１の表面のゲート絶縁膜４上のド
レイン領域にリンガラス膜６パターンを形成し、そのリ
ンガラス膜６パターンを覆う様に多結晶シリコン膜のゲ
ート電極５を形成し、Ｐ型不純物を拡散しチャンネル拡
散領域２を形成するとともに、リンガラス膜６よりＮ型
不純物を拡散し高濃度拡散層１１を形成する。
低減し、合わせて高信頼度の縦型ＭＯＳＦＥＴを簡単な
製造工程により提供する。 【構成】 半導体基板１の表面のゲート絶縁膜４上のド
レイン領域にリンガラス膜６パターンを形成し、そのリ
ンガラス膜６パターンを覆う様に多結晶シリコン膜のゲ
ート電極５を形成し、Ｐ型不純物を拡散しチャンネル拡
散領域２を形成するとともに、リンガラス膜６よりＮ型
不純物を拡散し高濃度拡散層１１を形成する。
Description
【０００１】
【産業上の利用分野】本発明は絶縁ゲート形電界効果ト
ランジスタに係り、特にパワーＭＯＳＦＥＴ等に好適な
縦型の絶縁ゲート形電界効果トランジスタに関する。
ランジスタに係り、特にパワーＭＯＳＦＥＴ等に好適な
縦型の絶縁ゲート形電界効果トランジスタに関する。
【０００２】
【従来の技術】図２は従来の縦型絶縁ゲート形電界効果
トランジスタ（以下、ＭＯＳＦＥＴという）の断面図で
ある。符号１はＮ型の半導体基板であり、ＭＯＳＦＥＴ
のドレイン領域を形成する。符号２はＰ+ 型の縦型ＭＯ
ＳＦＥＴのチャンネル拡散領域である。符号３は、チャ
ンネル拡散領域２内に設けられたＮ+ 型の拡散層であ
り、ソース拡散領域を形成する。符号４は薄い酸化膜か
らなるゲート絶縁膜であり、符号５は多結晶シリコン膜
からなるゲート電極であり、このゲート電極５に電圧が
印加されることによって、ソース拡散領域３とドレイン
領域とがゲート絶縁膜４を介して導通が制御される。符
号９は酸化膜等からなる層間絶縁膜であり、符号１０は
アルミ膜等の金属電極であり、ＭＯＳＦＥＴのソース電
極等を形成する。このような縦型のＭＯＳＦＥＴは、高
耐圧、大電流を取扱うパワーＭＯＳＦＥＴに好適な構造
である。
トランジスタ（以下、ＭＯＳＦＥＴという）の断面図で
ある。符号１はＮ型の半導体基板であり、ＭＯＳＦＥＴ
のドレイン領域を形成する。符号２はＰ+ 型の縦型ＭＯ
ＳＦＥＴのチャンネル拡散領域である。符号３は、チャ
ンネル拡散領域２内に設けられたＮ+ 型の拡散層であ
り、ソース拡散領域を形成する。符号４は薄い酸化膜か
らなるゲート絶縁膜であり、符号５は多結晶シリコン膜
からなるゲート電極であり、このゲート電極５に電圧が
印加されることによって、ソース拡散領域３とドレイン
領域とがゲート絶縁膜４を介して導通が制御される。符
号９は酸化膜等からなる層間絶縁膜であり、符号１０は
アルミ膜等の金属電極であり、ＭＯＳＦＥＴのソース電
極等を形成する。このような縦型のＭＯＳＦＥＴは、高
耐圧、大電流を取扱うパワーＭＯＳＦＥＴに好適な構造
である。
【０００３】しかしながら、係る図２のような構造のＭ
ＯＳＦＥＴにおいては、ゲート電極５が薄いゲート絶縁
膜４を介して直接ドレイン領域である半導体基板１に対
面しているので、ＭＯＳＦＥＴのゲートドレイン間の帰
還容量及びゲートソース間の入力容量が大きくなり、ス
イッチングスピードが遅くなるという問題がある。又ド
レイン領域は低濃度のＮ型半導体基板であるため、パワ
ーＭＯＳＦＥＴにおいては、ＯＮ抵抗が大きくなるとい
う問題がある。この点を解決するために、ゲート絶縁膜
４をドレイン領域上において厚く形成することにより容
量を低減し、且つその厚いゲート絶縁膜直下のドレイン
領域の濃度を高くすることによりＯＮ抵抗を低減するこ
とが、特開昭６３−２１８７６号公報、特開平２−３７
７７７号公報等に開示されている。
ＯＳＦＥＴにおいては、ゲート電極５が薄いゲート絶縁
膜４を介して直接ドレイン領域である半導体基板１に対
面しているので、ＭＯＳＦＥＴのゲートドレイン間の帰
還容量及びゲートソース間の入力容量が大きくなり、ス
イッチングスピードが遅くなるという問題がある。又ド
レイン領域は低濃度のＮ型半導体基板であるため、パワ
ーＭＯＳＦＥＴにおいては、ＯＮ抵抗が大きくなるとい
う問題がある。この点を解決するために、ゲート絶縁膜
４をドレイン領域上において厚く形成することにより容
量を低減し、且つその厚いゲート絶縁膜直下のドレイン
領域の濃度を高くすることによりＯＮ抵抗を低減するこ
とが、特開昭６３−２１８７６号公報、特開平２−３７
７７７号公報等に開示されている。
【０００４】
【発明が解決しようとする課題】前述のように図２に示
された従来の縦型ＭＯＳＦＥＴ構造では、ゲート電極と
ドレイン領域が薄い絶縁膜を介して直接対向しているた
め、ＭＯＳＦＥＴの入力容量、帰還容量が大きくなると
いう問題があり、且つドレイン領域でのＯＮ抵抗が大き
くなるという問題があった。又、前述の特開昭６３−２
１８７６号公報、特開平２−３７７７７号公報に開示さ
れたＭＯＳＦＥＴでは、その製造工程が複雑となるとい
う問題があった。
された従来の縦型ＭＯＳＦＥＴ構造では、ゲート電極と
ドレイン領域が薄い絶縁膜を介して直接対向しているた
め、ＭＯＳＦＥＴの入力容量、帰還容量が大きくなると
いう問題があり、且つドレイン領域でのＯＮ抵抗が大き
くなるという問題があった。又、前述の特開昭６３−２
１８７６号公報、特開平２−３７７７７号公報に開示さ
れたＭＯＳＦＥＴでは、その製造工程が複雑となるとい
う問題があった。
【０００５】
【課題を解決するための手段】本発明は係る課題を解決
するため、縦型ＭＯＳＦＥＴの製造方法を、半導体基板
の表面にゲート絶縁膜を形成する工程と、該ゲート絶縁
膜上にリンガラス膜を被着し、ホトエッチにより前記半
導体基板のドレイン領域上にパターンを形成する工程
と、該リンガラス膜上に多結晶シリコン膜を被着し、前
記リンガラス膜のパターンを覆うように、ホトエッチに
よりゲート電極を形成する工程と、前記多結晶シリコン
膜からなるゲート電極をマスクとしてＰ型不純物をデポ
ジションする工程と、熱処理により該Ｐ型不純物を拡散
しチャンネル拡散領域を形成するとともに、前記リンガ
ラス膜よりリンを拡散しドレイン領域に高濃度拡散層を
形成する工程と、前記多結晶シリコン膜からなるゲート
電極及びホトレジストをマクスとしてＮ型不純物を拡散
することによりソース拡散領域を形成する工程と、コン
タクト開口を設け金属電極を形成する工程とから構成し
た。
するため、縦型ＭＯＳＦＥＴの製造方法を、半導体基板
の表面にゲート絶縁膜を形成する工程と、該ゲート絶縁
膜上にリンガラス膜を被着し、ホトエッチにより前記半
導体基板のドレイン領域上にパターンを形成する工程
と、該リンガラス膜上に多結晶シリコン膜を被着し、前
記リンガラス膜のパターンを覆うように、ホトエッチに
よりゲート電極を形成する工程と、前記多結晶シリコン
膜からなるゲート電極をマスクとしてＰ型不純物をデポ
ジションする工程と、熱処理により該Ｐ型不純物を拡散
しチャンネル拡散領域を形成するとともに、前記リンガ
ラス膜よりリンを拡散しドレイン領域に高濃度拡散層を
形成する工程と、前記多結晶シリコン膜からなるゲート
電極及びホトレジストをマクスとしてＮ型不純物を拡散
することによりソース拡散領域を形成する工程と、コン
タクト開口を設け金属電極を形成する工程とから構成し
た。
【０００６】
【作用】本発明においては、ゲート電極の下でドレイン
領域を形成する半導体基板１の上に厚い絶縁膜であるリ
ンガラス膜を有しているので、ＭＯＳＦＥＴの入力容
量、帰還容量が図２に示す従来の構造と比較して大幅に
減少する。又リンガラス膜より半導体基板１のドレイン
領域にＮ+ 型の高濃度拡散層を形成するため、ＭＯＳＦ
ＥＴのＯＮ抵抗が減少する。そして厚い絶縁膜を、リン
ガラス膜を使用して形成しているので、上述の構造を実
現する簡単な製造工程が実現された。
領域を形成する半導体基板１の上に厚い絶縁膜であるリ
ンガラス膜を有しているので、ＭＯＳＦＥＴの入力容
量、帰還容量が図２に示す従来の構造と比較して大幅に
減少する。又リンガラス膜より半導体基板１のドレイン
領域にＮ+ 型の高濃度拡散層を形成するため、ＭＯＳＦ
ＥＴのＯＮ抵抗が減少する。そして厚い絶縁膜を、リン
ガラス膜を使用して形成しているので、上述の構造を実
現する簡単な製造工程が実現された。
【０００７】
【実施例】まず、Ｎ+型基体の上にＮ型のエピタキシャ
ル層を備えた半導体基板１を準備し、セル間の分離のた
めの拡散層及びガードリング拡散層となる、Ｐ型の深い
拡散領域を形成する。これは熱酸化により酸化膜を成長
させ、ホトエッチにより開口し、ボロンをデポジション
又はイオン注入し熱処理によって拡散層を形成する。次
にチップ端部のアニュラー拡散層となるＮ+ 型の深い拡
散層を形成する。これは酸化膜をホトエッチで開口し、
リンをデポジションしドライブインすることによって拡
散層を形成する。そして、ＭＯＳＦＥＴのセル部分の酸
化膜をホトエッチにより開口する。
ル層を備えた半導体基板１を準備し、セル間の分離のた
めの拡散層及びガードリング拡散層となる、Ｐ型の深い
拡散領域を形成する。これは熱酸化により酸化膜を成長
させ、ホトエッチにより開口し、ボロンをデポジション
又はイオン注入し熱処理によって拡散層を形成する。次
にチップ端部のアニュラー拡散層となるＮ+ 型の深い拡
散層を形成する。これは酸化膜をホトエッチで開口し、
リンをデポジションしドライブインすることによって拡
散層を形成する。そして、ＭＯＳＦＥＴのセル部分の酸
化膜をホトエッチにより開口する。
【０００８】図２は、本発明のＭＯＳＦＥＴの製造工程
の一実施例の断面図である。（Ａ）はリンガラス膜パタ
ーンを形成後の断面図である。まず、熱酸化によるゲー
ト酸化膜６をセル部分の全面に形成する。そして、次に
リンガラス膜を半導体基板全面に化学気相蒸着（ＣＶ
Ｄ）にて、被着する。そしてホトレジストを塗布し、ド
レイン領域上に、ホトエッチによってリンガラス膜をパ
ターン形成して、ドレイン領域上のリンガラス膜６を形
成する。
の一実施例の断面図である。（Ａ）はリンガラス膜パタ
ーンを形成後の断面図である。まず、熱酸化によるゲー
ト酸化膜６をセル部分の全面に形成する。そして、次に
リンガラス膜を半導体基板全面に化学気相蒸着（ＣＶ
Ｄ）にて、被着する。そしてホトレジストを塗布し、ド
レイン領域上に、ホトエッチによってリンガラス膜をパ
ターン形成して、ドレイン領域上のリンガラス膜６を形
成する。
【０００９】（Ｂ）はリンガラス膜６上に多結晶シリコ
ン膜を被着し、前記リンガラス膜６のパターンを覆うよ
うに、ホトエッチによりゲート電極５を形成した後の断
面図である。まず、多結晶シリコン膜をＣＶＤにより半
導体基板全面に被着させる。そしてホトレジストを塗布
し、ホトエッチによってパターン形成されたリンガラス
膜６を覆うようにゲート電極５のパターンを形成する。
ン膜を被着し、前記リンガラス膜６のパターンを覆うよ
うに、ホトエッチによりゲート電極５を形成した後の断
面図である。まず、多結晶シリコン膜をＣＶＤにより半
導体基板全面に被着させる。そしてホトレジストを塗布
し、ホトエッチによってパターン形成されたリンガラス
膜６を覆うようにゲート電極５のパターンを形成する。
【００１０】（Ｃ）は、ＭＯＳＦＥＴ完成後の断面図で
ある。Ｐ型拡散層であるチャンネル拡散領域２及びＮ+
型拡散層であるソース拡散領域３を二重にゲート電極５
をマスクとしてセルフアラインの拡散により形成する。
この拡散は、まずボロンをゲート電極をマスクとしてイ
オン注入し熱処理により、チャンネル拡散領域２を拡散
層として形成する。この時の熱処理に伴って、リンガラ
ス膜６より薄い酸化膜であるゲート絶縁膜４を通して、
リンがドレイン領域である半導体基板１に拡散され高濃
度拡散層１１が形成される。つぎに、レジストおよびゲ
ート電極をマスクとして、同様にリンのイオン注入と拡
散により、ソース拡散領域３が形成される。そして半導
体基板全面にＣＶＤによってリンドープの厚い酸化膜を
成長させる。このリンドープ酸化膜（ＰＳＧ）は、多結
晶シリコンによるゲート電極５とその上に配線されるア
ルミ等の金属電極との層間絶縁膜９となる。そしてソー
ス拡散領域へのコンタクト等のコンタクトパターンをホ
トエッチによって開口して、アルミ蒸着によりアルミ膜
を形成し、ホトエッチによりアルミ膜の金属電極１０等
を形成して、ＭＯＳＦＥＴが完成する。
ある。Ｐ型拡散層であるチャンネル拡散領域２及びＮ+
型拡散層であるソース拡散領域３を二重にゲート電極５
をマスクとしてセルフアラインの拡散により形成する。
この拡散は、まずボロンをゲート電極をマスクとしてイ
オン注入し熱処理により、チャンネル拡散領域２を拡散
層として形成する。この時の熱処理に伴って、リンガラ
ス膜６より薄い酸化膜であるゲート絶縁膜４を通して、
リンがドレイン領域である半導体基板１に拡散され高濃
度拡散層１１が形成される。つぎに、レジストおよびゲ
ート電極をマスクとして、同様にリンのイオン注入と拡
散により、ソース拡散領域３が形成される。そして半導
体基板全面にＣＶＤによってリンドープの厚い酸化膜を
成長させる。このリンドープ酸化膜（ＰＳＧ）は、多結
晶シリコンによるゲート電極５とその上に配線されるア
ルミ等の金属電極との層間絶縁膜９となる。そしてソー
ス拡散領域へのコンタクト等のコンタクトパターンをホ
トエッチによって開口して、アルミ蒸着によりアルミ膜
を形成し、ホトエッチによりアルミ膜の金属電極１０等
を形成して、ＭＯＳＦＥＴが完成する。
【００１１】
【発明の効果】本発明においては、ドレイン領域を形成
する半導体基板１の上部に厚いリンガラス膜を有してい
るので、ＭＯＳＦＥＴの入力容量、帰還容量が減少す
る。又リンガラス膜より半導体基板１のドレイン領域に
Ｎ+ 型の高濃度拡散層を形成するため、ＭＯＳＦＥＴの
ＯＮ抵抗が減少する。そして厚いゲート絶縁膜をリンガ
ラス膜を使用して形成しているので、上述の構造を実現
する簡単な製造工程が実現された。
する半導体基板１の上部に厚いリンガラス膜を有してい
るので、ＭＯＳＦＥＴの入力容量、帰還容量が減少す
る。又リンガラス膜より半導体基板１のドレイン領域に
Ｎ+ 型の高濃度拡散層を形成するため、ＭＯＳＦＥＴの
ＯＮ抵抗が減少する。そして厚いゲート絶縁膜をリンガ
ラス膜を使用して形成しているので、上述の構造を実現
する簡単な製造工程が実現された。
【図１】本発明の一実施例の絶縁ゲート形電界効果トラ
ンジスタの製造方法の断面図である。
ンジスタの製造方法の断面図である。
【図２】従来の絶縁ゲート形電界効果トランジスタの断
面図である。
面図である。
Claims (1)
- 【請求項１】 半導体基板の表面にゲート絶縁膜を形成
する工程と、該ゲート絶縁膜上にリンガラス膜を形成
し、ホトエッチにより前記半導体基板のドレイン領域上
にパターンを形成する工程と、該リンガラス膜上に多結
晶シリコン膜を被着し、前記リンガラス膜のパターンを
覆うように、ホトエッチによりゲート電極を形成する工
程と、前記多結晶シリコン膜からなるゲート電極をマス
クとしてＰ型不純物をデポジションする工程と、熱処理
により該Ｐ型不純物を拡散しチャンネル拡散領域を形成
するとともに、前記リンガラス膜よりリンを拡散しドレ
イン領域に高濃度拡散層を形成する工程と、前記多結晶
シリコンからなるゲート電極及びホトレジストをマクス
としてＮ型不純物を拡散することによりソース拡散領域
を形成する工程と、コンタクト開口を設け金属電極を形
成する工程とからなることを特徴とする絶縁ゲート形電
界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3218865A JPH0555593A (ja) | 1991-08-29 | 1991-08-29 | 絶縁ゲート形電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3218865A JPH0555593A (ja) | 1991-08-29 | 1991-08-29 | 絶縁ゲート形電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555593A true JPH0555593A (ja) | 1993-03-05 |
Family
ID=16726524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3218865A Pending JPH0555593A (ja) | 1991-08-29 | 1991-08-29 | 絶縁ゲート形電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555593A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326316A (ja) * | 1993-05-13 | 1994-11-25 | Nec Corp | 半導体装置の製造方法 |
| DE19506340A1 (de) * | 1994-02-23 | 1995-08-24 | Nissan Motor | Gesinterte Eisenlegierung, die gegen Abrieb bei hoher Temperatur beständig ist und Verfahren zu ihrer Herstellung |
| US5949003A (en) * | 1996-04-15 | 1999-09-07 | Nissan Motor Co., Ltd. | High-temperature wear-resistant sintered alloy |
| DE19957323C1 (de) * | 1998-05-22 | 2001-01-25 | Hitachi Powdered Metals | Sinterlegierung mit besserer Abriebbeständigkeit und Verfahren zu ihrer Herstellung |
| US6340377B1 (en) | 1999-04-12 | 2002-01-22 | Hitachi Powdered Metals Co., Ltd. | High-temperature wear-resistant sintered alloy |
| JP2006100779A (ja) * | 2004-09-02 | 2006-04-13 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
| US7572312B2 (en) | 2005-06-13 | 2009-08-11 | Hitachi Powdered Metals Co., Ltd. | Sintered valve seat and production method therefor |
| US7892481B2 (en) | 2005-10-12 | 2011-02-22 | Hitachi Powdered Metals Co., Ltd. | Manufacturing method for wear resistant sintered member, sintered valve seat, and manufacturing method therefor |
-
1991
- 1991-08-29 JP JP3218865A patent/JPH0555593A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326316A (ja) * | 1993-05-13 | 1994-11-25 | Nec Corp | 半導体装置の製造方法 |
| DE19506340A1 (de) * | 1994-02-23 | 1995-08-24 | Nissan Motor | Gesinterte Eisenlegierung, die gegen Abrieb bei hoher Temperatur beständig ist und Verfahren zu ihrer Herstellung |
| US5529602A (en) * | 1994-02-23 | 1996-06-25 | Hitachi Powdered Metals Co., Ltd. | Sintered iron alloy resistant to abrasion at high temperature and method of manufacturing the same |
| DE19506340C2 (de) * | 1994-02-23 | 1999-02-11 | Nissan Motor | Sinterlegierung und Verfahren zur Herstellung eines Sinterkörpers daraus |
| US5949003A (en) * | 1996-04-15 | 1999-09-07 | Nissan Motor Co., Ltd. | High-temperature wear-resistant sintered alloy |
| DE19957323C1 (de) * | 1998-05-22 | 2001-01-25 | Hitachi Powdered Metals | Sinterlegierung mit besserer Abriebbeständigkeit und Verfahren zu ihrer Herstellung |
| US6340377B1 (en) | 1999-04-12 | 2002-01-22 | Hitachi Powdered Metals Co., Ltd. | High-temperature wear-resistant sintered alloy |
| JP2006100779A (ja) * | 2004-09-02 | 2006-04-13 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
| US7572312B2 (en) | 2005-06-13 | 2009-08-11 | Hitachi Powdered Metals Co., Ltd. | Sintered valve seat and production method therefor |
| US7892481B2 (en) | 2005-10-12 | 2011-02-22 | Hitachi Powdered Metals Co., Ltd. | Manufacturing method for wear resistant sintered member, sintered valve seat, and manufacturing method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0094891B1 (en) | Method of fabricating a vertical power mosfet structure | |
| US5338693A (en) | Process for manufacture of radiation resistant power MOSFET and radiation resistant power MOSFET | |
| US5273922A (en) | High speed, low gate/drain capacitance DMOS device | |
| JPH0555593A (ja) | 絶縁ゲート形電界効果トランジスタの製造方法 | |
| WO1991005372A1 (fr) | Dispositif a circuits integres | |
| JPH06163906A (ja) | 絶縁ゲート半導体装置及びその製造方法 | |
| JP2834058B2 (ja) | 半導体装置の製造方法 | |
| JP3106757B2 (ja) | Ｍｏｓ電界効果半導体装置の製造方法 | |
| JP3162745B2 (ja) | 絶縁ゲート形電界効果トランジスタの製造方法 | |
| JPS63291473A (ja) | 縦型電界効果トランジスタの製造方法 | |
| US5595918A (en) | Process for manufacture of P channel MOS-gated device | |
| JPS624339A (ja) | 半導体装置及びその製造方法 | |
| JPS6225457A (ja) | 縦形半導体装置の製造方法 | |
| JP2890509B2 (ja) | 半導体装置の製造方法 | |
| JP3703427B2 (ja) | Ｍｏｓ電界効果トランジスタ | |
| JPH10335643A (ja) | 半導体装置の製造方法 | |
| JP3297102B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPS6016469A (ja) | Ｍｉｓ半導体装置の製法 | |
| JP3848782B2 (ja) | 半導体装置の製造方法 | |
| JP2630863B2 (ja) | 絶縁ゲート型半導体装置の製造方法 | |
| JPS6155783B2 (ja) | ||
| JPH022170A (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JPH08236542A (ja) | 絶縁ゲート形サイリスタの製造方法 | |
| JPS61251164A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 | |
| JPS6395664A (ja) | 半導体装置の製造方法 |