JPH10125708A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10125708A JPH10125708A JP8295852A JP29585296A JPH10125708A JP H10125708 A JPH10125708 A JP H10125708A JP 8295852 A JP8295852 A JP 8295852A JP 29585296 A JP29585296 A JP 29585296A JP H10125708 A JPH10125708 A JP H10125708A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- bus bar
- height
- chip
- capillary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07521—Aligning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/281—Auxiliary members
- H10W72/283—Reinforcing structures, e.g. bump collars
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ＬＯＣ構造をもつ半導体集積回路パッケージ
空間内でのワイヤーボンディングでもキャピラリーの干
渉領域を明確にすること。 【解決手段】 ＬＯＣ構造をもつ半導体集積回路パッケ
ージにおいて使用するキャピラリー前端径がＴで、チッ
プ上パッド面からバスバー上までの高さＨ、パッド中心
とバスバー間距離Ｄと高さＨの比が、Ｄ／Ｈ≧１＋（Ｔ
／２Ｈ）となる半導体装置、ＬＯＣ構造をもつ半導体集
積回路パッケージにおいてチップ上パッド面からバスバ
ー上までの高さＨ、パッドピッチＰｐ、パッドサイズＤ
ｐとしたとき、パッド中心とバスバー間距離Ｄと高さＨ
の比が、Ｄ／Ｈ≧１＋（２Ｐｐ−Ｄｐ）／２Ｈとなる半
導体装置である。
空間内でのワイヤーボンディングでもキャピラリーの干
渉領域を明確にすること。 【解決手段】 ＬＯＣ構造をもつ半導体集積回路パッケ
ージにおいて使用するキャピラリー前端径がＴで、チッ
プ上パッド面からバスバー上までの高さＨ、パッド中心
とバスバー間距離Ｄと高さＨの比が、Ｄ／Ｈ≧１＋（Ｔ
／２Ｈ）となる半導体装置、ＬＯＣ構造をもつ半導体集
積回路パッケージにおいてチップ上パッド面からバスバ
ー上までの高さＨ、パッドピッチＰｐ、パッドサイズＤ
ｐとしたとき、パッド中心とバスバー間距離Ｄと高さＨ
の比が、Ｄ／Ｈ≧１＋（２Ｐｐ−Ｄｐ）／２Ｈとなる半
導体装置である。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置、特にＬ
ＯＣ構造をもつ半導体集積回路に関するものである。
ＯＣ構造をもつ半導体集積回路に関するものである。
【０００２】
【従来の技術】従来技術としては特公平３−１２７８１
号公報に示す、ＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）構
造の半導体装置がある。図１はＬＯＣ構造を説明する図
である。特に記憶用半導体集積回路パッケージに占める
半導体集積回路チップ１１（以後チップ１１）割合の増
加によりリードフレーム上にチップ１１が位置する構造
からチップ上にリードを配置するＬＯＣ構造が適用され
てきた。
号公報に示す、ＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）構
造の半導体装置がある。図１はＬＯＣ構造を説明する図
である。特に記憶用半導体集積回路パッケージに占める
半導体集積回路チップ１１（以後チップ１１）割合の増
加によりリードフレーム上にチップ１１が位置する構造
からチップ上にリードを配置するＬＯＣ構造が適用され
てきた。
【０００３】また、図１では、電源部分を共通化し、チ
ップ１１に対して低インピーダンス化して高速化を図っ
たバスバーリード１５を備えるようになっている。チッ
プ１１とインナーリード１４の接合はポリイミドテープ
１２等の樹脂を用いて熱を加えることによりチップ１１
表面にダメージを加えない様に行い、チップ上１１に配
置される電極パッド１６はワイヤーボンド可能な様にリ
ードや接合用樹脂との干渉を防ぐためにその隙間に配置
されるが、チップの中央部にバスバー１５に並行に一列
に配列してバスバー１５を越えるようにワイヤーボンデ
ィングを行う構成が一般的である。ワイヤーボンディン
グではリード１４がチップ１１よりも上面にあるので、
第１ボンド点（パッド１６）が第２ボンド点（リード１
４）よりも低い位置にあることから、通常の第１・第２
ワイヤーボンディング点の関係と逆になり、ループを形
成するためのキャピラリー（ボンディングツール）の動
作において、第２ボンド点での接地が速まる必要があ
る。そのためボンディング動作中のワイヤーの繰り出し
量の制御パラメータを従来と大幅に変化させているのが
現状である。
ップ１１に対して低インピーダンス化して高速化を図っ
たバスバーリード１５を備えるようになっている。チッ
プ１１とインナーリード１４の接合はポリイミドテープ
１２等の樹脂を用いて熱を加えることによりチップ１１
表面にダメージを加えない様に行い、チップ上１１に配
置される電極パッド１６はワイヤーボンド可能な様にリ
ードや接合用樹脂との干渉を防ぐためにその隙間に配置
されるが、チップの中央部にバスバー１５に並行に一列
に配列してバスバー１５を越えるようにワイヤーボンデ
ィングを行う構成が一般的である。ワイヤーボンディン
グではリード１４がチップ１１よりも上面にあるので、
第１ボンド点（パッド１６）が第２ボンド点（リード１
４）よりも低い位置にあることから、通常の第１・第２
ワイヤーボンディング点の関係と逆になり、ループを形
成するためのキャピラリー（ボンディングツール）の動
作において、第２ボンド点での接地が速まる必要があ
る。そのためボンディング動作中のワイヤーの繰り出し
量の制御パラメータを従来と大幅に変化させているのが
現状である。
【０００４】
【発明が解決しようとする課題】本ＬＯＣ構造では、パ
ッド１６からインナーリード１４へのワイヤーボンディ
ングを行うためにはワイヤー１３がバスバー１５に接触
しないように越えることが必要である。安定的にワイヤ
ー１３に触れない状態にするにはバスバー１５上でワイ
ヤー１３を高くしたボンディングを行えば良い。しか
し、高いワイヤー１３ではトランスファモールド工程で
の樹脂封入により比較的大きな力を受け容易にワイヤー
が変形してしまう。
ッド１６からインナーリード１４へのワイヤーボンディ
ングを行うためにはワイヤー１３がバスバー１５に接触
しないように越えることが必要である。安定的にワイヤ
ー１３に触れない状態にするにはバスバー１５上でワイ
ヤー１３を高くしたボンディングを行えば良い。しか
し、高いワイヤー１３ではトランスファモールド工程で
の樹脂封入により比較的大きな力を受け容易にワイヤー
が変形してしまう。
【０００５】そこで、図２で示すようにワイヤー１３を
よりバスバー１５に近づけ、低くワイヤーボンディング
を行うために、ボールボンディング後のキャピラリーの
動作にリバース動作を加えることによってワイヤーの折
れ曲がり点を強くつけ、安定したワイヤーボンディング
を行わなければならない。しかし、複数のバスバー１５
よりも低い位置でリバース動作を行う場合、バスバー１
５間にパッドが配置された構造ではこのリバース動作空
間に制約があるという問題がある。
よりバスバー１５に近づけ、低くワイヤーボンディング
を行うために、ボールボンディング後のキャピラリーの
動作にリバース動作を加えることによってワイヤーの折
れ曲がり点を強くつけ、安定したワイヤーボンディング
を行わなければならない。しかし、複数のバスバー１５
よりも低い位置でリバース動作を行う場合、バスバー１
５間にパッドが配置された構造ではこのリバース動作空
間に制約があるという問題がある。
【０００６】
【課題を解決するための手段】本発明は、従来技術であ
るＬＯＣ構造での制約の関係を明確にし、パッケージ設
計に活かす必要があり、これらの課題を有利に解決する
のであって、ＬＯＣ構造をもつ半導体集積回路パッケー
ジにおいて使用するキャピラリー前端径がＴで、チップ
上パッド面からバスバー上までの高さＨ、パッド中心と
バスバー間距離Ｄと高さＨの比が、Ｄ／Ｈ≧１＋（Ｔ／
２Ｈ）となる半導体装置、ＬＯＣ構造をもつ半導体集積
回路パッケージにおいてチップ上パッド面からバスバー
上までの高さＨ、パッドピッチＰｐ、パッドサイズＤｐ
としたとき、パッド中心とバスバー間距離Ｄと高さＨの
比が、Ｄ／Ｈ≧１＋（２Ｐｐ−Ｄｐ）／２Ｈとなる半導
体装置である。
るＬＯＣ構造での制約の関係を明確にし、パッケージ設
計に活かす必要があり、これらの課題を有利に解決する
のであって、ＬＯＣ構造をもつ半導体集積回路パッケー
ジにおいて使用するキャピラリー前端径がＴで、チップ
上パッド面からバスバー上までの高さＨ、パッド中心と
バスバー間距離Ｄと高さＨの比が、Ｄ／Ｈ≧１＋（Ｔ／
２Ｈ）となる半導体装置、ＬＯＣ構造をもつ半導体集積
回路パッケージにおいてチップ上パッド面からバスバー
上までの高さＨ、パッドピッチＰｐ、パッドサイズＤｐ
としたとき、パッド中心とバスバー間距離Ｄと高さＨの
比が、Ｄ／Ｈ≧１＋（２Ｐｐ−Ｄｐ）／２Ｈとなる半導
体装置である。
【０００７】上記の構成をとることにより、ワイヤーボ
ンディング時にＬＯＣ構造パッケージでのバスバー１５
間とチップ１１上電極パッド１６空間内でのリバース動
作を行うキャピラリー３１の動作空間を確保し、その空
間を実現すべくパッケージ構造材料を規定することによ
り、ワイヤーボンディング時の安定したループ形状を提
供することができる。
ンディング時にＬＯＣ構造パッケージでのバスバー１５
間とチップ１１上電極パッド１６空間内でのリバース動
作を行うキャピラリー３１の動作空間を確保し、その空
間を実現すべくパッケージ構造材料を規定することによ
り、ワイヤーボンディング時の安定したループ形状を提
供することができる。
【０００８】
【発明の実施の形態】キャピラリーリバース動作は図３
で示す第１ボンド（ボールボンド）後にリバース開始高
さからワイヤーボンディングする方向とは逆方向にキャ
ピラリーを動作させワイヤーの一部を塑性変形させる。
逆方向への動作量（リバース量２３）はリバース高さ２
２と同等にすることによって第１ボンディング部分への
曲げ角度を一定にしてボール上のネック部分の脆弱化を
防止するため、任意のリバース位置（塑性変形位置）に
よるキャピラリー動作空間２４は図４の様にパッド１６
の中心より円錐状に上方へ広がることになる。この空間
でキャピラリーが動作することを踏まえるとキャピラリ
ー先端の大きさ（径Ｔ）を考慮した円錐状空間（リバー
ス空間２５）にバスバー等のパッケージ構成材料が存在
しないような構造に設計することが望ましい。
で示す第１ボンド（ボールボンド）後にリバース開始高
さからワイヤーボンディングする方向とは逆方向にキャ
ピラリーを動作させワイヤーの一部を塑性変形させる。
逆方向への動作量（リバース量２３）はリバース高さ２
２と同等にすることによって第１ボンディング部分への
曲げ角度を一定にしてボール上のネック部分の脆弱化を
防止するため、任意のリバース位置（塑性変形位置）に
よるキャピラリー動作空間２４は図４の様にパッド１６
の中心より円錐状に上方へ広がることになる。この空間
でキャピラリーが動作することを踏まえるとキャピラリ
ー先端の大きさ（径Ｔ）を考慮した円錐状空間（リバー
ス空間２５）にバスバー等のパッケージ構成材料が存在
しないような構造に設計することが望ましい。
【０００９】チップ表面のパッドからバスバー表面まで
の高さをＨとし、またチップ中心からチップ側バスバー
端までの距離をＤとすると（図５）、キャピラリー線端
径Ｔのボンディングツールを使用した場合、この円錐空
間にバスバーが重複しないような関係を実現するには、 Ｄ／Ｈ≧（Ｔ／２＋Ｈ）／Ｈ≧１＋（Ｔ／２） （１） の関係が満たされればよく、また、図６でパッドピッチ
Ｐｐ、パッドサイズＤｐとしたとき最低限、隣接するパ
ッド、あるいはパッド上のボールと干渉しない様な寸法
以下に限定する。従って一般に、 Ｔ≦２Ｐｐ−Ｄｐ （２） であるから、この関係を先の（１）式に適用すれば、 Ｄ／Ｈ≧１＋（２Ｐｐ−Ｄｐ）／２Ｈ （３） の関係が見いだされ、この関係（３）を満たすようなパ
ッケージ構成を行えばワイヤーボンディング時のキャピ
ラリー干渉が発生せずに安定したループをもつボンディ
ングが可能となる。
の高さをＨとし、またチップ中心からチップ側バスバー
端までの距離をＤとすると（図５）、キャピラリー線端
径Ｔのボンディングツールを使用した場合、この円錐空
間にバスバーが重複しないような関係を実現するには、 Ｄ／Ｈ≧（Ｔ／２＋Ｈ）／Ｈ≧１＋（Ｔ／２） （１） の関係が満たされればよく、また、図６でパッドピッチ
Ｐｐ、パッドサイズＤｐとしたとき最低限、隣接するパ
ッド、あるいはパッド上のボールと干渉しない様な寸法
以下に限定する。従って一般に、 Ｔ≦２Ｐｐ−Ｄｐ （２） であるから、この関係を先の（１）式に適用すれば、 Ｄ／Ｈ≧１＋（２Ｐｐ−Ｄｐ）／２Ｈ （３） の関係が見いだされ、この関係（３）を満たすようなパ
ッケージ構成を行えばワイヤーボンディング時のキャピ
ラリー干渉が発生せずに安定したループをもつボンディ
ングが可能となる。
【００１０】（実施例１）メモリーデバイスにおいて、
本発明によるパッド・バスバー間、チップ表面パッド・
バスバー表面高さ比を適用したＬＯＣ構造をもつＳＯＪ
４２ｐｉｎパッケージを作製した。リードフレームには
４２ＮｉＦｅ合金を用い、チップとリードとの接合には
熱可塑性のポリイミドテープを用いた。このとき、チッ
プ上からバスバー上までの高さＨはポリイミドテープの
厚みが８０μｍ、リードフレームが２００μｍであった
ためＨ＝２８０μｍ、パッド中心からチップ側バスバー
端までの距離Ｄ＝４００μｍ、キャピラリー先端径Ｔ＝
１７８μｍである様に設計を行った。パッド中心・チッ
プ側バスバー端距離とチップ面・バスバー面距離の比、
Ｄ／Ｈ比は Ｄ／Ｈ＝４００μｍ／２８０μｍ＝１．４３ であり、また、 １＋（Ｔ／２Ｈ）＝１＋（１７８／２×２８０）＝１．
３２ であるから、本発明による（１）式、 Ｄ／Ｈ≧１＋（Ｔ／２Ｈ） の条件を満たしており、キャピラリー干渉のない良好な
ワイヤーボンディングが可能であった。
本発明によるパッド・バスバー間、チップ表面パッド・
バスバー表面高さ比を適用したＬＯＣ構造をもつＳＯＪ
４２ｐｉｎパッケージを作製した。リードフレームには
４２ＮｉＦｅ合金を用い、チップとリードとの接合には
熱可塑性のポリイミドテープを用いた。このとき、チッ
プ上からバスバー上までの高さＨはポリイミドテープの
厚みが８０μｍ、リードフレームが２００μｍであった
ためＨ＝２８０μｍ、パッド中心からチップ側バスバー
端までの距離Ｄ＝４００μｍ、キャピラリー先端径Ｔ＝
１７８μｍである様に設計を行った。パッド中心・チッ
プ側バスバー端距離とチップ面・バスバー面距離の比、
Ｄ／Ｈ比は Ｄ／Ｈ＝４００μｍ／２８０μｍ＝１．４３ であり、また、 １＋（Ｔ／２Ｈ）＝１＋（１７８／２×２８０）＝１．
３２ であるから、本発明による（１）式、 Ｄ／Ｈ≧１＋（Ｔ／２Ｈ） の条件を満たしており、キャピラリー干渉のない良好な
ワイヤーボンディングが可能であった。
【００１１】（実施例２）本発明によるＴＳＯＰ５０ｐ
ｉｎパッケージを作製した。キャピラリー径Ｔ＝１７８
μｍを使用し、チップ上からバスバー上までの高さＨ＝
２０５μｍ（リードフレーム厚み１２５μｍ、テープ厚
み８０μｍ）であるため、 １＋（Ｔ／２Ｈ）＝１＋（１７８／２×２０５）＝１．
４３ であるから、Ｄ／Ｈ比がこれ以上の値になるような関係
にすればよいから、 １．４３×Ｈ＝１．４３×２０５μｍ＝２９３．２μｍ 従って、２９３．２μｍ以上のＤ寸法にすればよく、設
計時にＤ＝４００μｍを採用した。関係式は Ｄ／Ｈ＝４００μｍ／２０５μｍ＝１．９５ となり、十分本発明による関係 「Ｄ／Ｈ≧１＋（Ｔ／２Ｈ）」 を満たしており、問題のないワイヤーボンディングが可
能であった。
ｉｎパッケージを作製した。キャピラリー径Ｔ＝１７８
μｍを使用し、チップ上からバスバー上までの高さＨ＝
２０５μｍ（リードフレーム厚み１２５μｍ、テープ厚
み８０μｍ）であるため、 １＋（Ｔ／２Ｈ）＝１＋（１７８／２×２０５）＝１．
４３ であるから、Ｄ／Ｈ比がこれ以上の値になるような関係
にすればよいから、 １．４３×Ｈ＝１．４３×２０５μｍ＝２９３．２μｍ 従って、２９３．２μｍ以上のＤ寸法にすればよく、設
計時にＤ＝４００μｍを採用した。関係式は Ｄ／Ｈ＝４００μｍ／２０５μｍ＝１．９５ となり、十分本発明による関係 「Ｄ／Ｈ≧１＋（Ｔ／２Ｈ）」 を満たしており、問題のないワイヤーボンディングが可
能であった。
【００１２】
【発明の効果】本発明の請求項１又は２により、ＬＯＣ
構造をもつ半導体集積回路パッケージ空間内でのワイヤ
ーボンディングでのキャピラリーの干渉領域を明確にす
ることができ、パッケージ設計における構成材料の位置
関係を明確にすることができた。
構造をもつ半導体集積回路パッケージ空間内でのワイヤ
ーボンディングでのキャピラリーの干渉領域を明確にす
ることができ、パッケージ設計における構成材料の位置
関係を明確にすることができた。
【図１】ＬＯＣ構造を説明する図である。
【図２】リバース動作を説明する図である。
【図３】リバース高さ・量を説明する図である。
【図４】リバース空間を説明する図である。
【図５】リバース空間を説明する図である。
【図６】パッドピッチ・パッドサイズ、キャピラリー線
端径の関係を示す図である。
端径の関係を示す図である。
１１ 集積回路チップ １２ ポリイミドテープ １３ ボンディングワイヤー １４ インナーリード １５ バスバー ２１ キャピラリー先端軌跡 ２２ リバース高さ ２３ リバース量 ２４ リバース空間（キャピラリー先端） ２５ リバース空間（キャピラリー外径） ３１ キャピラリー
Claims (2)
- 【請求項１】 ＬＯＣ構造をもつ半導体集積回路をパッ
ケージした半導体装置において、使用するキャピラリー
前端径がＴで、チップ上パッド面からバスバー上までの
高さＨ、パッド中心とバスバー間距離Ｄとしたとき、Ｄ
と高さＨの比が、Ｄ／Ｈ≧１＋（Ｔ／２Ｈ）となること
を特徴とする半導体装置。 - 【請求項２】 ＬＯＣ構造をもつ半導体集積回路をパッ
ケージした半導体装置において、チップ上パッド面から
バスバー上までの高さＨ、パッドピッチＰｐ、パッドサ
イズＤｐとしたとき、パッド中心とバスバー間距離Ｄと
高さＨの比が、Ｄ／Ｈ≧１＋（２Ｐｐ−Ｄｐ）／２Ｈと
なることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8295852A JPH10125708A (ja) | 1996-10-18 | 1996-10-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8295852A JPH10125708A (ja) | 1996-10-18 | 1996-10-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10125708A true JPH10125708A (ja) | 1998-05-15 |
Family
ID=17826032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8295852A Pending JPH10125708A (ja) | 1996-10-18 | 1996-10-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10125708A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107301989A (zh) * | 2017-06-06 | 2017-10-27 | 深圳国民飞骧科技有限公司 | 一种确定焊线芯片表面焊盘间距的方法 |
| JP2023023688A (ja) * | 2021-08-06 | 2023-02-16 | ミネベアミツミ株式会社 | 力覚センサ装置 |
-
1996
- 1996-10-18 JP JP8295852A patent/JPH10125708A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107301989A (zh) * | 2017-06-06 | 2017-10-27 | 深圳国民飞骧科技有限公司 | 一种确定焊线芯片表面焊盘间距的方法 |
| JP2023023688A (ja) * | 2021-08-06 | 2023-02-16 | ミネベアミツミ株式会社 | 力覚センサ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6008073A (en) | Method of manufacturing a bus bar structure on lead frame of semiconductor device package | |
| US9087827B2 (en) | Mixed wire semiconductor lead frame package | |
| US6624059B2 (en) | Method of improving interconnect of semiconductor devices by utilizing a flattened ball bond | |
| JPH1167809A (ja) | 半導体装置 | |
| US7494042B2 (en) | Method of forming low wire loops and wire loops formed using the method | |
| US5961029A (en) | Wire bonding method | |
| US6232211B1 (en) | Two-step projecting bump for semiconductor chip and method for forming the same | |
| JP2012138476A (ja) | 半導体装置の製造方法 | |
| JPH1012658A (ja) | 入出力端子を多数有する半導体集積回路素子 | |
| US6315190B1 (en) | Wire bonding method | |
| JPH10125708A (ja) | 半導体装置 | |
| JP3455126B2 (ja) | ワイヤボンデイング方法 | |
| JP2981194B2 (ja) | 半導体チップパッケージ | |
| JP2000058578A (ja) | 半導体装置 | |
| US20230275060A1 (en) | Leaded semiconductor package with lead mold flash reduction | |
| JP4219781B2 (ja) | 半導体装置の製造方法 | |
| JP2001156237A (ja) | リードフレーム及びそれを用いた樹脂封止型半導体装置 | |
| JP2500655B2 (ja) | ワイヤ―ボンディング方法及びその装置 | |
| US20010050419A1 (en) | Lead frame and semiconductor device using the lead frame and method of manufacturing the same | |
| JPH11111750A (ja) | 半導体装置 | |
| JP3923379B2 (ja) | 半導体装置 | |
| JPH0529528A (ja) | 半導体集積回路装置およびそれに用いるリードフレーム | |
| JPH0525236Y2 (ja) | ||
| JP2532304B2 (ja) | 半導体チップと、これが搭載される基板との間のワイヤボンディング構造 | |
| JPH08162596A (ja) | リードフレーム及び半導体装置 |