JPH10125709A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10125709A JPH10125709A JP8274781A JP27478196A JPH10125709A JP H10125709 A JPH10125709 A JP H10125709A JP 8274781 A JP8274781 A JP 8274781A JP 27478196 A JP27478196 A JP 27478196A JP H10125709 A JPH10125709 A JP H10125709A
- Authority
- JP
- Japan
- Prior art keywords
- electrode pads
- semiconductor device
- recognition mark
- semiconductor
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Dicing (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】この発明は、特に薄型に構成できるようにした
半導体装置を提供することを課題とする。 【解決手段】半導体ウエハには、ダイシングラインに沿
って破線状の認識マーク23が形成される。ダイシングさ
れた半導体チップ21には、この端縁に沿って電極パッド
221 、222 、…が配置形成されると共に、このチップ21
に形成される認識マーク23は、電極パッド221 、222 、
…それぞれの位置に対応して破線状に形成され、電極パ
ッド221 、222 、…それぞれの相互間に相当する部分に
は、電気的な切断部分が形成されている。したがって、
認識マーク23部分での切断に伴ってめくれが生じて、電
極パッド221 、222 、…それぞれに接続されるリードワ
イヤがこのめくれに接触しても、期待されない電極パッ
ド相互間の電気的なパスの発生が防止される。
半導体装置を提供することを課題とする。 【解決手段】半導体ウエハには、ダイシングラインに沿
って破線状の認識マーク23が形成される。ダイシングさ
れた半導体チップ21には、この端縁に沿って電極パッド
221 、222 、…が配置形成されると共に、このチップ21
に形成される認識マーク23は、電極パッド221 、222 、
…それぞれの位置に対応して破線状に形成され、電極パ
ッド221 、222 、…それぞれの相互間に相当する部分に
は、電気的な切断部分が形成されている。したがって、
認識マーク23部分での切断に伴ってめくれが生じて、電
極パッド221 、222 、…それぞれに接続されるリードワ
イヤがこのめくれに接触しても、期待されない電極パッ
ド相互間の電気的なパスの発生が防止される。
Description
【０００１】
【発明の属する技術分野】この発明は、特に半導体チッ
プの電極端子から導出されるリードワイヤによる短絡事
故の発生が防止されるようにした半導体装置に関する。
プの電極端子から導出されるリードワイヤによる短絡事
故の発生が防止されるようにした半導体装置に関する。
【０００２】
【従来の技術】半導体装置を構成する半導体チップは、
半導体ウエハを所定のダイシングラインに沿って切断分
離することで構成される。ここで、半導体ウエハの状態
において、各半導体チップそれぞれに対応して半導体回
路装置が所定の製造工程によって形成される。この場
合、各半導体回路装置をそれぞれ分離するための格子状
のダイシングラインが半導体ウエキに形成されているも
ので、このダイシングラインに沿ってダイヤモンドブレ
ードによって、各半導体チップ単位に切断分離される。
半導体ウエハを所定のダイシングラインに沿って切断分
離することで構成される。ここで、半導体ウエハの状態
において、各半導体チップそれぞれに対応して半導体回
路装置が所定の製造工程によって形成される。この場
合、各半導体回路装置をそれぞれ分離するための格子状
のダイシングラインが半導体ウエキに形成されているも
ので、このダイシングラインに沿ってダイヤモンドブレ
ードによって、各半導体チップ単位に切断分離される。
【０００３】ここで、半導体ウエハ上に形成される各チ
ップ部分には、それぞれ各チップに対応して形成された
半導体回路装置それぞれの導出端子が、電極パッドの状
態で形成されるもので、これら電極パットは各単位半導
体チップの外周縁に沿って、導電材料による蒸着による
薄膜によって形成される。また、各単位半導体チップを
区画するダイシングラインは、特に目視、画像処理等に
よって認識される必要があるものであり、このため電極
パッドを形成する材料と同じ導電性材料の薄膜によっ
て、特に視覚で認識し易いように最上層に形成されるこ
とが多い。すなわち、電極パッドを形成するマスクと同
じマスクに、ダイシングラインに相当するパターンをも
形成し、電極パッドと同時の工程によって形成される。
ップ部分には、それぞれ各チップに対応して形成された
半導体回路装置それぞれの導出端子が、電極パッドの状
態で形成されるもので、これら電極パットは各単位半導
体チップの外周縁に沿って、導電材料による蒸着による
薄膜によって形成される。また、各単位半導体チップを
区画するダイシングラインは、特に目視、画像処理等に
よって認識される必要があるものであり、このため電極
パッドを形成する材料と同じ導電性材料の薄膜によっ
て、特に視覚で認識し易いように最上層に形成されるこ
とが多い。すなわち、電極パッドを形成するマスクと同
じマスクに、ダイシングラインに相当するパターンをも
形成し、電極パッドと同時の工程によって形成される。
【０００４】図３で示すように半導体ウエハ11には、多
数の半導体回路装置、電極パッド並びに半導体チップを
区画するダイシングライン12が形成されるもので、この
半導体ウエハ11はウエハシート13上に載置設定される。
そして、この状態で円板状のダイヤモンドブレード14に
よってダイシングライン12に沿って切断され、多数の半
導体チップ151 、152 、…が分離形成される。すなわ
ち、半導体ウエハ11には導電材料による薄膜によってダ
イシングライン12が形成され、ダイヤモントブレード14
をこのダイシングライン12に対応して当て、ダイヤモン
ドブレード14を回転させ、冷却水をかけながら移動させ
ることにより、タイシングライン12に沿って、各半導体
チップ151 、152 、…が切断分離される。
数の半導体回路装置、電極パッド並びに半導体チップを
区画するダイシングライン12が形成されるもので、この
半導体ウエハ11はウエハシート13上に載置設定される。
そして、この状態で円板状のダイヤモンドブレード14に
よってダイシングライン12に沿って切断され、多数の半
導体チップ151 、152 、…が分離形成される。すなわ
ち、半導体ウエハ11には導電材料による薄膜によってダ
イシングライン12が形成され、ダイヤモントブレード14
をこのダイシングライン12に対応して当て、ダイヤモン
ドブレード14を回転させ、冷却水をかけながら移動させ
ることにより、タイシングライン12に沿って、各半導体
チップ151 、152 、…が切断分離される。
【０００５】図４はこの様に切断分離することで構成さ
れた半導体チップ15の１つを取り出して示すもので、そ
の外周縁に近接して多数の電極パッド161 、162 、…が
金属材料の蒸着によって形成されている。そして、この
半導体チップ15の縁を形成する部分には、ダイシングラ
インによる認識マーク17が残されている。図では、半導
体チップ15の１つの縁部分にのみ認識マーク17の残りを
示しているが、ダイシングラインの形成状況に応じて、
Ｘ方向およびＸ方向の辺、または４辺に残される。
れた半導体チップ15の１つを取り出して示すもので、そ
の外周縁に近接して多数の電極パッド161 、162 、…が
金属材料の蒸着によって形成されている。そして、この
半導体チップ15の縁を形成する部分には、ダイシングラ
インによる認識マーク17が残されている。図では、半導
体チップ15の１つの縁部分にのみ認識マーク17の残りを
示しているが、ダイシングラインの形成状況に応じて、
Ｘ方向およびＸ方向の辺、または４辺に残される。
【０００６】ここで、このダイシングラインによる認識
マーク17に沿ってダイヤモンドブレード14によって切断
される。図５で示すように、通常は電極パッド16を除く
部分およびこの認識マーク17の上に延びるように、絶縁
物による保護膜18が形成されている。ダイシング工程後
の半導体チップ15の端縁部は、高速回転するダイヤモン
ドブレードのために、保護膜18の上部にまで突出するめ
くれが発生し、当然ながら認識マーク17である導体パタ
ーンにもめくれ171 が発生して、保護膜18から突出す
る。
マーク17に沿ってダイヤモンドブレード14によって切断
される。図５で示すように、通常は電極パッド16を除く
部分およびこの認識マーク17の上に延びるように、絶縁
物による保護膜18が形成されている。ダイシング工程後
の半導体チップ15の端縁部は、高速回転するダイヤモン
ドブレードのために、保護膜18の上部にまで突出するめ
くれが発生し、当然ながら認識マーク17である導体パタ
ーンにもめくれ171 が発生して、保護膜18から突出す
る。
【０００７】半導体チップ15の電極パッド16、161 、16
2 、…には、それぞれ半導体回路装置に接続されるリー
ドワイヤ19がボンディング接続され、その他端はアウタ
ーリードに接続され、図では示していないがモールド樹
脂による外囲器で封止され、半導体装置が完成される。
2 、…には、それぞれ半導体回路装置に接続されるリー
ドワイヤ19がボンディング接続され、その他端はアウタ
ーリードに接続され、図では示していないがモールド樹
脂による外囲器で封止され、半導体装置が完成される。
【０００８】この様に構成される集積化された半導体装
置にあっては、小型化と共に薄型化が要求されているも
ので、特に薄型化の目的を達成するために、ワイヤボン
ディング工程においてリードワイヤ19の高さをより低く
設定することが要求される。この様にリードワイヤ19の
高さを低くして、認識マーク17のめくれ171 による突出
部を跨がれるようにすると、このリードワイヤ19がめく
れ171 に接触することがある。
置にあっては、小型化と共に薄型化が要求されているも
ので、特に薄型化の目的を達成するために、ワイヤボン
ディング工程においてリードワイヤ19の高さをより低く
設定することが要求される。この様にリードワイヤ19の
高さを低くして、認識マーク17のめくれ171 による突出
部を跨がれるようにすると、このリードワイヤ19がめく
れ171 に接触することがある。
【０００９】すなわち、電極パッド16部が半導体チップ
15の縁に沿って延びるように形成された認識マーク17に
電気的に接続され、他の電極パッド部との間が電気的に
短絡され、期待されない電気的なパスができる虞があ
る。したがって、この半導体装置は不良品とされ、生産
性において歩留まりを著しく低くする。
15の縁に沿って延びるように形成された認識マーク17に
電気的に接続され、他の電極パッド部との間が電気的に
短絡され、期待されない電気的なパスができる虞があ
る。したがって、この半導体装置は不良品とされ、生産
性において歩留まりを著しく低くする。
【００１０】
【発明が解決しようとする課題】この発明は上記のよう
な点に鑑みなされたもので、薄型化を進めて電極パッド
部から導出されるリードワイヤの高さを充分に低くした
ような場合であっても、期待しない電極相互間に電気的
なパスが生じないようにして、信頼性の高い生産性が確
保されるようにした半導体装置を提供しようとするもの
である。
な点に鑑みなされたもので、薄型化を進めて電極パッド
部から導出されるリードワイヤの高さを充分に低くした
ような場合であっても、期待しない電極相互間に電気的
なパスが生じないようにして、信頼性の高い生産性が確
保されるようにした半導体装置を提供しようとするもの
である。
【００１１】
【課題を解決するための手段】この発明に係る半導体装
置は、半導体ウエハから分離された半導体チップの主面
の外周縁に沿って複数の電極パッドが形成されるもの
で、この半導体チップの主面の少なくとも１つの外周縁
にダイシングに際して切離し部位を認識する認識マーを
電極パッドと同時に形成する。ここで、この認識マーク
は少なくとも前記電極パッドそれぞれに対応して分離さ
れるようにした不連続な線によって構成されるようにす
る。
置は、半導体ウエハから分離された半導体チップの主面
の外周縁に沿って複数の電極パッドが形成されるもの
で、この半導体チップの主面の少なくとも１つの外周縁
にダイシングに際して切離し部位を認識する認識マーを
電極パッドと同時に形成する。ここで、この認識マーク
は少なくとも前記電極パッドそれぞれに対応して分離さ
れるようにした不連続な線によって構成されるようにす
る。
【００１２】例えば、この認識マークは半導体チップの
主面の外周縁に沿って形成された複数の電極パッドそれ
ぞれの相互間隔部にそれぞれ対応して、これら電極パッ
ドとほぼ同じ間隔で破線状に形成され、また、電極パッ
ドとほぼ同じ位置に破線状に形成される。
主面の外周縁に沿って形成された複数の電極パッドそれ
ぞれの相互間隔部にそれぞれ対応して、これら電極パッ
ドとほぼ同じ間隔で破線状に形成され、また、電極パッ
ドとほぼ同じ位置に破線状に形成される。
【００１３】この様に構成される半導体装置にあって
は、半導体ウエハの状態で半導体チップをそれぞれ区画
するダイシングラインに沿って、電極パッドと同時に破
線状の認識マークが形成され、ダイヤモンドブレードに
よってこの破線による認識マークに沿って切断すれば、
所定の半導体チップが分離切断される。その後、ワイヤ
ボンディングによって、各チップの電極パッドそれぞれ
からリードワイヤを導出し、この場合薄型化のためにそ
の高さを低くして導出し、アウターリードに接続しよう
とした場合、このリードワイヤが認識マークの導電性の
めくれ部分に電気的に接触したような場合にあっても、
この認識マークが少なくとも電極パッド各々の相互間を
切断するように破線状に形成されているものであるた
め、期待されない電極バットの相互間に電気的なパスが
形成されることがなく、半導体装置の信頼性が確保され
る。
は、半導体ウエハの状態で半導体チップをそれぞれ区画
するダイシングラインに沿って、電極パッドと同時に破
線状の認識マークが形成され、ダイヤモンドブレードに
よってこの破線による認識マークに沿って切断すれば、
所定の半導体チップが分離切断される。その後、ワイヤ
ボンディングによって、各チップの電極パッドそれぞれ
からリードワイヤを導出し、この場合薄型化のためにそ
の高さを低くして導出し、アウターリードに接続しよう
とした場合、このリードワイヤが認識マークの導電性の
めくれ部分に電気的に接触したような場合にあっても、
この認識マークが少なくとも電極パッド各々の相互間を
切断するように破線状に形成されているものであるた
め、期待されない電極バットの相互間に電気的なパスが
形成されることがなく、半導体装置の信頼性が確保され
る。
【００１４】
【発明の実施の形態】以下、図面を参照してこの発明の
一実施の形態に係る半導体装置を実施例に基づき説明す
る。図１の（Ａ）はその一実施例の半導体チップ21の平
面構造を示しているもので、例えば正方形状にダイシン
グによって成形されている。そして、この半導体チップ
21の４方の縁に沿って、多数の電極パッド221 、222 、
…が蒸着によって形成され、これら電極パッド221 、22
2 、…は、半導体チップ21の主面に対応して形成された
回路装置に導出端子として接続されている。
一実施の形態に係る半導体装置を実施例に基づき説明す
る。図１の（Ａ）はその一実施例の半導体チップ21の平
面構造を示しているもので、例えば正方形状にダイシン
グによって成形されている。そして、この半導体チップ
21の４方の縁に沿って、多数の電極パッド221 、222 、
…が蒸着によって形成され、これら電極パッド221 、22
2 、…は、半導体チップ21の主面に対応して形成された
回路装置に導出端子として接続されている。
【００１５】そして、この半導体チップ21の４つの端縁
部には、この半導体チップ21を切り出すときの目印とし
て認識マーク23が形成されている。この認識マーク23は
認識できるマークとして形成されるもので、電極パッド
221 、222 、…の形成工程において、同時に形成され
る。
部には、この半導体チップ21を切り出すときの目印とし
て認識マーク23が形成されている。この認識マーク23は
認識できるマークとして形成されるもので、電極パッド
221 、222 、…の形成工程において、同時に形成され
る。
【００１６】この場合、認識マーク23は電極パッド221
、222 、…それぞれに対応した位置に飛び飛びに形成
される破線形状とされるもので、特に電極パッド221 、
222 、…それぞれの相互の間隔部では線が欠如され、電
気的に不連続部が形成されるようになっている。
、222 、…それぞれに対応した位置に飛び飛びに形成
される破線形状とされるもので、特に電極パッド221 、
222 、…それぞれの相互の間隔部では線が欠如され、電
気的に不連続部が形成されるようになっている。
【００１７】この様に構成される半導体装置にあって、
ウエハ状の状態で複数のチップ領域それぞれに半導体回
路装置が形成されると共に、この回路装置に接続される
電極パッド221 、222 、…が形成される。そして、同時
に図３で示したダイシングラインに対応して、破線状の
認識マーク23が形成されるもので、この認識マーク23を
確認しながら、ダイシングラインに沿ってダイヤモンド
ブレードにより切断分離される。そして、この様に切断
分離された半導体チップ21の電極パッド221 、222 、…
それぞれに対して、ワイヤボンディングによりリードワ
イヤが接続される。
ウエハ状の状態で複数のチップ領域それぞれに半導体回
路装置が形成されると共に、この回路装置に接続される
電極パッド221 、222 、…が形成される。そして、同時
に図３で示したダイシングラインに対応して、破線状の
認識マーク23が形成されるもので、この認識マーク23を
確認しながら、ダイシングラインに沿ってダイヤモンド
ブレードにより切断分離される。そして、この様に切断
分離された半導体チップ21の電極パッド221 、222 、…
それぞれに対して、ワイヤボンディングによりリードワ
イヤが接続される。
【００１８】図１の（Ｂ）は他の実施例を示すもので、
この例にあっては認識マーク23は同じく破線状に形成さ
れるものであるが、その形成位置は電極パッド221 、22
2 、…それぞれの相互の間隔部に対応して形成され、電
極パッド221 、222 、…それぞれに対応する部分は、切
断部分とされる。
この例にあっては認識マーク23は同じく破線状に形成さ
れるものであるが、その形成位置は電極パッド221 、22
2 、…それぞれの相互の間隔部に対応して形成され、電
極パッド221 、222 、…それぞれに対応する部分は、切
断部分とされる。
【００１９】図２はこの様に電極パッド221 、222 、…
と共に、認識マーク23の形成された半導体チップ21を用
いて構成される半導体装置の断面構造を示すもので、こ
の半導体チップ21は導電性の板によって構成されるダイ
パット25の表面上に、導電性接着剤等を用いて接合され
る。ダイパッド25の周囲には、このダイパッド25と共に
導電性の板から切り出される多数のアウターリード26が
設けられ、このアウターリード26それぞれと電極パッド
22との間は、ワイヤボンディングによってリードワイヤ
27で接続される。
と共に、認識マーク23の形成された半導体チップ21を用
いて構成される半導体装置の断面構造を示すもので、こ
の半導体チップ21は導電性の板によって構成されるダイ
パット25の表面上に、導電性接着剤等を用いて接合され
る。ダイパッド25の周囲には、このダイパッド25と共に
導電性の板から切り出される多数のアウターリード26が
設けられ、このアウターリード26それぞれと電極パッド
22との間は、ワイヤボンディングによってリードワイヤ
27で接続される。
【００２０】ここで、半導体チップ21の主面の外周縁に
は、認識マーク23が形成され、この認識マーク23に沿っ
てダイシングされるもので、このダイシングに伴ってこ
の図では詳細は示していないが図５で示したようなめく
れが生ずる。
は、認識マーク23が形成され、この認識マーク23に沿っ
てダイシングされるもので、このダイシングに伴ってこ
の図では詳細は示していないが図５で示したようなめく
れが生ずる。
【００２１】リードワイヤ27の接続時において、電極パ
ッド22からこのリードワイヤ27をアウターリード26に導
くに際して、リードワイヤ27の高さができるだけ低くさ
れるようにする。そして、ダイパット25およびアウター
リード26を含み、半導体チップ21部を合成樹脂28により
封止することにより外囲器を形成し、半導体装置が完成
される。
ッド22からこのリードワイヤ27をアウターリード26に導
くに際して、リードワイヤ27の高さができるだけ低くさ
れるようにする。そして、ダイパット25およびアウター
リード26を含み、半導体チップ21部を合成樹脂28により
封止することにより外囲器を形成し、半導体装置が完成
される。
【００２２】ここで、この半導体装置を小型化で且つ薄
型化するためには、電極パッド22からアウターリード16
に引き出されるリードワイヤ27を、可能な限り低く設定
することが要求される。したがって、このリードワイヤ
27が認識マーク23の、ダイシング時のめくれに接触する
可能性がある。
型化するためには、電極パッド22からアウターリード16
に引き出されるリードワイヤ27を、可能な限り低く設定
することが要求される。したがって、このリードワイヤ
27が認識マーク23の、ダイシング時のめくれに接触する
可能性がある。
【００２３】しかし、この実施例で示した半導体チップ
21にあっては、認識マーク23は破線状に形成され、少な
くとも電極パッド221 、222 、…それぞれに対応して、
電気的に切断される間隔部が存在する。したがって、電
極パッド221 、222 、…それぞれから導出されたリード
ワイヤ27が、認識マーク23のめくれ部分に接触したとし
ても、認識マーク23を介して期待しない電極パッド221
、222 、…相互の、電気的なパスが生ずることがな
い。
21にあっては、認識マーク23は破線状に形成され、少な
くとも電極パッド221 、222 、…それぞれに対応して、
電気的に切断される間隔部が存在する。したがって、電
極パッド221 、222 、…それぞれから導出されたリード
ワイヤ27が、認識マーク23のめくれ部分に接触したとし
ても、認識マーク23を介して期待しない電極パッド221
、222 、…相互の、電気的なパスが生ずることがな
い。
【００２４】実施例においては、多数の電極パッド221
、222 、…それぞれに対応して間隔部が設定される認
識マーク23が形成されるようにしたが、この認識マーク
23は半導体チップ21の１つの端縁の全体にわたり形成す
る必要はない。したがって、各電極パッド221 、222 、
…それぞれが電気的に分離できるように、認識マークと
しての機能が損なわれない範囲で、その数を制限するこ
とができる。
、222 、…それぞれに対応して間隔部が設定される認
識マーク23が形成されるようにしたが、この認識マーク
23は半導体チップ21の１つの端縁の全体にわたり形成す
る必要はない。したがって、各電極パッド221 、222 、
…それぞれが電気的に分離できるように、認識マークと
しての機能が損なわれない範囲で、その数を制限するこ
とができる。
【００２５】なお、実施例の説明においては、認識マー
ク23を電極パッド221 、222 、…と同時に形成するよう
に説明したが、この認識マークは認識できるマークとし
て形成されればよいもので、特に電極パッド221 、222
、…と同時に形成する必要はないもので、認識マーク
としての機能が損なわれない範囲で、電極パッドの形成
工程以外の工程で形成するようにしてもよい。
ク23を電極パッド221 、222 、…と同時に形成するよう
に説明したが、この認識マークは認識できるマークとし
て形成されればよいもので、特に電極パッド221 、222
、…と同時に形成する必要はないもので、認識マーク
としての機能が損なわれない範囲で、電極パッドの形成
工程以外の工程で形成するようにしてもよい。
【００２６】また、半導体チップ15の電極パッド16、16
1 、162 、…とアウターリードとの接続は、実施例では
リードワイヤによるボンディング接続を用いたが、テー
プを用いたＴＡＢ(tape automated bonding)等の、その
他の接続方法も適宜採用できる。
1 、162 、…とアウターリードとの接続は、実施例では
リードワイヤによるボンディング接続を用いたが、テー
プを用いたＴＡＢ(tape automated bonding)等の、その
他の接続方法も適宜採用できる。
【００２７】
【発明の効果】以上のようにこの発明に係る半導体装置
にあっては、薄型化するために電極パッドから導出され
るリードワイヤを低く設定し、チップによ導電材料で形
成された認識マークのめくれによる突出部に接触するこ
とがあっても、電極パッドの期待されない相互間に電気
的なパスが形成されることがなく、この種半導体装置の
信頼性が確実に保たれる。
にあっては、薄型化するために電極パッドから導出され
るリードワイヤを低く設定し、チップによ導電材料で形
成された認識マークのめくれによる突出部に接触するこ
とがあっても、電極パッドの期待されない相互間に電気
的なパスが形成されることがなく、この種半導体装置の
信頼性が確実に保たれる。
【図１】（Ａ）および（Ｂ）はそれぞれこの発明の一実
施の形態に係る半導体装置の実施例の、特にチップ部の
平面構造を示す図。
施の形態に係る半導体装置の実施例の、特にチップ部の
平面構造を示す図。
【図２】上記半導体チップを用いて構成される半導体装
置の断面構成図。
置の断面構成図。
【図３】半導体ウエハから半導体チップを切り出す工程
を説明する図。
を説明する図。
【図４】従来の半導体装置を構成する半導体チップを説
明する平面図。
明する平面図。
【図５】この半導体チップを用いた半導体装置のリード
ワイヤ引き出し部分を説明する図。
ワイヤ引き出し部分を説明する図。
21…半導体チップ、22、221 、222 、…電極パッド、23
…認識マーク、25…ダイパッド、26…アウターリード、
27…リードワイヤ、28…モールド樹脂。
…認識マーク、25…ダイパッド、26…アウターリード、
27…リードワイヤ、28…モールド樹脂。
Claims (5)
- 【請求項１】 半導体チップの主面の外周縁に沿って形
成された複数の電極パッドと、 前記半導体チップの前記主面の少なくとも１つの外周縁
に形成され、ダイシングに際してその切離し部位を認識
する認識マークとを具備し、 この認識マークは少なくとも前記電極パッドそれぞれに
対応して分離されるようにした不連続な線によって構成
され、前記電極パッドそれぞれに接続されるリードワイ
ヤは前記認識マーク部の上部を通過して導出され、それ
ぞれアウターリードに接続されるようにしたことを特徴
とする半導体装置。 - 【請求項２】 前記認識マークは、前記半導体チップの
主面の外周縁に沿って形成された複数の電極パッドの相
互間隔部位置にそれぞれ対応して、前記電極パッドとほ
ぼ同じ間隔で破線状に形成されるようにした請求項１記
載の半導体装置。 - 【請求項３】 前記認識マークは、前記半導体チップの
主面の外周縁に沿って形成された複数の電極パッドそれ
ぞれに対応して形成されるもので、前記電極パッドとほ
ぼ同じ間隔で破線状に形成されるようにした請求項１記
載の半導体装置。 - 【請求項４】 前記認識マークは、前記半導体チップの
主面の外周縁に沿って形成された複数の電極パッドの少
なくとも１つの相互間隔部に応して形成されるようにし
た請求項１記載の半導体装置。 - 【請求項５】 前記認識マークは、前記半導体チップの
主面の外周縁に沿って形成された複数の電極パッドの、
少なくとも１つに対応する位置に形成されるようにした
請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8274781A JPH10125709A (ja) | 1996-10-17 | 1996-10-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8274781A JPH10125709A (ja) | 1996-10-17 | 1996-10-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10125709A true JPH10125709A (ja) | 1998-05-15 |
Family
ID=17546479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8274781A Pending JPH10125709A (ja) | 1996-10-17 | 1996-10-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10125709A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246281A (ja) * | 2001-02-13 | 2002-08-30 | Mitsubishi Electric Corp | 半導体装置の製造方法およびそれに用いられるレチクル並びにウェハ |
-
1996
- 1996-10-17 JP JP8274781A patent/JPH10125709A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246281A (ja) * | 2001-02-13 | 2002-08-30 | Mitsubishi Electric Corp | 半導体装置の製造方法およびそれに用いられるレチクル並びにウェハ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3608186A (en) | Semiconductor device manufacture with junction passivation | |
| US7638411B2 (en) | Semiconductor wafer, semiconductor chip and dicing method of a semiconductor wafer | |
| US20180012853A1 (en) | Chip package and manufacturing method thereof | |
| JPH05226564A (ja) | 半導体装置 | |
| CN104637829A (zh) | 电隔离引线框架条带的共享引线的方法 | |
| US6885086B1 (en) | Reduced copper lead frame for saw-singulated chip package | |
| CN104347437A (zh) | 制造半导体器件的方法 | |
| KR20210089498A (ko) | 반도체 패키지 및 제조 방법 | |
| US11715714B2 (en) | Semiconductor devices and methods of manufacturing semiconductor devices | |
| JPH10125709A (ja) | 半導体装置 | |
| CN103165560B (zh) | 基板及应用其的半导体结构 | |
| US20040159924A1 (en) | Semiconductor device | |
| JP2002289756A (ja) | 半導体装置およびその製造方法 | |
| JP7494280B1 (ja) | 無線ｉｃモジュール、無線ｉｃカード、及び無線ｉｃモジュールの製造方法 | |
| JP4283240B2 (ja) | 半導体装置の製造方法 | |
| JP2002373909A (ja) | 半導体回路装置及びその製造方法 | |
| JP4418603B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06314723A (ja) | 半導体装置及びその製造方法 | |
| JPS63269549A (ja) | 半導体集積回路の製造方法 | |
| JP2503767B2 (ja) | 半導体装置の製造方法 | |
| JPH04271134A (ja) | 半導体装置 | |
| JPS6230343A (ja) | 半導体装置 | |
| JPH04192421A (ja) | 半導体装置 | |
| JPS59224153A (ja) | 半導体装置の製造法 | |
| JP4907678B2 (ja) | 半導体装置の製造方法 |