JP2002246281A - 半導体装置の製造方法およびそれに用いられるレチクル並びにウェハ - Google Patents

半導体装置の製造方法およびそれに用いられるレチクル並びにウェハ

Info

Publication number
JP2002246281A
JP2002246281A JP2001034994A JP2001034994A JP2002246281A JP 2002246281 A JP2002246281 A JP 2002246281A JP 2001034994 A JP2001034994 A JP 2001034994A JP 2001034994 A JP2001034994 A JP 2001034994A JP 2002246281 A JP2002246281 A JP 2002246281A
Authority
JP
Japan
Prior art keywords
region
dicing
wafer
reticle
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001034994A
Other languages
English (en)
Inventor
Satoshi Arima
聡 有馬
Koichi Kamiya
好一 神谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001034994A priority Critical patent/JP2002246281A/ja
Priority to US09/920,618 priority patent/US6511897B2/en
Priority to TW090124250A priority patent/TW513749B/zh
Priority to KR10-2001-0061358A priority patent/KR100439388B1/ko
Publication of JP2002246281A publication Critical patent/JP2002246281A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/71—Etching of wafers, substrates or parts of devices using masks for conductive or resistive materials
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/2026—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction
    • G03F7/2028—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction of an edge bead on wafers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 ウェハのダイシングの際に導電層の飛散が抑
制される半導体装置の製造方法とそれに用いられるレチ
クルを提供する。 【解決手段】 所定のレチクルを用いて、順次露光光を
ネガレジストに照射(ショット)する。ネガレジストで
は、露光光が照射された領域がレジストパターンとして
残される。ウェハ外周領域Pでは露光光はネガレジスト
に照射されない。その後、現像処理を施すことによりネ
ガレジストパターンを形成し、これをマスクとして第1
導電層にエッチングを施すことにより第1金属配線層1
1aを形成する。ウェハ外周領域Pではレジストパター
ンは形成されていないため、第1導電層は残らないこと
になる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法およびそれに用いられるレチクル並びにウェハに関
し、特に、アセンブリにおけるダイシングの際に導電層
の切り屑が飛散することのない半導体装置の製造方法
と、その製造方法の露光工程に用いられるレチクルと、
そのような製造方法によってパターニングが施されたウ
ェハとに関するものである。
【0002】
【従来の技術】写真製版技術を用いてウェハにパターン
を形成する従来の方法について説明する。写真製版で
は、所定のパターンをレジストに転写するためにレチク
ルが用いられる。図29に示すように、レチクル120
には、製品チップを形成するための複数のチップパター
ン領域121が形成されている。
【0003】また、複数のチップパターン領域121を
区切るためのダイシングラインパターン領域122が形
成されている。さらに、レチクル120の外縁に沿って
外周ダイシングラインパターン領域123、124が形
成されている。
【0004】ダイシングラインパターン領域122に
は、たとえばアライメントを合わせるためのマークや電
気的特性をテストするためのTEG(Test Element Gro
up)が配置される。これらのダイシングラインパターン
領域122および外周ダイシングラインパターン領域1
23、124により、ウェハには複数の製品チップをそ
れぞれ切り離すために必要なダイシングライン領域がパ
ターニングされる。
【0005】ウェハにおけるダイシングライン領域の幅
は、ダイシングに用いられるカッタ刃の幅やダイシング
の際のカッタ刃の位置等のばらつきを考慮すると、最低
でも数十μm(たとえば60μm程度)の幅が必要とさ
れる。
【0006】ところで、外周ダイシングラインパターン
領域123、124の幅には、ウェハ面内におけるダイ
シングライン領域の占める割合(占有率)を小さくする
ために大きく2種類の幅が設定されている。この場合、
隣合う二辺の外縁に位置する外周ダイシングラインパタ
ーン領域123a、123bの幅は、他の隣合う二辺の
外縁に位置する外周ダイシングラインパターン領域12
4a、123bの幅よりも短く設定されている。たとえ
ば、外周ダイシングラインパターン領域123aの幅は
数μmである。
【0007】次に、このようなレチクル120を用いた
写真製版における露光工程について説明する。レチクル
120は露光装置に装着され、露光光がレチクル120
を介してウェハ上に形成されたレジストに順次照射(シ
ョット)される。
【0008】1回のショットにより、ウェハ上にはレチ
クル120に対応したパターンが転写される。これによ
り、図30に示すように、レチクル120における外周
ダイシングラインパターン領域123aの部分は、幅X
cを有するダイシングライン領域223aとなる。外周
ダイシングラインパターン領域123bの部分は、幅Y
cを有するダイシングライン領域223bとなる。外周
ダイシングラインパターン領域124aの部分は、幅Y
aを有するダイシングライン領域224aとなる。外周
ダイシングラインパターン領域124bの部分は、幅X
aを有するダイシングライン領域224bとなる。ダイ
シングラインパターン領域122aの部分は、幅Xbを
有するダイシングライン領域222aとなる。ダイシン
グラインパターン領域122bの部分は、幅Ybを有す
るダイシングライン領域222bとなる。
【0009】次に、図30に示すように、一のショット
におけるダイシングライン領域223aの外縁に対し
て、レチクル120の外周ダイシングラインパターン領
域124bに対応するダイシングライン領域224bの
外縁が略一致する位置において次のショットが行われ
る。
【0010】このとき、特に、一のショットにより形成
されるダイシングライン領域223aの幅と次のショッ
トにより形成されるダイシングライン領域224bの幅
とを合わせた幅が幅Xbに略等しくなるように、レチク
ル120における外周ダイシングパターン領域の幅が設
定されている。
【0011】次のショットとさらに次のショットにおい
ても同様の位置関係のもとで露光される。なお、図30
では、X方向だけを示しているがY方向についても同様
の位置関係のもとで露光が行われる。また、一のショッ
トによりチップ形成領域が部分的にしか形成されないウ
ェハの外周領域は露光処理が施されない。
【0012】このようにしてウェハ上に順次露光光を照
射(ショット)することで、図31に示すように、ウェ
ハ101にはチップ形成領域102とダイシングライン
領域とが形成される。従来の露光工程は上記のように行
われていた。
【0013】
【発明が解決しようとする課題】しかしながら、上述し
たレチクル120を用いた露光方法では以下に示すよう
な問題があった。ウェハ上にチップパターンを転写する
際、図30に示すように、一のショットにおけるダイシ
ングラインパターン領域223aの外縁に対して、レチ
クル120の外周ダイシングラインパターン領域124
bに対応するダイシングライン領域224bの外縁が略
一致する位置関係のもとで次のショットが行われる。
【0014】このため、たとえば図31に示されたX方
向の最後のチップ形成領域102aとウェハ外周領域P
との間には、外周ダイシングラインパターン領域123
aのみに対応する領域が転写されることになる。Y方向
の最後のチップ形成領域102bについても同様であ
る。
【0015】また、上述したように、ウェハ外周領域P
はチップ形成領域の全体を形成することができないた
め、ウェハ外周領域Pには露光処理が施されずにパター
ニングされないレジストが残されることになる。
【0016】このような露光処理に基づいて所定のエッ
チング処理を施すと、図32に示すように、チップ形成
領域C(102a)とウェハ外周領域Pとの間には、外
周ダイシングラインパターン領域123aのみに対応し
たダイシングライン領域D(223a)が形成される。
【0017】そして、ウェハ外周領域Pでは各工程にお
いて形成された膜が、パターニングが施されずにそのま
まの状態で残される。
【0018】上述したように、一般にダイシングライン
領域の幅としては数十μmの幅が必要とされる。ところ
が、図32に示すように、最外周に位置するチップパタ
ーン領域C(102a)とウェハ外周領域Pとの間に形
成されるダイシングライン領域D(223a)の幅は数
μm程度である。
【0019】ダイシングライン領域Dはダイシングのた
めに必要とされる十分な幅を有して形成されていない。
このため、実際のアセンブリ工程におけるダイシングに
おいては、矢印116に示すように、実質的にウェハ外
周領域Pをダイシングすることになる。
【0020】一方、ウェハ外周領域Pでは、各工程にお
いて形成された膜がそのまま残っている。これらの膜の
中には、配線を形成するためのアルミニウムなどの導電
性膜111、113が含まれている。このため、このウ
ェハ外周領域Pをダイシングすると導電性膜111、1
13もダイシングすることになり、導電性膜111、1
13の切り屑が発生することになる。
【0021】導電性膜111、113の切り屑が含まれ
た状態でアセンブリ工程においてワイヤボンディングが
行われると、飛散した導電性膜111、113の切り屑
によりワイヤ同士が電気的に短絡してしまうことがあっ
た。このため、良品のチップが不良のチップとなってし
まい、製品の歩留まりを下げる要因となっていた。
【0022】また、ダイシングのカッターの刃を傷め、
カッターの寿命を短くする原因となっていた。
【0023】このような問題に対して、ウェハ外周領域
も含めてウェハの全面にパターンを転写するという手法
も考えられる。ところで、ウェハには、図31に示すよ
うに、ウェハを識別するためのウェハ認識用印字103
が印されている。このウェハ認識用印字1031はレー
ザブローによりウェハの表面に凹凸を設けることで形成
される。
【0024】このため、ウェハの全面にパターンを転写
しようとすると、ウェハ認識用印字103の部分にもパ
ターンが形成されることになって、たとえば、半導体製
造装置にウェハをソートする場合や、ウェハテスト(W
T)やアセンブリ工程等においてウェハ認識用印字10
3を読み取ることができなくてウェハを識別することが
できなくなる不具合が生じた。
【0025】また、ウェハの全面にパターンが形成され
ると、特にウェハ外周領域に形成されるパターンが容易
に剥がれやすく、剥がれたパターンがウェハ上に付着す
るなどして歩留まりの低下を引き起こす要因となってい
た。
【0026】また、露光装置(ステッパ装置)のブライ
ンド機能を用いて、レチクルにおけるダイシングライン
パターンの領域を覆うことで、この領域に対するパター
ンをウェハ上に形成させない手法も考えられる。
【0027】ところが、この場合には、ウェハにおける
ショットの位置によりブラインドの位置を調整する必要
が生じて、スループットが低下することになった。
【0028】このように、上述した問題に対していずれ
も有効な解決手法はなかった。また、ウェハに形成され
たチップ形成領域同士をダイシングにより切断する際に
も、ダイシング領域に形成された導電性のアライメント
マークなどのマーク類の切り屑が飛散してワイヤ同士が
電気的に短絡することがあった。
【0029】本発明は上記問題点を解決するためになさ
れたものであり、1つの目的はウェハのダイシングの際
に導電性膜の飛散が抑制される半導体装置の製造方法を
提供することである。他の目的は、そのような半導体装
置の製造方法に用いられるレチクルを提供することであ
る。さらに他の目的は、そのような半導体装置の製造方
法によって得られるウェハを提供することである。
【0030】
【課題を解決するための手段】本発明の一つの局面にお
ける半導体装置の製造方法は、半導体基板としてのウェ
ハ上に導電層を形成する工程とレジスト塗布工程と露光
工程と現像工程と導電領域を形成する工程とを有してい
る。レジスト塗布工程では導電層上にレジストが塗布さ
れる。露光工程では、ウェハにおいて半導体チップをそ
れぞれ形成するための複数のチップ形成領域に位置する
レジストに対して、所定のレチクルを介して露光光が順
次照射される。現像工程では、露光工程の後レジストに
現像処理を行うことにより、導電層をパターニングする
ためのレジストパターンが形成される。導電領域は、レ
ジストパターンをマスクとして導電層にエッチングを施
すことにより形成される。露光工程は、複数のチップ形
成領域のうち最外周に位置するチップ形成領域よりも外
側の領域において設けられるダイシングにより切断され
る領域に対してレジストが残らないように所定の処理を
施す工程を備えている。
【0031】この製造方法によれば、露光工程におい
て、最外周に位置するチップ形成領域よりも外側の領域
において設けられるダイシングにより切断される領域に
対してレジストが残らないように所定の処理が施され
る。これにより、導電層にエッチングを施すことで導電
領域を形成する際にダイシングにより切断される領域で
は導電層が除去される。その結果、ダイシングにより切
断される領域をダイシングする際に導電層の切り屑が飛
散することはなくなり、アセンブリ工程におけるワイヤ
ボンディングの際にワイヤ同士が電気的に短絡すること
を抑制することができる。
【0032】好ましくは、レジスト塗布工程ではレジス
トとしてネガレジストが用いられ、露光工程における所
定の処理として、最外周に位置するチップ形成領域より
も外側の領域には露光光は照射されない。
【0033】これにより、最外周に位置するチップ形成
領域よりも外側の領域では導電層は残らなくなる。その
結果、ダイシングにより切断される領域をダイシングす
る際に導電層の切り屑が飛散することを確実に防止する
ことができる。
【0034】また好ましくは、露光工程における所定の
処理として、複数のチップ形成領域に位置するレジスト
に露光光が順次照射された後に、最外周に位置するチッ
プ形成領域とその最外周に位置するチップ形成領域の外
側の領域との境界に沿って露光光のスポットが照射され
る。
【0035】これにより、ダイシングにより切断される
領域にはレジストパターンが形成されずに導電層が除去
される。その結果、ダイシングにより切断される領域を
ダイシングする際に導電層の切り屑が飛散することを防
止することができる。
【0036】さらに好ましくは、露光工程における所定
の処理として、最外周に位置するチップ形成領域よりも
外側の領域に対してはパターンの形成されていないダミ
ーのレチクルを用いて露光が行われる。
【0037】これにより、最外周に位置するチップ形成
領域よりも外側の領域では導電層は残らなくなる。その
結果、ダイシングにより切断される領域をダイシングす
る際に導電層の切り屑が飛散することを確実に防止する
ことができる。
【0038】好ましくは、露光工程における所定の処理
として、ダイシングにより切断されるべき領域を確保す
るために必要とされるパターン幅を有する外周ダイシン
グラインパターン領域が外縁に沿って形成されたレチク
ルを所定のレチクルとして用い、そのレチクルを用いて
順次露光する際に、一の露光と、その一の露光の次に行
われる露光において外周ダイシングラインパターン領域
が少なくとも部分的に平面的に重なり合う位置にて露光
される。
【0039】これにより、複数のチップ形成領域を所定
の間隔を隔てて配置することができるとともに、最外周
に位置するチップ形成領域よりも外側の領域において設
けられるダイシングにより切断される領域に外周ダイシ
ングラインパターン領域に対応する領域が形成される。
この対応する領域では導電層はエッチングにより除去さ
れ、しかも、この対応する領域がダイシングにより切断
されるべき領域を確保するために必要とされる幅を有す
ることで、ダイシングにより切断される領域としてこの
対応する領域をダイシングする際に導電層の切り屑が飛
散することはない。
【0040】また好ましくは、露光工程では、レチクル
において外周ダイシングラインパターン領域は実質的に
同じ幅を有して形成され、一の露光と、その一の露光の
次に行われる露光において外周ダイシングラインパター
ン領域が平面的に略完全に重なり合う位置にて露光され
る。
【0041】この場合には、外周ダイシングラインパタ
ーン領域に対応する領域としてより幅の広い領域を確保
することができ、ダイシングにより切断される領域とし
てこの対応する領域をダイシングする際に導電層の切り
屑が飛散することをより確実防止することができる。
【0042】さらに好ましくは、その外周ダイシングラ
インパターン領域では実質的なパターンは形成されてい
ない。
【0043】これにより、たとえば導電層からなるアラ
イメントマークなどのマーク類のパターンも形成されな
いので、ダイシングの際にそのようなパターンの切り屑
が飛散するようなことはなくなる。
【0044】本発明の他の局面におけるレチクルは写真
製版に用いられるレチクルであって、外縁に沿って形成
され、1回の露光によりダイシングにより切断される領
域を確保するために必要とされるパターン幅が得られる
外周ダイシングラインパターン領域を備えている。
【0045】このレチクルは、本発明の半導体装置の製
造方法に用いられるレチクルである。この構造によれ
ば、上述したように、ダイシングにより切断される領域
には導電層は残らないので、ダイシングする際に導電層
の切り屑が飛散することはなくなる。
【0046】好ましくは、半導体装置を形成するための
複数のチップパターン領域を備え、複数のチップパター
ン領域は互いにダイシングラインパターン領域によって
区切られ、ダイシングラインパターン領域の幅と外周ダ
イシングラインパターン領域の幅とは実質的に同じ幅で
ある。
【0047】これにより、上述したように、ダイシング
により切断される領域の幅が広がって、ダイシングする
際に導電層の切り屑が飛散するのをより確実に防止する
ことができる。
【0048】本発明のさらに他の局面におけるウェハの
第1のものは、半導体装置を形成するための複数のチッ
プ形成領域とダイシングにより切断される領域とを備え
ている。複数のチップ形成領域はウェハ表面に形成さ
れ、ダイシングライン領域によって互いに区切られてい
る。ダイシングにより切断される領域は、複数のチップ
形成領域のうち最外周に位置するチップ形成領域よりも
外側の領域において形成されている。そして、少なくと
もそのダイシングにより切断される領域には実質的な導
電領域は設けられておらず実質的に絶縁層のみが位置し
ている。
【0049】このウェハは、本発明の半導体装置の製造
方法によって得られるウェハである。この構造によれ
ば、ダイシングにより切断される領域には実質的な導電
領域は設けられていない。その結果、この領域をダイシ
ングする際に導電領域の切り屑が飛散することはなく、
ワイヤボンディングの際にワイヤ同士が電気的に短絡す
るのを防止することができる。
【0050】好ましくは、最外周に位置するチップ形成
領域よりも外側の領域には実質的に絶縁層のみが位置し
ている。
【0051】これにより、ダイシングにより切断される
領域をダイシングする際に導電領域の切り屑が飛散する
のを確実に防止することができる。
【0052】本発明のさらに他の局面におけるウェハの
第2のものは、半導体装置を形成するための複数のチッ
プ形成領域と複数のパッド電極と導電領域とを備えてい
る。半導体装置を形成するための複数のチップ形成領域
はウェハ表面に形成され、ダイシングライン領域によっ
て互いに区切られている。複数のパッド電極はチップ形
成領域に形成され、所定の間隔を隔てて配置されてい
る。導電領域はダイシングライン領域に形成されてい
る。そして、その導電領域の大きさは所定の間隔よりも
小さい。
【0053】この構造によれば、複数のチップ形成領域
間に設けられたダイシングライン領域をダイシングする
際に、そのダイシングライン領域に設けられた導電領域
の切り屑が飛散することになるが、その導電領域の大き
さがパッド電極間の間隔よりも短いことで、その切り屑
によって隣合うパッド電極にボンディングされるワイヤ
同士が電気的に短絡されることを防止することができ
る。
【0054】
【発明の実施の形態】実施の形態1 本発明に実施の形態1に係る半導体装置の製造方法と、
その製造方法によって得られるウェハについて説明す
る。この方法では、金属配線層の写真製版においてネガ
レジストを用いる。ここで説明する各工程の断面構造
は、図6に示す断面線V−Vに対応する断面構造を示
す。
【0055】まず、図1に示すように、シリコン基板
(ウェハ)1上に、たとえばCVD法により層間絶縁膜
10を形成する。その層間絶縁膜10にシリコン基板1
の表面を露出するコンタクトホール10aを形成する。
そのコンタクトホール10aにプラグ14を形成する。
層間絶縁膜10上に、たとえばスパッタ法によりアルミ
ニウムなどの第1導電層11を形成する。その第1導電
層11上にレジストとしてネガレジスト17を塗布形成
する。
【0056】次に、図2に示すように、第1導電層11
をパターニングするための所定のレチクル20を用い
て、順次露光光をネガレジスト17に照射(ショット)
する。ネガレジスト17では、露光光が照射された領域
がレジストパターンとして残される。
【0057】チップ形成領域が部分的にしか確保できな
いウェハ外周領域Pでは写真製版処理は行われない。す
なわち、ウェハ外周領域Pでは露光光はネガレジスト1
7に照射されない。なお、レチクルとシリコン基板1と
の間には、特に示されていないが露光装置のレンズ(光
学系)が配設されている。
【0058】その後、図3に示すように、現像処理を施
すことによりネガレジストパターン17aを形成する。
そのレジストパターン17aをマスクとして第1導電層
11に異方性エッチングを施すことにより、第1金属配
線層11aを形成する。このとき、ウェハ外周領域Pで
はレジストパターンは形成されていないため、第1導電
層11にエッチングが施されて第1導電層11は残らな
いことになる。
【0059】次に、図4に示すように、第1金属配線層
11aを覆うように層間絶縁膜10上にさらに層間絶縁
膜12を形成する。その層間絶縁膜12に第1金属配線
層11aの表面を露出するコンタクトホール12aを形
成する。そのコンタクトホール12aにプラグ15を形
成する。層間絶縁膜12上に、たとえばスパッタ法によ
りアルミニウムなどの第2導電層13を形成する。
【0060】その第2導電層13についても、第1導電
層11の場合と同様に、ネガレジストを用いて写真製版
処理を施すことにより、図5に示すように、第2金属配
線層13aを形成する。この工程においても、ネガレジ
ストを用いることで、ウェハ外周領域Pではエッチング
が施されて第2導電層13は残らないことになる。この
ようにして、図6に示すように、ウェハ1にチップ形成
領域2とダイシング領域とが形成される。
【0061】なお、図6に示すように、ウェハ1には結
晶軸の方向を示すためのノッチ1aが設けられている。
また、ウェハ1にはウェハを識別するためのウェハ認識
用印字3が印されている。
【0062】上述した製造方法によれば、たとえばレチ
クル20として図29に示すような従来のレチクル12
0を用いた場合のように、図6に示すX方向の最後のチ
ップ形成領域2aと外周領域Pとの間に形成されるレチ
クル120の外周ダイシングラインパターン領域123
aに対応する領域D1の幅がダイシングには十分な幅を
有さず、実質的にウェハ外周領域Pをダイシングしなけ
ればならないような場合であっても、ダイシングにより
切断される領域には第1および第2導電層11、13は
残されていないため、ダイシングの際に第1および第2
導電層11、13の切り屑が飛散することはない。
【0063】このことについて、もう少し詳しく説明す
る。上述したように、チップ形成領域2aより外側のウ
ェハ外周領域Pでは露光光が照射されないため、ネガレ
ジストを用いることでウェハ外周領域Pにはネガレジス
トが残らないことになる。このため、図5に示すよう
に、ウェハ外周領域Pではエッチングが施されて第1導
電層11または第2導電層13は残らないことになる。
なお、図6に示すY方向の最後のチップ形成領域2bと
外周領域Pについても同様である。
【0064】これにより、ダイシングにより切断される
領域として矢印16に示すようにウェハ外周領域Pもダ
イシングしなければならない場合であっても、外周領域
Pには第1導電層11および第2導電層13が残ってい
ないので、ダイシングの際に第1導電層11および第2
導電層13の切り屑が飛散することはない。
【0065】その結果、アセンブリ工程におけるワイヤ
ボンディングの際に、飛散した第1および第2金属配線
層11、13の切り屑によりワイヤ同士が電気的に短絡
して動作不良を起したり、不良チップが発生するのを防
止することができる。
【0066】実施の形態2 実施の形態2では、露光工程においてダイシングライン
に対応する領域を二重露光する方法を含む半導体装置の
製造方法の一例について説明する。まず、この方法に用
いられるレチクルについて説明する。図7に示すよう
に、レチクル20には、複数のチップパターン領域18
が設けられ、ダイシングラインパターン領域21a、2
1b、23a、23b、24a、24bによって区切ら
れている。
【0067】これらのダイシングラインパターン領域の
うち、レチクル20の最外周に位置する外周ダイシング
ラインパターン領域23aの幅はRXdに、外周ダイシ
ングラインパターン領域23bの幅はRYdに、外周ダ
イシングラインパターン領域24aの幅はRYaに、外
周ダイシングラインパターン領域24bの幅はRXaに
それぞれ設定されている。
【0068】また、チップパターン領域18間に位置す
るダイシングラインパターン領域21aの幅はRXb
に、ダイシングラインパターン領域21bの幅はRYb
にそれぞれ設定されている。
【0069】特に、このレチクル20においては、ダイ
シングラインパターン領域21a、21bを含め、外周
ダイシングラインパターン領域23a、23b、24
a、24bの幅も、ウェハに転写した際に形成される領
域の幅がダイシングに十分な幅(数十μm以上、たとえ
ば60μm程度)を有するように設定されている。
【0070】さらに、このレチクル20では、上記各幅
について以下の関係が成り立つように設定されている。
【0071】 RXb<RXa+RXd、RXb≧RXa、RXd RYb<RYa+RYd、RYb≧RYa、RYd 次に、このレチクル20を用いた半導体装置の製造方法
について説明する。まず図8に示すように、シリコン基
板1上に層間絶縁膜25を形成する。その層間絶縁膜2
5上に、たとえばスパッタ法により配線層を形成するた
めの導電層26を形成する。その導電層26上にポジ型
のレジスト27を塗布形成する。
【0072】次に、露光装置に装着されたレチクル20
を介してウェハ上に形成されたレジスト27に露光光を
順次照射(ショット)する。このとき、図9に示すよう
に、一のショットとその次のショット(たとえばX方
向)において、次のショットにおけるレチクル20の外
周ダイシングラインパターン領域24bが、一のショッ
トにおけるレチクル20の外周ダイシングラインパター
ン領域23aの一部に平面的に重なる所定の位置関係の
もとで露光が順次行われる。
【0073】具体的には、まず、一のショットにおい
て、レチクル20に形成された幅RXdを有する外周ダ
イシングラインパターン領域23aによって、ウェハに
は幅Xdを有する領域が形成(転写)される。
【0074】次のショットにおいて、レチクル20に形
成された幅RXaを有する外周ダイシングラインパター
ン領域24aによって、ウェハには幅Xaを有する領域
が形成(転写)される。
【0075】また、レチクル20に形成された幅RXb
を有するダイシングラインパターン領域21aによっ
て、ウェハには幅Xbを有する領域が形成(転写)され
る(図示せず)。
【0076】このとき、ウェハ(シリコン基板1)に対
するレチクル20の相対的な位置関係として、一のショ
ットにおいてレチクル20に形成されたチップパターン
領域18aによりウェハに形成(転写)されるチップ形
成領域と、次のショットにおいてレチクル20に形成さ
れたチップパターン領域18bによりウェハに形成(転
写)されるチップ形成領域との間隔が、レチクル20に
形成されたダイシングラインパターン領域21aにより
ウェハに形成(転写)される領域の幅Xbと実質的に同
じになる位置関係のもとで露光光が照射される。
【0077】一方、外周ダイシングラインパターン領域
23aの幅RXdと外周ダイシングラインパターン領域
24aの幅RXaとを合わせた長さは、上記式に示すよ
うに、ダイシングラインパターン領域21aの幅RXb
よりも長い。このため、上記位置関係を得るには、図9
に示すように、外周ダイシングラインパターン領域24
bが外周ダイシングラインパターン領域23aの一部に
平面的に重なる位置関係に設定する必要がある。この説
明ではX方向について行ったが、Y方向についても同様
である。
【0078】このようなウェハに対するレチクルの位置
関係のもとで、露光光がウェハに形成されたレジストに
順次照射されて、図10に示すように、ウェハにはチッ
プ形成領域2とダイシングライン領域とが形成される。
図10に示す領域22は、一のショットと次のショット
とにおいてそれぞれ露光光を照射する際に、外周ダイシ
ングラインパターン領域の一部が平面的に重なる位置関
係のもとで照射することで露光光が2回照射(2重露
光)された領域を示す。
【0079】露光光が照射された部分は、ポジ型レジス
ト27のためレジストは残らないことになる。したがっ
て、現像処理により、図11に示すように、幅Xbを有
する領域Dに対応する部分のレジストが除去されてレジ
ストパターン27aが形成される。そのレジストパター
ン27aをマスクとして導電層26にエッチングを施す
ことにより、配線層26aを形成する。その後、レジス
トパターン27aを除去する。
【0080】次に、図12に示すように、配線層26a
を覆うように、たとえばCVD法により層間絶縁膜28
を形成する。このようにして半導体装置が形成される。
【0081】上述した半導体装置の製造方法では、ま
ず、一のショットにおいてチップパターン領域18aに
よりウェハに形成されるチップ形成領域と、次のショッ
トにおいてチップパターン領域18bによりウェハに形
成されるチップ形成領域との間隔が、ダイシングライン
パターン領域21aによりウェハに形成される領域の幅
Xbと実質的に同じになる位置関係のもとで露光光が照
射される。
【0082】これにより、図12に示すように、一のシ
ョットにおいてチップパターン領域18aによりウェハ
に形成されるチップ形成領域と、次のショットにおいて
チップパターン領域18bによりウェハに形成されるチ
ップ形成領域との間の領域Dには導電層26は残らな
い。したがって、両チップ形成領域をダイシングする際
に導電層26の切り屑が飛散することはない。
【0083】そして、上述したように、図7に示された
レチクル20に形成される外周ダイシングラインパター
ン領域23a、23b、24a、24bのそれぞれの幅
RXd、RYd、RYa、RXaは、ウェハに外周ダイ
シングラインパターン領域を転写した際に形成(パター
ニング)される領域の幅がダイシングに十分な幅(数十
μm以上)を有するように設定されている。
【0084】これにより、たとえば、図6に示される最
外周に位置するX方向の最後のチップ形成領域2aとウ
ェハ外周領域Pとの間には、図13に示すように、外周
ダイシングラインパターン領域23aに対応する領域D
1が形成(パターニング)されることになる。
【0085】そして、チップ形成領域2aよりも外側の
領域に設けられるダイシングにより切断される領域には
領域D1が位置することになる。この領域D1はダイシ
ングに十分な幅(数十μm以上)を有しており、しかも
この領域D1には導電層は残されていない。したがっ
て、ダイシングにより切断される領域をダイシングする
際に導電層の切り屑が飛散することはない。
【0086】以上の結果、ワイヤボンディングの際に、
飛散した導電層の切り屑によりワイヤ同士が電気的に短
絡して動作不良を起したり、不良チップが発生するのを
防止することができる。
【0087】なお、上述した製造方法では、図10に示
すように二重露光される領域22が存在するが、この領
域には、パターンとして比較的寸法サイズの大きなパタ
ーンを配置させておくことで、二重露光に伴うパターン
形成の不具合を回避することができる。
【0088】実施の形態3 実施の形態3では、露光工程においてダイシングライン
に対応する領域を二重露光する方法を含む半導体装置の
製造方法の他の例について説明する。まず、この方法に
用いられるレチクルについて説明する。
【0089】図14に示すように、レチクル30には、
複数のチップパターン領域18が設けられ、ダイシング
ラインパターン領域31a、31b、32a、32b、
33a、33bによって区切られている。そして、X方
向に延びるダイシングラインパターン領域の幅はすべて
一定の幅に設定され、Y方向に延びるダイシングライン
パターン領域の幅もすべて一定の幅に設定されている。
【0090】具体的には、ダイシングラインパターン領
域のうち、レチクル30の最外周に位置する外周ダイシ
ングラインパターン領域31aの幅、外周ダイシングラ
インパターン領域32bの幅およびチップパターン領域
18間に位置するダイシングラインパターン領域33a
の幅はそれぞれ幅RXbに設定されている。
【0091】外周ダイシングラインパターン領域31b
の幅、外周ダイシングラインパターン領域32aの幅お
よびチップパターン領域18間に位置するダイシングラ
インパターン領域33bの幅はそれぞれ幅RYbに設定
されている。
【0092】各幅RYb、RXbはウェハに転写した際
に形成される領域の幅がダイシングに十分な幅(数十μ
m以上、たとえば60μm程度)を有するように設定さ
れている。
【0093】また、外周ダイシングラインパターン領域
31a、31b、32a、32bには、アライメントマ
ークなどのマーク類やTEG等の実質的なパターンは配
置されていない。
【0094】次に、このレチクル30を用いた半導体装
置の製造方法について説明する。まず図15に示すよう
に、シリコン基板1上に層間絶縁膜25を形成する。そ
の層間絶縁膜25上に、たとえばスパッタ法により配線
層を形成するための導電層26を形成する。その導電層
26上にポジ型のレジスト27を塗布形成する。
【0095】次に、露光装置に装着されたレチクル30
を介してウェハ上に形成されたレジスト27に露光光を
順次照射(ショット)する。このとき、図16に示すよ
うに、一のショットとその次のショット(たとえばX方
向)において、次のショットにおけるレチクル30の外
周ダイシングラインパターン領域32bが、一のショッ
トにおけるレチクル30の外周ダイシングラインパター
ン領域31aの全体に平面的に重なる所定の位置関係の
もとで露光が順次行われる。
【0096】具体的には、まず、一のショットにおい
て、レチクル30に形成された幅RXbを有する外周ダ
イシングラインパターン領域31aによって、ウェハに
は幅Xbを有する領域が形成(転写)される。
【0097】次のショットにおいて、レチクル30に形
成された幅RXbを有する外周ダイシングラインパター
ン領域32bによって、ウェハには幅Xbを有する領域
が形成(転写)される。
【0098】また、レチクル30に形成された幅RXb
を有するダイシングラインパターン領域33aによっ
て、ウェハには幅Xbを有する領域が形成(転写)され
る(図示せず)。
【0099】このとき、ウェハ(シリコン基板1)に対
するレチクル20の相対的な位置関係として、一のショ
ットにおいてレチクル30に形成されたチップパターン
領域18aによりウェハに形成されるチップ形成領域
と、次のショットにおいてレチクル30に形成されたチ
ップパターン領域18bによりウェハに形成されるチッ
プ形成領域との間隔が、レチクル20に形成されたダイ
シングラインパターン領域33aによりウェハに形成さ
れるダイシングライン領域の幅Xbと実質的に同じにな
る位置関係のもとで露光光が照射される。
【0100】一方、外周ダイシングラインパターン領域
31aの幅および外周ダイシングラインパターン領域3
2bの幅はともに幅RXbであり、ダイシングラインパ
ターン領域33aの幅RXbと実質的に同じである。し
たがって、上記位置関係を得るには、図16に示すよう
に、外周ダイシングラインパターン領域32bが外周ダ
イシングラインパターン領域31aの全体に平面的に重
なる位置関係に設定する必要がある。この説明ではX方
向について行ったが、Y方向についても同様である。
【0101】このようにして、露光光がウェハに形成さ
れたレジストに順次照射されて、図17に示すように、
ウェハにはチップ形成領域2とダイシングライン領域と
が形成される。図17に示す領域22は、一のショット
と次のショットとにおいてそれぞれ露光光を照射する際
に、外周ダイシングラインパターン領域の全体が平面的
に重なる位置関係のもとで照射することで露光光が2回
照射(2重露光)された領域を示す。
【0102】露光光が照射された部分は、ポジ型レジス
ト27のためレジストは残らないことになる。したがっ
て、現像処理により、図18に示すように、幅Xbを有
する領域Dに対応する部分のレジストが除去されてレジ
ストパターン27aが形成される。そのレジストパター
ン27aをマスクとして導電層26にエッチングを施す
ことにより、配線層26aを形成する。その後、レジス
トパターン27aを除去する。
【0103】次に、図19に示すように、配線層26a
を覆うように、たとえばCVD法により層間絶縁膜28
を形成する。このようにして半導体装置が形成される。
【0104】上述した半導体装置の製造方法では、図1
6および図19に示すように、一のショットにおいてチ
ップパターン領域18aによりウェハに形成されるチッ
プ形成領域と、次のショットにおいてチップパターン領
域18bによりウェハに形成されるチップ形成領域との
間の領域Dには導電層26は残らない。したがって、両
チップ形成領域をダイシングする際に導電層26の切り
屑が飛散することはない。
【0105】そして、上述したように、図14に示され
たレチクル30に形成されたX方向に延びるダイシング
ラインパターン領域の幅はすべて一定の幅RYbに設定
され、Y方向に延びるダイシングラインパターン領域の
幅もすべて一定の幅RXbに設定されている。そして、
これらの幅RXb、RYbは、ウェハにダイシングライ
ンパターン領域を転写した際に形成(パターニング)さ
れる領域の幅がダイシングに十分な幅(数十μm以上)
を有するように設定されている。
【0106】これにより、たとえば、図6に示される最
外周に位置するX方向の最後のチップ形成領域とウェハ
外周領域Pとの間には、図20に示すように、外周ダイ
シングラインパターン領域31aに対応する領域D1が
形成(パターニング)されることになる。
【0107】そして、チップ形成領域2aよりも外側の
領域に設けられるダイシングにより切断される領域には
領域D1が位置することになる。この領域D1はダイシ
ングに十分な幅(数十μm以上)を有しており、しかも
この領域D1には導電層は残されていない。したがっ
て、ダイシングにより切断される領域をダイシングする
際に導電層の切り屑が飛散することはない。
【0108】以上の結果、ワイヤボンディングの際に、
飛散した導電層の切り屑によりワイヤ同士が電気的に短
絡して動作不良を起したり、不良チップが発生するのを
防止することができる。
【0109】また、外周ダイシングラインパターン領域
31a、31b、32a、32bには、アライメントマ
ークなどのマーク類やTEG等は配置されていないの
で、この部分が二重露光されることに伴う不具合は生じ
ない。
【0110】実施の形態4 実施の形態4では、露光工程において、チップ形成領域
とウェハ外周領域との間の領域に露光光のスポット光を
照射する。
【0111】まず、実施の形態2において説明した図8
に示す工程の後、たとえば従来のレチクルを用いて、ウ
ェハに順次露光光を照射する。その後、露光装置の光源
のスポット光をウェハに照射できるように、露光装置に
設けられたレンズ等の光学系を調整する。そして、図2
1に示すように、最外周に位置するチップ形成領域2と
そのチップ形成領域2よりも外側に位置するウェハ外周
領域Pとの境界部分に沿ってスポット光を照射して、ダ
イシングにより切断される領域35となる部分を露光す
る。
【0112】スポット光のサイズとしては、ダイシング
により切断される領域35の幅がダイシングに十分な幅
を有するようなサイズに設定されることが必要である。
露光光のスポット光が照射された部分は、ポジ型レジス
ト27のためレジストは残らないことになる。
【0113】これにより、現像処理により、図22に示
すように、ダイシングにより切断される領域35に対応
する部分のレジストが除去されてレジストパターン27
aが形成される。そのレジストパターン27aをマスク
として導電層26にエッチングを施すことにより、配線
層26aを形成する。その後、レジストパターン27a
を除去する。
【0114】次に、図23に示すように、配線層26a
を覆うように、たとえばCVD法により層間絶縁膜28
を形成する。このようにして半導体装置が形成される。
なお、図22および図23は、図21に示す断面線XX
II−XXIIに対応する断面構造を工程ごとに示すも
のである。
【0115】上述した半導体装置の製造方法では、最外
周に位置するチップ形成領域2とウェハ外周領域Pとの
境界部分に沿って照射されるスポット光により、ダイシ
ングにより切断される領域35となる部分が露光され
る。しかも、スポット光のサイズとしては、ダイシング
により切断される領域35の幅がダイシングに十分な幅
を有するようなサイズに設定されている。
【0116】これにより、図21に示すように、ウェハ
にはダイシングに十分な幅を有する領域35が形成され
る。しかもダイシングにより切断される領域35には導
電層26は残されていない。これによりこの領域35を
ダイシングする際に導電層26の切り屑が飛散すること
はない。
【0117】その結果、ワイヤボンディングの際に、飛
散した導電層の切り屑によりワイヤ同士が電気的に短絡
して動作不良を起したり、不良チップが発生するのを防
止することができる。
【0118】実施の形態5 実施の形態5では、ウェハ外周領域に対して専用のレチ
クルを適用した半導体装置の製造方法について説明す
る。
【0119】まず、実施の形態2において説明した図8
に示す工程の後、図24に示すように、レチクル40と
して、たとえば従来のレチクル、あるいは実施の形態2
または3において説明したレチクルを用いて、ウェハに
順次露光光を照射する。
【0120】次に、レチクル40と同サイズのダミーレ
チクル41を露光装置に装着する。そして、図24およ
び図25に示すように、ダミーレチクル41を介して、
ウェハ外周領域Pに露光光を照射する。なお、図25は
ウェハに形成されたチップ形成領域2に対する、ダミー
レチクル41による転写領域(ダミーショット)4の相
対的な位置関係を示す。
【0121】ダミーレチクル41には特にパターンは形
成されていない。このため、ウェハ外周領域Pに位置す
るレジスト27の全域に露光光が照射されることにな
る。露光光が照射された部分は、ポジ型レジスト27の
ためレジストは残らないことになる。
【0122】これにより、現像処理により、図26に示
すように、レチクル40の外周ダイシングラインパター
ン領域に対応する領域D1およびウェハ外周領域Pに対
応する部分のレジストが除去されてレジストパターン2
7aが形成される。そのレジストパターン27aをマス
クとして導電層26にエッチングを施すことにより、配
線層26aを形成する。その後、レジストパターン27
aを除去する。
【0123】次に、図27に示すように、配線層26a
を覆うように、たとえばCVD法により層間絶縁膜28
を形成する。このようにして半導体装置が形成される。
なお、図24、26、27は、図25に示す断面線XX
IV−XXIVに対応する断面構造を工程ごとに示すも
のである。
【0124】上述した半導体装置の製造方法によれば、
ウェハ外周領域に対して、パターンの形成されていない
ダミーレチクルを用いて転写することにより、最外周に
位置するチップ形成領域2よりも外側の領域(領域D1
およびウェハ外周領域P)では導電層26が残らないこ
とになる。
【0125】これにより、最外周に位置するチップ形成
領域2よりも外側の領域において設けられるダイシング
により切断される領域には導電層26は残されていな
い。したがって、ダイシングにより切断される領域をダ
イシングする際に導電層26の切り屑が飛散することは
ない。
【0126】その結果、ワイヤボンディングの際に、飛
散した導電層の切り屑によりワイヤ同士が電気的に短絡
して動作不良を起したり、不良チップが発生するのを防
止することができる。
【0127】実施の形態6 実施の形態6では、たとえばアライメントマークなどの
マーク類のようにダイシングライン領域に配置されるパ
ターンのサイズが制限された半導体装置について説明す
る。
【0128】図28は、ウェハに形成されたチップ形成
領域2の一つを示した図である。図28に示すように、
チップ形成領域2にはチップから信号を取出すために、
たとえばアルミニウムからなるパッド電極45が複数配
設されている。そして、隣合うパッド電極45に間隔W
に対して、ダイシングライン領域Dに形成されるアライ
メントマークやTEG類などのパターン46の大きさは
間隔Wよりも小さく設定されている。
【0129】アセンブリ工程では、ダイシングライン領
域Dをダイシングすることでウェハに形成された各チッ
プ形成領域2が切り離される。一般的に、ダイシングラ
イン領域Dをダイシングする際にダイシングライン領域
Dに配設されたアライメントマーク等のパターン46も
ダイシングされて切り屑が飛散する。このようなパター
ン46は導電性材料から形成されるため、ワイヤボンデ
ィング工程においてパッド電極45にワイヤをボンディ
ングする際にワイヤ同士が飛散した導電性材料の切り屑
によって電気的に短絡することがある。
【0130】この半導体装置では、パターン46が隣接
するパターン46間の間隔Wよりも小さくなるように形
成されている。これにより、ダイシングの際にパターン
46の切り屑が飛散しても、その切り屑の大きさは間隔
Wよりも小さい。その結果、隣合うパッド電極45にそ
れぞれボンディングされたワイヤ同士が切り屑によって
電気的に短絡することはなく、動作不良や不良チップの
発生を防止することができる。
【0131】今回開示された実施の形態はすべての点で
例示であって、制限的なものではないと考えられるべき
である。本発明は上記の説明ではなくて特許請求の範囲
によって示され、特許請求の範囲と均等の意味および範
囲内でのすべての変更が含まれることが意図される。
【0132】
【発明の効果】本発明の一つの局面における半導体装置
の製造方法によれば、露光工程において、最外周に位置
するチップ形成領域よりも外側の領域において設けられ
るダイシングにより切断される領域に対してレジストが
残らないように所定の処理が施される。これにより、導
電層にエッチングを施すことで導電領域を形成する際に
ダイシングにより切断される領域では導電層が除去され
る。その結果、ダイシングにより切断される領域をダイ
シングする際に導電層の切り屑が飛散することはなくな
り、アセンブリ工程におけるワイヤボンディングの際に
ワイヤ同士が電気的に短絡することを抑制することがで
きる。
【0133】好ましくは、レジスト塗布工程ではレジス
トとしてネガレジストが用いられ、露光工程における所
定の処理として、最外周に位置するチップ形成領域より
も外側の領域には露光光は照射されないことにより、最
外周に位置するチップ形成領域よりも外側の領域では導
電層は残らなくなる。その結果、ダイシングにより切断
される領域をダイシングする際に導電層の切り屑が飛散
することを確実に防止することができる。
【0134】また好ましくは、露光工程における所定の
処理として、複数のチップ形成領域に位置するレジスト
に露光光が順次照射された後に、最外周に位置するチッ
プ形成領域とその最外周に位置するチップ形成領域の外
側の領域との境界に沿って露光光のスポットが照射され
ることにより、ダイシングにより切断される領域にはレ
ジストパターンが形成されずに導電層が除去される。そ
の結果、ダイシングにより切断される領域をダイシング
する際に導電層の切り屑が飛散することを防止すること
ができる。
【0135】さらに好ましくは、露光工程における所定
の処理として、最外周に位置するチップ形成領域よりも
外側の領域に対してはパターンの形成されていないダミ
ーのレチクルを用いて露光が行われることにより、最外
周に位置するチップ形成領域よりも外側の領域では導電
層は残らなくなる。その結果、ダイシングにより切断さ
れる領域をダイシングする際に導電層の切り屑が飛散す
ることを確実に防止することができる。
【0136】好ましくは、露光工程における所定の処理
として、ダイシングにより切断されるべき領域を確保す
るために必要とされるパターン幅を有する外周ダイシン
グラインパターン領域が外縁に沿って形成されたレチク
ルを所定のレチクルとして用い、そのレチクルを用いて
順次露光する際に、一の露光と、その一の露光の次に行
われる露光において外周ダイシングラインパターン領域
が少なくとも部分的に平面的に重なり合う位置にて露光
されることにより、複数のチップ形成領域を所定の間隔
を隔てて配置することができるとともに、最外周に位置
するチップ形成領域よりも外側の領域において設けられ
るダイシングにより切断される領域に外周ダイシングラ
インパターン領域に対応する領域が形成される。この対
応する領域では導電層はエッチングにより除去され、し
かも、この対応する領域がダイシングにより切断される
べき領域を確保するために必要とされる幅を有すること
で、ダイシングにより切断される領域としてこの対応す
る領域をダイシングする際に導電層の切り屑が飛散する
ことはない。
【0137】また好ましくは、露光工程では、レチクル
において外周ダイシングラインパターン領域は実質的に
同じ幅を有して形成され、一の露光と、その一の露光の
次に行われる露光において外周ダイシングラインパター
ン領域が平面的に略完全に重なり合う位置にて露光され
ることで、この場合には、外周ダイシングラインパター
ン領域に対応する領域としてより幅の広い領域を確保す
ることができ、ダイシングにより切断される領域として
この対応する領域をダイシングする際に導電層の切り屑
が飛散することをより確実防止することができる。
【0138】さらに好ましくは、その外周ダイシングラ
インパターン領域では実質的なパターンは形成されてい
ないことにより、たとえば導電層からなるアライメント
マークなどのマーク類のパターンも形成されないので、
ダイシングの際にそのようなパターンの切り屑が飛散す
るようなことはなくなる。
【0139】本発明の他の局面におけるレチクルは、本
発明の半導体装置の製造方法に用いられるレチクルであ
る。この構造によれば、上述したように、ダイシングに
より切断される領域には導電層は残らないので、ダイシ
ングする際に導電層の切り屑が飛散することはなくな
る。
【0140】好ましくは、半導体装置を形成するための
複数のチップパターン領域を備え、複数のチップパター
ン領域は互いにダイシングラインパターン領域によって
区切られ、ダイシングラインパターン領域の幅と外周ダ
イシングラインパターン領域の幅とは実質的に同じ幅で
あることにより、上述したように、ダイシングにより切
断される領域の幅が広がって、ダイシングする際に導電
層の切り屑が飛散するのをより確実に防止することがで
きる。
【0141】本発明のさらに他の局面におけるウェハの
第1のものは、本発明の半導体装置の製造方法によって
得られるウェハである。この構造によれば、ダイシング
により切断される領域には実質的な導電領域は設けられ
ていない。その結果、この領域をダイシングする際に導
電領域の切り屑が飛散することはなく、ワイヤボンディ
ングの際にワイヤ同士が電気的に短絡するのを防止する
ことができる。
【0142】好ましくは、最外周に位置するチップ形成
領域よりも外側の領域には実質的に絶縁層のみが位置し
ていることにより、ダイシングにより切断される領域を
ダイシングする際に導電領域の切り屑が飛散するのを確
実に防止することができる。
【0143】本発明のさらに他の局面におけるウェハの
第2のものによれば、複数のチップ形成領域間に設けら
れたダイシングライン領域をダイシングする際に、その
ダイシングライン領域に設けられた導電領域の切り屑が
飛散することになるが、その導電領域の大きさがパッド
電極間の間隔よりも短いことで、その切り屑によって隣
合うパッド電極にボンディングされるワイヤ同士が電気
的に短絡されることを防止することができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1に係る半導体装置の製
造方法の一工程を示す、図6に示された断面線V−Vに
おける断面図である。
【図2】 同実施の形態において、図1に示す工程の後
に行われる工程を示す断面図である。
【図3】 同実施の形態において、図2に示す工程の後
に行われる工程を示す断面図である。
【図4】 同実施の形態において、図3に示す工程の後
に行われる工程を示す断面図である。
【図5】 同実施の形態において、図4に示す工程の後
に行われる工程を示す断面図である。
【図6】 同実施の形態において、ウェハに形成される
チップ形成領域とダイシングライン領域を示す平面図で
ある。
【図7】 本発明の実施の形態2に係る半導体装置の製
造方法に用いられるレチクルの一平面図である。
【図8】 同実施の形態において、半導体装置の製造方
法の一工程を示す断面図である。
【図9】 同実施の形態において、図8に示す工程の後
に行われる工程を示す断面図である。
【図10】 同実施の形態において、ウェハに形成され
るチップ形成領域とダイシングライン領域を示す平面図
である。
【図11】 同実施の形態において、図9に示す工程の
後に行われる工程を示す断面図である。
【図12】 同実施の形態において、図11に示す工程
の後に行われる工程を示す断面図である。
【図13】 同実施の形態において、図6に示す断面線
V−Vに対応する断面図である。
【図14】 本発明の実施の形態3に係る半導体装置の
製造方法に用いられるレチクルの一平面図である。
【図15】 同実施の形態において、半導体装置の製造
方法の一工程を示す断面図である。
【図16】 同実施の形態において、図15に示す工程
の後に行われる工程を示す断面図である。
【図17】 同実施の形態において、ウェハに形成され
るチップ形成領域とダイシングライン領域を示す平面図
である。
【図18】 同実施の形態において、図16に示す工程
の後に行われる工程を示す断面図である。
【図19】 同実施の形態において、図18に示す工程
の後に行われる工程を示す断面図である。
【図20】 同実施の形態において、図6に示す断面線
V−Vに対応する断面図である。
【図21】 本発明の実施の形態4に係る半導体装置の
製造方法によって形成されるウェハに形成されるチップ
形成領域とダイシングライン領域を示す平面図である。
【図22】 同実施の形態において、半導体装置の製造
方法の一工程を示す、図21に示された断面線XXII
−XXIIにおける断面図である。
【図23】 同実施の形態において、図22に示す工程
の後に行われる工程を示す断面図である。
【図24】 本発明の実施の形態5に係る半導体装置の
製造方法の一工程を示す、図25に示す断面線XXIV
−XXIVにおける断面図である。
【図25】 同実施の形態において、チップ形成領域と
ダミーレチクルによるパターンとの位置関係を示す平面
図である。
【図26】 同実施の形態において、図24に示す工程
の後に行われる工程を示す断面図である。
【図27】 同実施の形態において、図26に示す工程
の後に行われる工程を示す断面図である。
【図28】 本発明の実施の形態6に係るウェハに形成
されたチップ形成領域およびダイシングライン領域を示
す一平面図である。
【図29】 従来のレチクルを示す一平面図である。
【図30】 図29に示すレチクルを用いた半導体装置
の製造方法の一工程を示す平面図である。
【図31】 図30に示す工程の後に行われる工程を示
すウェハの平面図である。
【図32】 図31に示す断面線XXXII−XXXI
Iにおける断面図である。
【符号の説明】
1 シリコン基板(ウェハ)、1a ノッチ、2 チッ
プ形成領域、3 ウェハ認識用印字、4 ダミーショッ
ト、10、12、25、28 層間絶縁膜、11 第1
導電層、11a 第1金属配線層、13 第2導電層、
13a 第2金属配線層、14、15 プラグ、17
ネガレジスト、17a レジストパターン、18 チッ
プパターン領域、20、30、40 レチクル、23
a、23b、24a、24b 外周ダイシングラインパ
ターン領域、21a、21b ダイシングラインパター
ン領域、22 領域(二重露光領域)、31a、31
b、32a、32b 外周ダイシングラインパターン領
域、33a、33b ダイシングラインパターン領域、
26 導電層、26a 金属配線層、27 レジスト、
35 ダイシングライン領域、41 ダミーレチクル、
45 パッド電極。

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板としてのウェハ上に導電層を
    形成する工程と、 前記導電層上にレジストを塗布するレジスト塗布工程
    と、 前記ウェハにおいて半導体チップをそれぞれ形成するた
    めの複数のチップ形成領域に位置する前記レジストに対
    して、所定のレチクルを介して露光光を順次照射する露
    光工程と、 前記露光工程の後前記レジストに現像処理を行うことに
    より、前記導電層をパターニングするためのレジストパ
    ターンを形成する現像工程と、 前記レジストパターンをマスクとして、前記導電層にエ
    ッチングを施すことにより導電領域を形成する工程とを
    有し、 前記露光工程は、前記複数のチップ形成領域のうち最外
    周に位置するチップ形成領域よりも外側の領域において
    設けられるダイシングにより切断される領域に対して前
    記レジストが残らないように所定の処理を施す工程を備
    えた、半導体装置の製造方法。
  2. 【請求項2】 前記レジスト塗布工程では、前記レジス
    トとしてネガレジストが用いられ、 前記露光工程における前記所定の処理として、前記最外
    周に位置するチップ形成領域よりも外側の領域には露光
    光は照射されない、請求項1記載の半導体装置の製造方
    法。
  3. 【請求項3】 前記露光工程における前記所定の処理と
    して、前記複数のチップ形成領域に位置する前記レジス
    トに前記露光光が順次照射された後に、前記最外周に位
    置するチップ形成領域と前記最外周に位置するチップ形
    成領域の外側の領域との境界に沿って前記露光光のスポ
    ットが照射される、請求項1記載の半導体装置の製造方
    法。
  4. 【請求項4】 前記露光工程における前記所定の処理と
    して、前記最外周に位置するチップ形成領域よりも外側
    の領域に対してはパターンの形成されていないダミーの
    レチクルを用いて露光が行われる、請求項1記載の半導
    体装置の製造方法。
  5. 【請求項5】 前記露光工程における前記所定の処理と
    して、 前記ダイシングにより切断されるべき領域を確保するた
    めに必要とされるパターン幅を有する外周ダイシングラ
    インパターン領域が外縁に沿って形成されたレチクルを
    前記所定のレチクルとして用い、 前記レチクルを用いて順次露光する際に、一の露光と、
    その一の露光の次に行われる露光において前記外周ダイ
    シングラインパターン領域が少なくとも部分的に平面的
    に重なり合う位置にて露光される、請求項1記載の半導
    体装置の製造方法。
  6. 【請求項6】 前記露光工程では、 前記レチクルにおいて、前記外周ダイシングラインパタ
    ーン領域は実質的に同じ幅を有して形成され、 一の露光と、その一の露光の次に行われる露光において
    前記外周ダイシングラインパターン領域が平面的に略完
    全に重なり合う位置にて露光される、請求項5記載の半
    導体装置の製造方法。
  7. 【請求項7】 前記外周ダイシングラインパターン領域
    では実質的なパターンは形成されていない、請求項6記
    載の半導体装置の製造方法。
  8. 【請求項8】 写真製版に用いられるレチクルであっ
    て、 外縁に沿って形成され、1回の露光によりダイシングに
    より切断される領域を確保するために必要とされるパタ
    ーン幅が得られる外周ダイシングラインパターン領域を
    備えた、レチクル。
  9. 【請求項9】 半導体装置を形成するための複数のチッ
    プパターン領域を備え、 前記複数のチップパターン領域は互いにダイシングライ
    ンパターン領域によって区切られ、 前記ダイシングラインパターン領域の幅と前記外周ダイ
    シングラインパターン領域の幅とは実質的に同じ幅であ
    る、請求項8記載のレチクル。
  10. 【請求項10】 ウェハ表面に形成され、ダイシングラ
    イン領域によって互いに区切られた半導体装置を形成す
    るための複数のチップ形成領域と、 前記複数のチップ形成領域のうち最外周に位置するチッ
    プ形成領域よりも外側の領域において形成されたダイシ
    ングにより切断される領域とを備え、 少なくとも前記ダイシングにより切断される領域には実
    質的な導電領域は設けられておらず実質的に絶縁層のみ
    が位置する、ウェハ。
  11. 【請求項11】 前記最外周に位置するチップ形成領域
    よりも外側の領域には実質的に前記絶縁層のみが位置す
    る、請求項10記載のウェハ。
  12. 【請求項12】 ウェハ表面に形成され、ダイシングラ
    イン領域によって互いに区切られた半導体装置を形成す
    るための複数のチップ形成領域と、 前記チップ形成領域に形成され、所定の間隔を隔てて配
    置された複数のパッド電極と、 前記ダイシングライン領域に形成された導電領域とを備
    え、 前記導電領域の大きさは前記所定の間隔よりも小さい、
    ウェハ。
JP2001034994A 2001-02-13 2001-02-13 半導体装置の製造方法およびそれに用いられるレチクル並びにウェハ Pending JP2002246281A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001034994A JP2002246281A (ja) 2001-02-13 2001-02-13 半導体装置の製造方法およびそれに用いられるレチクル並びにウェハ
US09/920,618 US6511897B2 (en) 2001-02-13 2001-08-03 Method of manufacturing semiconductor device as well as reticle and wafer used therein
TW090124250A TW513749B (en) 2001-02-13 2001-10-02 Method of manufacturing semiconductor device as well as reticle and wafer used therein
KR10-2001-0061358A KR100439388B1 (ko) 2001-02-13 2001-10-05 반도체 장치의 제조 방법 및 그것에 이용되는 레티클과웨이퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001034994A JP2002246281A (ja) 2001-02-13 2001-02-13 半導体装置の製造方法およびそれに用いられるレチクル並びにウェハ

Publications (1)

Publication Number Publication Date
JP2002246281A true JP2002246281A (ja) 2002-08-30

Family

ID=18898503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001034994A Pending JP2002246281A (ja) 2001-02-13 2001-02-13 半導体装置の製造方法およびそれに用いられるレチクル並びにウェハ

Country Status (4)

Country Link
US (1) US6511897B2 (ja)
JP (1) JP2002246281A (ja)
KR (1) KR100439388B1 (ja)
TW (1) TW513749B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101290A (ja) * 2003-09-25 2005-04-14 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP2009200568A (ja) * 2008-02-19 2009-09-03 Seiko Instruments Inc 圧電振動片の製造方法、圧電振動片、圧電振動子、発振器、電子機器及び電波時計
JP2010128367A (ja) * 2008-11-28 2010-06-10 Fujitsu Microelectronics Ltd レチクルレイアウトデータ作成方法及びレチクルレイアウトデータ作成装置
JP2013222100A (ja) * 2012-04-17 2013-10-28 Fujitsu Semiconductor Ltd レチクル、露光方法、半導体装置の製造方法
US9601440B2 (en) 2013-03-19 2017-03-21 Fuji Electric Co., Ltd. Method for manufacturing semiconductor device and exposure mask used in the same method

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4288229B2 (ja) * 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
JP4338650B2 (ja) * 2005-01-12 2009-10-07 パナソニック株式会社 半導体チップの製造方法
KR101124563B1 (ko) * 2008-03-05 2012-03-16 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
US8218284B2 (en) * 2008-07-24 2012-07-10 Hermes-Microvision, Inc. Apparatus for increasing electric conductivity to a semiconductor wafer substrate when exposure to electron beam
US8094428B2 (en) * 2008-10-27 2012-01-10 Hermes-Microvision, Inc. Wafer grounding methodology
JP2014167963A (ja) * 2013-02-28 2014-09-11 Toshiba Corp 静電チャック、レチクル、および静電チャック方法
CN112638317B (zh) 2018-05-30 2024-07-02 艾露姆技术股份有限公司 集成的血栓切除和过滤装置及其使用方法
WO2020018319A1 (en) 2018-07-20 2020-01-23 eLum Technologies, Inc. Neurovascular distal access support catheters, aspiration catheters, or device shafts

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03237459A (ja) * 1990-02-14 1991-10-23 Fujitsu Ltd 半導体ウエハの露光方法およびステップ露光用レチクル
JPH05217845A (ja) * 1992-01-31 1993-08-27 Oki Electric Ind Co Ltd アライメント測定用パターン
JPH05326696A (ja) * 1992-05-25 1993-12-10 Sanyo Electric Co Ltd 半導体ウエハー
JPH0620903A (ja) * 1992-07-01 1994-01-28 Seiko Epson Corp 半導体装置の製造方法
JPH07106242A (ja) * 1993-10-06 1995-04-21 Sony Corp 半導体露光装置
JPH1064779A (ja) * 1996-08-16 1998-03-06 Sony Corp 半導体装置の製造方法およびこれに用いる半導体製造装置
JPH1069059A (ja) * 1996-06-04 1998-03-10 Samsung Electron Co Ltd レチクルマスクの作成方法
JPH10125709A (ja) * 1996-10-17 1998-05-15 Toshiba Corp 半導体装置
JPH10135106A (ja) * 1996-10-28 1998-05-22 Dainippon Screen Mfg Co Ltd 周辺露光装置
JPH11186160A (ja) * 1997-10-13 1999-07-09 Dainippon Screen Mfg Co Ltd 基板露光装置およびそれを使用した基板端縁露光方法
JPH11202472A (ja) * 1998-01-14 1999-07-30 Mitsubishi Electric Corp レチクルおよびそれを用いた露光装置ならびに露光方法
JP2002023344A (ja) * 2000-07-05 2002-01-23 Seiko Epson Corp スクライブラインの配置方法、レチクル及び露光方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5124927A (en) * 1990-03-02 1992-06-23 International Business Machines Corp. Latent-image control of lithography tools
JP3344485B2 (ja) * 1990-11-09 2002-11-11 富士通株式会社 半導体装置の製造方法
US5607818A (en) * 1991-06-04 1997-03-04 Micron Technology, Inc. Method for making interconnects and semiconductor structures using electrophoretic photoresist deposition
US5525534A (en) * 1992-03-13 1996-06-11 Fujitsu Limited Method of producing a semiconductor device using a reticle having a polygonal shaped hole
JP2864915B2 (ja) * 1992-12-07 1999-03-08 株式会社日立製作所 半導体装置の製造方法
JPH0815854A (ja) * 1994-06-30 1996-01-19 Fujitsu Ltd 半導体装置の製造方法
JP3666951B2 (ja) * 1995-10-06 2005-06-29 キヤノン株式会社 マーク検出方法、これを用いた位置合わせ方法、露光方法及び装置、ならびにデバイス生産方法
JPH10154670A (ja) 1996-11-26 1998-06-09 Toshiba Corp 半導体装置の製造方法
JPH11204525A (ja) 1998-01-14 1999-07-30 Seiko Epson Corp 半導体装置の製造方法
JP3090113B2 (ja) * 1998-02-13 2000-09-18 日本電気株式会社 半導体装置の製造方法
JP2000021714A (ja) * 1998-06-30 2000-01-21 Canon Inc 露光方法および装置、ならびにデバイス製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03237459A (ja) * 1990-02-14 1991-10-23 Fujitsu Ltd 半導体ウエハの露光方法およびステップ露光用レチクル
JPH05217845A (ja) * 1992-01-31 1993-08-27 Oki Electric Ind Co Ltd アライメント測定用パターン
JPH05326696A (ja) * 1992-05-25 1993-12-10 Sanyo Electric Co Ltd 半導体ウエハー
JPH0620903A (ja) * 1992-07-01 1994-01-28 Seiko Epson Corp 半導体装置の製造方法
JPH07106242A (ja) * 1993-10-06 1995-04-21 Sony Corp 半導体露光装置
JPH1069059A (ja) * 1996-06-04 1998-03-10 Samsung Electron Co Ltd レチクルマスクの作成方法
JPH1064779A (ja) * 1996-08-16 1998-03-06 Sony Corp 半導体装置の製造方法およびこれに用いる半導体製造装置
JPH10125709A (ja) * 1996-10-17 1998-05-15 Toshiba Corp 半導体装置
JPH10135106A (ja) * 1996-10-28 1998-05-22 Dainippon Screen Mfg Co Ltd 周辺露光装置
JPH11186160A (ja) * 1997-10-13 1999-07-09 Dainippon Screen Mfg Co Ltd 基板露光装置およびそれを使用した基板端縁露光方法
JPH11202472A (ja) * 1998-01-14 1999-07-30 Mitsubishi Electric Corp レチクルおよびそれを用いた露光装置ならびに露光方法
JP2002023344A (ja) * 2000-07-05 2002-01-23 Seiko Epson Corp スクライブラインの配置方法、レチクル及び露光方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101290A (ja) * 2003-09-25 2005-04-14 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP2009200568A (ja) * 2008-02-19 2009-09-03 Seiko Instruments Inc 圧電振動片の製造方法、圧電振動片、圧電振動子、発振器、電子機器及び電波時計
JP2010128367A (ja) * 2008-11-28 2010-06-10 Fujitsu Microelectronics Ltd レチクルレイアウトデータ作成方法及びレチクルレイアウトデータ作成装置
JP2013222100A (ja) * 2012-04-17 2013-10-28 Fujitsu Semiconductor Ltd レチクル、露光方法、半導体装置の製造方法
US9601440B2 (en) 2013-03-19 2017-03-21 Fuji Electric Co., Ltd. Method for manufacturing semiconductor device and exposure mask used in the same method

Also Published As

Publication number Publication date
KR20020066937A (ko) 2002-08-21
KR100439388B1 (ko) 2004-07-09
TW513749B (en) 2002-12-11
US20020111028A1 (en) 2002-08-15
US6511897B2 (en) 2003-01-28

Similar Documents

Publication Publication Date Title
JP4381646B2 (ja) オーバレイキー及びその製造方法とこれを利用したオーバレイ精度の測定方法
JPH11345866A (ja) 半導体デバイスおよび位置合せの方法
KR100439388B1 (ko) 반도체 장치의 제조 방법 및 그것에 이용되는 레티클과웨이퍼
JP2002528895A (ja) 表面に格子と少なくとも部分的に凹部形状のオキサイドパターンとを備えているシリコン基体に半導体装置を製造する方法
US20090081566A1 (en) Wafer having scribe lanes suitable for sawing process, reticle used in manufacturing the same, and method of manufacturing the same
JP3665275B2 (ja) 位置合わせマークの形成方法
JP2002367876A (ja) 重ね合わせ位置検出マークの製造方法
TWI581055B (zh) 形成光罩的方法
JPH10284760A (ja) 受発光ダイオードアレイチップの製造方法
JP3952248B2 (ja) 露光方法およびそれに用いられるマスクの製造方法
JP2007103851A (ja) 半導体装置の製造方法および半導体ウエハ
US5902717A (en) Method of fabricating semiconductor device using half-tone phase shift mask
JP4342202B2 (ja) アライメントマークの形成方法およびそれを用いた半導体装置の製造方法
JP2004273612A (ja) 半導体装置及びその製造方法、フォトマスク
JPH1041302A (ja) 半導体装置およびその製造方法
CN113745198A (zh) 晶圆结构及其制作方法
JP2975871B2 (ja) 合わせマークの位置ずれ検査方法
TW405173B (en) Aperture apparatus used for photolithography and method of fabricating the same
KR100339414B1 (ko) 반도체 파워 라인 분석용 패드의 형성 방법
JP2001035776A (ja) 半導体装置の製造方法及びレチクル
JP2002023344A (ja) スクライブラインの配置方法、レチクル及び露光方法
KR20040086857A (ko) 반도체소자의 중첩마크 형성방법
JP2002072447A (ja) 半導体装置の製造方法
JPH06163688A (ja) 半導体集積回路装置
JP2980061B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080121

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101005