JPH10126401A - クロック再生回路 - Google Patents

Abstract

(57)【要約】 【課題】電源投入時とか電源瞬断時または雑音・フェー
ジング等発生時、再度同期獲得せずに電力の消費を少な
く再生クロックの周波数補正に高速で復帰できるクロッ
ク再生回路を提供する。 【解決手段】受信信号により基地局との同期を保持する
ため周波数補正を行う学習補正機能付ディジタルＰＬＬ
１７と、電源投入を検出する電源ＯＮ検出回路１２と、
電源瞬断を検出する瞬断検出回路１３と、雑音・フェー
ジングによる受信信号の周波数誤差を検出する周波数カ
ウンタと、再生クロックの周波数補正に用いる学習デー
タの収束値を保持するメモリー１９と、学習データの制
御を行う制御回路１８とを備え、電源投入時、通話中の
電源瞬断時又は雑音・フェージング等発生時に、メモリ
ーに保持している学習データの収束値を制御回路により
学習補正機能付ディジタルＰＬＬに設定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＰＤＣ（パーソナ
ル・ディジタル・セルラー）方式のディジタル携帯電話
に代表されるＴＤＭＡ方式移動機のクロック再生回路に
関し、特に、周波数補正の収束時にその時点の学習デー
タをメモリーに保持し、電源投入時とか通話中の電源瞬
断、かまたは受信信号（ＩＦ）に対する雑音・フェージ
ング等により再生クロックの周波数補正を行う学習デー
タが大きく誤った場合に、メモリーに保持している学習
データを使用して、従来より高速に再生クロックの周波
数補正を行う回路に関するものである。

【０００２】

【従来の技術】従来のクロック再生回路としては、特開
平５―４１７０３号に記載されたものが知られており、
それは、非受信区間中では追従するべき受信信号（Ｉ
Ｆ：中間周波数信号）が入力されないために固定分周を
行っており、基地局からの伝送クロックとの間で位相を
保持するために精度の高いＴＣＸＯ（温度補償水晶発振
器）を源振に用いる必要があった。

【０００３】また、図６及び図７に示すような再生クロ
ックの補正が可能な学習補正機能付クロック再生回路が
先願として出願されている。図６は従来の非受信区間に
おいて再生クロックの補正が可能な学習補正機能付クロ
ック再生回路の構成を示すブロック図、図７は図６に示
す学習補正機能付ディジタルＰＬＬ（フェーズロックル
ープ）の構成を詳細に示すブロック図である。

【０００４】まず、図６を参照して、従来の再生クロッ
クの補正が可能な学習補正機能付クロック再生回路の構
成を説明する。図６において、１１は温度補償水晶発振
器（以下、ＴＣＸＯという）、１４は受信信号（ＩＦ）
から復調データとクロックリファレンス２１を生成する
復調部、１７は受信区間中にＴＣＸＯ１１の出力からク
ロックリファレンス２１に同期した再生クロック（ビッ
トクロック、シンボルクロック）を生成し、非受信区間
中にＴＣＸＯ１１の誤差による再生クロックの周波数ず
れを補正する学習値を生成し保持する学習補正機能付デ
ィジタルＰＬＬである。

【０００５】次に、図６を参照して、上記従来の再生ク
ロックの補正が可能な学習補正機能付クロック再生回路
の動作を説明する。まず、復調部１４が受信信号（Ｉ
Ｆ）から基地局側のクロックに同期するためのクロック
リファレンス２１を生成する。受信区間中、学習補正機
能付ディジタルＰＬＬ１７は、ＴＣＸＯ１１を分周して
クロックリファレンス２１に同期した再生クロックを生
成することにより基地局伝送クロックに対する位相追従
を行うと同時に、ＴＣＸＯ１１の周波数誤差を検出す
る。非受信区間中は、受信区間中に検出した学習データ
（ＴＣＸＯの周波数誤差に相当）を用いて基地局伝送ク
ロックとの位相ずれが発生しないように再生クロックの
周波数補正を行う。

【０００６】次に、図７を参照して、上記クロック再生
回路を更に理解するために、学習補正機能付ディジタル
ＰＬＬについて詳細に説明する。学習補正機能付ディジ
タルＰＬＬ１７のディジタルＰＬＬ４０は、受信区間中
において、シンボルクロックの位相が基地局のクロック
より進んでいる場合は、エッジ検出回路４１によるクロ
ックリファレンスのエッジ検出結果（イネーブル信号４
９）がディジタルＰＬＬ４０自らが出力するシンボルク
ロックのＬレベル区間に出力されるため、アップダウン
カウンタ４２をダウンカウントして、通常ＴＣＸＯ１１
のＮ分周を行っている可変分周器４３を分周比可変信号
（Ｎ＋１分周）５０によって１周期だけＮ＋１分周し
て、その分シンボルクロックの位相を遅らせる。

【０００７】また、受信区間中において、シンボルクロ
ックの位相が基地局のクロックより遅れている場合は、
エッジ検出回路４１によるクロックリファレンスのエッ
ジ検出結果（イネーブル信号４９）がディジタルＰＬＬ
４０自らが出力するシンボルクロックのＨレベル区間に
出力されるため、アップダウンカウンタ４２をアップカ
ウントして通常ＴＣＸＯ１１のＮ分周を行っている可変
分周器４３を分周比可変信号（Ｎ−１分周）５１によっ
て１周期だけＮ−１分周して、その分シンボルクロック
の位相を進ませる。

【０００８】検出回路４４は、ディジタルＰＬＬ４０か
らの分周比可変信号（Ｎ＋１分周）５０、または分周比
可変信号（Ｎ−１分周）５１からイネーブル信号５２と
アップダウン制御信号５３を生成し、下記のように、ロ
ード値ＮアップダウンカウンタＡ４５を制御する。

【０００９】受信区間中にＴＣＸＯ１１の周波数が低い
方にずれた場合、検出回路４４は、ディジタルＰＬＬ４
０から分周比可変信号（Ｎ−１）５１を入力して、イネ
ーブル信号５２とアップダウン制御信号５３（例えば、
“Ｈ”、以下、これに準ず）をロード値Ｎアップダウン
カウンタＡ４５に出力する。そこで、ロード値Ｎアップ
ダウンカウンタＡ４５はカウントアップされ、その結
果、オーバーフロー信号５４がアクティブになると、ア
ップダウン制御信号５５を“Ｈ”にする。

【００１０】また、ＴＣＸＯ１１の周波数が高い方にず
れた場合、検出回路４４は、ディジタルＰＬＬ４０から
分周比可変信号（Ｎ＋１）５０を入力して、イネーブル
信号５２とアップダウン制御信号５３（例えば、
“Ｌ”、以下、これに準ず）をロード値Ｎアップダウン
カウンタＡ４５に出力する。そこで、ロード値Ｎアップ
ダウンカウンタＡ４５はカウントダウンされ、その結
果、オーバーフロー信号５４がアクティブになると、ア
ップダウン制御信号５５を“Ｌ”にする。

【００１１】アップダウンカウンタＢ４６は、ロード値
ＮアップダウンカウンタＡ４５からオーバーフロー信号
５４とともに、アップ側（ＴＣＸＯ１１の周波数が高い
方にずれた場合）のアップダウン制御信号５５（Ｌ）を
入力したときは＋１カウントアップされる。また、アッ
プダウンカウンタＢ４６は、ロード値Ｎアップダウンカ
ウンタＡ４５からオーバーフロー信号５４とともに、ダ
ウン側（ＴＣＸＯ１１の周波数が低い方にずれた場合）
のアップダウン制御信号５５（Ｈ）を入力したときは−
１カウントダウンされる。

【００１２】＋１カウントアップまたは−１カウントダ
ウンされた結果は、周波数誤差データとしてアップダウ
ンカウンタＢ４６に蓄積されていき、受信を繰り返しな
がら、最終的にＴＣＸＯ１１の周波数誤差を補正する最
適値に収束する。そして、学習値としてアップダウンカ
ウンタＢ４６に保持される。間欠受信の非受信区間中で
は、アップダウンカウンタＢ４６に蓄積されているその
学習値をＴＣＸＯ１１の周波数誤差の補正値として使用
する。

【００１３】積算器４７は、アップダウンカウンタＢ４
６の出力値をシンボル単位で積算し、ＴＣＸＯ１１の周
波数が低い方にずれている場合は、ＴＣＸＯ１１をＮ分
周する可変分周器４３に対して分周比可変信号（Ｎ−１
分周）５７を出力して、その分シンボルクロックの位相
を進ませる。また、ＴＣＸＯ１１の周波数が高い方にず
れている場合は、ＴＣＸＯ１１をＮ分周する可変分周器
４３に対して分周比可変信号（Ｎ＋１分周）５６を出力
して、その分シンボルクロックの位相を遅らせる。ま
た、時定数４８によって学習補正機能付ディジタルＰＬ
Ｌの補正頻度を可変にすることができる。

【００１４】

【発明が解決しようとする課題】しかしながら、上記従
来の学習補正機能付クロック再生回路においては、電源
投入時とか通話中に電源瞬断が発生した場合は、学習デ
ータを保持しているアップダウンカンンタＢが初期化さ
れて、学習データを消失してしまうことになる。その場
合、最初から学習を仕直さなければならない上、学習補
正機能付ディジタルＰＬＬの学習データはある程度収束
するまでの間欠受信に移れないため、連続受信における
消費電力が増加するという問題があった。

【００１５】また、受信信号（ＩＦ）に加えられた雑音
・フェージングの影響により受信信号が劣化した場合で
も、受信区間中、ＴＣＸＯ１１の周波数誤差を検出して
学習データを更新し続けるため、誤った値が学習データ
として更新されてしまうことになる。その極端な場合は
クロック同期がはずれ、再度同期獲得のために連続受信
動作に移行するが、上記同様、連続受信の区間が長くな
る可能性があるので、消費電力が増加するという問題が
あった。

【００１６】本発明は、上記従来の問題を解決するため
になされたもので、電源投入時とか電源瞬断時、または
受信信号に対する雑音・フェージング等により再生クロ
ックの周波数補正用学習データが大きく誤ったような場
合、再度同期獲得のための連続受信動作に移行する必要
なく、メモリーに保持している学習データを学習補正機
能付ディジタルＰＬＬに設定するようにして、消費電力
が少なく、再生クロックの周波数補正を高速に行うこと
ができるクロック再生回路を提供することを目的とす
る。

【００１７】

【課題を解決するための手段】本発明によるクロック再
生回路は、受信信号（ＩＦ）から生成されるクロックリ
ファレンスにより基地局との同期を保持するために位相
追従及び周波数補正を行う学習補正機能付ディジタルＰ
ＬＬと、電源投入を検出する電源ＯＮ検出回路と、電源
瞬断を検出する瞬断検出回路と、雑音・フェージングに
よる受信信号（ＩＦ）の周波数誤差を検出する周波数カ
ウンタと、再生クロックの周波数補正に用いる学習デー
タの収束値を保持するメモリーと、学習データの制御を
行う制御回路とを備え、電源投入時とか通話中の電源瞬
断時、または受信信号（ＩＦ）に対する雑音・フェージ
ング等の影響により受信信号が劣化して学習データが誤
ったような場合、メモリーに保持している学習データの
収束値を学習補正機能付ディジタルＰＬＬに設定するよ
うにしたものである。

【００１８】本発明によれば、電源投入時とか電源瞬断
時、または受信信号に対する雑音・フェージング等によ
り再生クロックの周波数補正用学習データが大きく誤っ
たような場合、再度同期獲得のための連続受信動作に移
行する必要なく、メモリーに保持している学習データの
最適な収束値を学習補正機能付ディジタルＰＬＬに設定
するようにして、消費電力が少なく、再生クロックの周
波数補正を高速に行うことができるクロック再生回路が
得られる。

【００１９】

【発明の実施の形態】本発明の請求項１に記載の発明
は、受信信号から生成されるクロックリファレンスによ
り基地局との同期を維持するよう位相追従及び再生クロ
ックの周波数補正を行い該周波数補正の学習データの収
束値を保持する学習補正機能付ディジタルＰＬＬと、電
源投入を検出して電源ＯＮ検出信号を出力する電源ＯＮ
検出手段と、電源瞬断を検出して瞬断復帰信号を出力す
る瞬断検出手段と、受信信号から復調データとクロック
リファレンスを生成する復調手段と、復調データから同
期ワードを検出する同期ワード検出手段と、同期パルス
を基準に移動機の時間管理を行うタイミング手段と、再
生クロックの周波数補正に用いる学習データの収束値を
前記学習補正機能付ディジタルＰＬＬから受けて保持す
る記憶手段と、電源ＯＮ検出信号または瞬断復帰信号を
受けて前記記憶手段から学習データを前記学習補正機能
付ディジタルＰＬＬに設定するよう制御する制御手段と
を備えるようにしたものであり、電源投入時とか通話中
に電源瞬断が起きてもメモリーに保持している収束時の
学習データを学習補正機能付ディジタルＰＬＬに設定す
ることにより再生クロックの周波数補正を高速に行うこ
とができるという作用を有する。

【００２０】また、本発明の請求項２に記載の発明は、
受信信号から生成されるクロックリファレンスにより基
地局との同期を維持するよう位相追従及び再生クロック
の周波数補正を行い該周波数補正の学習データの収束値
を保持する学習補正機能付ディジタルＰＬＬと、雑音・
フェージングによる受信信号の周波数誤差を検出して周
波数ＮＧ信号を出力する周波数カウント手段と、受信信
号から復調データとクロックリファレンスを生成する復
調手段と、復調データから同期ワードを検出する同期ワ
ード検出手段と、同期パルスを基準に移動機の時間管理
を行うタイミング手段と、再生クロックの周波数補正に
用いる学習データの収束値を前記学習補正機能付ディジ
タルＰＬＬから受けて保持する記憶手段と、周波数ＮＧ
信号をを受けて前記記憶手段から学習データを前記学習
補正機能付ディジタルＰＬＬに設定するよう制御する制
御手段とを備えるようにしたものであり、受信信号（Ｉ
Ｆ）に対する雑音・フェージングの影響により受信信号
が劣化した場合でもメモリーに保持している収束時の学
習データを学習補正機能付ディジタルＰＬＬに設定する
ことにより再生クロックの周波数補正を高速に行うこと
ができるという作用を有する。

【００２１】以下、添付図面、図１乃至図５に基づき、
本発明の実施の形態を詳細に説明する。図１は本発明の
第１の実施の形態におけるクロック再生回路の構成を示
すブロック図、図２は本発明の第２の実施の形態におけ
るクロック再生回路の構成を示すブロック図、図３は図
１における電源ＯＮ検出回路から電源ＯＮ検出信号が発
生したときのタイミングを示す図、図４は図１における
瞬断検出回路から瞬断復帰信号が発生したときのタイミ
ングを示す図、図５は図２における周波数カウンタから
周波数ＮＧ信号が発生したときのタイミングを示す図で
ある。

【００２２】（実施の形態１）まず、図１を参照して、
本発明の第１の実施の形態におけるクロック再生回路の
構成を説明する。図１において、１１は温度補償水晶発
振器（以下、ＴＣＸＯという）、１２は電源投入を検出
する電源ＯＮ検出回路である。１３は通話中の電源瞬断
を検出する瞬断検出回路、１４は受信信号（ＩＦ）から
復調データ２３とクロックリファレンス２１を生成する
復調部、１５は復調部１４で生成された復調データ２３
から同期ワードを検出して同期パルスを出力する同期ワ
ード検出回路、１６は同期ワード検出回路１５が出力す
る同期パルスを基準に移動機の時間管理を行うタイマで
ある。尚、電源ＯＮ検出回路、瞬断検出回路、復調部、
同期ワード検出回路及びタイマは、それぞれ電源ＯＮ検
出手段、瞬断検出手段、復調手段、同期ワード検出手段
及びタイミング手段に対応する。

【００２３】１７は受信区間中にＴＣＸＯ１１の出力か
らクロックリファレンス２１に同期した再生クロック
（ビットクロック、シンボルクロック）を生成し、非受
信区間中にＴＣＸＯ１１の周波数誤差による再生クロッ
クの周波数ずれを補正する学習補正機能付ディジタルＰ
ＬＬ、１９は再生クロックの周波数補正に用いる学習デ
ータの収束値を保持するメモリー、１８は電源ＯＮ検出
回路１２と瞬断検出回路１３とタイマ１６とからの各信
号によって学習補正機能付ディジタルＰＬＬ１７とメモ
リー１９との間で学習データの制御を行う制御回路であ
る。尚、メモリー及び制御回路は、それぞれ記憶手段及
び制御手段に対応する。

【００２４】次に、本実施の形態におけるクロック再生
回路の動作を説明する前に、学習補正機能付ディジタル
ＰＬＬ１７について詳細に説明する。まず、図７を参照
して、上記図１に示す学習補正機能付ディジタルＰＬＬ
１７の構成を説明する。

【００２５】図７において、４０はディジタルＰＬＬで
あって、ＴＣＸＯ１１をＮ分周してシンボルクロック及
びビットクロックを生成する可変分周器４３と、受信信
号（ＩＦ）から生成されたクロックリファレンスのエッ
ジを検出してその結果イネーブル信号４９を出力するエ
ッジ検出回路４１と、エッジ検出回路４１からのイネー
ブル信号４９かまたは可変分周器４３からのシンボルク
ロックによりアップカウントまたはダウンカウントして
可変分周器４３に対し分周比可変信号（Ｎ＋１分周）５
０または分周比可変信号（Ｎ−１分周）５１を出力する
アップダウンカウンタ４２とから構成される。

【００２６】また、４４はディジタルＰＬＬ４０からの
分周比可変信号５０及び５１からイネーブル信号５２及
びアップダウン制御信号（ＬまたはＨ）５３を出力する
検出回路、４５はイネーブル信号５２及びアップダウン
制御信号５３の制御により可変分周器４３の分周比を制
御するオーバーフロー信号５４及びアップダウン制御信
号（ＬまたはＨ）５５を出力するロード値Ｎアップダウ
ンカウンタＡ、４６はオーバーフロー信号５４及びアッ
プダウン制御信号５５を周波数誤差データとして蓄積す
るアップダウンカウンタＢ、４７はアップダウンカウン
タＢ４６からの出力値を積算して可変分周器４３の分周
比を制御する分周比可変信号（Ｎ＋１分周）５６及び分
周比可変信号（Ｎ−１分周）５７を出力する積算器であ
る。

【００２７】次に、図７を参照して、上記学習補正機能
付ディジタルＰＬＬ１７の動作を詳細に説明する。ま
ず、学習補正機能付ディジタルＰＬＬ１７のディジタル
ＰＬＬ４０は、受信区間中において、シンボルクロック
の位相が基地局のクロックより進んでいる場合は、エッ
ジ検出回路４１によるクロックリファレンスのエッジ検
出結果（イネーブル信号４９）がディジタルＰＬＬ４０
自らが出力するシンボルクロックのＬレベル区間に出力
されるため、アップダウンカウンタ４２をダウンカウン
トして、通常ＴＣＸＯ１１のＮ分周を行っている可変分
周器４３を分周比可変信号（Ｎ＋１分周）５０によって
１周期だけＮ＋１分周して、その分シンボルクロックの
位相を遅らせる。

【００２８】また、受信区間中において、シンボルクロ
ックの位相が基地局のクロックより遅れている場合は、
エッジ検出回路４１によるクロックリファレンスのエッ
ジ検出結果（イネーブル信号４９）がディジタルＰＬＬ
４０自らが出力するシンボルクロックのＨレベル区間に
出力されるため、アップダウンカウンタ４２をアップカ
ウントして通常ＴＣＸＯ１１のＮ分周を行っている可変
分周器４３を分周比可変信号（Ｎ−１分周）５１によっ
て１周期だけＮ−１分周して、その分シンボルクロック
の位相を進ませる。検出回路４４は、ディジタルＰＬＬ
４０からの分周比可変信号（５０：Ｎ＋１分周、５１：
Ｎ−１分周）からイネーブル信号５２とアップダウン制
御信号５３を生成し、下記のように、ロード値Ｎアップ
ダウンカウンタＡ４５を制御する。

【００２９】受信区間中にＴＣＸＯ１１の周波数が低い
方にずれた場合、検出回路４４は、ディジタルＰＬＬ４
０から分周比可変信号（Ｎ−１）５１を入力して、イネ
ーブル信号５２とアップダウン制御信号５３（例えば、
“Ｈ”、以下、これに準ず）をロード値Ｎアップダウン
カウンタＡ４５に出力する。そこで、ロード値Ｎアップ
ダウンカウンタＡ４５はカウントアップされ、その結
果、オーバーフロー信号５４がアクティブになると、ア
ップダウン制御信号５５を“Ｈ”にする。

【００３０】また、ＴＣＸＯ１１の周波数が高い方にず
れた場合、検出回路４４は、ディジタルＰＬＬ４０から
分周比可変信号（Ｎ＋１）５０を入力して、イネーブル
信号５２とアップダウン制御信号５３（例えば、
“Ｌ”、以下、これに準ず）をロード値Ｎアップダウン
カウンタＡ４５に出力する。そこで、ロード値Ｎアップ
ダウンカウンタＡ４５はカウントダウンされ、その結
果、オーバーフロー信号５４がアクティブになると、ア
ップダウン制御信号５５を“Ｌ”にする。

【００３１】アップダウンカウンタＢ４６は、ロード値
ＮアップダウンカウンタＡ４５からオーバーフロー信号
５４とともに、アップ側（ＴＣＸＯ１１の周波数が高い
方にずれた場合）のアップダウン制御信号５５（Ｌ）を
入力したときは＋１カウントアップされる。また、アッ
プダウンカウンタＢ４６は、ロード値Ｎアップダウンカ
ウンタＡ４５からオーバーフロー信号５４とともに、ダ
ウン側（ＴＣＸＯ１１の周波数が低い方にずれた場合）
のアップダウン制御信号５５（Ｈ）を入力したときは−
１カウントダウンされる。

【００３２】＋１カウントアップまたは−１カウントダ
ウンされた結果は、周波数誤差データとしてアップダウ
ンカウンタＢ４６に蓄積されていき、受信を繰り返しな
がら、最終的にＴＣＸＯ１１の周波数誤差を補正する最
適値に収束する。そして、学習値としてアップダウンカ
ウンタＢ４６に保持される。間欠受信の非受信区間中で
は、アップダウンカウンタＢ４６に蓄積されているその
学習値をＴＣＸＯ１１の周波数誤差の補正値として使用
する。

【００３３】積算器４７は、アップダウンカウンタＢ４
６の出力値をシンボル単位で積算し、ＴＣＸＯ１１の周
波数が低い方にずれている場合は、ＴＣＸＯ１１をＮ分
周する可変分周器４３に対して分周比可変信号（Ｎ−１
分周）５７を出力して、その分シンボルクロックの位相
を進ませる。また、ＴＣＸＯ１１の周波数が高い方にず
れている場合は、ＴＣＸＯ１１をＮ分周する可変分周器
４３に対して分周比可変信号（Ｎ＋１分周）５６を出力
して、その分シンボルクロックの位相を遅らせる。ま
た、時定数４８によって学習補正機能付ディジタルＰＬ
Ｌの補正頻度を可変にすることができる。

【００３４】次に、図１、図３及び図４を参照して、以
上のように構成された、本発明の第１の実施の形態にお
けるクロック再生回路の動作を説明する。まず、受信区
間中において、同期ワード検出回路１５で同期ワードが
検出されている場合、学習補正機能付ディジタルＰＬＬ
１７は、上記図７において説明したように、再生クロッ
クの位相追従を行いながらＴＣＸＯ１１の周波数誤差を
検出してその値を学習しており、受信スロット（例え
ば、図３乃至図５のＲＸ）の終わりに、タイマ１６から
のリード信号２５によって学習補正機能付ディジタルＰ
ＬＬ１７から制御回路１８に学習データ２６をリードす
る。

【００３５】同期獲得ごとに学習データ２６のリードが
行われ、１フレーム前の学習データと比較して、同じ値
の場合は現時点の電圧及び温度におけるＴＣＸＯ１１の
周波数誤差を補正する学習データが最適値に収束してい
ると判断して、その学習データをメモリー１９に保持す
る。この状態で電源をオフしても、最適値に収束されて
いる学習データはメモリー１９に保持されたままに維持
される。

【００３６】そこで、メモリー１９に学習データが保持
されている状態で移動機の電源を投入すると、クロック
再生回路（図示せず）はリセット制御部からのＰＯＮＲ
ＳＴ（パワーオンリセット）信号によってその動作を開
始する。しかし、この場合、電源ＯＦＦ時に学習補正機
能付ディジタルＰＬＬ１７内部の学習データ２６を保持
しているアップダウンカウンタＢ４６は既に初期化され
ているため、以前学習したデータは失われている。

【００３７】そのため、電源ＯＮ検出回路１２がＰＯＮ
ＲＳＴ信号を検出すると、電源ＯＮ検出信号２０を制御
回路１８に出力し、制御回路１８はメモリー１９に保持
している最適値に収束時の学習データ２６を読み出し
て、学習補正機能付ディジタルＰＬＬ１７に設定する。
このようにして、電源投入後、直ちに再生クロックの周
波数補正を行うことができる。そして、受信モードの連
続受信が短縮される。

【００３８】また、電源電圧の急激な低下により電源Ｉ
ＣからＬＶＡ（低電圧警報、ＬｏｗＶｏｌｔａｇｅ Ａ
ｌａｒｍ）が出力されると、システム全体にシステムリ
セットがかかるため、学習補正機能付ディジタルＰＬＬ
１７内部の学習データ２６を保持しているアップダウン
カウンタＢ４６は初期化されてしまい学習データ２６は
失われる。瞬断検出回路１３がこのＬＶＡ（低電圧警
報）を検出すると、制御回路１８に対して瞬断復帰信号
２２を出力し、制御回路１８はメモリー１９に保持して
いる最適値に収束時の学習データ２６を読み出して学習
補正機能付ディジタルＰＬＬ１７に設定する。このよう
にして、瞬断復帰後、直ちに再生クロックの周波数補正
を行うことができる。そして、受信モードの連続受信が
短縮される。

【００３９】以上説明した電源ＯＮ検出時における学習
補正機能付ディジタルＰＬＬ１７に対する学習データ２
６の設定手順は、図３に示すタイミング図により、更に
明確となる。図３において、ＰＯＮＲＳＴ信号（アクテ
ィブＬ）を受信すると、受信モードの間欠受信は停止し
て、制御回路１８の学習データ２６をクリアする。この
時点で、メモリー１９には、既に最適値に収束時の学習
データ２６が記憶されている。そこで、ＰＯＮＲＳＴ信
号が立ち上がると、電源ＯＮ検出回路１２から電源ＯＮ
検出信号２０が出力され、受信モードを連続受信に切り
換える。そして、制御回路１８は、電源ＯＮ検出信号２
０の立ち下りでメモリー１９から最適値に収束時の学習
データ２６を読み出して、学習補正機能付ディジタルＰ
ＬＬ１７に設定する。

【００４０】また、以上説明した電源瞬断時における学
習補正機能付ディジタルＰＬＬ１７に対する学習データ
２６の設定手順は、図４に示すタイミング図により、更
に明確となる。図４において、ＬＶＡ信号（アクティブ
Ｌ）を受信すると、制御回路１８の学習データ２６はク
リアされる。この時点で、メモリー１９には、既に最適
値に収束時の学習データ２６が記憶されている。そこ
で、ＬＶＡ信号が立ち上がると、瞬断検出回路１３から
瞬断復帰信号２２が出力され、受信モードを間欠受信か
ら連続受信に切り換える。そして、制御回路１８は、瞬
断復帰信号２２の立ち下りでメモリー１９から最適値に
収束時の学習データ２６を読み出して、学習補正機能付
ディジタルＰＬＬ１７に設定する。

【００４１】尚、本実施の形態において使用するメモリ
ーは、例えば、ＥＥＰＲＯＭとかフラッシュＲＯＭ等の
ような、記憶内容をプログラムで書換え可能であり、電
源がＯＦＦになった時でも記憶内容を保持しうるメモリ
ーであれば、どのようなものでも良い。また、本実施の
形態におけるクロック再生回路各手段のほとんどはソフ
トウェアで実現することもできる。

【００４２】以上説明したように、本発明の第１の実施
の形態によれば、受信信号（ＩＦ）から生成されるクロ
ックリファレンスにより基地局との同期を保持するため
に位相追従と周波数補正を行う学習補正機能付ディジタ
ルＰＬＬと、電源投入を検出する電源ＯＮ検出回路と、
電源瞬断を検出する瞬断検出回路と、受信信号（ＩＦ）
から復調データとクロックリファレンスを生成する復調
部と、復調データから同期ワードを検出する同期ワード
検出回路と、同期パルスを基準に移動機の時間管理を行
うタイマと、再生クロックの周波数補正に用いる学習デ
ータの収束値を保持するメモリーと、学習補正機能付デ
ィジタルＰＬＬ１７とメモリー１９との間で学習データ
の制御を行う制御回路とを設けることにより、電源投入
時とか通話中に電源瞬断が起きても、メモリーに保持し
ている最適値に収束時の学習データを学習補正機能付デ
ィジタルＰＬＬに設定することにより、高速に再生クロ
ックの周波数補正を行うことができる。そして、受信モ
ードの連続受信が短縮される。

【００４３】（実施の形態２）以下、図２を参照して、
本発明の第２の実施の形態におけるクロック再生回路の
構成を説明する。図２において、１０は受信信号（Ｉ
Ｆ）に加えられた雑音・フェージング等の影響による受
信信号の劣化を検出する周波数カウンタ、１１は温度補
償水晶発振器（以下、ＴＣＸＯという）、１４は受信信
号（ＩＦ）から復調データ２３とクロックリファレンス
２１を生成する復調部、１５は復調部１４で生成された
復調データ２３から同期ワードを検出して同期パルスを
出力する同期ワード検出回路、１６は同期ワード検出回
路１５が出力する同期パルスを基準に移動機の時間管理
を行うタイマである。尚、周波数カウンタ、復調部、同
期ワード検出回路及びタイマは、それぞれ周波数カウン
ト手段、復調手段、同期ワード検出手段及びタイミング
手段に対応する。

【００４４】１７は受信区間中にＴＣＸＯ１１の出力か
らクロックリファレンス２１に同期した再生クロック
（ビットクロック、シンボルクロック）を生成し、非受
信区間中にＴＣＸＯ１１の周波数誤差による再生クロッ
クの周波数ずれを補正する学習補正機能付ディジタルＰ
ＬＬ、１９は再生クロックの周波数補正に用いる学習デ
ータの収束値を保持するメモリー、１８は周波数カウン
タ１０とタイマ１６とからの各信号によって学習補正機
能付ディジタルＰＬＬ１７とメモリー１９との間で学習
データの制御を行う制御回路である。尚、メモリー及び
制御回路は、それぞれ記憶手段及び制御手段に対応す
る。

【００４５】次に、図２及び図５を参照して、以上のよ
うに構成された、本発明の第２の実施の形態におけるク
ロック再生回路の動作を説明する。まず、最適値に収束
した学習データ２６をメモリー１９に取り込む動作は上
記第１の実施の形態において説明した通りであるからこ
れ以上の説明は省略する。本実施の形態においては、受
信信号（ＩＦ）に対する雑音・フェージングが大きく受
信信号が劣化した場合の処理について説明する。雑音・
フェージングが大きく受信信号が劣化してくると正しく
ない位置にクロックリファレンスが出力される等誤った
値を学習データとして更新してしまうことになる。

【００４６】そのため、受信信号の劣化が周波数カウン
タ１０によって測定され、受信状態を管理しているマイ
コンにより設定された周波数カウンタ１０からの周波数
ＮＧ信号２７（８００ＭＨｚシステム：１１．１ｐｐｍ
以上のずれ、１．５ＧＨｚシステム：７．３ｐｐｍ以上
のずれ）が出力されると、制御回路１８はメモリー１９
に保持されている最適値に収束時の学習データ２６を読
み出して、学習補正機能付ディジタルＰＬＬ１７に設定
する。このようにして、受信信号が良好な時の状態を保
持することができる。そして、受信モードの連続受信が
短縮される。

【００４７】以上説明した雑音・フェージング等の影響
により受信信号の劣化を検出した場合における学習補正
機能付ディジタルＰＬＬ１７に対する学習データ２６の
設定手順は、図５に示すタイミング図により、更に明確
となる。周波数カウンタ１０でカウントしているカウン
ト状態がずれてくると、学習補正機能付ディジタルＰＬ
Ｌ１７のアップダウンカウンタＢ４６から制御回路１８
に送出される学習データ２６もＮＧデータとなり、リー
ド信号２５により制御回路１８に設定されてしまう。

【００４８】しかし、そのとき、メモリー１９には、既
に最適値に収束時の学習データ２６が記憶されている。
更に、周波数カウンタ１０のカウント状態がずれて周波
数ＮＧ信号を出力すると、周波数ＮＧ信号の立ち上がり
で、受信モードの間欠受信を連続受信に切り換えると同
時に、制御回路１８がメモリー１９から最適値に収束時
の学習データ２６を読み出して学習補正機能付ディジタ
ルＰＬＬ１７に設定する。

【００４９】尚、本実施の形態において使用するメモリ
ーは、例えば、ＥＥＰＲＯＭのような、記憶内容が容易
に書換え可能であり、電源ＯＦＦ時でも記憶内容を保持
しうるメモリーであれば、どのようなものでも良い。ま
た、本実施の形態におけるクロック再生回路各手段のほ
とんどはソフトウェアで実現することもできる。

【００５０】以上説明したように、本発明の第２の実施
の形態によれば、受信信号（ＩＦ）から生成されるクロ
ックリファレンスにより基地局との同期を保持するため
に位相追従と周波数補正を行う学習補正機能付ディジタ
ルＰＬＬと、雑音・フェージングによる受信信号（Ｉ
Ｆ）の受信信号の劣化を検出する周波数カウンタと、受
信信号（ＩＦ）から復調データとクロックリファレンス
を生成する復調部と、復調データから同期ワードを検出
する同期ワード検出回路と、同期パルスを基準に移動機
の時間管理を行うタイマと、再生クロックの周波数補正
に用いる学習データの収束値を保持するメモリーと、学
習補正機能付ディジタルＰＬＬ１７とメモリー１９との
間で学習データの制御を行う制御回路とを設けることに
より、受信信号（ＩＦ）への雑音・フェージングによる
受信信号の劣化によって受信信号の周波数が不安定とな
り、これに追従して学習データが誤った場合でもメモリ
ーに保持している最適値に収束時の学習データを学習補
正機能付ディジタルＰＬＬに設定することにより受信信
号が良好な時の状態を保持することができる。そして、
受信モードの連続受信が短縮される。

【００５１】

【発明の効果】本発明によるクロック再生回路は、上記
のように構成し、特に、電源投入を検出する電源ＯＮ検
出回路と、通話中の電源瞬断を検出する瞬断検出回路
と、雑音・フェージングによる受信信号（ＩＦ）の周波
数誤差を検出する周波数カウンタと、再生クロックの周
波数補正に用いる最適値に収束時の学習データを保持す
るメモリーと設け、電源投入時とか通話中の電源瞬断時
または受信信号（ＩＦ）に対する雑音・フェージングに
よる受信信号の劣化によって学習データが大きく誤った
場合等にメモリーに保持している最適値に収束時の学習
データを学習補正機能付ディジタルＰＬＬに設定するよ
うにしたことにより、再度同期獲得のための連続受信動
作に移行する必要がないので消費電力が少なく、高速に
再生クロックの周波数補正を行うことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態におけるクロック再
生回路の構成を示すブロック図

【図２】本発明の第２の実施の形態におけるクロック再
生回路の構成を示すブロック図

【図３】図１における電源ＯＮ検出回路から電源ＯＮ検
出信号が発生したときのタイミングを示す図

【図４】図１における瞬断検出回路から瞬断復帰信号が
発生したときのタイミングを示す図

【図５】図２における周波数カウンタから周波数ＮＧ信
号が発生したときのタイミングを示す図

【図６】従来の非受信区間において再生クロックの補正
が可能な学習補正機能付クロック再生回路の構成を示す
ブロック図

【図７】図１、図２及び図６に示す学習補正機能付ディ
ジタルＰＬＬの構成を詳細に示すブロック図

【符号の説明】

１０ 周波数カウンタ １１ ＴＣＸＯ（温度補償水晶発振器） １２ 電源ＯＮ検出回路 １３ 瞬断検出回路 １４ 復調部 １５ 同期ワード検出回路 １６ タイマ １７ 学習補正機能付ディジタルＰＬＬ １８ 制御回路 １９ メモリー ２０ 電源ＯＮ検出信号 ２１ クロックリファレンス ２２ 瞬断復帰信号 ２３ 復調データ ２４ 同期パルス ２５ リード信号 ２６ 学習データ ２７ 周波数ＮＧ信号 ４０ ディジタルＰＬＬ ４１ エッジ検出回路 ４２ アップダウンカウンタ ４３ 可変分周器 ４４ 検出回路 ４５ ロード値ＮアップダウンカウンタＡ ４６ アップダウンカウンタＢ ４７ 積算器 ４８ 時定数 ４９ イネーブル信号（エッジ検出回路の出力） ５０ 分周比可変信号（Ｎ＋１）（アップダウンカウン
タの出力） ５１ 分周比可変信号（Ｎ−１）（アップダウンカウン
タの出力） ５２ イネーブル信号（検出回路の出力） ５３ アップダウン制御信号（検出回路の出力） ５４ オーバーフロー信号 ５５ アップダウン制御信号（ロード値Ｎアップダウン
カウンタＡの出力） ５６ 分周比可変信号（Ｎ＋１）（積算器の出力） ５７ 分周比可変信号（Ｎ−１）（積算器の出力）

Claims (2)

【特許請求の範囲】
1. 【請求項１】受信信号から生成されるクロックリファレ
   ンスにより基地局との同期を維持するよう位相追従及び
   再生クロックの周波数補正を行い該周波数補正の学習デ
   ータの収束値を保持する学習補正機能付ディジタルＰＬ
   Ｌと、電源投入を検出して電源ＯＮ検出信号を出力する
   電源ＯＮ検出手段と、電源瞬断を検出して瞬断復帰信号
   を出力する瞬断検出手段と、受信信号から復調データと
   クロックリファレンスを生成する復調手段と、復調デー
   タから同期ワードを検出する同期ワード検出手段と、同
   期パルスを基準に移動機の時間管理を行うタイミング手
   段と、再生クロックの周波数補正に用いる学習データの
   収束値を前記学習補正機能付ディジタルＰＬＬから受け
   て保持する記憶手段と、電源ＯＮ検出信号または瞬断復
   帰信号を受けて前記記憶手段から学習データを前記学習
   補正機能付ディジタルＰＬＬに設定するよう制御する制
   御手段とを備えることを特徴とするクロック再生回路。
2. 【請求項２】受信信号から生成されるクロックリファレ
   ンスにより基地局との同期を維持するよう位相追従及び
   再生クロックの周波数補正を行い該周波数補正の学習デ
   ータの収束値を保持する学習補正機能付ディジタルＰＬ
   Ｌと、雑音・フェージングによる受信信号の周波数誤差
   を検出して周波数ＮＧ信号を出力する周波数カウント手
   段と、受信信号から復調データとクロックリファレンス
   を生成する復調手段と、復調データから同期ワードを検
   出する同期ワード検出手段と、同期パルスを基準に移動
   機の時間管理を行うタイミング手段と、再生クロックの
   周波数補正に用いる学習データの収束値を前記学習補正
   機能付ディジタルＰＬＬから受けて保持する記憶手段
   と、周波数ＮＧ信号をを受けて前記記憶手段から学習デ
   ータを前記学習補正機能付ディジタルＰＬＬに設定する
   よう制御する制御手段とを備えることを特徴とするクロ
   ック再生回路。