JPH1012797A - Lead frame, resin-encapsulated semiconductor device using the lead frame, and method of manufacturing the same - Google Patents
Lead frame, resin-encapsulated semiconductor device using the lead frame, and method of manufacturing the sameInfo
- Publication number
- JPH1012797A JPH1012797A JP8164189A JP16418996A JPH1012797A JP H1012797 A JPH1012797 A JP H1012797A JP 8164189 A JP8164189 A JP 8164189A JP 16418996 A JP16418996 A JP 16418996A JP H1012797 A JPH1012797 A JP H1012797A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- semiconductor chip
- lead frame
- resin
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ダイパッドの面積がダイパッドに搭載する半
導体チップの面積よりも小さい構造の場合、半導体パッ
ケージの実装時にダイパッド裏面と封止樹脂との剥離及
びパッケージクラックが発生する。
【解決手段】 ダイパッド3の面積が該ダイパッド3に
搭載する半導体チップ1の面積よりも小さく、該ダイパ
ッド3が複数の吊りリード5で保持されているリードフ
レーム13において、上記ダイパッド3の半導体チップ
搭載面の中央部を囲むように溝状凹部4が設けられてい
る。
(57) [Problem] In the case of a structure in which the area of a die pad is smaller than the area of a semiconductor chip mounted on the die pad, peeling of the back surface of the die pad from the sealing resin and package cracking occur when mounting the semiconductor package. SOLUTION: An area of a die pad 3 is smaller than an area of a semiconductor chip 1 mounted on the die pad 3, and the semiconductor chip mounting of the die pad 3 is performed in a lead frame 13 in which the die pad 3 is held by a plurality of suspension leads 5. A groove-shaped recess 4 is provided so as to surround the center of the surface.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、リードフレーム、
該リードフレームを用いた樹脂封止型半導体装置及びそ
の製造方法、特にダイパッドが搭載される半導体チップ
サイズより小さいリードフレーム、該リードフレームを
用いた樹脂封止型半導体装置及びその製造方法に関する
ものである。TECHNICAL FIELD The present invention relates to a lead frame,
The present invention relates to a resin-encapsulated semiconductor device using the lead frame and a method of manufacturing the same, and more particularly to a lead frame smaller than a semiconductor chip size on which a die pad is mounted, a resin-encapsulated semiconductor device using the lead frame and a method of manufacturing the same. is there.
【0002】[0002]
【従来の技術】図12に示すような、表面実装タイプの
半導体パッケージ、例えば、QFP(Quad Fla
t L−Leaded Package)、SOP(S
mall Outline L−Leaded Pac
kage)等の半導体パッケージは、リフロー、VPS
(Vapor Phase Soldering)等の
全体加熱方式での実装が一般的である。この際、パッケ
ージ内部に含まれた水分の気化膨張により、ダイパッド
23と封止樹脂24との界面で剥離やクラックが発生す
る危険性があった。この剥離やクラックが発生した場
合、耐湿性の劣化や封止樹脂の膨れによる実装不良、ま
た、半導体チップ21とインナリードとを接続するワイ
ヤ25の切断等の不良が生じていた。2. Description of the Related Art As shown in FIG. 12, a semiconductor package of a surface mount type, for example, a QFP (Quad Flat) is used.
t L-Leaded Package), SOP (S
mall Outline L-Leaded Pac
semiconductor packages such as kage), reflow, VPS
(Vapor Phase Soldering) or the like is generally implemented by an overall heating method. At this time, there is a risk that peeling or cracking may occur at the interface between the die pad 23 and the sealing resin 24 due to the vaporization and expansion of the moisture contained inside the package. When this peeling or crack occurs, defective mounting such as deterioration of moisture resistance or swelling of the sealing resin, and cutting of the wire 25 connecting the semiconductor chip 21 and the inner lead have occurred.
【0003】そのため、従来よりこの剥離及びクラック
に対する耐性を向上させるための様々な手法が実施され
ていた。例えば、ダイパッド裏面にディンプル加工を施
し、ダイパッド部と封止樹脂との界面の密着性を向上さ
せたり、ダイパッドを分割し、水分の気化膨張により発
生する応力を分散させたり、ダイパッド裏面にポリイミ
ド樹脂を塗布し、パッケージ内部に含まれている水分が
ダイパッド裏面に凝集しないようにする手法等が知られ
ている。[0003] For this reason, various techniques for improving the resistance to peeling and cracking have conventionally been implemented. For example, dimple processing is performed on the back surface of the die pad to improve the adhesion at the interface between the die pad portion and the sealing resin, the die pad is divided, and the stress generated by vaporization and expansion of water is dispersed, and the polyimide resin is formed on the back surface of the die pad. Is applied to prevent water contained in the package from aggregating on the back surface of the die pad.
【0004】また、特開昭58−66346号公報や特
開昭63−204753号公報に記載されているよう
な、ダイパッド面積の縮小化による応力低減の手法があ
り、図13に示すように、半導体チップサイズをダイパ
ッドサイズより大きくする構造(以下、「スモールダイ
パッド構造」とする。)を用いることで、封止樹脂との
接着性に劣るダイパッドの面積を少なくし、より封止樹
脂との接着性に優れたシリコン(半導体チップの裏面)
と封止樹脂との接触面積をより大きくしたものであり、
種々の構造が提案されている。Further, there is a method of reducing stress by reducing the area of a die pad as described in JP-A-58-66346 and JP-A-63-204753. As shown in FIG. By using a structure in which the semiconductor chip size is larger than the die pad size (hereinafter, referred to as “small die pad structure”), the area of the die pad having poor adhesion to the sealing resin is reduced, and the bonding with the sealing resin is further improved. Silicon with excellent performance (backside of semiconductor chip)
And the contact area between the sealing resin and
Various structures have been proposed.
【0005】一方、上記スモールダイパッド構造での問
題点としては、接着剤のはみ出し、吊りリードの強度不
足、ダイパッドと半導体チップとの間の接着強度不足等
がある。尚、図12は従来の表面実装タイプの半導体パ
ッケージの断面図であり、図13は従来のスモールダイ
パッド構造の半導体パッケージに用いられるリードフレ
ームの平面図を示し、図12及び図13において、22
は接着剤、26は吊りリード、27は半導体チップ搭載
領域、28はリードフレームを示す。On the other hand, the problems with the small die pad structure include the protrusion of the adhesive, insufficient strength of the suspension leads, and insufficient adhesive strength between the die pad and the semiconductor chip. FIG. 12 is a cross-sectional view of a conventional surface mount type semiconductor package, and FIG. 13 is a plan view of a lead frame used for a conventional semiconductor package having a small die pad structure.
Denotes an adhesive, 26 denotes a suspension lead, 27 denotes a semiconductor chip mounting area, and 28 denotes a lead frame.
【0006】[0006]
【発明が解決しようとする課題】接着剤は、パッケージ
クラック耐性の面からダイパッド全体に均一に塗布され
ていることが望ましいが、図13に示す構造のリードフ
レームにおいては、リードフレーム上面からの接着剤の
適正な塗布量の管理が困難であったり、また、ダイパッ
ド23から接着剤がはみ出る不具合があった。半導体チ
ップとダイパッド23との接着剤として銀ペーストが一
般的に用いられ、接着剤の塗布量が不足すると、ダイパ
ッド23と半導体チップとの間に気泡が生じることがあ
り、この気泡がパッケージクラックの原因となるので、
通常のダイパッド構造品では、気泡を生じさせないよう
にするために接着剤は多めに塗布していたが、スモール
ダイパッド構造では、半導体チップ裏面の一部がダイパ
ッド23から剥き出しになるため、はみ出した接着剤が
ダイボンド用のステージを介して半導体チップ裏面に付
着する。このように、半導体チップ裏面が汚染される
と、半導体チップ裏面と封止樹脂との接着性が悪くな
り、パッケージクラックの原因となる。It is desirable that the adhesive is uniformly applied to the entire die pad from the viewpoint of package crack resistance. However, in the lead frame having the structure shown in FIG. It was difficult to properly control the amount of the agent to be applied, and the adhesive protruded from the die pad 23. Silver paste is generally used as an adhesive between the semiconductor chip and the die pad 23. If the amount of the adhesive applied is insufficient, air bubbles may be generated between the die pad 23 and the semiconductor chip, and the air bubbles may cause a package crack. Cause
In a normal die pad structure product, a large amount of adhesive was applied to prevent air bubbles from being generated. The agent adheres to the back surface of the semiconductor chip via the stage for die bonding. When the back surface of the semiconductor chip is contaminated in this way, the adhesiveness between the back surface of the semiconductor chip and the sealing resin is deteriorated, which causes a package crack.
【0007】また、ワイヤボンディングの際に露出して
いる半導体チップ裏面をボンディング装置に固定して、
ワイヤボンディングを行うが、半導体チップ裏面に接着
剤が付着すると裏面に凹凸が生じ、良好なボンディング
が行えず、場合によっては、半導体チップに部分的に圧
力が加わり、チップの欠けや割れが起こる。このように
半導体チップ裏面に接着剤が存在すると作業性が悪い。Further, the back surface of the semiconductor chip exposed at the time of wire bonding is fixed to a bonding device,
Wire bonding is performed, but if an adhesive adheres to the back surface of the semiconductor chip, unevenness occurs on the back surface, and good bonding cannot be performed. In some cases, partial pressure is applied to the semiconductor chip, and chipping or cracking of the chip occurs. When the adhesive is present on the back surface of the semiconductor chip, workability is poor.
【0008】また、特開平2−73660号公報や特開
平6−61397号公報のように、ダイパッドを線状に
形成したり、ダイパッドの中央付近に貫通孔を形成する
と、接着剤を半導体チップの裏面にはみ出さずにダイボ
ンディングすることは困難である。接着剤がはみ出さな
いようにダイパッドの中央部のみで接着しようとする
と、接着面積が小さくなるので、半導体チップとダイパ
ッドとの接着強度が低下する。When the die pad is formed in a linear shape or a through hole is formed near the center of the die pad as disclosed in JP-A-2-73660 and JP-A-6-61397, the adhesive is applied to the semiconductor chip. It is difficult to perform die bonding without protruding to the back surface. If an attempt is made to bond only at the center of the die pad so that the adhesive does not protrude, the bonding area is reduced, and the bonding strength between the semiconductor chip and the die pad is reduced.
【0009】したがって、ダイパッド全面に接着剤を塗
布したいが、接着剤としての銀ペーストは吸湿性に富
み、且つ、高価であるので、なるべく薄く均一に塗布す
ることが望ましい。Therefore, it is desired to apply the adhesive to the entire surface of the die pad. However, since the silver paste as the adhesive has high hygroscopicity and is expensive, it is desirable to apply the adhesive as thinly and uniformly as possible.
【0010】一方、ダイパッドをなるべく小さくして、
半導体チップ裏面の露出面積を大きくし、封止樹脂との
密着性を向上させようとすると、それだけ吊りリードの
長さが長くなり、機械的強度が低下する。この傾向は、
特に、チップサイズが大きくなるとより顕著になる。ま
た、リードフレームの薄膜化が進み、より吊りリードの
強度が低下する。具体的には、リードフレーム厚は0.
1〜0.3mmで、吊りリード幅は0.4〜0.6mm
程度である。そして、リードフレーム厚が0.15mm
程度以下では、補強のための手段を行わないとモールド
時に変形が生じる。On the other hand, the die pad is made as small as possible,
If the exposed area on the back surface of the semiconductor chip is increased to improve the adhesiveness with the sealing resin, the length of the suspension lead becomes longer and the mechanical strength is reduced. This trend is
In particular, it becomes more remarkable as the chip size increases. Further, the lead frame is made thinner, and the strength of the suspension lead is further reduced. Specifically, the thickness of the lead frame is 0.1 mm.
1-0.3mm, hanging lead width 0.4-0.6mm
It is about. And the lead frame thickness is 0.15mm
Below this level, deformation will occur at the time of molding unless measures are taken for reinforcement.
【0011】このため、特開平2−84700号公報に
記載のように、吊りリードを絶縁部材で補強する手法も
あるが、ワイヤーボンド等で熱が加わると絶縁部材とリ
ードフレーム材との熱膨張係数の差によって変形が生
じ、好ましくない。更に、絶縁部材を貼るための工程が
増え、コストもかかる。For this reason, as described in Japanese Patent Application Laid-Open No. 2-84700, there is a method of reinforcing the suspension lead with an insulating member. However, when heat is applied by wire bonding or the like, the thermal expansion of the insulating member and the lead frame material occurs. Deformation occurs due to the difference in coefficients, which is not preferable. Further, the number of steps for attaching the insulating member increases, and the cost increases.
【0012】本発明は、半導体チップよりも小さいサイ
ズのダイパッドを用いることにより、半導体パッケージ
の実装時に発生するダイパッド裏面と封止樹脂との剥離
及びパッケージクラックを防止する手段を提供すると共
に、半導体チップより小さいサイズのダイパッドを用
い、複数種類のサイズの半導体チップをダイパッド部に
搭載した場合でも、樹脂封止時に成型不良が発生するこ
とのない手段を提供することを目的とするものである。The present invention provides means for preventing peeling of a back surface of a die pad from a sealing resin and package cracking which occur during mounting of a semiconductor package by using a die pad smaller in size than a semiconductor chip. It is an object of the present invention to provide means for preventing molding defects from occurring during resin sealing even when a semiconductor chip having a plurality of sizes is mounted on a die pad portion using a die pad having a smaller size.
【0013】[0013]
【課題を解決するための手段】請求項1記載の本発明の
リードフレームは、ダイパッドの面積が該ダイパッドに
搭載する半導体チップの面積よりも小さく、該ダイパッ
ドが複数の吊りリードで保持されているリードフレーム
において、上記ダイパッドの半導体チップ搭載面に、該
搭載面の中央部を囲むように凹部を設けたことを特徴と
するものである。According to the lead frame of the present invention, the area of the die pad is smaller than the area of the semiconductor chip mounted on the die pad, and the die pad is held by a plurality of suspension leads. In the lead frame, a concave portion is provided on the semiconductor chip mounting surface of the die pad so as to surround a central portion of the mounting surface.
【0014】また、請求項2記載の本発明のリードフレ
ームは、ダイパッドの面積が該ダイパッドに搭載する半
導体チップの面積よりも小さく、該ダイパッドが複数の
吊りリードで保持されているリードフレームにおいて、
上記ダイパッドの側面が、上記半導体チップ搭載面から
該搭載面の反対面方向に外向きに傾斜していることを特
徴とするものである。According to a second aspect of the present invention, there is provided a lead frame according to the present invention, wherein the area of the die pad is smaller than the area of the semiconductor chip mounted on the die pad, and the die pad is held by a plurality of suspension leads.
A side surface of the die pad is inclined outwardly from the semiconductor chip mounting surface in a direction opposite to the mounting surface.
【0015】また、請求項3記載のリードフレームは、
ダイパッドの面積が該ダイパッドに搭載する半導体チッ
プの面積よりも小さく、該ダイパッドが複数の吊りリー
ドで保持されているリードフレームにおいて、上記複数
の吊りリードが、該吊りリードと同一材料で連ねられ、
一体化していることを特徴とするものである。Further, the lead frame according to claim 3 is
The area of the die pad is smaller than the area of the semiconductor chip mounted on the die pad, and in a lead frame in which the die pad is held by a plurality of suspension leads, the plurality of suspension leads are connected with the same material as the suspension leads,
It is characterized by being integrated.
【0016】また、請求項4記載のリードフレームは、
上記複数の吊りリードが、該吊りリードと同一材料で連
ねられ、一体化していることを特徴とする、請求項1又
は請求項2記載のリードフレームである。Further, the lead frame according to claim 4 is
3. The lead frame according to claim 1, wherein the plurality of suspension leads are connected to and integrated with the same material as the suspension leads. 4.
【0017】また、請求項5記載の樹脂封止型半導体装
置は、請求項1、請求項2、請求項3又は請求項4記載
のリードフレームのダイパッドに半導体チップが搭載さ
れ、少なくとも上記ダイパッド及び半導体チップ全体が
樹脂封止されていることを特徴とするものである。According to a fifth aspect of the present invention, there is provided a resin-encapsulated semiconductor device, wherein a semiconductor chip is mounted on a die pad of a lead frame according to the first, second, third or fourth aspect. It is characterized in that the entire semiconductor chip is sealed with resin.
【0018】また、請求項6記載の樹脂封止型半導体装
置は、上記半導体チップと上記複数の吊りリード及び上
記半導体チップのダイパッドと接触している面とが接着
剤によって固着されていることを特徴とする、請求項5
記載の樹脂封止型半導体装置である。According to a sixth aspect of the present invention, in the resin-encapsulated semiconductor device, the semiconductor chip and the surfaces of the plurality of suspension leads and the semiconductor chip that are in contact with the die pad are fixed with an adhesive. Claim 5
It is a resin-sealed semiconductor device as described in the above.
【0019】また、請求項7記載の樹脂封止型半導体装
置の製造方法は、上記ダイパッドに上記半導体チップを
搭載させた後、上記吊りリードに接着剤をスタンプによ
る転写方式で塗布し、上記半導体チップと上記吊りリー
ドとを固着する工程を有することを特徴とする、請求項
6記載の樹脂封止型半導体装置の製造方法である。According to a seventh aspect of the present invention, in the method of manufacturing a resin-encapsulated semiconductor device, the semiconductor chip is mounted on the die pad, and then an adhesive is applied to the suspension leads by a transfer method using a stamp. 7. The method for manufacturing a resin-encapsulated semiconductor device according to claim 6, further comprising a step of fixing the chip and the suspension lead.
【0020】更に、請求項8記載の樹脂封止型半導体装
置の製造方法は、上記ダイパッドと吊りリードとに接着
剤をスタンプによる転写方式で塗布した後、上記ダイパ
ッドに上記半導体チップを搭載し、上記ダイパッドと上
記半導体チップとを接着させると同時に上記吊りリード
と上記半導体チップとを接着させる工程を有することを
特徴とする、請求項6記載の樹脂封止型半導体装置の製
造方法である。Further, in the method of manufacturing a resin-encapsulated semiconductor device according to claim 8, an adhesive is applied to the die pad and the suspension lead by a transfer method using a stamp, and then the semiconductor chip is mounted on the die pad. 7. The method of manufacturing a resin-encapsulated semiconductor device according to claim 6, further comprising a step of bonding the suspension pad and the semiconductor chip at the same time as bonding the die pad and the semiconductor chip.
【0021】[0021]
【発明の実施の形態】以下、実施の形態に基づいて本発
明について詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail based on embodiments.
【0022】図1は本発明の一実施の形態の樹脂封止型
半導体装置の断面図、図2(a)は溝部がエッチングに
て形成された、図1に示す樹脂封止型半導体装置に用い
るリードフレームの平面図、図2(b)は溝部がパンチ
ングにより形成された、図1に示す樹脂封止型半導体装
置に用いるリードフレームの平面図、図3(a)は本発
明の第2の実施の形態のリードフレームの平面図、同
(b)は図3(a)のA−Aの断面図、図4は本発明の
第3の実施の形態の樹脂封止型半導体装置の断面図、図
5は本発明の第4の実施の形態のリードフレームの平面
図、図6(a)は本発明の第5の実施の形態におけるダ
イパッドに半導体チップを搭載した状態をダイパッド裏
面側から見た図、同(b)は図6(a)の側面図、図7
は本発明の第6の実施の形態の半導体装置の製造工程の
一部を示す図、図8は本発明の第7の実施の形態のリー
ドフレームの平面図、図9及び図10は吊りリードの本
数を従来より増やした場合のリードフレームの平面図、
図11は本発明の第8の実施の形態のリードフレームの
平面図である。FIG. 1 is a cross-sectional view of a resin-encapsulated semiconductor device according to an embodiment of the present invention. FIG. 2A shows a resin-encapsulated semiconductor device shown in FIG. FIG. 2B is a plan view of a lead frame used for the resin-sealed semiconductor device shown in FIG. 1 in which grooves are formed by punching, and FIG. 3A is a second view of the present invention. FIG. 3B is a cross-sectional view taken along a line AA in FIG. 3A, and FIG. 4 is a cross-sectional view of a resin-sealed semiconductor device according to a third embodiment of the present invention. FIG. 5 and FIG. 5 are plan views of a lead frame according to a fourth embodiment of the present invention. FIG. 6A shows a state where a semiconductor chip is mounted on a die pad according to a fifth embodiment of the present invention from the rear side of the die pad. FIG. 6B is a side view of FIG.
Is a view showing a part of a manufacturing process of a semiconductor device according to a sixth embodiment of the present invention, FIG. 8 is a plan view of a lead frame according to a seventh embodiment of the present invention, and FIGS. Plan view of the lead frame when the number of
FIG. 11 is a plan view of a lead frame according to the eighth embodiment of the present invention.
【0023】図1乃至図11において、1は半導体チッ
プ、2は第1接着剤、3、3a、3bはダイパッド、4
は溝状凹部、4aは凹部、5、5aは吊りリード、6は
バー部、7は第2接着剤、8はワイヤ、9は封止樹脂、
10はインナーリード、11はアウターリード、12は
半導体チップ搭載領域、13はリードフレームを示す。1 to 11, 1 is a semiconductor chip, 2 is a first adhesive, 3, 3a and 3b are die pads,
Is a groove-shaped concave portion, 4a is a concave portion, 5 and 5a are hanging leads, 6 is a bar portion, 7 is a second adhesive, 8 is a wire, 9 is a sealing resin,
Reference numeral 10 denotes an inner lead, 11 denotes an outer lead, 12 denotes a semiconductor chip mounting area, and 13 denotes a lead frame.
【0024】本発明は、図1に示すように、ダイパッド
3aの半導体チップ搭載面の内側の中央部を囲むように
溝状凹部4を形成したことを特徴とする。この溝状凹部
4は、ダイパッド3a全体に第1接着剤2を塗布する場
合でも、余剰の第1接着剤2を溝状凹部4にトラップで
きるので、第1接着剤2を半導体チップ1とダイパッド
3aとの接着に必要な量より多めに塗布できる。したが
って、ダイパッド3aの半導体チップ搭載面の全面に第
1接着剤2を塗布する際の、塗布量のコントロールが容
易にできる。この溝状凹部4は、図2(a)に示すよう
に、ダイパッド3aの半導体チップ搭載面の中央部を囲
むように化学的にエッチングしたり、図2(b)に示す
ように、機械的にプレスして形成する。溝状凹部4の大
きさは、例えば、幅100μm、深さ80μmとし、ダ
イパッド外縁から100μm内側に形成する。The present invention is characterized in that, as shown in FIG. 1, a groove-shaped concave portion 4 is formed so as to surround a central portion inside a semiconductor chip mounting surface of a die pad 3a. Even when the first adhesive 2 is applied to the entire die pad 3 a, the first adhesive 2 can be trapped in the groove 4 by the groove-shaped concave portion 4. It can be applied more than the amount required for adhesion to 3a. Therefore, when the first adhesive 2 is applied to the entire surface of the semiconductor chip mounting surface of the die pad 3a, the amount of application can be easily controlled. The groove-shaped concave portion 4 is chemically etched so as to surround the center portion of the semiconductor chip mounting surface of the die pad 3a as shown in FIG. 2A, or mechanically etched as shown in FIG. Pressed to form. The size of the groove-shaped recess 4 is, for example, 100 μm in width and 80 μm in depth, and is formed 100 μm inside from the outer edge of the die pad.
【0025】また、図3(a)、(b)に示すように、
複数の凹部4aのダイパッドの中央部を囲むように形成
してもよいが、図2に示すように、溝状凹部4で中央部
周囲全体を囲む方がより望ましい。As shown in FIGS. 3A and 3B,
The plurality of recesses 4a may be formed so as to surround the central portion of the die pad. However, as shown in FIG.
【0026】また、本発明は、図4に示すように、ダイ
パッド3bのエッジ断面をダイパッド3bにおける半導
体チップ搭載面から裏面方向にかけて外側に広がるよう
に傾斜させたことを特徴とする。このダイパッド3bの
エッジを上記形状にすることにより、第1接着剤2が半
導体チップ搭載面からはみ出しても、それより面積の大
きい裏面から外側には、はみ出しにくくなるので、第1
接着剤2を半導体チップ1とダイパッド3aとの接着に
必要な量より多めに塗布できる。したがって、半導体チ
ップ搭載面の全面に第1接着剤2を塗布する際の塗布量
のコントロールが容易にできる。また、封止樹脂9が上
記ダイパッド3bのエッジに楔状に食い込むため、パッ
ケージクラックに対す耐性が向上する。傾斜したダイパ
ッドエッジを形成する方法は、エッチングで形成する場
合、ダイパッド3bの表裏両側から等方性エッチングで
あるウエットエッチングを行い、半導体チップ搭載面側
のエッチングを強くすることで形成できる。この場合、
ダイパッド3bの半導体チップ搭載面からダイパッド側
面の、半導体チップ搭載面と反対面よりの途中まで、外
側に傾斜するような形状になる。また、パンチングで形
成する場合、刃の形状を斜めにすることで図4に示すよ
うな形状に形成できる。As shown in FIG. 4, the present invention is characterized in that the edge cross section of the die pad 3b is inclined so as to spread outward from the semiconductor chip mounting surface of the die pad 3b toward the back surface. By forming the edge of the die pad 3b in the above-described shape, even if the first adhesive 2 protrudes from the semiconductor chip mounting surface, it becomes difficult for the first adhesive 2 to protrude from the back surface having a larger area.
The adhesive 2 can be applied more than required for bonding the semiconductor chip 1 and the die pad 3a. Therefore, it is possible to easily control the amount of application of the first adhesive 2 on the entire surface of the semiconductor chip mounting surface. In addition, since the sealing resin 9 bites into the edge of the die pad 3b in a wedge shape, resistance to a package crack is improved. When forming the inclined die pad edge by etching, it can be formed by performing wet etching as isotropic etching from both the front and back surfaces of the die pad 3b to increase the etching on the semiconductor chip mounting surface side. in this case,
The shape of the die pad 3b is inclined outwardly from the semiconductor chip mounting surface of the die pad 3b to a part of the side surface of the die pad opposite to the semiconductor chip mounting surface. Further, in the case of forming by punching, the blade can be formed in a shape as shown in FIG.
【0027】また、吊りリード5を、リードフレームの
インナーリードとなる部分の先端部よりダイパッド側に
設けたバー部6で連続して接続し一体化するように、リ
ードフレーム材料をパターニングし、図5に示すよう
に、吊りリード5を補強する。このバー部6はパッケー
ジサイズ、半導体チップサイズ等により設置場所を適正
化するため、半導体チップ搭載領域12より内側の位置
に設置される場合や同一吊りリード5、5間に複数本設
置される場合がある。The lead frame material is patterned so that the suspension leads 5 are continuously connected and integrated with the bar 6 provided on the die pad side from the tip end of the part to be the inner lead of the lead frame. 5, the suspension leads 5 are reinforced. In order to optimize the installation location according to the package size, semiconductor chip size, etc., the bar portion 6 is installed at a position inside the semiconductor chip mounting region 12 or when a plurality of bar portions 6 are installed between the same suspension leads 5, 5. There is.
【0028】また、吊りリード5の長さを実質的に短く
することによって、吊りリードを補強する手段として、
図6に示すようにダイパッド3に半導体チップ1を接着
した後に、封止樹脂6との密着性の良いエポキシ系樹脂
等を第2接着剤7として用いて吊りリード5を半導体チ
ップ1の裏面に固定している。この第2接着剤7として
の樹脂により、ダイパッド3も同時に固定してもよい。
尚、この樹脂からなる第2接着剤7はポッティングによ
り固着される。As means for reinforcing the suspension lead by substantially shortening the length of the suspension lead 5,
After bonding the semiconductor chip 1 to the die pad 3 as shown in FIG. 6, the suspension leads 5 are attached to the back surface of the semiconductor chip 1 by using an epoxy resin or the like having good adhesion to the sealing resin 6 as the second adhesive 7. It is fixed. The die pad 3 may be fixed simultaneously with the resin as the second adhesive 7.
The second adhesive 7 made of this resin is fixed by potting.
【0029】また、ダイパッド3と半導体チップ1の裏
面との第1接着剤2に銀ペーストを用いる際、図7に示
すようにスタンプによる転写方式での接着剤の転写を行
えば、接着剤塗布が困難な細い吊りリード6にも、ダイ
パッド3と同時に第1接着剤2を薄く均等に塗布するこ
とができ、第1接着剤2によって、ダイパッド3と吊り
リードとが半導体チップ1の裏面とを接着できる。ま
た、同様に、ダイパッド3と半導体チップ1とを接着を
行った後、第2接着剤7をスタンプ方式で吊りリードに
転写し、吊りリード5と半導体チップ1の裏面とを固着
してもよい。When a silver paste is used as the first adhesive 2 between the die pad 3 and the back surface of the semiconductor chip 1, if the adhesive is transferred by a transfer method using a stamp as shown in FIG. The first adhesive 2 can be thinly and evenly applied simultaneously with the die pad 3 to the thin suspension lead 6 which is difficult to perform, and the first adhesive 2 allows the die pad 3 and the suspension lead to be connected to the back surface of the semiconductor chip 1. Can be glued. Similarly, after bonding the die pad 3 and the semiconductor chip 1, the second adhesive 7 may be transferred to the suspension lead by a stamp method, and the suspension lead 5 and the back surface of the semiconductor chip 1 may be fixed. .
【0030】また、半導体チップ1を搭載する際の位置
決めは、図8に示すように吊りリード5aの幅を所定の
間隔で段階的に変化させておけば、半導体チップ1を容
易にダイパッド3の所定の場所に搭載できる。The semiconductor chip 1 can be easily positioned by mounting the semiconductor chip 1 by changing the width of the suspension lead 5a stepwise at predetermined intervals as shown in FIG. It can be mounted in a predetermined place.
【0031】また、吊りリード5の変形等を抑制するた
めに、吊りリード5の本数を、例えば従来の2本から4
本(図9)、従来の4本から6本(図10)に増やして
も良い。Further, in order to suppress deformation of the suspension leads 5, the number of suspension leads 5 is increased, for example, from two to four.
The number may be increased from four (FIG. 9) to six (FIG. 10).
【0032】更に、図1乃至図4に示すダイパッドの構
造と図5乃至図10に示す吊りリードの構造とを組み合
わせた構造、例えば、図11に示すように、ダイパッド
3aに溝状凹部4を設け、且つ吊りリード5、5間にバ
ー部6を形成した構造により、更に耐パッケージクラッ
ク等に効果が向上することは言うまでもない。Further, a structure combining the structure of the die pad shown in FIGS. 1 to 4 with the structure of the suspension lead shown in FIGS. 5 to 10, for example, as shown in FIG. It goes without saying that the structure in which the bar portions 6 are formed between the suspension leads 5 and the suspension leads 5 and 5 further improves the effect of preventing package cracks and the like.
【0033】[0033]
【発明の効果】以上、詳細に説明したように、本発明を
用いることにより、ダイパッドのサイズが半導体チップ
サイズよりも小さい構造の半導体装置において、安定し
た接着剤の塗布が可能となり、より優れた耐パッケージ
クラック性を有することができる。As described above in detail, by using the present invention, it is possible to apply a stable adhesive to a semiconductor device having a structure in which the size of the die pad is smaller than the size of the semiconductor chip. It can have package crack resistance.
【0034】また、請求項3乃至請求項8に記載の本発
明を用い、吊りリードを補強することにより、従来、搭
載する半導体チップサイズによってパッケージ内での上
下バランスが、半導体チップ及びダイパッドの重心位置
が変わるので、封止樹脂流入時にダウンセットによる微
妙な上下バランスの調整が必要となっていたが、その必
要がなくなり、リードフレームにおける、マウントでき
る半導体チップサイズの自由度が大きくなり、より低コ
ストの半導体装置を提供することができる。Further, by using the present invention as defined in claims 3 to 8, the suspension leads are reinforced, so that the vertical balance in the package according to the size of the semiconductor chip to be mounted is conventionally reduced by the center of gravity of the semiconductor chip and the die pad. Since the position changed, it was necessary to finely adjust the vertical balance by down-setting when the sealing resin flowed in.However, this is no longer necessary, and the degree of freedom in the size of the semiconductor chip that can be mounted on the lead frame is increased. A cost-effective semiconductor device can be provided.
【0035】また、請求項7に記載の本発明を用いるこ
とにより、接着剤塗布が困難な細い吊りリードであって
も、接着剤が薄く均一に塗布でき、更に、請求項8に記
載の本発明を用いることにより、半導体チップとダイパ
ッドとの接着も同時に行うので、製造工程の簡略化が図
れる。Further, by using the present invention described in claim 7, the adhesive can be thinly and uniformly applied even to a thin suspension lead to which the application of the adhesive is difficult. According to the present invention, since the semiconductor chip and the die pad are simultaneously bonded, the manufacturing process can be simplified.
【図1】本発明の第1の実施の形態の樹脂封止型半導体
装置の断面図である。FIG. 1 is a sectional view of a resin-sealed semiconductor device according to a first embodiment of the present invention.
【図2】(a)は溝部がエッチングにて形成された、図
1に示す樹脂封止型半導体装置に用いるリードフレーム
の平面図、(b)は溝部がパンチングにより形成され
た、図1に示す樹脂封止型半導体装置に用いるリードフ
レームの平面図である。2A is a plan view of a lead frame used in the resin-sealed semiconductor device shown in FIG. 1 in which a groove is formed by etching, and FIG. 2B is a view in which the groove is formed by punching; FIG. FIG. 3 is a plan view of a lead frame used for the resin-sealed semiconductor device shown in FIG.
【図3】(a)は本発明の第2の実施の形態のリードフ
レームの平面図であり、(b)は(a)のA−A断面図
である。FIG. 3A is a plan view of a lead frame according to a second embodiment of the present invention, and FIG. 3B is a sectional view taken along line AA of FIG.
【図4】本発明の第3の実施の形態の樹脂封止型半導体
装置の断面図である。FIG. 4 is a sectional view of a resin-sealed semiconductor device according to a third embodiment of the present invention.
【図5】本発明の第4の実施の形態のリードフレームの
平面図である。FIG. 5 is a plan view of a lead frame according to a fourth embodiment of the present invention.
【図6】(a)は本発明の第5の実施の形態におけるダ
イパッドに半導体チップを搭載した状態を示す図、
(b)は図6(a)のB−B断面図である。FIG. 6A is a diagram showing a state in which a semiconductor chip is mounted on a die pad according to a fifth embodiment of the present invention;
FIG. 6B is a sectional view taken along line BB of FIG.
【図7】本発明の第6の実施の形態の樹脂封止型半導体
装置の製造工程図である。FIG. 7 is a manufacturing process diagram of a resin-sealed semiconductor device according to a sixth embodiment of the present invention.
【図8】本発明の第7の実施の形態のリードフレームの
平面図である。FIG. 8 is a plan view of a lead frame according to a seventh embodiment of the present invention.
【図9】従来の2本から4本に吊りリードの本数を増や
した場合のリードフレームの平面図である。FIG. 9 is a plan view of a lead frame when the number of hanging leads is increased from two to four in the related art.
【図10】従来の4本から6本に吊りリードの本数を増
やした場合のリードフレームの平面図である。FIG. 10 is a plan view of a lead frame when the number of hanging leads is increased from four to six in the related art.
【図11】本発明の第8の実施の形態のリードフレーム
の平面図である。FIG. 11 is a plan view of a lead frame according to an eighth embodiment of the present invention.
【図12】従来の表面実装タイプの半導体パッケージの
断面図である。FIG. 12 is a sectional view of a conventional surface mount type semiconductor package.
【図13】従来のスモールダイパッド構造の半導体パッ
ケージに用いられるリードフレームの平面図の製造工程
図である。FIG. 13 is a manufacturing process diagram of a plan view of a lead frame used for a conventional semiconductor package having a small die pad structure.
1 半導体チップ 2 第1接着剤 3、3a、3b ダイパッド 4 溝状凹部 4a 凹部 5、5a 吊りリード 6 バー部 7 第2接着剤 8 ワイヤ 9 封止樹脂 10 インナーリード 11 アウターリード 12 半導体チップ搭載領域 13 リードフレーム Reference Signs List 1 semiconductor chip 2 first adhesive 3, 3a, 3b die pad 4 groove-shaped recess 4a recess 5, 5a hanging lead 6 bar portion 7 second adhesive 8 wire 9 sealing resin 10 inner lead 11 outer lead 12 semiconductor chip mounting area 13 Lead frame
Claims (8)
する半導体チップの面積よりも小さく、該ダイパッドが
複数の吊りリードで保持されているリードフレームにお
いて、 上記ダイパッドの半導体チップ搭載面に、該搭載面の中
央部を囲むように凹部を設けたことを特徴とするリード
フレーム。1. A lead frame in which an area of a die pad is smaller than an area of a semiconductor chip mounted on the die pad, and the die pad is held by a plurality of suspension leads. A lead frame surrounding a central portion of the lead frame.
する半導体チップの面積よりも小さく、該ダイパッドが
複数の吊りリードで保持されているリードフレームにお
いて、 上記ダイパッドの側面が、上記半導体チップ搭載面から
該搭載面の反対面方向に外向きに傾斜していることを特
徴とするリードフレーム。2. A lead frame in which an area of a die pad is smaller than an area of a semiconductor chip mounted on the die pad, and wherein the die pad is held by a plurality of suspension leads, wherein a side surface of the die pad is separated from the semiconductor chip mounting surface. A lead frame which is inclined outward in a direction opposite to the mounting surface.
する半導体チップの面積よりも小さく、該ダイパッドが
複数の吊りリードで保持されているリードフレームにお
いて、 上記複数の吊りリードが、該吊りリードと同一材料で連
ねられ、一体化していることを特徴とするリードフレー
ム。3. A lead frame in which an area of a die pad is smaller than an area of a semiconductor chip mounted on the die pad, and the die pad is held by a plurality of suspension leads, wherein the plurality of suspension leads are the same as the suspension leads. A lead frame characterized by being connected by a material and being integrated.
と同一材料で連ねられ、一体化していることを特徴とす
る、請求項1又は請求項2記載のリードフレーム。4. The lead frame according to claim 1, wherein the plurality of suspension leads are connected to and integrated with the suspension leads using the same material.
項4記載のリードフレームのダイパッドに半導体チップ
が搭載され、少なくとも上記ダイパッド及び半導体チッ
プ全体が樹脂封止されていることを特徴とする樹脂封止
型半導体装置。5. A semiconductor chip is mounted on the die pad of the lead frame according to claim 1, 2, 3, or 4, and at least the entire die pad and the semiconductor chip are resin-sealed. Resin-encapsulated semiconductor device.
ド及び上記半導体チップのダイパッドと接触している面
とが接着剤によって固着されていることを特徴とする、
請求項5記載の樹脂封止型半導体装置。6. The semiconductor chip is fixed to a surface of the semiconductor chip in contact with the plurality of suspension leads and a die pad of the semiconductor chip with an adhesive.
The resin-encapsulated semiconductor device according to claim 5.
載させた後、上記吊りリードに接着剤をスタンプによる
転写方式で塗布し、上記半導体チップと上記吊りリード
とを固着する工程を有することを特徴とする、請求項6
記載の樹脂封止型半導体装置の製造方法。7. A step of mounting the semiconductor chip on the die pad, applying an adhesive to the suspension lead by a transfer method using a stamp, and fixing the semiconductor chip and the suspension lead. Claim 6
The manufacturing method of the resin-sealed semiconductor device according to the above.
をスタンプによる転写方式で塗布した後、上記ダイパッ
ドに上記半導体チップを搭載し、上記ダイパッドと上記
半導体チップとを接着させると同時に上記吊りリードと
上記半導体チップとを接着させる工程を有することを特
徴とする、請求項6記載の樹脂封止型半導体装置の製造
方法。8. An adhesive is applied to the die pad and the suspension lead by a transfer method using a stamp. Then, the semiconductor chip is mounted on the die pad, and the die pad and the semiconductor chip are bonded to each other. The method for manufacturing a resin-encapsulated semiconductor device according to claim 6, further comprising a step of bonding the semiconductor chip to the semiconductor chip.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16418996A JP3229816B2 (en) | 1996-06-25 | 1996-06-25 | Method for manufacturing resin-encapsulated semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16418996A JP3229816B2 (en) | 1996-06-25 | 1996-06-25 | Method for manufacturing resin-encapsulated semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1012797A true JPH1012797A (en) | 1998-01-16 |
| JP3229816B2 JP3229816B2 (en) | 2001-11-19 |
Family
ID=15788387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16418996A Expired - Fee Related JP3229816B2 (en) | 1996-06-25 | 1996-06-25 | Method for manufacturing resin-encapsulated semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3229816B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001244292A (en) * | 2000-03-01 | 2001-09-07 | Mitsubishi Electric Corp | Semiconductor device wire bonding apparatus and wire bonding method |
| US7964942B2 (en) | 2003-05-28 | 2011-06-21 | Yamaha Corporation | Lead frame having a die stage smaller than a semiconductor device and a semiconductor device using the same |
| JP2012209604A (en) * | 2012-08-02 | 2012-10-25 | Renesas Electronics Corp | Semiconductor device |
-
1996
- 1996-06-25 JP JP16418996A patent/JP3229816B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001244292A (en) * | 2000-03-01 | 2001-09-07 | Mitsubishi Electric Corp | Semiconductor device wire bonding apparatus and wire bonding method |
| US7964942B2 (en) | 2003-05-28 | 2011-06-21 | Yamaha Corporation | Lead frame having a die stage smaller than a semiconductor device and a semiconductor device using the same |
| JP2012209604A (en) * | 2012-08-02 | 2012-10-25 | Renesas Electronics Corp | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3229816B2 (en) | 2001-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3285815B2 (en) | Lead frame, resin-encapsulated semiconductor device and method of manufacturing the same | |
| US6297543B1 (en) | Chip scale package | |
| JP2957168B2 (en) | Lead frame and semiconductor package using the same | |
| US20020031869A1 (en) | Leadframe and method for manufacturing resin-molded semiconductor device | |
| CN103515261A (en) | Method for manufacturing semiconductor device, and semiconductor device | |
| JPH06105721B2 (en) | Semiconductor device | |
| JP5100967B2 (en) | Lead frame, semiconductor chip package using the same, and manufacturing method thereof | |
| US6962836B2 (en) | Method of manufacturing a semiconductor device having leads stabilized during die mounting | |
| US6946729B2 (en) | Wafer level package structure with a heat slug | |
| JPH09129811A (en) | Resin-sealed semiconductor device | |
| JP2000307049A (en) | Lead frame, resin-sealed semiconductor device using the same, and method of manufacturing the same | |
| JP3229816B2 (en) | Method for manufacturing resin-encapsulated semiconductor device | |
| JP2007096042A (en) | Semiconductor device | |
| JP4066050B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
| JP4570797B2 (en) | Manufacturing method of semiconductor device | |
| JP3528711B2 (en) | Lead frame, resin-sealed semiconductor device using the same, and method of manufacturing the same | |
| JPS63293963A (en) | Resin-sealed semiconductor device | |
| KR100268925B1 (en) | Lead frame and semiconductor package with such lead frame | |
| JP3251436B2 (en) | Lead frame, semiconductor device, and method of manufacturing semiconductor device | |
| JP2006216993A (en) | Resin-sealed semiconductor device | |
| JP2000286379A (en) | Semiconductor device and manufacturing method thereof | |
| JP2025054063A (en) | Lead frame and semiconductor device using the same | |
| KR19980079223A (en) | Semiconductor device and manufacturing method thereof | |
| JP2552158Y2 (en) | Lead frame | |
| JPH09116076A (en) | Lead frame and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |