JPH1012797A - リードフレーム及びそのリードフレームを用いた樹脂封止型半導体装置及びその製造方法 - Google Patents

リードフレーム及びそのリードフレームを用いた樹脂封止型半導体装置及びその製造方法

Info

Publication number
JPH1012797A
JPH1012797A JP8164189A JP16418996A JPH1012797A JP H1012797 A JPH1012797 A JP H1012797A JP 8164189 A JP8164189 A JP 8164189A JP 16418996 A JP16418996 A JP 16418996A JP H1012797 A JPH1012797 A JP H1012797A
Authority
JP
Japan
Prior art keywords
die pad
semiconductor chip
lead frame
resin
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8164189A
Other languages
English (en)
Other versions
JP3229816B2 (ja
Inventor
Yuji Matsune
裕司 松根
Kazuya Fujita
和弥 藤田
Hiroshi Kimura
公士 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP16418996A priority Critical patent/JP3229816B2/ja
Publication of JPH1012797A publication Critical patent/JPH1012797A/ja
Application granted granted Critical
Publication of JP3229816B2 publication Critical patent/JP3229816B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ダイパッドの面積がダイパッドに搭載する半
導体チップの面積よりも小さい構造の場合、半導体パッ
ケージの実装時にダイパッド裏面と封止樹脂との剥離及
びパッケージクラックが発生する。 【解決手段】 ダイパッド３の面積が該ダイパッド３に
搭載する半導体チップ１の面積よりも小さく、該ダイパ
ッド３が複数の吊りリード５で保持されているリードフ
レーム１３において、上記ダイパッド３の半導体チップ
搭載面の中央部を囲むように溝状凹部４が設けられてい
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、リードフレーム、
該リードフレームを用いた樹脂封止型半導体装置及びそ
の製造方法、特にダイパッドが搭載される半導体チップ
サイズより小さいリードフレーム、該リードフレームを
用いた樹脂封止型半導体装置及びその製造方法に関する
ものである。
【０００２】
【従来の技術】図１２に示すような、表面実装タイプの
半導体パッケージ、例えば、ＱＦＰ（Ｑｕａｄ Ｆｌａ
ｔ Ｌ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ）、ＳＯＰ（Ｓ
ｍａｌｌ Ｏｕｔｌｉｎｅ Ｌ−Ｌｅａｄｅｄ Ｐａｃ
ｋａｇｅ）等の半導体パッケージは、リフロー、ＶＰＳ
（Ｖａｐｏｒ Ｐｈａｓｅ Ｓｏｌｄｅｒｉｎｇ）等の
全体加熱方式での実装が一般的である。この際、パッケ
ージ内部に含まれた水分の気化膨張により、ダイパッド
２３と封止樹脂２４との界面で剥離やクラックが発生す
る危険性があった。この剥離やクラックが発生した場
合、耐湿性の劣化や封止樹脂の膨れによる実装不良、ま
た、半導体チップ２１とインナリードとを接続するワイ
ヤ２５の切断等の不良が生じていた。
【０００３】そのため、従来よりこの剥離及びクラック
に対する耐性を向上させるための様々な手法が実施され
ていた。例えば、ダイパッド裏面にディンプル加工を施
し、ダイパッド部と封止樹脂との界面の密着性を向上さ
せたり、ダイパッドを分割し、水分の気化膨張により発
生する応力を分散させたり、ダイパッド裏面にポリイミ
ド樹脂を塗布し、パッケージ内部に含まれている水分が
ダイパッド裏面に凝集しないようにする手法等が知られ
ている。
【０００４】また、特開昭５８−６６３４６号公報や特
開昭６３−２０４７５３号公報に記載されているよう
な、ダイパッド面積の縮小化による応力低減の手法があ
り、図１３に示すように、半導体チップサイズをダイパ
ッドサイズより大きくする構造（以下、「スモールダイ
パッド構造」とする。）を用いることで、封止樹脂との
接着性に劣るダイパッドの面積を少なくし、より封止樹
脂との接着性に優れたシリコン（半導体チップの裏面）
と封止樹脂との接触面積をより大きくしたものであり、
種々の構造が提案されている。
【０００５】一方、上記スモールダイパッド構造での問
題点としては、接着剤のはみ出し、吊りリードの強度不
足、ダイパッドと半導体チップとの間の接着強度不足等
がある。尚、図１２は従来の表面実装タイプの半導体パ
ッケージの断面図であり、図１３は従来のスモールダイ
パッド構造の半導体パッケージに用いられるリードフレ
ームの平面図を示し、図１２及び図１３において、２２
は接着剤、２６は吊りリード、２７は半導体チップ搭載
領域、２８はリードフレームを示す。
【０００６】
【発明が解決しようとする課題】接着剤は、パッケージ
クラック耐性の面からダイパッド全体に均一に塗布され
ていることが望ましいが、図１３に示す構造のリードフ
レームにおいては、リードフレーム上面からの接着剤の
適正な塗布量の管理が困難であったり、また、ダイパッ
ド２３から接着剤がはみ出る不具合があった。半導体チ
ップとダイパッド２３との接着剤として銀ペーストが一
般的に用いられ、接着剤の塗布量が不足すると、ダイパ
ッド２３と半導体チップとの間に気泡が生じることがあ
り、この気泡がパッケージクラックの原因となるので、
通常のダイパッド構造品では、気泡を生じさせないよう
にするために接着剤は多めに塗布していたが、スモール
ダイパッド構造では、半導体チップ裏面の一部がダイパ
ッド２３から剥き出しになるため、はみ出した接着剤が
ダイボンド用のステージを介して半導体チップ裏面に付
着する。このように、半導体チップ裏面が汚染される
と、半導体チップ裏面と封止樹脂との接着性が悪くな
り、パッケージクラックの原因となる。
【０００７】また、ワイヤボンディングの際に露出して
いる半導体チップ裏面をボンディング装置に固定して、
ワイヤボンディングを行うが、半導体チップ裏面に接着
剤が付着すると裏面に凹凸が生じ、良好なボンディング
が行えず、場合によっては、半導体チップに部分的に圧
力が加わり、チップの欠けや割れが起こる。このように
半導体チップ裏面に接着剤が存在すると作業性が悪い。
【０００８】また、特開平２−７３６６０号公報や特開
平６−６１３９７号公報のように、ダイパッドを線状に
形成したり、ダイパッドの中央付近に貫通孔を形成する
と、接着剤を半導体チップの裏面にはみ出さずにダイボ
ンディングすることは困難である。接着剤がはみ出さな
いようにダイパッドの中央部のみで接着しようとする
と、接着面積が小さくなるので、半導体チップとダイパ
ッドとの接着強度が低下する。
【０００９】したがって、ダイパッド全面に接着剤を塗
布したいが、接着剤としての銀ペーストは吸湿性に富
み、且つ、高価であるので、なるべく薄く均一に塗布す
ることが望ましい。
【００１０】一方、ダイパッドをなるべく小さくして、
半導体チップ裏面の露出面積を大きくし、封止樹脂との
密着性を向上させようとすると、それだけ吊りリードの
長さが長くなり、機械的強度が低下する。この傾向は、
特に、チップサイズが大きくなるとより顕著になる。ま
た、リードフレームの薄膜化が進み、より吊りリードの
強度が低下する。具体的には、リードフレーム厚は０．
１〜０．３ｍｍで、吊りリード幅は０．４〜０．６ｍｍ
程度である。そして、リードフレーム厚が０．１５ｍｍ
程度以下では、補強のための手段を行わないとモールド
時に変形が生じる。
【００１１】このため、特開平２−８４７００号公報に
記載のように、吊りリードを絶縁部材で補強する手法も
あるが、ワイヤーボンド等で熱が加わると絶縁部材とリ
ードフレーム材との熱膨張係数の差によって変形が生
じ、好ましくない。更に、絶縁部材を貼るための工程が
増え、コストもかかる。
【００１２】本発明は、半導体チップよりも小さいサイ
ズのダイパッドを用いることにより、半導体パッケージ
の実装時に発生するダイパッド裏面と封止樹脂との剥離
及びパッケージクラックを防止する手段を提供すると共
に、半導体チップより小さいサイズのダイパッドを用
い、複数種類のサイズの半導体チップをダイパッド部に
搭載した場合でも、樹脂封止時に成型不良が発生するこ
とのない手段を提供することを目的とするものである。
【００１３】
【課題を解決するための手段】請求項１記載の本発明の
リードフレームは、ダイパッドの面積が該ダイパッドに
搭載する半導体チップの面積よりも小さく、該ダイパッ
ドが複数の吊りリードで保持されているリードフレーム
において、上記ダイパッドの半導体チップ搭載面に、該
搭載面の中央部を囲むように凹部を設けたことを特徴と
するものである。
【００１４】また、請求項２記載の本発明のリードフレ
ームは、ダイパッドの面積が該ダイパッドに搭載する半
導体チップの面積よりも小さく、該ダイパッドが複数の
吊りリードで保持されているリードフレームにおいて、
上記ダイパッドの側面が、上記半導体チップ搭載面から
該搭載面の反対面方向に外向きに傾斜していることを特
徴とするものである。
【００１５】また、請求項３記載のリードフレームは、
ダイパッドの面積が該ダイパッドに搭載する半導体チッ
プの面積よりも小さく、該ダイパッドが複数の吊りリー
ドで保持されているリードフレームにおいて、上記複数
の吊りリードが、該吊りリードと同一材料で連ねられ、
一体化していることを特徴とするものである。
【００１６】また、請求項４記載のリードフレームは、
上記複数の吊りリードが、該吊りリードと同一材料で連
ねられ、一体化していることを特徴とする、請求項１又
は請求項２記載のリードフレームである。
【００１７】また、請求項５記載の樹脂封止型半導体装
置は、請求項１、請求項２、請求項３又は請求項４記載
のリードフレームのダイパッドに半導体チップが搭載さ
れ、少なくとも上記ダイパッド及び半導体チップ全体が
樹脂封止されていることを特徴とするものである。
【００１８】また、請求項６記載の樹脂封止型半導体装
置は、上記半導体チップと上記複数の吊りリード及び上
記半導体チップのダイパッドと接触している面とが接着
剤によって固着されていることを特徴とする、請求項５
記載の樹脂封止型半導体装置である。
【００１９】また、請求項７記載の樹脂封止型半導体装
置の製造方法は、上記ダイパッドに上記半導体チップを
搭載させた後、上記吊りリードに接着剤をスタンプによ
る転写方式で塗布し、上記半導体チップと上記吊りリー
ドとを固着する工程を有することを特徴とする、請求項
６記載の樹脂封止型半導体装置の製造方法である。
【００２０】更に、請求項８記載の樹脂封止型半導体装
置の製造方法は、上記ダイパッドと吊りリードとに接着
剤をスタンプによる転写方式で塗布した後、上記ダイパ
ッドに上記半導体チップを搭載し、上記ダイパッドと上
記半導体チップとを接着させると同時に上記吊りリード
と上記半導体チップとを接着させる工程を有することを
特徴とする、請求項６記載の樹脂封止型半導体装置の製
造方法である。
【００２１】
【発明の実施の形態】以下、実施の形態に基づいて本発
明について詳細に説明する。
【００２２】図１は本発明の一実施の形態の樹脂封止型
半導体装置の断面図、図２（ａ）は溝部がエッチングに
て形成された、図１に示す樹脂封止型半導体装置に用い
るリードフレームの平面図、図２（ｂ）は溝部がパンチ
ングにより形成された、図１に示す樹脂封止型半導体装
置に用いるリードフレームの平面図、図３（ａ）は本発
明の第２の実施の形態のリードフレームの平面図、同
（ｂ）は図３（ａ）のＡ−Ａの断面図、図４は本発明の
第３の実施の形態の樹脂封止型半導体装置の断面図、図
５は本発明の第４の実施の形態のリードフレームの平面
図、図６（ａ）は本発明の第５の実施の形態におけるダ
イパッドに半導体チップを搭載した状態をダイパッド裏
面側から見た図、同（ｂ）は図６（ａ）の側面図、図７
は本発明の第６の実施の形態の半導体装置の製造工程の
一部を示す図、図８は本発明の第７の実施の形態のリー
ドフレームの平面図、図９及び図１０は吊りリードの本
数を従来より増やした場合のリードフレームの平面図、
図１１は本発明の第８の実施の形態のリードフレームの
平面図である。
【００２３】図１乃至図１１において、１は半導体チッ
プ、２は第１接着剤、３、３ａ、３ｂはダイパッド、４
は溝状凹部、４ａは凹部、５、５ａは吊りリード、６は
バー部、７は第２接着剤、８はワイヤ、９は封止樹脂、
１０はインナーリード、１１はアウターリード、１２は
半導体チップ搭載領域、１３はリードフレームを示す。
【００２４】本発明は、図１に示すように、ダイパッド
３ａの半導体チップ搭載面の内側の中央部を囲むように
溝状凹部４を形成したことを特徴とする。この溝状凹部
４は、ダイパッド３ａ全体に第１接着剤２を塗布する場
合でも、余剰の第１接着剤２を溝状凹部４にトラップで
きるので、第１接着剤２を半導体チップ１とダイパッド
３ａとの接着に必要な量より多めに塗布できる。したが
って、ダイパッド３ａの半導体チップ搭載面の全面に第
１接着剤２を塗布する際の、塗布量のコントロールが容
易にできる。この溝状凹部４は、図２（ａ）に示すよう
に、ダイパッド３ａの半導体チップ搭載面の中央部を囲
むように化学的にエッチングしたり、図２（ｂ）に示す
ように、機械的にプレスして形成する。溝状凹部４の大
きさは、例えば、幅１００μｍ、深さ８０μｍとし、ダ
イパッド外縁から１００μｍ内側に形成する。
【００２５】また、図３（ａ）、（ｂ）に示すように、
複数の凹部４ａのダイパッドの中央部を囲むように形成
してもよいが、図２に示すように、溝状凹部４で中央部
周囲全体を囲む方がより望ましい。
【００２６】また、本発明は、図４に示すように、ダイ
パッド３ｂのエッジ断面をダイパッド３ｂにおける半導
体チップ搭載面から裏面方向にかけて外側に広がるよう
に傾斜させたことを特徴とする。このダイパッド３ｂの
エッジを上記形状にすることにより、第１接着剤２が半
導体チップ搭載面からはみ出しても、それより面積の大
きい裏面から外側には、はみ出しにくくなるので、第１
接着剤２を半導体チップ１とダイパッド３ａとの接着に
必要な量より多めに塗布できる。したがって、半導体チ
ップ搭載面の全面に第１接着剤２を塗布する際の塗布量
のコントロールが容易にできる。また、封止樹脂９が上
記ダイパッド３ｂのエッジに楔状に食い込むため、パッ
ケージクラックに対す耐性が向上する。傾斜したダイパ
ッドエッジを形成する方法は、エッチングで形成する場
合、ダイパッド３ｂの表裏両側から等方性エッチングで
あるウエットエッチングを行い、半導体チップ搭載面側
のエッチングを強くすることで形成できる。この場合、
ダイパッド３ｂの半導体チップ搭載面からダイパッド側
面の、半導体チップ搭載面と反対面よりの途中まで、外
側に傾斜するような形状になる。また、パンチングで形
成する場合、刃の形状を斜めにすることで図４に示すよ
うな形状に形成できる。
【００２７】また、吊りリード５を、リードフレームの
インナーリードとなる部分の先端部よりダイパッド側に
設けたバー部６で連続して接続し一体化するように、リ
ードフレーム材料をパターニングし、図５に示すよう
に、吊りリード５を補強する。このバー部６はパッケー
ジサイズ、半導体チップサイズ等により設置場所を適正
化するため、半導体チップ搭載領域１２より内側の位置
に設置される場合や同一吊りリード５、５間に複数本設
置される場合がある。
【００２８】また、吊りリード５の長さを実質的に短く
することによって、吊りリードを補強する手段として、
図６に示すようにダイパッド３に半導体チップ１を接着
した後に、封止樹脂６との密着性の良いエポキシ系樹脂
等を第２接着剤７として用いて吊りリード５を半導体チ
ップ１の裏面に固定している。この第２接着剤７として
の樹脂により、ダイパッド３も同時に固定してもよい。
尚、この樹脂からなる第２接着剤７はポッティングによ
り固着される。
【００２９】また、ダイパッド３と半導体チップ１の裏
面との第１接着剤２に銀ペーストを用いる際、図７に示
すようにスタンプによる転写方式での接着剤の転写を行
えば、接着剤塗布が困難な細い吊りリード６にも、ダイ
パッド３と同時に第１接着剤２を薄く均等に塗布するこ
とができ、第１接着剤２によって、ダイパッド３と吊り
リードとが半導体チップ１の裏面とを接着できる。ま
た、同様に、ダイパッド３と半導体チップ１とを接着を
行った後、第２接着剤７をスタンプ方式で吊りリードに
転写し、吊りリード５と半導体チップ１の裏面とを固着
してもよい。
【００３０】また、半導体チップ１を搭載する際の位置
決めは、図８に示すように吊りリード５ａの幅を所定の
間隔で段階的に変化させておけば、半導体チップ１を容
易にダイパッド３の所定の場所に搭載できる。
【００３１】また、吊りリード５の変形等を抑制するた
めに、吊りリード５の本数を、例えば従来の２本から４
本（図９）、従来の４本から６本（図１０）に増やして
も良い。
【００３２】更に、図１乃至図４に示すダイパッドの構
造と図５乃至図１０に示す吊りリードの構造とを組み合
わせた構造、例えば、図１１に示すように、ダイパッド
３ａに溝状凹部４を設け、且つ吊りリード５、５間にバ
ー部６を形成した構造により、更に耐パッケージクラッ
ク等に効果が向上することは言うまでもない。
【００３３】
【発明の効果】以上、詳細に説明したように、本発明を
用いることにより、ダイパッドのサイズが半導体チップ
サイズよりも小さい構造の半導体装置において、安定し
た接着剤の塗布が可能となり、より優れた耐パッケージ
クラック性を有することができる。
【００３４】また、請求項３乃至請求項８に記載の本発
明を用い、吊りリードを補強することにより、従来、搭
載する半導体チップサイズによってパッケージ内での上
下バランスが、半導体チップ及びダイパッドの重心位置
が変わるので、封止樹脂流入時にダウンセットによる微
妙な上下バランスの調整が必要となっていたが、その必
要がなくなり、リードフレームにおける、マウントでき
る半導体チップサイズの自由度が大きくなり、より低コ
ストの半導体装置を提供することができる。
【００３５】また、請求項７に記載の本発明を用いるこ
とにより、接着剤塗布が困難な細い吊りリードであって
も、接着剤が薄く均一に塗布でき、更に、請求項８に記
載の本発明を用いることにより、半導体チップとダイパ
ッドとの接着も同時に行うので、製造工程の簡略化が図
れる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の樹脂封止型半導体
装置の断面図である。
【図２】（ａ）は溝部がエッチングにて形成された、図
１に示す樹脂封止型半導体装置に用いるリードフレーム
の平面図、（ｂ）は溝部がパンチングにより形成され
た、図１に示す樹脂封止型半導体装置に用いるリードフ
レームの平面図である。
【図３】（ａ）は本発明の第２の実施の形態のリードフ
レームの平面図であり、（ｂ）は（ａ）のＡ−Ａ断面図
である。
【図４】本発明の第３の実施の形態の樹脂封止型半導体
装置の断面図である。
【図５】本発明の第４の実施の形態のリードフレームの
平面図である。
【図６】（ａ）は本発明の第５の実施の形態におけるダ
イパッドに半導体チップを搭載した状態を示す図、
（ｂ）は図６（ａ）のＢ−Ｂ断面図である。
【図７】本発明の第６の実施の形態の樹脂封止型半導体
装置の製造工程図である。
【図８】本発明の第７の実施の形態のリードフレームの
平面図である。
【図９】従来の２本から４本に吊りリードの本数を増や
した場合のリードフレームの平面図である。
【図１０】従来の４本から６本に吊りリードの本数を増
やした場合のリードフレームの平面図である。
【図１１】本発明の第８の実施の形態のリードフレーム
の平面図である。
【図１２】従来の表面実装タイプの半導体パッケージの
断面図である。
【図１３】従来のスモールダイパッド構造の半導体パッ
ケージに用いられるリードフレームの平面図の製造工程
図である。
【符号の説明】
１ 半導体チップ ２ 第１接着剤 ３、３ａ、３ｂ ダイパッド ４ 溝状凹部 ４ａ 凹部 ５、５ａ 吊りリード ６ バー部 ７ 第２接着剤 ８ ワイヤ ９ 封止樹脂 １０ インナーリード １１ アウターリード １２ 半導体チップ搭載領域 １３ リードフレーム

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 ダイパッドの面積が該ダイパッドに搭載
    する半導体チップの面積よりも小さく、該ダイパッドが
    複数の吊りリードで保持されているリードフレームにお
    いて、 上記ダイパッドの半導体チップ搭載面に、該搭載面の中
    央部を囲むように凹部を設けたことを特徴とするリード
    フレーム。
  2. 【請求項２】 ダイパッドの面積が該ダイパッドに搭載
    する半導体チップの面積よりも小さく、該ダイパッドが
    複数の吊りリードで保持されているリードフレームにお
    いて、 上記ダイパッドの側面が、上記半導体チップ搭載面から
    該搭載面の反対面方向に外向きに傾斜していることを特
    徴とするリードフレーム。
  3. 【請求項３】 ダイパッドの面積が該ダイパッドに搭載
    する半導体チップの面積よりも小さく、該ダイパッドが
    複数の吊りリードで保持されているリードフレームにお
    いて、 上記複数の吊りリードが、該吊りリードと同一材料で連
    ねられ、一体化していることを特徴とするリードフレー
    ム。
  4. 【請求項４】 上記複数の吊りリードが、該吊りリード
    と同一材料で連ねられ、一体化していることを特徴とす
    る、請求項１又は請求項２記載のリードフレーム。
  5. 【請求項５】 請求項１、請求項２、請求項３又は請求
    項４記載のリードフレームのダイパッドに半導体チップ
    が搭載され、少なくとも上記ダイパッド及び半導体チッ
    プ全体が樹脂封止されていることを特徴とする樹脂封止
    型半導体装置。
  6. 【請求項６】 上記半導体チップと上記複数の吊りリー
    ド及び上記半導体チップのダイパッドと接触している面
    とが接着剤によって固着されていることを特徴とする、
    請求項５記載の樹脂封止型半導体装置。
  7. 【請求項７】 上記ダイパッドに上記半導体チップを搭
    載させた後、上記吊りリードに接着剤をスタンプによる
    転写方式で塗布し、上記半導体チップと上記吊りリード
    とを固着する工程を有することを特徴とする、請求項６
    記載の樹脂封止型半導体装置の製造方法。
  8. 【請求項８】 上記ダイパッドと吊りリードとに接着剤
    をスタンプによる転写方式で塗布した後、上記ダイパッ
    ドに上記半導体チップを搭載し、上記ダイパッドと上記
    半導体チップとを接着させると同時に上記吊りリードと
    上記半導体チップとを接着させる工程を有することを特
    徴とする、請求項６記載の樹脂封止型半導体装置の製造
    方法。
JP16418996A 1996-06-25 1996-06-25 樹脂封止型半導体装置の製造方法 Expired - Fee Related JP3229816B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16418996A JP3229816B2 (ja) 1996-06-25 1996-06-25 樹脂封止型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16418996A JP3229816B2 (ja) 1996-06-25 1996-06-25 樹脂封止型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH1012797A true JPH1012797A (ja) 1998-01-16
JP3229816B2 JP3229816B2 (ja) 2001-11-19

Family

ID=15788387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16418996A Expired - Fee Related JP3229816B2 (ja) 1996-06-25 1996-06-25 樹脂封止型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3229816B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244292A (ja) * 2000-03-01 2001-09-07 Mitsubishi Electric Corp 半導体装置のワイヤボンデイング装置およびワイヤボンデイング方法
US7964942B2 (en) 2003-05-28 2011-06-21 Yamaha Corporation Lead frame having a die stage smaller than a semiconductor device and a semiconductor device using the same
JP2012209604A (ja) * 2012-08-02 2012-10-25 Renesas Electronics Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244292A (ja) * 2000-03-01 2001-09-07 Mitsubishi Electric Corp 半導体装置のワイヤボンデイング装置およびワイヤボンデイング方法
US7964942B2 (en) 2003-05-28 2011-06-21 Yamaha Corporation Lead frame having a die stage smaller than a semiconductor device and a semiconductor device using the same
JP2012209604A (ja) * 2012-08-02 2012-10-25 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
JP3229816B2 (ja) 2001-11-19

Similar Documents

Publication Publication Date Title
JP3285815B2 (ja) リードフレーム，樹脂封止型半導体装置及びその製造方法
US6297543B1 (en) Chip scale package
JP2957168B2 (ja) リードフレーム及びこれを用いた半導体パッケージ
US20020031869A1 (en) Leadframe and method for manufacturing resin-molded semiconductor device
CN103515261A (zh) 用于制造半导体器件的方法和半导体器件
JPH06105721B2 (ja) 半導体装置
JP5100967B2 (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
US6962836B2 (en) Method of manufacturing a semiconductor device having leads stabilized during die mounting
US6946729B2 (en) Wafer level package structure with a heat slug
JPH09129811A (ja) 樹脂封止型半導体装置
JP2000307049A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3229816B2 (ja) 樹脂封止型半導体装置の製造方法
JP2007096042A (ja) 半導体装置
JP4066050B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP4570797B2 (ja) 半導体装置の製造方法
JP3528711B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPS63293963A (ja) 樹脂封止型半導体装置
KR100268925B1 (ko) 리드프레임및이를이용한반도체패키지
JP3251436B2 (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JP2006216993A (ja) 樹脂封止型半導体装置
JP2000286379A (ja) 半導体装置及びその製造方法
JP2025054063A (ja) リードフレーム及びそれを用いた半導体装置
KR19980079223A (ko) 반도체 장치 및 그의 제조 방법
JP2552158Y2 (ja) リードフレーム
JPH09116076A (ja) リードフレーム及び半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080907

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080907

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090907

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees