JPH1012986A - 厚膜印刷基板 - Google Patents

厚膜印刷基板

Info

Publication number
JPH1012986A
JPH1012986A JP16160696A JP16160696A JPH1012986A JP H1012986 A JPH1012986 A JP H1012986A JP 16160696 A JP16160696 A JP 16160696A JP 16160696 A JP16160696 A JP 16160696A JP H1012986 A JPH1012986 A JP H1012986A
Authority
JP
Japan
Prior art keywords
thick
main surface
film
thick film
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP16160696A
Other languages
English (en)
Inventor
Koji Araki
浩二 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP16160696A priority Critical patent/JPH1012986A/ja
Publication of JPH1012986A publication Critical patent/JPH1012986A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】 半導体モジュール構造の選択枝を広げる一
方、半導体モジュールの小形化や高信頼性化を可能とす
る厚膜印刷基板の提供。 【解決手段】 少なくとも一主面が電子部品実装面を成
し、他主面側がキャリアプレートもしくはマザー基板10
面に半田付けされる厚膜印刷基板8であって、前記厚膜
印刷基板8の一主面側の厚膜配線8aがAg−Pt系で形成さ
れ、かつ他主面側の厚膜配線8bがAg−Pd系で形成されて
いることを特徴とする厚膜印刷基板である。すなわち、
本発明は、機能,目的に対応させ、厚膜配線8a,8bを形
成する導電性ペーストを適切に使い分け、良好なボンデ
ィビリテイを要する一主面側の厚膜配線8aをAg−Pt系
で、また、耐半田性を要求される他主面側の厚膜配線8b
をAg−Pd系でそれぞれ形成したことを骨子とするもので
ある。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は厚膜印刷基板に係
り、さらに詳しくは、より信頼性の高い半導体モジュー
ルの構成に適する厚膜印刷基板に関する。
【0002】
【従来の技術】半導体モジュールは、電子回路(もしく
は電気回路)のコンパクト化や高容量化など図ることが
できるため、各種の電子機器類に広く使用されている。
そして、この種の半導体モジュールは、図3に要部を断
面的に示すような構成を採っている。たとえば、半導体
素子1aやコンデンサ1bなど、搭載する電子部品1の被接
続部となる導体パッド(たとえばワイヤボンディング用
パッド)を含む厚膜配線(印刷配線パターン)2aを一主
面に、また、他主面側をキャリアプレート3もしくはマ
ザー基板に半田付け4などする構成の厚膜印刷基板2が
使用されている。また、この種の厚膜印刷基板2とし
て、多層配線板型や他主面側に電子部品1の被接続部と
なる導体パッドを含む厚膜配線(印刷配線パターン)2b
が形成される場合もあり、このような構成では、たとえ
ばスルホール2cを介して両主面の厚膜配線2a,2b間を電
気的および機械的に接続した構成も知られている。
【0003】なお、図3において、5は厚膜印刷基板2
の一主面に搭載・配置された電子部品1を厚膜印刷基板
2面に固定する接着剤層、6は電子部品1と厚膜印刷基
板2面の被接続部を成す導体パッドとの間を電気的に接
続するボンディングワイヤ、7はキャリアプレート3の
端縁部に開口端部を接合して厚膜印刷基板2などを封止
する封止キャップである。
【0004】ところで、上記厚膜印刷基板は、通常、次
のようにして製造されている。たとえばセラミックス系
絶縁基体の一主面に、Ag−Pt系,Ag−Pd系もしくはCuを
導電体とした導電性ペーストをスクリーン印刷し、その
後、 600〜 900℃程度の温度で焼成して導体パッドを含
む厚膜配線2aを形成する。次いで、前記セラミックス系
絶縁基体の他主面に、Ag−Pt系,Ag−Pd系もしくはCuを
導電体とした導電性ペーストをスクリーン印刷し、その
後、 600〜 900℃程度の温度で焼成して導体パッドを含
む厚膜配線2bを形成して、両面型の厚膜印刷基板を得て
いる。
【0005】なお、スルホール2cを介して両厚膜配線2
a,2bを接続する場合は、いずれか一方の面で、両厚膜
配線2a,2bの一部を重ね合わせて行っている。また、ス
ルホール2c接続部を含めて、両厚膜配線2a,2bは、一般
的に、Ag−Pt系,Ag−Pd系もしくはCuのいずれか1種の
同一材料で形成されている。
【0006】
【発明が解決しようとする課題】しかしながら、上記厚
膜印刷基板の構成においては、厚膜配線2a,2bを形成す
る材質面から、半田によるパターン喰れやワイヤボンデ
ィングの困難さなど、構成する半導体モジュールの小形
化,信頼性などの点で問題が提起されている。すなわ
ち、 (1)厚膜配線2a,2bをAg−Pt系で形成した場合は、キャ
リアプレートもしくはマザー基板に半田付けしたとき、
その半田中にAg−Pt系の一部が溶解し、電気的なオープ
ンを起こすことがあり、機能的な信頼性が損なわれる恐
れがある。
【0007】(2)厚膜配線2a,2bをAg−Pd系で形成した
場合は、Ag−Pd系のボンダビリテイが劣るため、ワイヤ
ボンディングが困難で、搭載した半導体素子1aと厚膜印
刷基板2主面の被接続部との電気的な接続の信頼性が損
なわれ易い傾向がある。特に、Ag−Pd系は、ワイヤボン
ディングに多く使用されるAu線に対してボンダビリテイ
が劣っており、このワイヤボンディングの困難性は、半
導体モジュールの構成において由々しい問題といえる。
【0008】(3)厚膜配線2a,2bをCuで形成した場合
も、前記Ag−Pd系で形成した場合と同様に、ワイヤボン
ディングが困難で、信頼性の高い電気的な接続を形成し
難いという問題がある。また、Cu系導電性ペーストの場
合は、Cuの酸化防止を要することから、焼成条件の選
択,設定も煩雑化し、コストアップを招来するというデ
メリットもある。
【0009】本発明は上記事情に対処してなされたもの
で、半導体モジュール構造の選択枝を広げる一方、半導
体モジュールの小形化や高信頼性化を可能とする厚膜印
刷基板の提供を目的とする。
【0010】
【課題を解決するための手段】請求項1の発明は、少な
くとも一主面が電子部品実装面を成し、他主面側がキャ
リアプレートもしくはマザー基板面に半田付けされる厚
膜印刷基板であって、厚膜印刷基板の一主面側の厚膜配
線がAg−Pt系で形成され、かつ他主面側の厚膜配線がAg
−Pd系で形成されていることを特徴とする厚膜印刷基板
である。
【0011】請求項2の発明は、少なくとも一主面が電
子部品実装面を成し、他主面側がキャリアプレートもし
くはマザー基板面に半田付けされる厚膜印刷基板であっ
て、厚膜印刷基板の一主面側の厚膜配線がAg−Pt系で形
成され、かつスルホール接続する他主面側の厚膜配線が
Ag−Pd系で形成されていることを特徴とする厚膜印刷基
板である。
【0012】請求項3の発明は、請求項1もしくは請求
項2記載の厚膜印刷基板において、一主面側のAg−Pt系
厚膜配線および他主面側のAg−Pd系厚膜配線が重層的に
接続するとき、Ag−Pt系厚膜配線を下層としたことを特
徴とする。
【0013】すなわち、本発明は、機能,目的に対応さ
せ、厚膜配線を形成する導電性ペーストを適切に使い分
け、良好なボンディビリテイを要する一主面側の厚膜配
線をAg−Pt系で、また、耐半田性を要求される他主面側
の厚膜配線をAg−Pd系でそれぞれ形成したことを骨子と
するものである。
【0014】本発明において、厚膜印刷基板は、少なく
とも一主面に電子部品の実装面を成す厚膜配線を有し、
他主面側にも要すれば電子部品の実装を可能とする厚膜
配線を有し、かつマザー基板面などに半田付け可能に構
成された両面型もしくは多層型の厚膜印刷基板である。
そして、この厚膜印刷基板は、一般的に、たとえばアル
ミナ,窒化アルミなどを絶縁体としたセラミック系であ
り、前記したように、一主面に設けた厚膜配線がAg−Pt
系で、かつ他主面側に設けた厚膜配線がAg−Pd系で構成
されていることを要するけれど、多層型の内層厚膜配線
の素材は、前記Ag−Pt系,Ag−Pd系もしくは他の導電体
系でもよく、特に限定されない。なお、前記Ag−Pt系ペ
ーストの成分は、一般にAg96〜99重量%程度,Pt 1〜 4
重量%程度であり,同じくAg−Pd系ペーストの成分は、
Ag85〜90重量%程度,Pd15〜10重量%程度にそれぞれ選
択すことが好ましい。
【0015】また、本発明に係る厚膜印刷基板は、前記
厚膜配線を形成する素材(導電性ペースト)の選択,使
い分けを除けば、常套的な厚膜印刷基板の製造方法によ
って製造することができる。たとえば、セラミック系絶
縁板の所定位置に、スルホール接続用の孔を穿設した
後、平均粒径が10〜15μm 程度のAg−Ptの混合粉体を導
電体として含有するペーストを一主面にスクリーン印刷
し、 600〜 900℃程度の温度で焼成して電子部品の被接
続部を含む厚膜配線を形成する。次いで、平均粒径が10
〜15μm 程度のAg−Pdの混合粉体を導電体として含有す
るペーストを他主面側および穿設孔内にスクリーン印刷
し、 600〜 900℃程度の温度で焼成してスルホール接続
を含む厚膜配線を形成することによって、両面型の厚膜
印刷基板が得られる。
【0016】なお、厚膜配線層間の接続は、電子部品の
被接続部を含む厚膜配線を形成するときに、穿設孔内に
もスクリーン印刷して行ってもよい。また、一般的に
は、スルホール穿設で行うが、絶縁性基板の側端面に沿
わせ溝を設け、この溝面を導電体層化して両面間を接続
する構成などを採ってもよい。さらに、前記厚膜印刷基
板の製造は、いわゆるグリーンシート法によって行うこ
ともできる。
【0017】請求項1および請求項2の発明では、電子
部品実装面の厚膜配線がAg−Pt系で、かつ半田付けされ
る他主面の厚膜配線がAg−Pd系でそれぞれ形成されてい
る。つまり、実装される電子部品と厚膜配線とをワイヤ
ボンディングするとき、被接続部となるパッドがボンデ
ィングビリテイの良好なAg−Pt系で形成されているた
め、ワイヤボンディングを容易に行うことができる。ま
た、他主面に形成された厚膜配線は半田に難溶解性のAg
−Pd系であるため、半田喰れなどによるオープン発生の
恐れも解消されるので、結果的に、小形化を図りながら
信頼性の高い半導体モジュールを提供することができ
る。
【0018】請求項3の発明では、Ag−Pt系厚膜配線お
よびAg−Pd系厚膜配線が重層的に接続する接続構成を採
った場合、Ag−Pd系厚膜配線をAg−Pt系厚膜配線端部に
重ね,被覆する構成としたことによって、半田中に溶解
し易いAg−Pt系の厚膜配線端部が保護された形となるた
め、半田による悪影響のさらなる回避,低減が図られ
る。
【0019】
【発明の実施の形態】以下図1および図2を参照して本
発明を説明する。
【0020】図1は、第1実施例の要部構造を断面的に
示したもので、8は一主面が電子部品9の実装面を成
し、他主面がキャリアプレート10面に半田付けされる厚
膜印刷基板である。ここで、厚膜印刷基板8は、たとえ
ば、厚さが 0.5mm程度,辺が 8× 8mm程度の絶縁性のア
ルミナ系セラミック板8′を絶縁体とし、一主面側にAg
−Pt系の被接続部(たとえばボンディングパッド)を含
む厚膜配線8aが形成されおり、また、他主面側にAg−Pd
系の厚膜配線8bが形成されている。さらに、これら量厚
膜配線8a,8bは、アルミナ系セラミック板8′の所要位
置に穿設したスルホール8c内壁面に延設的に形成された
Ag−Pt系の導体層8dによって、電気的に接続されてい
る。
【0021】次に、上記厚膜印刷基板8の製造方法例に
ついて説明する。
【0022】先ず、所要寸法もしくは規格の絶縁性アル
ミナ系セラミック板8′を用意し、所定位置にスルホー
ル8cを穿設する。一方、平均粒径10〜15μm 程度のAg−
Pt混合粉末(重量比Ag:Pt=99: 1)を導電体としたAg
−Pt系導電性ペースト、平均粒径10〜15μm 程度のAg−
Pd混合粉末(重量比Ag:Pd=85:15)を導電体としたAg
−Pd系導電性ペーストをそれぞれ用意する。
【0023】次に、前記絶縁性アルミナ系セラミック板
8′の一主面に、Ag−Pt系導電性ペーストをスクリーン
印刷法によって、搭載する電子部品9の電極端子とワイ
ヤボンディングするパッドを含む配線パターンおよびス
ルホール8c内壁面などを印刷する。その後、この印刷済
み絶縁性アルミナ系セラミック板8′を電気炉に収容
し、空気雰囲気中, 600〜 900℃の温度で焼成処理を行
って、Ag−Pt系の厚膜配線8aおよびスルホール導体層8d
を形成する。
【0024】次いで、前記絶縁性アルミナ系セラミック
板8′の他主面に、Ag−Pd系導電性ペーストをスクリー
ン印刷し、前記スルホール導体層8dの端縁部に一部が重
層する形の配線パターンを設ける。この後、印刷済み絶
縁性アルミナ系セラミック板8′を電気炉に収容し、空
気雰囲気中, 600〜 900℃の温度で、前記印刷形成した
配線パターンの焼成処理を行って、Ag−Pd系の厚膜配線
8bを形成することにより、図1に図示したような要部構
成の膜厚印刷基板が歩留まりよく得られる。
【0025】図2は、第2実施例の要部構造を断面的に
示したもので、8は一主面が電子部品9の実装面を成
し、他主面がキャリアプレート10面に半田付けされる厚
膜印刷基板である。ここで、厚膜印刷基板8は、たとえ
ば、厚さが 0.5mm程度,辺が 8× 8mm程度の絶縁性のア
ルミナ系セラミック板8′を絶縁体とし、一主面側にAg
−Pt系の被接続部(たとえばボンディングパッド)を含
む厚膜配線8aが形成されおり、また、他主面側にAg−Pd
系の厚膜配線8bが形成されている。さらに、これら量厚
膜配線8a,8bは、アルミナ系セラミック板8′の所要位
置に穿設したスルホール8c内壁面に延設的に形成された
Ag−Pd系の導体層8d′によって、電気的に接続されてい
る。
【0026】次に、上記厚膜印刷基板8の製造方法例に
ついて説明する。
【0027】先ず、所要寸法もしくは規格の絶縁性アル
ミナ系セラミック板8′を用意し、所定位置にスルホー
ル8cを穿設する。一方、平均粒径10〜15μm 程度のAg−
Pt混合粉末(重量比Ag:Pt=99: 1)を導電体としたAg
−Pt系導電性ペースト、平均粒径10〜15μm 程度のAg−
Pd混合粉末(重量比Ag:Pd=85:15)を導電体としたAg
−Pd系導電性ペーストをそれぞれ用意する。
【0028】次に、前記絶縁性アルミナ系セラミック板
8′の一主面に、Ag−Pt系導電性ペーストをスクリーン
印刷法によって、搭載する電子部品9の電極端子とワイ
ヤボンディングするパッドを含む配線パターンを印刷す
る。その後、この印刷済み絶縁性アルミナ系セラミック
板8′を電気炉に収容し、空気雰囲気中, 600〜 900℃
の温度で焼成処理を行って、Ag−Pt系の厚膜配線8aを形
成する。
【0029】次いで、前記絶縁性アルミナ系セラミック
板8′の他主面に、Ag−Pd系導電性ペーストをスルホー
ル8c内壁面など含めてスクリーン印刷し、前記Ag−Pt系
の厚膜配線8aの端縁部に一部が重層する形のスルホール
導体を含む配線パターンを設ける。この後、印刷済み絶
縁性アルミナ系セラミック板8′を電気炉に収容し、空
気雰囲気中, 600〜 900℃の温度で、前記印刷形成した
配線パターンの焼成処理を行って、Ag−Pd系のスルホー
ル導体層8d′を含む厚膜配線8bを形成することにより、
図2に図示したような要部構成の膜厚印刷基板が歩留ま
りよく得られる。 上記構成の厚膜印刷基板を半導体モ
ジュール用とし、ワイヤボンディング方式を採った常套
的な実装手段で半導体モジュールを形成したところ、ワ
イヤボンディングが容易かつ良好に行われ、歩留まりよ
く信頼性の高い電気的な接続が形成された。また、上記
形成した半導体モジュールの他主面を、キャリアプレー
トもしくはマザー基板面に常套的な半田付け手段で組み
込んだ後、電気的な特性評価を行ったところ、半田付け
による厚膜配線パターンの喰れ,溶解などの発生、電気
的なオープンの発生など認められず、信頼性の高い回路
構成を保持していた。 なお、本発明は、上記実施例に
限定されるものでなく、発明の趣旨を逸脱しない範囲で
いろいろの変形を採ることができる。たとえば厚膜印刷
基板は、両面型以外の多層型でもよいし、絶縁体も窒化
アルミなど、アルミナ以外のセラミック系でもよい。ま
た、構成のコンパクト化もしくは配線密度の向上などを
考慮した場合、配線パターン層間の電気的な接続はスル
ホール接続やビア接続などが好ましいけれど、これらに
限定されない。
【0030】
【発明の効果】上記本発明によれば、電子部品がワイヤ
ボンディングされるパッドを含む厚膜配線がボンディン
グビリテイの良好なAg−Pt系で形成されているため、信
頼性の高いワイヤボンディングを容易に達成できる。一
方、他主面の厚膜配線が半田に難溶解性のAg−Pd系で形
成されているため、半田喰れなどによるオープン発生の
恐れも解消される。このように、ワイヤボンディングを
容易にできることは、半導体素子をモールドパッケージ
として搭載・実装する必要のないことを意味し、半導体
ミジュールのコンパクト化が図られることになる。ま
た、耐半田性を考慮し、Ag−Pd系膜の難溶解性を巧みに
利用したことに伴って、半田付けに起因するトラブルな
ども回避されので、結果的に、小形化を図りながら信頼
性の高い半導体モジュールを提供することができる。
【図面の簡単な説明】
【図1】第1の実施例に係る厚膜印刷基板の要部構成を
示す断面図。
【図2】第2の実施例に係る厚膜印刷基板の要部構成を
示す断面図。
【図3】従来の半導体モジュールの要部構成を示す断面
図。
【符号の説明】
1,9……電子部品 1a……半導体素子 1b……コンデンサ 2,8……厚膜印刷基板 2a,8a……一主面側の厚膜配線 2b,8b……他主面側の厚膜配線 2c,8c……スルホール 3,10……キャリアプレート 4……半田層 5……接着剤層 6……ボンディングワイヤ 7……封止キャップ 8d,8d′……スルホール導体層

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも一主面が電子部品実装面を成
    し、他主面側がキャリアプレートもしくはマザー基板面
    に半田付けされる厚膜印刷基板であって、 厚膜印刷基板の一主面側の厚膜配線がAg−Pt系で形成さ
    れ、かつ他主面側の厚膜配線がAg−Pd系で形成されてい
    ることを特徴とする厚膜印刷基板。
  2. 【請求項2】 少なくとも一主面が電子部品実装面を成
    し、他主面側がキャリアプレートもしくはマザー基板面
    に半田付けされる厚膜印刷基板であって、 厚膜印刷基板の一主面側の厚膜配線がAg−Pt系で形成さ
    れ、かつスルホール接続する他主面側の厚膜配線がAg−
    Pd系で形成されていることを特徴とする厚膜印刷基板。
  3. 【請求項3】 一主面側のAg−Pt系厚膜配線および他主
    面側のAg−Pd系厚膜配線が重層的に接続するとき、Ag−
    Pt系厚膜配線が下層とされていることを特徴とする請求
    項1もしくは請求項2記載の厚膜印刷基板。
JP16160696A 1996-06-21 1996-06-21 厚膜印刷基板 Abandoned JPH1012986A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16160696A JPH1012986A (ja) 1996-06-21 1996-06-21 厚膜印刷基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16160696A JPH1012986A (ja) 1996-06-21 1996-06-21 厚膜印刷基板

Publications (1)

Publication Number Publication Date
JPH1012986A true JPH1012986A (ja) 1998-01-16

Family

ID=15738362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16160696A Abandoned JPH1012986A (ja) 1996-06-21 1996-06-21 厚膜印刷基板

Country Status (1)

Country Link
JP (1) JPH1012986A (ja)

Similar Documents

Publication Publication Date Title
US5897724A (en) Method of producing a hybrid integrated circuit
US6338893B1 (en) Conductive paste and ceramic printed circuit substrate using the same
JPH07183666A (ja) セラミックパッケージ本体
JP3435034B2 (ja) 回路基板
JPH09232462A (ja) 半導体素子収納用パッケージの製造方法
JP2003007892A (ja) 配線基板
JPH1012986A (ja) 厚膜印刷基板
JPH10173083A (ja) 電子部品搭載用配線基板とその製造方法
JP3164751B2 (ja) 多層薄膜配線基板
JP3909285B2 (ja) 配線基板
JP2670208B2 (ja) 半導体素子収納用パッケージ
JP2817873B2 (ja) 混成集積回路基板及びその製造方法
JP2004111803A (ja) セラミック配線基板、それを用いた部品実装済み配線基板、及びそれらの製造方法
JP3981316B2 (ja) 半導体素子収納用パッケージ
JPH11126797A (ja) 配線基板の接続構造
JP3881542B2 (ja) 配線基板
JP3847219B2 (ja) 配線基板
JPH11186681A (ja) 電子部品搭載基板
JP3847220B2 (ja) 配線基板
JP3810335B2 (ja) 配線基板
JP2004179179A (ja) 配線基板
JP3080491B2 (ja) 配線パターン
JP3279846B2 (ja) 半導体装置の製造方法
JP3808358B2 (ja) 配線基板
JP2004288659A (ja) 配線基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040810

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20041001