JPH1013263A

JPH1013263A - 復調装置

Info

Publication number: JPH1013263A
Application number: JP8165886A
Authority: JP
Inventors: Atsushi Yasuse; 淳安瀬
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1996-06-26
Filing date: 1996-06-26
Publication date: 1998-01-16
Anticipated expiration: 2016-06-26
Also published as: JP2833587B2

Abstract

(57)【要約】（修正有）【課題】伝搬路で波形等化器の等化能力を上回るフェ
ージングが発生した後、フェージング量が減り再び信号
を同期し波形等化器が再引き込みをする時の波形等化器
の引き込み時のタップ重み付け係数収束までの動作量を
少なくし収束を速くする。【解決手段】受信周波数軸上での一次振幅歪、二次振
幅歪を等化する振幅歪等化回路１，２と、前記振幅歪等
化回路の残留振幅歪を検出する振幅歪検出器５と振幅歪
等化回路１，２の制御信号を発生する制御信号発生回路
６と、振幅歪を等化した受信信号を入力し復調信号を出
力する復調器３と、時間軸上での波形等化を行う判定帰
還型等化器で構成した波形等化器４と、引き込み時のタ
ップ係数を設定するタップ係数プリセット回路７と、出
力のプリセット信号とリセット信号とを切替選択し、波
形等化器４にタップ係数設定信号を出力する切替器８を
有する。

Description

【発明の詳細な説明】

【発明の属する技術分野】本発明は復調装置において、
特に多値直交振幅変調方式を用いるディジタルマイクロ
波通信に使用され、伝搬路における直接波と干渉波の重
畳による特定の周波数成分の波形歪を等化する波形等化
器を有する復調装置に関する。

【０００１】

【従来の技術】従来の復調装置の第１の公知例として、
特開平６−１２０７７４号公報によるデータ通信装置の
波形等化器の原理的構成図を図１２に示す。図１２の波
形等化器は、時分割多元接続方式の通信（ＴＤＭＡ通
信）のバースト形式の受信信号に含まれる波形歪を等化
する制御方法として、送信データに既知データであるト
レーニングシーケンスを挿入して、相関計算器１１２で
受信データと既知のデータとの相関をとり得られた相関
値のうち絶対値が最大の成分を最大値検出器１１３で検
出し、主タップ設定器１１４では波形等化器の線形部タ
ップ係数のうち相関値の絶対値が最大の成分に関するタ
ップに対してのみその相関値の逆数を設定し、短いトレ
ーニングシーケンスでトレーニングを行なってから波形
等化を行っている。主タップ設定器１１４は相関値の絶
対値が最大の成分に関するタップ係数のみを設定し、そ
の他の線形部タップ係数及び判定帰還部タップ係数は０
に設定している。

【０００２】復調装置の第２の公知例として、特開平６
−２３２７７４号公報による復調システムの原理構成図
を図１３に示す。図１３の復調システムは、判定帰還等
化器（ＤＦＥ）１４０に適応整合フィルタ（ＡＭＦ）１
３０を前置しており、最小位相推移形フェージングに対
しては、ＤＦＥ１４０のみの時よりも等化特性が劣る
為、最小位相推移形フェージングがＤＦＥ１４０のタッ
プ係数より検出された場合、ＡＭＦ１３０の動作を停止
して判定帰還等化器１４０の等化効果を十分に発揮でき
るようにしている。

【０００３】構成としては、ＡＭＦリセット回路１５０
において、ＤＦＥ１４０内のタップ係数よりフェージン
グの型を判定し、最小位相推移形フェージング（０＜ρ
＜１、ρはフェージングの遅延波の振幅／主波の振幅
比）の時はＡＭＦ１３０の動作を停止している。

【０００４】復調装置の第３の公知例として、特開平３
−４５８２９号公報による復調装置の原理構成図を図１
４に示す。図１４の復調装置は、復調器３０出力にて入
力信号の信号断を断検出回路５０により検出する機能を
有し、信号断を検出した場合は、適応型振幅等化器９０
と、トランスバーサル等化器４０の等化作用を初期値に
リセットする。伝搬路において深いフェージングが発生
し、同期引き込み外れ等により復調器３０における復調
信号出力が断になった場合、再引き込み時の同期引き込
みを容易にするために上記リセット操作を行う。

【０００５】

【発明が解決しようとする課題】以上説明した従来の復
調装置は、以下の様な問題がある。

【０００６】第１の問題は、ディジタルマイクロ波通信
において、前述した従来の第１の公知例に示されるよう
に波形等化器のタップ係数の初期値を設定するための既
知データであるところのトレーニングシーケンスを送信
データに挿入し受信信号との相関をとることが出来ない
ことである。また、トレーニングシーケンスを伝送デー
タに挿入した場合、トレーニングシーケンスの分のデー
タ容量が減ることにより伝送効率が落ちる事である。

【０００７】その理由は、ディジタルマイクロ波通信で
は従来の第１の公知例に示すようなバースト形式の信号
を伝送するのではなく、連続したデータ信号を伝送して
いるため送信データにトレーニングシーケンスを挿入し
ていない。また、トレーニングシーケンスを送信データ
のフレームフォーマットのオーバーヘットビットに挿入
した場合、連続したデータ信号の各フレーム毎に、初期
引き込み時にのみ使用し通常状態では使用しないトレー
ニングシーケンスが挿入される事になり、伝送効率を落
とす事になるからである。

【０００８】第２の問題点は、伝搬路で波形等化器の等
化能力を上回るフェージングが発生し波形等化器が発散
状態となった後、フェージング量が減り再び信号を同期
し波形等化器が収束する引き込み特性がフェージング量
が増えていく時の等化特性に比べ大きな差がでたり、収
束する時間がかかる事である。

【０００９】その理由は、フェージング量が減り、再び
信号を同期状態とすべく波形等化器を収束させる手段と
して、波形等化器のタップ係数をフェージングの状態が
判らないために例えば無歪状態であるところの初期値に
リセットしているため、無歪状態からの再引き込み動作
では迅速に等化器は収束できるが、フェージング量が減
り等化器の等化能力の充分な範囲内であっても無歪状態
の初期値にタップ係数がリセットされているため、タッ
プ係数を収束させるための動作量を大きくしなければな
らず収束が遅くなり等化器の等化特性と引き込み特性に
大きな差が生じる。また収束までに時間がかかる。

【００１０】以上説明したように、本発明は、伝搬路で
波形等化器の等化能力を上回るフェージングが発生し波
形等化器が発散状態となった後、フェージング量が減り
再び信号を同期し波形等化器が再引き込みをする時の収
束を速くし、高い引き込み特性を得る事により、信号の
伝送状態を速く正常な状態に戻し伝送している信号の信
頼性を向上することを目的とする。

【００１１】

【課題を解決するための手段】本発明は、受信周波数軸
上での一次振幅歪、二次振幅歪を等化する振幅歪等化回
路と、前記振幅歪等化回路の残留振幅歪を検出する振幅
歪検出器と、前記振幅歪検出器の出力結果を演算し、前
記振幅歪等化回路の制御信号を発生する制御信号発生回
路と、振幅歪等化回路によって振幅歪を等化した受信信
号を入力し復調信号を出力する復調器と、時間軸上での
波形等化を行う判定帰還型等化回路で構成した波形等化
器と、前記制御信号発生回路の制御信号を使用して波形
等化器の引き込み時のタップ係数を設定するタップ係数
プリセット回路と、非同期信号を制御信号としタップ係
数プリセット回路出力のタップ係数設定信号であるとこ
ろのプリセット信号かリセット信号かを切替選択し、波
形等化器にタップ係数設定信号を出力する切替器を有す
る。

【００１２】波形等化器のタップ係数に、等化器の等化
能力範囲内の時は波形等化器で生成したタップの重み付
け係数を使用し、等化器の引き込み時には振幅等化器の
制御信号より検出したフェージングの周波数情報によ
り、フェージングの起きている周波数に対応した引き込
みに有効的にタップ係数を設定することにより、波形等
化器の引き込み時のタップ重み付け係数収束までの動作
量を少なくし収束を速くする事により従来の波形等化器
と比べ高い引き込み特性を得る事ができる。

【００１３】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。

【００１４】図１は本発明の復調装置の実施の形態を示
すブロック図である。

【００１５】本発明の復調装置の振幅等化器９は、前述
した図１４の適応型振幅等化器９０を二次振幅歪等化回
路１、一次振幅歪等化回路２で構成したものである。

【００１６】また、波形等化器４は、図１４のトランス
バーサル等化器４０を判定帰還型の波形等化器で構成し
たものである。受信信号１０１はそれぞれの振幅歪等化
回路１，２で振幅特性の等化作用を受けた後に、復調器
３に入力される。

【００１７】復調器３では振幅等化を受けた受信信号に
対して搬送波同期、復調、識別を行う。復調、識別され
た受信信号は波形等化器４に入力され、波形整形、符号
間干渉の除去が行われる。波形整形、符号間干渉の除去
された復調装置の信号は信号出力１０３として後段の信
号処理装置に出力される。

【００１８】断検出回路１０は復調器の入力信号が一定
以下のレベル（入力信号がなくなる場合も含む）になり
復調器の出力の信号が断になった場合に断検出信号を、
振幅等化器の制御信号発生回路および波形等化器をリセ
ット制御する信号として出力する。

【００１９】二次振幅歪等化回路１、一次振幅歪等化回
路２の等化動作の制御は振幅歪検出器５及び制御信号発
生回路６によって行われ、受信信号に加わった二次振幅
歪、一次振幅歪を最小にするように動作する。タップ係
数プリセット回路７は、制御信号発生回路６で検出され
るフェージング位置情報の信号Ｇを入力し、信号Ｇに適
応した一定のオフセットにタップ係数を設定するタップ
係数制御信号を切替器８に出力する。

【００２０】切替器８は、波形等化器の制御が発散状態
となったとき信号処理装置から入力される非同期信号ｋ
により、タップ係数プリセット回路７から出力されるプ
リセット信号ｈとリセット信号ｊを選択切替制御し、波
形等化器４のタップ係数の設定制御する。

【００２１】図２は、振幅等化器９の詳細な構成を示す
ブロック図である。

【００２２】振幅等化器９は図２に示すように、振幅歪
検出器５は選択周波数がｆｃ−，ｆｃ＋，ｆ０に設定さ
れているｆｃ−，ｆｃ＋，ｆ０検出器５１，５２，５３
で受信信号を周波数毎に分波しそれぞれのレベルを検出
する。また、制御信号発生回路６は、振幅歪検出器５の
ｆｃ−検出器５１とｆｃ＋検出器５２の出力Ｓ（ｆｃ
−）及びＳ（ｆｃ＋）を減算回路６１を経由して一次振
幅歪等化回路２に制御信号Ｃ1 ＝｜Ｓ（ｆｃ−）−Ｓ
（ｆｃ＋）｜…（１）として入力され、このＣ1 が最小
となるように一次振幅歪等化回路２を制御する。

【００２３】さらに、ｆ０検出器５３の出力Ｓ（ｆ０）
とｆｃ−，ｆｃ＋検出器５１，５２の出力Ｓ（ｆｃ
−），Ｓ（ｆｃ＋）を抵抗Ｒ１及びＲ２を介して減算回
路１を経由して二次振幅歪等化回路１に制御信号Ｃ2 ＝｜（Ｓ（ｆｃ−）＋Ｓ（ｆｃ＋））／２−Ｓ（ｆ
０）｜…（２）として出力する。

【００２４】そして、このＣ2 が最小となるように二次
振幅歪回路１を制御している。減算回路６１，６２から
出力される制御信号は、振幅歪等化特性Ｓ１（ω）＝１＋２αｃｏｓωγ…（３）のαであり、αは一次振幅歪等化制御信号の時は前述し
たＣ1 となり、二次振幅歪等化制御信号の時はＣ2 とな
る。

【００２５】また、γの値により二次振幅歪特性か一次
振幅歪特性かが決まる。

【００２６】本発明の構成要素の制御信号発生回路６内
のフェージング位置検出回路６３は、図３に示す様に減
算回路出力の制御信号ｐ，ｑと、任意の値に設定できる
基準値発生回路６４の出力の値を比較器６５，６６，６
７で比較し２値の値を出力する事により、フェージング
の起きている周波数位置を振幅歪等化回路の制御信号よ
り検出している。

【００２７】本実施の形態では比較器６５，６６及び６
７と３回路備え周波数ｆ０，ｆｃ−及びｆｃ＋に対応さ
せる事によりフェージングがｆｃ−，ｆ０，ｆｃ＋のど
の位置にあるか検出している。

【００２８】図４はタップ係数プリセット回路７の具体
的な実施の形態を示すブロック図である。本図におい
て、タップ係数プリセット回路７は、ｆｃ−，ｆ０，ｆ
ｃ＋の周波数にフェージングが加わった時のタップ係数
に制御する設定値を予め記憶させている記憶器７２，７
３，７４及び断検出回路１０の断検出信号を入力したと
きの無歪状態のタップ係数、例えば中央タップを‘１’
その他のタップを‘０’に波形等化回路４のタップ係数
を初期設定する記憶器７５と、制御信号発生回路６のフ
ェージング位置検出回路６３の出力信号と断検出回路１
０の断検出信号を、切替制御信号として記憶器７２，７
３，７４及び記憶器７５の出力を選択する切替器７１で
構成されている。

【００２９】本実施例の切替器７１の動作を図５に示
す。また、記憶器７５の出力を切替器７１を介さずに切
替器８にも出力する。

【００３０】また波形等化器４の判断帰還型等化器（Ｄ
ＦＥ）のブロック図を図６に示す。図６の判定帰還形等
化器において、４４１ａはＮ個の前方タップからなる前
方等化器、４４２ａは送信シンボル長Ｔの遅延時間を有
するＮ−１個の遅延回路、４４３ａはＮ個の乗算回路、
４４１ｂはＭ個の後方タップからなる後方等化器、４４
２ｂは送信シンボル長Ｔの遅延時間を有するＭ個の遅延
回路、４４３ｂはＭ個の乗算回路、４４４は合成回路、
４４５は主信号判定回路、４４６は差分回路、４４７は
タップ係数発生回路であり、中央タップは前方タップの
最終タップに設定されている。

【００３１】タップ係数発生回路４４７はＮ＋Ｍ個の乗
算回路４４７１と、Ｎ＋Ｍ個のアップダウンカウンタで
あるところの積分回路４４７２で構成されている。前述
した切替器８の出力信号は、積分回路４４７２のアップ
ダウンカウンタに初期値を設定する制御信号である。

【００３２】タップ係数発生回路４４７は前方等化器の
Ｎ個の前方タップと後方等化器のＭ個の後方タップのタ
ップ入力のＸＮ−１，ＸＮ−２，・・・Ｘ０及びａｎ，
ａｎ−１，・・・ａｎ−Ｍと誤差信号Ｅの相関を乗算回
路４４７１でとりその相関にあわせてアップダウンカウ
ンタを動作させ相関値を出力する積分回路４４７２によ
り相関値を検出し、乗算回路４４３でタップ入力に相関
値に応じた重み付けを与えている。この相関値をタップ
係数という。タップ係数発生回路４４７は前方タップに
対してタップ係数ｃＮ−１，ｃＮ−２，・・・ｃ１を、
中央タップに対してタップ係数ｃ０を、後方タップに対
してタップ係数ｄ１，ｄ２，・・・ｄＭを算出して与え
ている。

【００３３】前方等化器のＮ個の前方タップでは遅延回
路４４２ａを通り各タップ上にＸＮ−１，ＸＮ−２，・
・・Ｘ０の等化前信号を入力として誤差信号Ｅとの相関
値に応じたタップ係数を合成回路４４４に出力し、中央
タップでは前方タップの遅延回路４４２ａよりの信号を
入力として、前方タップと同様の操作で誤差信号Ｅとの
相関値に応じたタップ係数信号を合成回路４４４に出力
する。

【００３４】後方タップでは符号間干渉が取り除かれ更
に判定を受けた判定信号ａｎを入力として遅延回路４４
２ｂでタイミング合わせを行った判定信号ａｎ，ａｎ−
１，・・・ａｎ−Ｍを、前方タップと同様の操作で誤差
信号Ｅとの相関値に応じた信号を合成回路に出力する。

【００３５】合成回路４４４は前方、中央、後方の各タ
ップ出力を加算する事により、判定帰還形等化器入力に
含まれる符号間干渉成分を取り除いた等化後信号を出力
する。主信号判定回路４４５は、等化後信号と送信信号
の信号点を比較して最も確からしい値を推定し、判定信
号として出力する。差分回路４４６は、等化後信号と判
定信号の差分を取り等化残差である誤差信号Ｅを出力す
る。

【００３６】次に、本発明の実施の形態の動作について
説明する。

【００３７】伝搬路に波形等化器の等化能力を上回る深
いフェージングが発生し、送信信号図８（１ａ）のスペ
クトラムが図８（１ｂ）のスペクトラムで受信された場
合を示す。

【００３８】このとき振幅等化器の等化能力も上回って
いるが、前述したように制御信号Ｃ1 が最小になるよう
に制御を行うため図８（１ｃ）の如く一次振幅歪等化回
路２は振幅特性を受信信号に与え振幅歪を等化する動作
を行う。このとき一次振幅歪等化回路２に＋αという値
を制御信号として与えたとすると、図２、図３で示した
フェージング位置検出回路６３のｆｃ＋のフェージング
を検出する比較器６７において、基準値発生回路６４の
基準値を０と設定した場合、比較器６７の出力信号ｇ３
は‘１’となり、他の比較器６５，６６の出力は‘０’
となる。

【００３９】またタップ係数プリセット回路７の記憶器
７２，７３，７４に設定されているタップ係数制御信号
は、例えば図９に示すような係数に制御設定する値を記
憶させておく。

【００４０】図９は受信信号にフェージングのノッチ
（落ち込み）を加えたとき波形等化器のタップ係数の状
態を測定した実験データである。図９のｔ１，ｔ２及び
ｔ３はフェージングのノッチがそれぞれｆｃ−，ｆ０，
ｆｃ＋に加わった時の各タップのタップ係数の状態を示
している。このタップ係数の状態ｔ１，ｔ２及びｔ３に
設定する制御信号をそれぞれの記憶器７２，７３及び７
４に予め設定させておき、前述したフェージング位置検
出回路６４の出力信号Ｇであるところのｇ１，ｇ２，ｇ
３を切替制御信号とする切替器７１は図５に示すとお
り、ｆｃ＋の時のタップ係数制御信号ｈを記憶器７４か
ら切替器８を経由して波形等化器４にタップ係数発生回
路４４として出力される。

【００４１】また、このとき切替器８は図７に示すよう
なフローで動作する。

【００４２】次に切替器８の動作を説明する。まず復調
装置の後段に位置する信号処理装置より波形等化器が発
散状態になったとき非同期信号ｋが切替器８に入力さ
れ、これによりタップ係数がプリセット回路７で選択さ
れた信号ｈが、タップ係数発生回路４４７（図６）に積
分器４４７２（図６）の初期設定値として出力される。

【００４３】タップ係数発生回路４４７（図６）は設定
された初期値から収束する動作を始める。このとき受信
信号に加わっているフェージングが振幅等化器の制御信
号では、時間軸上で主信号より干渉波が遅れたミニマム
領域か、主信号より干渉波が進んだノンミニマム領域か
は検出できないので、ミニマム領域で有れば引き込み動
作は成立しタップ係数は収束するが、ノンミニマム領域
であった場合、後述するように波形等化器の等化能力を
上回っているのでタップ係数は収束せず発散状態となる
可能性が大きいため、一定時間後、切替器８は非同期信
号ｋを確認し、ノンミニマム領域で比較的引き込み易い
タップ係数プリセット回路７の記憶器７５の出力信号ｊ
を、タップ係数発生回路４４７（図６）の積分器４４７
２（図６）に初期設定値として出力する。

【００４４】タップ係数発生回路４４７（図６）は設定
された初期値から収束する動作を始める。

【００４５】以上の動作を切替器８内部に発振器などを
構成要素として持つ事により周期的に波形等化器が収束
し、非同期信号が入力されなくなるまで繰り返し行われ
る。

【００４６】送信信号図８（１ａ）のスペクトラムが図
８（１ｂ）のスペクトラムで受信された場合も同様の動
作が行われる。この場合比較器６５の出力信号ｇ１が
‘１’となり、図５に示すとおりタップ係数プリセット
回路７の記憶器７３に設定されているｆ０にフェージン
グが加わっているときのタップ係数に制御設定する信号
が選択され、波形等化器４のタップ係数を状態ｔ２に設
定制御する。

【００４７】さらに復調装置の入力が送信側の異常や伝
搬路上の異常により、無信号状態や大幅なレベル低下が
起き波形等化器が発散状態になったときは、断検出回路
１０が断検出信号をタップ係数プリセット回路７の切替
器７１に出力し、切替器７１は記憶器７５の出力を選択
出力する。

【００４８】次に波形等化器の引き込み特性について説
明する。図９に見られるように復調装置の受信スペクト
ラムにフェージングによるノッチが加わったときタップ
係数の状態はｔ１，ｔ２，ｔ３に示す様になる。図９の
状態は等化能力の範囲内であるが、引き込み時には従来
の波形等化器では、タップ係数の初期値が例えば無歪の
状態の係数０に設定されているため、図９の状態に収束
させるためにタップ係数の制御動作量を大きくしなけれ
ばならないが、係数の初期設定をｔ１，ｔ２，ｔ３に設
定しておけばたとえ図９より深いフェージングのノッチ
が加わっていても等化能力範囲内であればタップ係数の
収束までの動作量を少なくし収束を速くできる。

【００４９】以上説明した動作により波形等化器の引き
込み特性が改善されることを図１０、図１１を用いて説
明する。

【００５０】すなわち、図１０、図１１は、それぞれ本
発明と従来技術の波形等化器の引き込み特性を示す図で
ある。両図面において、ハッチング部分はシグニチャー
等化特性と呼ばれ、波線で示されるのが引き込み特性で
ある。横軸にフェージングのノッチ（落ち込み）周波数
の変調スペクトラムの中心からの偏移をクロック周波数
で正規化したノッチ位置Δｆｄをとり、縦軸に反射波
（遅延波）の振幅を主波の振幅で正規化した振幅比ρが
とられている。ノッチ深さＤｎは、Ｄｎ＝−２０ｌｏｇ
（１−ρ）（ｄＢ）…（４）で表される。

【００５１】従って、ρ＝１でノッチ深さＤｎは最大
（∞）となる。図１０，１１中の実線は、ノッチ位置Δ
ｆｄと振幅比ρをパラメータとして、誤り率Ｐ＝１×１
０-4となるノッチ位置Δｆｄと振幅比ρの点（座標）を
結んだものである。

【００５２】ハッチングの領域ではＰ＞１×１０-4とな
っている。従って、ハッチングの面積が小さいほど等化
能力が優れている。また、図中の破線は等化器が引き込
みタップ係数が収束したノッチ位置Δｆｄと振幅比ρを
パラメータとして、等化器が引き込んだ状態となるノッ
チ位置Δｆｄ振幅比ρの点（座標）を結んだものであ
る。図１０，１１中のハッチングは波形等化器に判定帰
還型等化器を備えた復調装置のシグニチャー特性を示
す。

【００５３】０＜ρ＜１の場合干渉波は主信号より時間
的に遅れた位置のみ存在するので、判定帰還型等化器の
後方等化器が充分に効果を発揮し、完全に等化をしてい
る。

【００５４】一方、ρ＜１では、干渉波が主信号より時
間的に進んだ位置にのみ存在するので、判定帰還型等化
器の前方等化器が動作する。

【００５５】しかしながら、前方等化器はフェージング
で歪んだ信号を入力としているため充分な等化能力がな
く、ρ＞１におけるシグニチャー特性は良くない。

【００５６】ρ＞１の状態とはフェージングのノッチ深
さが進行することにより主信号より干渉波のレベルが大
きくなり、主信号と干渉波の逆転した状態である。図中
の破線はフェージングのノッチがρ＞１になり判定帰還
型等化器のタップ係数制御が発散した状態から、フェー
ジングが減少し等化器のタップ係数の制御が収束した状
態である。破線で囲まれた領域では等化器の引き込み状
態となっている。

【００５７】従って、破線で囲まれた面積が小さいほど
等化能力が優れている。本発明の復調器によれば、予め
破線のノッチ深さを等化できる等化器のタップ係数の状
態に設定しておけば等化器のタップ係数の収束までの制
御動作量を少なくし収束を速くでき図１１に比較して図
１０の様な良好な引き込み特性を実現できる。

【００５８】また、本実施の形態では簡単のために記憶
器に設定しているタップ係数の周波数を３種類のみにし
ているが、記憶器の数を増やしタップ係数の設定をより
細かく制御する場合は、図９のように各周波数にフェー
ジングのノッチを加えたときのタップ係数の状態を予め
測定しておきその状態にタップ係数を設定する信号を記
憶器に設定し、タップ係数プリセット回路の制御信号で
あるフェージング位置検出回路の出力信号の組み合わせ
の状態により、より的確な主波数に対応したタップ係数
を波形等化器に加える事ができる。

【００５９】さらに、タップ係数プリセット回路の構成
は制御信号によるアドレス指定ができるＲＯＭ等の記憶
素子で構成すれば回路規模も小さくできる。

【００６０】振幅等化器については、一次、二次の振幅
歪等化回路で説明したが、さらに高次の振幅歪等化回路
についても構成が可能である。

【００６１】

【発明の効果】以上説明したように本発明の効果は、伝
搬路で波形等化器の等化能力を上回るフェージングが発
生し波形等化器が発散状態となった後、フェージング量
が減り再び信号を同期し波形等化器が再引き込みをする
時の収束を速くし、従来の波形等化器と比べ高い引き込
み特性を得て、しいては伝送している信号の信頼性も向
上する事ができる。

【００６２】その理由は、振幅等化器のＮ次振幅歪等化
回路を制御する制御信号をもとに、フェージングが発生
している周波数を検出し、予め波形等化器の引き込みに
有効的なタップ係数を設定することにより、波形等化器
の引き込み時のタップ重み付け係数の収束までの動作量
を少なくし収束を速くする事により信号伝送状態を速く
正常な状態に戻す事ができるからである。

【図面の簡単な説明】

【図１】本発明の復調装置の実施の形態を表すブロック
図である。

【図２】図１の振幅等化器９の実施の形態を表すブロッ
ク図である。

【図３】図２のフェージング位置検出回路６２の実施の
形態を表すブロック図である。

【図４】図１のタップ係数プリセット回路７の実施の形
態を表すブロック図である。

【図５】図１のタップ係数プリセット回路７の切替器の
動作を表す図である。

【図６】図１の判定帰還型等化器４のブロック図であ
る。

【図７】本発明の切替器の動作を表すフローチャートで
ある。

【図８】フェージングが発生したときの受信スペクトラ
ムを表す図である。

【図９】波形等化器のタップ係数を測定した実験データ
である。

【図１０】本発明の波形等化器の引き込み特性を表す図
である。

【図１１】従来の波形等化器の引き込み特性を表す図で
ある。

【図１２】第１の従来の技術による波形等化器のブロッ
ク図である。

【図１３】第２の従来の技術による復調システムのブロ
ック図である。

【図１４】第３の従来の技術による復調装置のブロック
図である。

【符号の説明】

１二次振幅歪等化回路２一次振幅歪等化回路３復調器４波形等化器４１等化器４２フィルター部４３判定部４４，４４７タップ係数発生回路４４１ａ，４４１ｂ前方、後方等化器４４２ａ，４４２ｂ遅延回路４４３ａ，４４３ｂ，４４７１乗算回路４４４合成回路４４５主信号判定回路４４６差分回路４４７２積分回路５振幅歪検出器５１，５２，５３選択フィルター６制御信号発生回路７タップ係数プリセット回路７２，７３，７４，７５記憶部８，７１切替器９振幅等化器１０断検出回路６１，６２減算回路６３フェージング位置検出回路６４基準値発生回路６５，６６，６７比較器１０１受信信号１０２振幅等化器出力信号１０３復調装置出力信号Ｇ，ｇ１，ｇ２，ｇ３切替制御信号ｈ，ｉ，ｊタップ係数制御信号ｋ非同期信号ｑ，ｌ振幅歪等化回路制御信号ｓ断検出信号ｔ１，ｔ２，ｔ３タップ係数位置

Claims

【特許請求の範囲】

【請求項１】多値直交振幅変調方式の復調装置におい
て、振幅歪を等化する振幅歪等化回路と、前記振幅歪等
化回路の残留振幅歪を検出する振幅歪検出器と、前記振
幅歪検出器の出力結果を演算し、前記振幅歪等化回路の
制御信号を発生する制御信号発生回路と、振幅歪等化回
路によって振幅歪を等化した受信信号を入力し復調信号
を出力する復調器と、前記復調信号を入力し、波形等化
を行う判定帰還型等化回路で構成した波形等化器と、前
記制御信号発生回路の制御信号に基づいて前記波形等化
器の引き込み時のタップ係数を設定するタップ係数プリ
セット回路と、非同期信号を制御信号とし前記タップ係
数プリセット回路の出力のプリセット信号とリセット信
号とを切替選択し、波形等化器にタップ係数設定信号を
出力する切替器を有することを特徴とする復調装置。
【請求項２】請求項１記載の制御信号発生回路は、前
記振幅歪等化回路の制御信号を、予め設定した基準値と
比較して、前記タップ係数プリセット回路の制御をする
手段を有することを特徴とする復調装置。
【請求項３】請求項１記載のタップ係数プリセット回
路は、前記波形等化器の引き込み時のタップ係数を設定
する回路で、前記復調装置の受信信号に加わっているフ
ェージングの周波数に合わせ、波形等化器の引き込み動
作に有効であるタップ係数設定信号を予め設定記憶され
ている記憶器と、前記制御信号発生回路の出力の制御信
号により前記記憶器の出力を選択し波形等化器のタップ
係数の設定信号として前記切替器に出力する手段を備え
ることを特徴とする復調装置。
【請求項４】請求項１記載の切替器は、前記タップ係
数プリセット回路の出力信号であるタップ係数設定信号
で、フェージングの周波数に合わせオフセットを持たせ
た初期設定値のプリセット信号と、オフセットされてい
ない初期設定値のリセット信号を切替選択し、復調装置
の後段に位置する信号処理装置の非同期信号により時分
割で周期的にタップ係数設定信号として波形等化器に出
力する手段を有する復調装置。
【請求項５】請求項１記載の振幅歪は、受信周波数軸
上での一次振幅歪以上の高次の振幅歪であることを特徴
とする復調装置。
【請求項６】請求項１記載の振幅歪検出器は、前記振
幅歪等化器出力を中心周波数と、前記中心周波に対して
高低する２つの周波数とについて分波して各レベルを検
出することを特徴とする復調装置。