JPH10133634A - 液晶表示素子の駆動装置 - Google Patents
液晶表示素子の駆動装置Info
- Publication number
- JPH10133634A JPH10133634A JP9230786A JP23078697A JPH10133634A JP H10133634 A JPH10133634 A JP H10133634A JP 9230786 A JP9230786 A JP 9230786A JP 23078697 A JP23078697 A JP 23078697A JP H10133634 A JPH10133634 A JP H10133634A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- output
- dac
- unit
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 16
- 238000005070 sampling Methods 0.000 claims abstract 2
- 230000003247 decreasing effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229920005994 diacetyl cellulose Polymers 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 液晶表示素子の駆動装置をより小型化するこ
と。 【解決手段】 本発明による液晶表示素子の駆動装置
は、一定間隔で一定の数までカウントするカウンタ部を
用意し、多数のレベルの電圧を入力するＤＡＣ部に、カ
ウンタ部からの出力ごとに低いほうまたは高い方から順
次入力電圧レベルを切替えて出力させるようにする一
方、カウンタのカウント値を一方の入力とし、チャネル
のデータ入力値を他方の入力としてこれらを比較し、そ
れらが一致したときに出力を出す比較器をそれぞれのデ
ータが入力されるチャネル毎に設け、その比較器が出力
したときのカウンタ値に対応するＤＡＣの出力電圧レベ
ルをサンプルホールド回路でサンプルして保持するよう
にしたものである。
と。 【解決手段】 本発明による液晶表示素子の駆動装置
は、一定間隔で一定の数までカウントするカウンタ部を
用意し、多数のレベルの電圧を入力するＤＡＣ部に、カ
ウンタ部からの出力ごとに低いほうまたは高い方から順
次入力電圧レベルを切替えて出力させるようにする一
方、カウンタのカウント値を一方の入力とし、チャネル
のデータ入力値を他方の入力としてこれらを比較し、そ
れらが一致したときに出力を出す比較器をそれぞれのデ
ータが入力されるチャネル毎に設け、その比較器が出力
したときのカウンタ値に対応するＤＡＣの出力電圧レベ
ルをサンプルホールド回路でサンプルして保持するよう
にしたものである。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示に係り、特
に多数のチャネルを必要とするＴＦＴ−ＬＣＤのカラム
ドライバのデジタル−アナログ変換器（ＤＡＣ）を各チ
ャネル毎に設けずに、各チャネルに共通に設けた液晶表
示素子の駆動装置に関する。
に多数のチャネルを必要とするＴＦＴ−ＬＣＤのカラム
ドライバのデジタル−アナログ変換器（ＤＡＣ）を各チ
ャネル毎に設けずに、各チャネルに共通に設けた液晶表
示素子の駆動装置に関する。
【０００２】
【従来の技術】以下、添付図面を参照して従来の液晶表
示素子の駆動装置を説明する。一般に、ＴＦＴ−ＬＣＤ
ドライバは、各チャネル毎にそのチャネルへの入力デー
タに相当するアナログ電圧を出力するが、その入力デー
タに相当する値の電圧を出力するＤＡＣ部分が最も主要
な部分である。このＤＡＣ部分は多数の入力電圧から入
力データに相当する電圧を選択的に選んで出力させるデ
コーダスイッチから構成されている。このようなＤＡＣ
部分は通常６４のグレーレベルを出力できるように６４
個の入力電圧を印加し、６４個の入力電圧のうち、入力
されるデータに当たる一つの電圧を選ぶようになってい
る。そのため多数のアナログスイッチとデコーダを有し
ている。しかも、それぞれのチャネル毎のデータに応じ
た出力を出さなければならないので、このＤＡＣ部はチ
ャネルの数だけ必要であるとされていた。
示素子の駆動装置を説明する。一般に、ＴＦＴ−ＬＣＤ
ドライバは、各チャネル毎にそのチャネルへの入力デー
タに相当するアナログ電圧を出力するが、その入力デー
タに相当する値の電圧を出力するＤＡＣ部分が最も主要
な部分である。このＤＡＣ部分は多数の入力電圧から入
力データに相当する電圧を選択的に選んで出力させるデ
コーダスイッチから構成されている。このようなＤＡＣ
部分は通常６４のグレーレベルを出力できるように６４
個の入力電圧を印加し、６４個の入力電圧のうち、入力
されるデータに当たる一つの電圧を選ぶようになってい
る。そのため多数のアナログスイッチとデコーダを有し
ている。しかも、それぞれのチャネル毎のデータに応じ
た出力を出さなければならないので、このＤＡＣ部はチ
ャネルの数だけ必要であるとされていた。
【０００３】したがって、出力チャネルが２４０個であ
れば、６４×２４０個のアナログスイッチが必要であ
り、６４個の入力電圧をそれぞれのアナログスイッチ部
分に接続する相互接続も複雑になる。
れば、６４×２４０個のアナログスイッチが必要であ
り、６４個の入力電圧をそれぞれのアナログスイッチ部
分に接続する相互接続も複雑になる。
【０００４】図１は上記した従来のＴＦＴ−ＬＣＤのカ
ラムドライバの構成図である。一般的なカラムドライバ
は図１に示したように、アドレスシフトレジスタを有す
るコントロールロジック部１１と、入力されるＶ0〜Ｖ8
の電圧値をＶ0〜Ｖ63のアナログ電圧値のレベルに変換
させる抵抗ストリング部１２部と、前記シフトレジスタ
がシフトされるに応じて入力されるＲ，Ｇ，Ｂデータを
順次蓄える入力レジスタ部１３と、前記入力レジスタ部
１３に順次蓄えられているＲ，Ｇ，Ｂデータを各ライン
別に一括して蓄えるストレージレジスタ１４部と、前記
ストレージレジスタ部１４から入力される入力データに
応じて前記抵抗ストリング部１２が出力する６４個の電
圧から、入力データに当たる電圧を出力するＤＡＣ部１
５とを備えている。
ラムドライバの構成図である。一般的なカラムドライバ
は図１に示したように、アドレスシフトレジスタを有す
るコントロールロジック部１１と、入力されるＶ0〜Ｖ8
の電圧値をＶ0〜Ｖ63のアナログ電圧値のレベルに変換
させる抵抗ストリング部１２部と、前記シフトレジスタ
がシフトされるに応じて入力されるＲ，Ｇ，Ｂデータを
順次蓄える入力レジスタ部１３と、前記入力レジスタ部
１３に順次蓄えられているＲ，Ｇ，Ｂデータを各ライン
別に一括して蓄えるストレージレジスタ１４部と、前記
ストレージレジスタ部１４から入力される入力データに
応じて前記抵抗ストリング部１２が出力する６４個の電
圧から、入力データに当たる電圧を出力するＤＡＣ部１
５とを備えている。
【０００５】次に、前記ＤＡＣ部の構成について説明す
る。図２は従来技術によるＤＡＣ部の構成図であって、
一つのチャネルに該当するＤＡＣ部の構成図である。図
２に示したように、従来のＤＡＣ部はレベルシフタ部２
１と複数のマルチプレクサ２２などで構成される。前記
レベルシフタ部２１は、ストレージレジスタ部１４から
入力されるデータのレベルから、図１に示したように抵
抗ストリング部部１２から入力される６４個の電圧ＶO
〜Ｖ63レベルを選択するためのものである。マルチプレ
クサ２２は入力される６４個の電圧を互いに比較して、
入力されるデータに当たる電圧を選択して出力する。マ
ルチプレクサ２２の選択信号Ｓ０、Ｓ１、・・・として
は、レベルシフタ部２１からのデータ信号と、そのレベ
ルシフタ部２１からのデータを反転させたデータ信号を
用いる。
る。図２は従来技術によるＤＡＣ部の構成図であって、
一つのチャネルに該当するＤＡＣ部の構成図である。図
２に示したように、従来のＤＡＣ部はレベルシフタ部２
１と複数のマルチプレクサ２２などで構成される。前記
レベルシフタ部２１は、ストレージレジスタ部１４から
入力されるデータのレベルから、図１に示したように抵
抗ストリング部部１２から入力される６４個の電圧ＶO
〜Ｖ63レベルを選択するためのものである。マルチプレ
クサ２２は入力される６４個の電圧を互いに比較して、
入力されるデータに当たる電圧を選択して出力する。マ
ルチプレクサ２２の選択信号Ｓ０、Ｓ１、・・・として
は、レベルシフタ部２１からのデータ信号と、そのレベ
ルシフタ部２１からのデータを反転させたデータ信号を
用いる。
【０００６】以下、添付図面を参照して前記のように構
成された従来の液晶表示素子の駆動装置の動作を説明す
る。図２に示したように、マルチプレクサ２２は入力さ
れる６４個の電圧の中で各々２個の電圧を互いに順次比
較して、入力されるデータに対応するいずれか一つの電
圧レベルを選択的に出力する。データの入力は６ビット
であり、各ビット毎に図示のように各マルチプレクサで
選択を繰返して、最後に一つの電圧レベルを選択する。
したがって、各々のマルチプレクサ２２の選択信号とし
ては、前記レベルシフタ部２１を通ったデータ信号及び
前記レベルシフタ部２１を通ったデータ信号の反転信号
をそれぞれのビットごとに用いる。図３は従来の技術に
よる電圧相互接続の構成図であって、図２のようなＤＡ
Ｃがチャネル数だけ構成されていることを示す。
成された従来の液晶表示素子の駆動装置の動作を説明す
る。図２に示したように、マルチプレクサ２２は入力さ
れる６４個の電圧の中で各々２個の電圧を互いに順次比
較して、入力されるデータに対応するいずれか一つの電
圧レベルを選択的に出力する。データの入力は６ビット
であり、各ビット毎に図示のように各マルチプレクサで
選択を繰返して、最後に一つの電圧レベルを選択する。
したがって、各々のマルチプレクサ２２の選択信号とし
ては、前記レベルシフタ部２１を通ったデータ信号及び
前記レベルシフタ部２１を通ったデータ信号の反転信号
をそれぞれのビットごとに用いる。図３は従来の技術に
よる電圧相互接続の構成図であって、図２のようなＤＡ
Ｃがチャネル数だけ構成されていることを示す。
【０００７】
【発明が解決しようとする課題】このような従来の液晶
表示の駆動装置は、多数の出力チャネルが必要な場合、
多数のマルチプレクサを持つＤＡＣがチャネル数だけ必
要なので、全体のＤＡＣのサイズが大きくなるだけでな
く、ドライパサイズも極めて大きくなる。そして、６４
個のレベルを有する電圧を別々のＤＡＣに接続するため
の相互接続も複雑になる。本発明はかかる従来の問題点
を解決するためのもので、多数のチャナルに対して一つ
のＤＡＣのみで対応させることができるようにすること
を目的としたものである。
表示の駆動装置は、多数の出力チャネルが必要な場合、
多数のマルチプレクサを持つＤＡＣがチャネル数だけ必
要なので、全体のＤＡＣのサイズが大きくなるだけでな
く、ドライパサイズも極めて大きくなる。そして、６４
個のレベルを有する電圧を別々のＤＡＣに接続するため
の相互接続も複雑になる。本発明はかかる従来の問題点
を解決するためのもので、多数のチャナルに対して一つ
のＤＡＣのみで対応させることができるようにすること
を目的としたものである。
【０００８】
【課題を解決するための手段】一定間隔で一定の数まで
カウントするカウンタ部を用意し、それぞれ異なる例え
ば６４の入力レベルの電圧を入力として有するＤＡＣ部
に、カウンタ部からの出力ごとにその入力電圧の低いほ
うまたは高い方のレベルの電圧から順次レベルを１レベ
ルづつ変えて出力させるようにした。そして、このカウ
ンタ部とＤＡＣ部とは全体の駆動装置にそれぞれ一つ用
意する。一方、前記カウンタのカウント値を一方の入力
とし、チャネルのデータ入力値を他方の入力としてこれ
らを比較し、それらが一致したときに出力を出す比較器
をそれぞれのデータが入力されるチャネルごとに設け、
かつ、その比較器が出力したときのカウンタ値に応じて
ＤＡＣから出力された電圧レベルをサンプルホールド回
路でサンプルして保持するようにしたものである。ＤＡ
Ｃ部の出力と比較部の出力とには差異があるのでそのレ
ベル差を補償するためにそれぞれの比較器にはレベルシ
フタ部を用意することが望ましい。
カウントするカウンタ部を用意し、それぞれ異なる例え
ば６４の入力レベルの電圧を入力として有するＤＡＣ部
に、カウンタ部からの出力ごとにその入力電圧の低いほ
うまたは高い方のレベルの電圧から順次レベルを１レベ
ルづつ変えて出力させるようにした。そして、このカウ
ンタ部とＤＡＣ部とは全体の駆動装置にそれぞれ一つ用
意する。一方、前記カウンタのカウント値を一方の入力
とし、チャネルのデータ入力値を他方の入力としてこれ
らを比較し、それらが一致したときに出力を出す比較器
をそれぞれのデータが入力されるチャネルごとに設け、
かつ、その比較器が出力したときのカウンタ値に応じて
ＤＡＣから出力された電圧レベルをサンプルホールド回
路でサンプルして保持するようにしたものである。ＤＡ
Ｃ部の出力と比較部の出力とには差異があるのでそのレ
ベル差を補償するためにそれぞれの比較器にはレベルシ
フタ部を用意することが望ましい。
【０００９】
【発明の実施の形態】以下、添付図面を参照して本発明
による液晶表示素子の駆動装置を説明する。図４は本発
明による１実施形態の液晶表示素子の駆動装置を示す構
成ブロック図である。図４に示したように、本実施形態
は、一定の間隔で所定の数までカウントし、カウントご
とに出力するカウンタ部４１を備えている。このカウン
タ部４１はアップカウンタもしくはダウンカウンタを利
用することができる。本実施形態のＤＡＣ部４２はカウ
ント部４１のカウント値に応じてＶ0 〜Ｖ63の入力電圧
のレベルを一レベルずつ増加もしくは減少させて出力す
るようになっている。もちろん、この数はこれに限定さ
れるものではない。これらのカウンタとＤＡＣは本発明
の場合、全体でそれぞれ１つでよい。それぞれのチャネ
ルごとには比較器４３と、レベルシフタ部４４とサンプ
ルホールド回路４５が用意されている。比較器４３はカ
ウンタ部４１のカウント値と入力されるデーター値が同
一か否かを比較するディジタル比較器である。また、レ
ベルシフタ部４４はディジタル比較器４３とＤＡＣ部４
２とのレベル差を補償するためのものである。サンプル
ホールド回路４５は比較器４３による比較の結果、互い
に同一であるときに、そのときにＤＡＣ部４２から出力
された電圧をサンプリングして保持するものである。
による液晶表示素子の駆動装置を説明する。図４は本発
明による１実施形態の液晶表示素子の駆動装置を示す構
成ブロック図である。図４に示したように、本実施形態
は、一定の間隔で所定の数までカウントし、カウントご
とに出力するカウンタ部４１を備えている。このカウン
タ部４１はアップカウンタもしくはダウンカウンタを利
用することができる。本実施形態のＤＡＣ部４２はカウ
ント部４１のカウント値に応じてＶ0 〜Ｖ63の入力電圧
のレベルを一レベルずつ増加もしくは減少させて出力す
るようになっている。もちろん、この数はこれに限定さ
れるものではない。これらのカウンタとＤＡＣは本発明
の場合、全体でそれぞれ１つでよい。それぞれのチャネ
ルごとには比較器４３と、レベルシフタ部４４とサンプ
ルホールド回路４５が用意されている。比較器４３はカ
ウンタ部４１のカウント値と入力されるデーター値が同
一か否かを比較するディジタル比較器である。また、レ
ベルシフタ部４４はディジタル比較器４３とＤＡＣ部４
２とのレベル差を補償するためのものである。サンプル
ホールド回路４５は比較器４３による比較の結果、互い
に同一であるときに、そのときにＤＡＣ部４２から出力
された電圧をサンプリングして保持するものである。
【００１０】以下、添付図面を参照して前記のように構
成される本発明による液晶表示素子の駆動装置の動作を
説明する。図４に示したように、カウンタ部４１でアッ
プカウント或いはダウンカウントすると、６４のレベル
の電圧を入力とするＤＡＣ部４２の出力電圧は、低いレ
ベルまたは高いレベルから１レベルずつ順次増加もしく
は減少する電圧をカウント値ごとに出力する。同時にカ
ウンタ部４１の出力は各々のチャネルに設けられたディ
ジタル比較器４３に入力される。各々の比較器４３の他
方の端子には入力データが入力される。
成される本発明による液晶表示素子の駆動装置の動作を
説明する。図４に示したように、カウンタ部４１でアッ
プカウント或いはダウンカウントすると、６４のレベル
の電圧を入力とするＤＡＣ部４２の出力電圧は、低いレ
ベルまたは高いレベルから１レベルずつ順次増加もしく
は減少する電圧をカウント値ごとに出力する。同時にカ
ウンタ部４１の出力は各々のチャネルに設けられたディ
ジタル比較器４３に入力される。各々の比較器４３の他
方の端子には入力データが入力される。
【００１１】比較器４３はカウンタ部４１の出力と入力
されるデータを比較して、一致した場合出力する。この
比較器４３の出力信号はディジタル信号であって、ほぼ
０〜５Ｖのレベルを有する。一方、ＤＡＣ部４２から出
力される出力信号のレベルは約０〜１０Ｖなので、レベ
ルが互いに異なる。かかる問題点を解決するために、比
較器４３の出力端に１ビットレベルシフト４４を用意す
る。比較器４３による出力が出されるとレベルシフト４
４からの信号でサンプルホールド回路４５はＤＡＣ部４
２の現在のレベル、すなわちカウンタ４１のカウント値
で出力される電圧レベルをサンプルし、保持する。
されるデータを比較して、一致した場合出力する。この
比較器４３の出力信号はディジタル信号であって、ほぼ
０〜５Ｖのレベルを有する。一方、ＤＡＣ部４２から出
力される出力信号のレベルは約０〜１０Ｖなので、レベ
ルが互いに異なる。かかる問題点を解決するために、比
較器４３の出力端に１ビットレベルシフト４４を用意す
る。比較器４３による出力が出されるとレベルシフト４
４からの信号でサンプルホールド回路４５はＤＡＣ部４
２の現在のレベル、すなわちカウンタ４１のカウント値
で出力される電圧レベルをサンプルし、保持する。
【００１２】このような一連の過程などが各々のチャネ
ル毎に適用され、６４レベルを有する電圧のうち、入力
データに相当する電圧がそれぞれの該当チャネルから出
力される。図５は本発明によるカウンタ部４１の出力を
示すものであって、図５ａはアプカウンタを適用する場
合の出力電圧の変化を示し、図５ｂはダウンカウンタを
適用する場合の出力の変化を示す。
ル毎に適用され、６４レベルを有する電圧のうち、入力
データに相当する電圧がそれぞれの該当チャネルから出
力される。図５は本発明によるカウンタ部４１の出力を
示すものであって、図５ａはアプカウンタを適用する場
合の出力電圧の変化を示し、図５ｂはダウンカウンタを
適用する場合の出力の変化を示す。
【００１３】
【発明の効果】以上説明したように、従来各チャネル毎
に用いたＤＡＣ部を、本発明による液晶表示素子の駆動
装置は一つだけ用いるので、駆動ドライバをより小形に
することができる。
に用いたＤＡＣ部を、本発明による液晶表示素子の駆動
装置は一つだけ用いるので、駆動ドライバをより小形に
することができる。
【図１】従来の液晶表示素子のカラムドライバの構成
図。
図。
【図２】従来の技術によるＤＡＣの構成図。
【図３】従来の技術による電圧インターコネクションの
構成図。
構成図。
【図４】本発明実施形態による液晶表示素子の駆動装置
を示す図面。
を示す図面。
【図５】本発明実施形態によるカウンタの出力変化を示
す図面。
す図面。
４１ カウンタ部 ４２ ＤＡＣ部 ４３ 比較部 ４４ レベルシフト部 ４５ サンプルホールド回路。
Claims (3)
- 【請求項１】 多数のチャネルを有し、チャネル毎に入
力されるデータ値に応じて表示する液晶表示素子のカラ
ムドライバにおいて、 順次一定間隔である数までカウントを続け、カウントご
とにカウント値を出力するカウンタ部と、 多数のそれぞれ異なるレベルの入力電圧を受け、前記カ
ウンタ部の出力ごとにその入力電圧のレベルを順次一段
ずつ増加もしくは減少させて出力するＤＡＣ部と、 それぞれのチャネルごとに配置され、前記カウンタ部の
出力値と前記入力されるデータ値とを比較し、それらが
一致したときに出力する比較部と、 前記比較部でカウンタのカウント値とデータ値とが一致
した時の出力で前記ＤＡＣ部からカウンタ値に相当する
ＤＡＣ部の出力値をサンプリングし、それを保持するそ
れぞれのチャネルに設けられたサンプリング／ホールデ
ィング部とを有することを特徴とする液晶表示素子の駆
動装置。 - 【請求項２】 前記カウンタ部はアップカウンタまたは
ダウンカウンタのいずれか一つを用いることを特徴とす
る請求項１記載の液晶表示素子の駆動装置。 - 【請求項３】 前記比較部はディジタル比較器であるこ
とを特徴とする請求項１記載の液晶表示素子の駆動装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR48005/1996 | 1996-10-24 | ||
| KR1019960048005A KR100192429B1 (ko) | 1996-10-24 | 1996-10-24 | 액정표시소자의 구동장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10133634A true JPH10133634A (ja) | 1998-05-22 |
Family
ID=19478731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9230786A Pending JPH10133634A (ja) | 1996-10-24 | 1997-08-27 | 液晶表示素子の駆動装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6091390A (ja) |
| JP (1) | JPH10133634A (ja) |
| KR (1) | KR100192429B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000244320A (ja) * | 1999-02-12 | 2000-09-08 | Agilent Technol Inc | 整合デジタル・アナログ変換方法、多チャネル並列整合デジタル・アナログ変換器、及び、アナログ駆動回路 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11119734A (ja) * | 1997-10-08 | 1999-04-30 | Fujitsu Ltd | 液晶表示装置の駆動回路、及び液晶表示装置 |
| TW429393B (en) * | 1997-11-27 | 2001-04-11 | Semiconductor Energy Lab | D/A conversion circuit and semiconductor device |
| KR100628435B1 (ko) * | 1998-09-15 | 2006-12-04 | 삼성전자주식회사 | 타일드 액정표시장치 및 타일드 액정표시장치의 조립 방법 |
| JP2001051661A (ja) * | 1999-08-16 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | Ｄ／ａ変換回路および半導体装置 |
| US6717564B2 (en) * | 2000-03-29 | 2004-04-06 | Koninklijke Philips Electronics N.V. | RLCD transconductance sample and hold column buffer |
| US6466189B1 (en) * | 2000-03-29 | 2002-10-15 | Koninklijke Philips Electronics N.V. | Digitally controlled current integrator for reflective liquid crystal displays |
| US6496173B1 (en) * | 2000-03-29 | 2002-12-17 | Koninklijke Philips Electronics N.V. | RLCD transconductance sample and hold column buffer |
| TW573290B (en) * | 2000-04-10 | 2004-01-21 | Sharp Kk | Driving method of image display apparatus, driving apparatus of image display apparatus, and image display apparatus |
| US6747626B2 (en) | 2000-11-30 | 2004-06-08 | Texas Instruments Incorporated | Dual mode thin film transistor liquid crystal display source driver circuit |
| TW518532B (en) * | 2000-12-26 | 2003-01-21 | Hannstar Display Corp | Driving circuit of gate control line and method |
| KR100713883B1 (ko) * | 2000-12-29 | 2007-05-07 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시소자의 구동회로 |
| FR2899991B1 (fr) * | 2006-04-14 | 2009-03-20 | Commissariat Energie Atomique | Procede de commande d'un dispositif de visualisation matriciel a source d'electrons |
| US20250391341A1 (en) * | 2024-06-21 | 2025-12-25 | Samsung Display Co., Ltd. | Ramp driver, and wearable electronic device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2667188A1 (fr) * | 1990-09-21 | 1992-03-27 | Senn Patrice | Circuit echantillonneur-bloqueur pour ecran d'affichage a cristal liquide. |
| JP2659473B2 (ja) * | 1990-09-28 | 1997-09-30 | 富士通株式会社 | 表示パネル駆動回路 |
| US5703617A (en) * | 1993-10-18 | 1997-12-30 | Crystal Semiconductor | Signal driver circuit for liquid crystal displays |
| US5510748A (en) * | 1994-01-18 | 1996-04-23 | Vivid Semiconductor, Inc. | Integrated circuit having different power supplies for increased output voltage range while retaining small device geometries |
| JP3470440B2 (ja) * | 1995-02-28 | 2003-11-25 | ソニー株式会社 | ランプ信号生成方法、ランプ信号生成装置、液晶駆動装置及び液晶表示装置 |
-
1996
- 1996-10-24 KR KR1019960048005A patent/KR100192429B1/ko not_active Expired - Lifetime
-
1997
- 1997-07-09 US US08/890,566 patent/US6091390A/en not_active Expired - Lifetime
- 1997-08-27 JP JP9230786A patent/JPH10133634A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000244320A (ja) * | 1999-02-12 | 2000-09-08 | Agilent Technol Inc | 整合デジタル・アナログ変換方法、多チャネル並列整合デジタル・アナログ変換器、及び、アナログ駆動回路 |
| EP1028530A3 (en) * | 1999-02-12 | 2003-05-28 | Agilent Technologies, Inc. (a Delaware corporation) | Multi-channel, parallel, matched digital-to-analog conversion method and converter, and analog drive circuit incorporating same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980028828A (ko) | 1998-07-15 |
| KR100192429B1 (ko) | 1999-06-15 |
| US6091390A (en) | 2000-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6950045B2 (en) | Gamma correction D/A converter, source driver integrated circuit and display having the same and D/A converting method using gamma correction | |
| JPH10133634A (ja) | 液晶表示素子の駆動装置 | |
| US6535192B1 (en) | Data driving circuit for liquid crystal display | |
| KR20080010298A (ko) | 디지털-아날로그 변환기 및 영상표시장치 | |
| CN109104195B (zh) | 一种数模转换电路、其使用方法及显示装置 | |
| KR100770723B1 (ko) | 평판 표시 장치의 소스 드라이버의 디지털/아날로그변환장치 및 디지털/아날로그 변환방법. | |
| US5784041A (en) | Driving circuit for display device | |
| US7304596B2 (en) | Folded multi-LSB decided resistor string digital to analog converter | |
| JP3007745B2 (ja) | 表示装置の駆動回路 | |
| CN100550111C (zh) | 显示控制电路 | |
| US20070008203A1 (en) | Digital-to-analog converter with short integration time constant | |
| KR100822801B1 (ko) | 디지털-아날로그 변환기 및 그것을 포함하는 소스 드라이버 | |
| US20060022927A1 (en) | Display driver circuits having gray scale voltage amplifiers with variable drive capability | |
| JPH04237091A (ja) | フラットディスプレイの階調駆動回路 | |
| US7595747B2 (en) | Digital-to-analog converter, and method thereof | |
| KR20020064321A (ko) | 디지털/아날로그 변환기 | |
| US20060109228A1 (en) | Liquid crystal display (LCD) driving circuits and methods of driving same | |
| KR100295676B1 (ko) | 엘씨디 소스 드라이버 | |
| US6985100B2 (en) | Integrated circuit comprising a DAC with provision for setting the DAC to a clear condition, and a method for setting a DAC to a clear condition | |
| KR100396427B1 (ko) | 기준 전위 버스 라인의 수를 감소시키는 엘씨디 소스드라이버 | |
| KR100723509B1 (ko) | 저항 스트링 컨버터와 커패시터 컨버터를 결합하는디지털-아날로그 컨버팅 드라이버 및 디지털-아날로그컨버팅 방법 | |
| KR20020056354A (ko) | 디지털-아날로그 변환방법 및 그 장치 | |
| KR100373349B1 (ko) | 저전력 엘씨디 소오스 구동회로 | |
| KR100790973B1 (ko) | 디지털-아날로그 컨버팅 드라이버 | |
| CN101277116A (zh) | 数字模拟转换器及转换方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060201 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20060725 |