JPH10133917A - コヒーレンシー関連エラー・ロッジング能力を有するマルチプロセス・システム - Google Patents

Abstract

(57)【要約】 【課題】 グローバル・コヒーレンシ活動を実行する際
に使用されるプロトコル・エージェントが実行中の活動
に関するエラーを検出する。 【解決手段】 エラーは、検出されたエラーを判定し、
エラーを発生させたソフトウェアまたはハードウェアを
追跡するために診断ソフトウェアを実行できるように、
コンピュータ・システムによってロギングされる。具体
的には、検出すべき第１のエラーに関する情報がロギン
グされる。その後のエラーは、プログラム可能な構成値
に応じて多少ともロギングを受けることができる。ま
た、フル・ロギングを受けるエラーをエラー・マスクを
介してプログラム可能に選択することができる。

Description

【発明の詳細な説明】

【０００１】関連特許出願の相互参照本特許出願は、開
示が引用によって本明細書に組み込まれた、下記の関連
特許出願に関係するものである。 １．本出願と同時出願されたＨａｇｅｒｓｔｅｎ等の
「ＥｘｔｅｎｄｉｎｇＴｈｅ Ｃｏｈｅｒｅｎｃｅ Ｄ
ｏｍａｉｎ Ｂｅｙｏｎｄ Ａ Ｃｏｍｐｕｔｅｒ Ｓ
ｙｓｔｅｍ Ｂｕｓ」（参照番号Ｐ９９０）。 ２．本出願と同時出願されたＨａｇｅｒｓｔｅｎの「Ｍ
ｅｔｈｏｄ ＡｎｄＡｐｐａｒａｔｕｓ Ｏｐｔｉｍｉ
ｚｉｎｇ Ｇｌｏｂａｌ Ｄａｔａ Ｒｅｐｌｉｅｓ
Ｉｎ Ａ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ」（参照番
号Ｐ９９１）。 ３．本出願と同時出願されたＨａｇｅｒｓｔｅｎ等の
「Ｍｅｔｈｏｄ ＡｎｄＡｐｐａｒａｔｕｓ Ｐｒｏｖ
ｉｄｉｎｇ Ｓｈｏｒｔ Ｌａｔｅｎｃｙ Ｒｏｕｎｄ
−Ｒｏｂｉｎ Ａｒｂｉｔｒａｔｉｏｎ Ｆｏｒ Ａｃ
ｃｅｓｓ ＴｏＡ Ｓｈａｒｅｄ Ｒｅｓｏｕｒｃｅ」
（参照番号Ｐ９９２）。 ４．本出願と同時出願されたＳｉｎｇｈａｌ等の「Ｉｍ
ｐｌｅｍｅｎｔｉｎｇＳｎｏｏｐｉｎｇ Ｏｎ Ａ Ｓ
ｐｌｉｔ−Ｔｒａｎｓａｃｔｉｏｎ Ｃｏｍｐｕｔｅｒ
Ｓｙｓｔｅｍ Ｂｕｓ」（参照番号Ｐ９９３）。 ５．本出願と同時出願されたＳｉｎｇｈａｌ等の「Ｓｐ
ｌｉｔ Ｔｒａｎｓａｃｔｉｏｎ Ｓｎｏｏｐｉｎｇ
Ｂｕｓ Ｐｒｏｔｏｃｏｌ」（参照番号Ｐ９８９）。 ６．本出願と同時出願されたＨｅｌｌｅｒ等の「Ｉｎｔ
ｅｒｃｏｎｎｅｃｔｉｏｎ Ｓｕｂｓｙｓｔｅｍ Ｆｏ
ｒ Ａ Ｍｕｌｔｉｐｒｏｃｅｓｓｏｒ Ｃｏｍｐｕｔ
ｅｒ Ｓｙｓｔｅｍ Ｗｉｔｈ Ａ Ｓｍａｌｌ Ｎｕ
ｍｂｅｒ ＯｆＰｒｏｃｅｓｓｏｒｓ Ｕｓｉｎｇ Ａ
Ｓｗｉｔｃｈｉｎｇ Ａｒｒａｎｇｅｍｅｎｔ Ｏｆ
Ｌｉｍｉｔｅｄ Ｄｅｇｒｅｅ」（参照番号Ｐ１６０
９）。 ７．本出願と同時出願されたＷａｄｅ等の「Ｓｙｓｔｅ
ｍ Ａｎｄ Ｍｅｔｈｏｄ Ｆｏｒ Ｐｅｒｆｏｒｍｉ
ｎｇ Ｄｅａｄｌｏｃｋ Ｆｒｅｅ Ｍｅｓｓａｇｅ
Ｔｒａｎｓｆｅｒ Ｉｎ Ｃｙｃｌｉｃ Ｍｕｌｔｉ−
Ｈｏｐ Ｄｉｇｉｔａｌ Ｃｏｍｐｕｔｅｒ Ｎｅｔｗ
ｏｒｋ」（参照番号Ｐ１５７２）。 ８．本出願と同時出願されたＣａｓｓｉｄａｙ等の「Ｓ
ｙｎｃｈｒｏｎｉｚａｔｉｏｎ Ｓｙｓｔｅｍ Ａｎｄ
Ｍｅｔｈｏｄ Ｆｏｒ Ｐｌｅｓｉｏｃｈｒｏｎｏｕ
ｓ Ｓｉｇｎａｌｉｎｇ」（参照符号Ｐ１５９３）。 ９．本出願と同時出願されたＨａｇｅｒｓｔｅｎ等の
「Ｍｅｔｈｏｄｓ Ａｎｄ Ａｐｐａｒａｔｕｓ Ｆｏ
ｒ Ａ Ｃｏｈｅｒｅｎｃｅ Ｔｒａｎｓｆｏｒｍｅｒ
Ｆｏｒ Ｃｏｎｎｅｃｔｉｎｇ Ｃｏｍｐｕｔｅｒ
Ｓｙｓｔｅｍ Ｃｏｈｅｒｅｎｃｅ Ｄｏｍａｉｎｓ」
（参照番号Ｐ１５１９）。 １０．本出願と同時出願されたＨａｇｅｒｓｔｅｎ等の
「Ｍｅｔｈｏｄｓ Ａｎｄ Ａｐｐａｒａｔｕｓ Ｆｏ
ｒ Ａ Ｃｏｈｅｒｅｎｃｅ Ｔｒａｎｓｆｏｒｍｅｒ
Ｗｉｔｈ Ｌｉｍｉｔｅｄ Ｍｅｍｏｒｙ Ｆｏｒ
Ｃｏｎｎｅｃｔｉｎｇ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅ
ｍ Ｃｏｈｅｒｅｎｃｅ Ｄｏｍａｉｎｓ」（参照番号
Ｐ１５３０）。 １１．本出願と同時出願されたＨａｇｅｒｓｔｅｎ等の
「Ｍｅｔｈｏｄｓ Ａｎｄ Ａｐｐａｒａｔｕｓ Ｆｏ
ｒ Ｓｈａｒｉｎｇ Ｄａｔａ Ｏｂｊｅｃｔｓ Ｉｎ
Ａ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ」（参照番号Ｐ
１４６３）。 １２．本出願と同時出願されたＨａｇｅｒｓｔｅｎ等の
「Ｍｅｔｈｏｄｓ Ａｎｄ Ａｐｐａｒａｔｕｓ Ｆｏ
ｒ Ａ Ｄｉｒｅｃｔｏｒｙ−Ｌｅｓｓ Ｍｅｍｏｒｙ
Ａｃｃｅｓｓ Ｐｒｏｔｏｃｏｌ Ｉｎ Ａ Ｄｉｓ
ｔｒｉｂｕｔｅｄ Ｓｈａｒｅｄ Ｍｅｍｏｒｙ Ｃｏ
ｍｐｕｔｅｒ Ｓｙｓｔｅｍ」（参照番号Ｐ１５３
１）。 １３．本出願と同時出願されたＨａｇｅｒｓｔｅｎ等の
「Ｈｙｂｒｉｄ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ Ｐｒｏ
ｔｏｃｏｌ Ｉｎ Ａ Ｄｉｓｔｒｉｂｕｔｅｄ Ｓｈ
ａｒｅｄ Ｍｅｍｏｒｙ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔ
ｅｍ」（参照番号Ｐ１５５０）。 １４．本出願と同時出願されたＨａｇｅｒｓｔｅｎ等の
「Ｍｅｔｈｏｄｓ Ａｎｄ Ａｐｐａｒａｔｕｓ Ｆｏ
ｒ Ｓｕｂｓｔａｎｔｉａｌｌｙ Ｍｅｍｏｒｙ−Ｌｅ
ｓｓ Ｃｏｈｅｒｅｎｃｅ Ｔｒａｎｓｆｏｒｍｅｒ
Ｆｏｒ Ｃｏｎｎｅｃｔｉｎｇ Ｃｏｍｐｕｔｅｒ Ｓ
ｙｓｔｅｍ」（参照番号Ｐ１５２９）。 １５．本出願と同時出願されたＨａｇｅｒｓｔｅｎの
「Ａ Ｍｕｌｔｉｐｒｏｃｅｓｓｉｎｇ Ｓｙｓｔｅｍ
Ｉｎｃｌｕｄｉｎｇ Ａｎ ＥｎｈａｎｃｅｄＢｌｏ
ｃｋｉｎｇ Ｍｅｃｈａｎｉｓｍ Ｆｏｒ Ｒｅａｄ
Ｔｏ Ｓｈａｒｅ Ｔｒａｎｓａｃｔｉｏｎｓ Ｉｎ
Ａ ＮＵＭＡ Ｍｏｄｅ」（参照番号Ｐ１７８６）。 １６．本出願と同時出願されたＧｕｚｏｖｓｋｉｙ等の
「ＥｎｃｏｄｉｎｇＭｅｔｈｏｄ Ｆｏｒ Ｄｉｒｅｃ
ｔｏｒｙ Ｓｔａｔｅ Ｉｎ ＣａｃｈｅＣｏｈｅｒｅ
ｎｔ Ｄｉｓｔｒｉｂｕｔｅｄ Ｓｈａｒｅｄ Ｍｅｍ
ｏｒｙ Ｓｙｓｔｅｍ」（参照番号Ｐ１５２０）。 １７．本出願と同時出願されたＮｅｓｈｅｉｍ等の「Ｓ
ｏｆｔｗａｒｅ Ｕｓｅ Ｏｆ Ａｄｄｒｅｓｓ Ｔｒ
ａｎｓｌａｔｉｏｎ Ｍｅｃｈａｎｉｓｍ」（参照番号
Ｐ１５６０）。 １８．本出願と同時出願されたＬｏｗｅｎｓｔｅｉｎ等
の「Ｄｉｒｅｃｔｏｒｙ−Ｂａｓｅｄ，Ｓｈａｒｅｄ−
Ｍｅｍｏｒｙ，Ｓｃａｌｅａｂｌｅ Ｍｕｌｔｉｐｒｏ
ｃｅｓｓｏｒ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｈａ
ｖｉｎｇ Ｄｅａｄｌｏｃｋ−ｆｒｅｅ Ｔｒａｎｓａ
ｃｔｉｏｎ Ｆｌｏｗ Ｓａｎｓ Ｆｌｏｗ Ｃｏｎｔ
ｒｏｌ Ｐｒｏｔｏｃｏｌ」（参照番号Ｐ１５６１）。 １９．本出願と同時出願されたＮｅｓｈｅｉｍの「Ｍａ
ｉｎｔａｉｎｉｎｇＡ Ｓｅｑｕｅｎｔｉａｌ Ｓｔｏ
ｒｅｄ Ｏｒｄｅｒ （ＳＳＯ） Ｉｎ ＡＮｏｎ−Ｓ
ＳＯ Ｍａｃｈｉｎｅ」（参照番号Ｐ１５６２）。 ２０．本出願と同時出願されたＷｏｎｇ−Ｃｈａｎの
「Ｎｏｄｅ Ｔｏ Ｎｏｄｅ Ｉｎｔｅｒｒｕｐｔ Ｍ
ｅｃｈａｎｉｓｍ Ｉｎ Ａ Ｍｕｌｔｉｐｒｏｃｅｓ
ｓｏｒ Ｓｙｓｔｅｍ」（参照番号Ｐ１５８７）。 ２１．１９９６年４月８日に出願された、「Ｄｅｔｅｒ
ｍｉｎｉｓｔｉｃ Ｄｉｓｔｒｉｂｕｔｅｄ Ｍｕｌｔ
ｉｃａｃｈｅ Ｃｏｈｅｒｅｎｃｅ Ｐｒｏｔｏｃｏ
ｌ」と題するＨａｇｅｒｓｔｅｎ等の出願第０８／６３
０７０３号。 ２２．１９９５年１２月２２日に出願された、「Ａ Ｈ
ｙｂｒｉｄ ＮＵＭＡＣｏｍａ Ｃａｓｈｉｎｇ Ｓｙ
ｓｔｅｍ Ａｎｄ Ｍｅｔｈｏｄｓ ＦｏｒＳｅｌｅｃ
ｔｉｎｇ Ｂｅｔｗｅｅｎ Ｔｈｅ Ｃａｃｈｉｎｇ
Ｍｏｄｅｓ」と題するＨａｇｅｒｓｔｅｎ等の出願第０
８／５７７２８３号。 ２３．１９９５年１２月２２日に出願された、「Ａ Ｈ
ｙｂｒｉｄ ＮＵＭＡＣｏｍａ Ｃａｓｈｉｎｇ Ｓｙ
ｓｔｅｍ Ａｎｄ Ｍｅｔｈｏｄｓ ＦｏｒＳｅｌｅｃ
ｔｉｎｇ Ｂｅｔｗｅｅｎ Ｔｈｅ Ｃａｃｈｉｎｇ
Ｍｏｄｅｓ」と題するＷｏｏｄ等の出願第０８／５７５
７８７号。 ２４．本出願と同時出願されたＨａｇｅｒｓｔｅｎ等の
「Ｆｌｕｓｉｎｇ Ｏｆ Ｃａｃｈｅ Ｍｅｍｏｒｙ
Ｉｎ Ａ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ」（参照番
号Ｐ１４１６）。 ２５．本出願と同時出願されたＨａｇｅｒｓｔｅｎ等の
「ＥｆｆｉｃｉｅｎｔＡｌｌｏｃａｔｉｏｎ Ｏｆ Ｃ
ａｃｈｅ Ｍｅｍｏｒｙ Ｓｐａｃｅ ＩｎＡ Ｃｏｍ
ｐｕｔｅｒ Ｓｙｓｔｅｍ」（参照番号Ｐ１５７６）。 ２６．本出願と同時出願されたＨａｇｅｒｓｔｅｎ等の
「ＥｆｆｉｃｉｅｎｔＳｅｌｅｃｔｉｏｎ Ｏｆ Ｍｅ
ｍｏｒｙ Ｓｔｏｒａｇｅ Ｍｏｄｅｓ Ｉｎ Ａ Ｃ
ｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ」（参照番号Ｐ１７２
６）。 ２７．本出願と同時出願されたＨａｇｅｒｓｔｅｎ等の
「Ｓｋｉｐ−ｌｅｖｅｌ Ｗｒｉｔｅ−ｔｈｒｏｕｇｈ
Ｉｎ Ａ Ｍｕｌｔｉ−ｌｅｖｅｌ Ｍｅｍｏｒｙ
Ｏｆ Ａ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ」（参照番
号Ｐ１７３６）。 ２８．本出願と同時出願されたＨａｇｅｒｓｔｅｎの
「Ａ Ｍｕｌｔｉｐｒｏｃｅｓｓｉｎｇ Ｓｙｓｔｅｍ
Ｃｏｎｆｉｇｕｒｅｄ ｔｏ ＰｅｒｆｏｒｍＥｆｆ
ｉｃｉｅｎｔ Ｗｒｉｔｅ Ｏｐｅｒａｔｉｏｎｓ」
（参照番号Ｐ１５００）。 ２９．本出願と同時出願されたＨａｇｅｒｓｔｅｎの
「Ａ Ｍｕｌｔｉｐｒｏｃｅｓｓｉｎｇ Ｓｙｓｔｅｍ
Ｃｏｎｆｉｇｕｒｅｄ ｔｏ ＰｅｒｆｏｒｍＥｆｆ
ｉｃｉｅｎｔ Ｂｌｏｃｋ Ｃｏｐｙ Ｏｐｅｒａｔｉ
ｏｎｓ」（参照番号Ｐ１５１５）。 ３０．本出願と同時出願されたＨａｇｅｒｓｔｅｎの
「Ａ Ｍｕｌｔｉｐｒｏｃｅｓｓｉｎｇ Ｓｙｓｔｅｍ
Ｉｎｃｌｕｄｉｎｇ Ａｎ Ａｐｐａｒａｔｕｓ Ｆ
ｏｒ Ｏｐｔｉｍｉｚｉｎｇ Ｓｐｉｎ−Ｌｏｃｋ Ｏ
ｐｅｒａｔｉｏｎｓ」（参照番号Ｐ１５２５）。 ３１．本出願と同時出願されたＨａｇｅｒｓｔｅｎ等の
「Ａ Ｍｕｌｔｉｐｒｏｃｅｓｓｉｎｇ Ｓｙｓｔｅｍ
Ｃｏｎｆｉｇｕｒｅｄ ｔｏ Ｄｅｔｅｃｔａｎｄ
Ｅｆｆｉｃｉｅｎｔｌｙ Ｐｒｏｖｉｄｅ ｆｏｒ Ｍ
ｉｇｒａｔｏｒｙ Ｄａｔａ Ａｃｃｅｓｓ Ｐａｔｔ
ｅｒｎｓ」（参照番号Ｐ１５５５）。 ３２．本出願と同時出願されたＨａｇｅｒｓｔｅｎの
「Ａ Ｍｕｌｔｉｐｒｏｃｅｓｓｉｎｇ Ｓｙｓｔｅｍ
Ｃｏｎｆｉｇｕｒｅｄ ｔｏ Ｓｔｏｒｅ Ｃｏｈｅ
ｒｅｎｃｙ Ｓｔａｔｅ Ｗｉｔｈｉｎ Ｍｕｌｔｉｐ
ｌｅ Ｓｕｂｎｏｄｅｓ ｏｆ ａ Ｐｒｏｃｅｓｓｉ
ｎｇ Ｎｏｄｅ」（参照番号Ｐ１５２７）。 ３３．本出願と同時出願されたＨａｇｅｒｓｔｅｎ等の
「Ａ Ｍｕｌｔｉｐｒｏｃｅｓｓｉｎｇ Ｓｙｓｔｅｍ
Ｃｏｎｆｉｇｕｒｅｄ ｔｏ Ｐｅｒｆｏｒｍ Ｐｒ
ｅｆｅｔｃｈｉｎｇ Ｏｐｅｒａｔｉｏｎｓ」（参照番
号Ｐ１５７１）。 ３４．本出願と同時出願されたＨａｇｅｒｓｔｅｎ等の
「Ａ Ｍｕｌｔｉｐｒｏｃｅｓｓｉｎｇ Ｓｙｓｔｅｍ
Ｃｏｎｆｉｇｕｒｅｄ ｔｏ Ｐｅｒｆｏｒｍ Ｓｙ
ｎｃｈｒｏｎｉｚａｔｉｏｎ Ｏｐｅｒａｔｉｏｎｓ」
（参照番号Ｐ１５５１）。 ３５．本出願と同時出願されたＨａｇｅｒｓｔｅｎの
「Ｍｕｌｔｉｐｒｏｃｅｓｓｉｎｇ Ｓｙｓｔｅｍ Ｅ
ｍｐｌｏｙｉｎｇ Ａ Ｔｈｒｅｅ−Ｈｏｐ Ｃｏｍｍ
ｕｎｉｃａｔｉｏｎ Ｐｒｏｔｏｃｏｌ」（参照番号Ｐ
１７８５）。 ３６．本出願と同時出願されたＨａｇｅｒｓｔｅｎ等の
「Ａ Ｍｕｌｔｉｐｒｏｃｅｓｓｉｎｇ Ｓｙｓｔｅｍ
Ｃｏｎｆｉｇｕｒｅｄ ｔｏ Ｐｅｒｆｏｒｍ Ｓｏ
ｆｔｗａｒｅ Ｉｎｉｔｉａｔｅｄ Ｐｒｅｆｅｔｃｈ
Ｏｐｅｒａｔｉｏｎｓ」（参照番号Ｐ１７８７）。 ３７．本出願と同時出願されたＨａｇｅｒｓｔｅｎ等の
「Ａ Ｍｕｌｔｉｐｒｏｃｅｓｓｉｎｇ Ｃｏｍｐｕｔ
ｅｒ Ｓｙｓｔｅｍ Ｅｍｐｌｏｙｉｎｇ Ｌｏｃａｌ
ａｎｄ Ｇｌｏｂａｌ Ｓｐａｃｅｓ ａｎｄ Ｍｕ
ｌｔｉｐｌｅＡｃｃｅｅ Ｍｏｄｅｓ」（参照番号Ｐ１
７８４）。 ３８．本出願と同時出願されたＨａｇｅｒｓｔｅｎ等の
「Ｍｕｌｔｉｐｒｏｃｅｓｓｉｎｇ Ｓｙｓｔｅｍ Ｅ
ｍｐｌｏｙｉｎｇ Ａ ＣｏｈｅｒｅｎｃｙＰｒｏｔｏ
ｃｏｌ Ｉｎｃｌｕｄｉｎｇ Ａ Ｒｅｐｌｙ Ｃｏｕ
ｎｔ」（参照番号Ｐ１５７０）。

【０００２】

【発明の属する技術分野】本発明は、マルチプロセッサ
・コンピュータ・システムに関し、詳細には、マルチプ
ロセッサ・コンピュータ・システム内のエラー・ロギン
グ機能に関する。

【０００３】

【従来の技術】多重処理コンピュータ・システムは、コ
ンピューティング・タスクを実行するために使用できる
２つ以上のプロセッサを含む。１つのプロセッサ上で特
定のコンピューティング・タスクを実行し、同時に他の
プロセッサが、関係のないコンピューティング・タスク
を実行することができる。別法として、特定のコンピュ
ーティング・タスクの構成要素を複数のプロセッサ間で
分散し、コンピューティング・タスク全体を実行するの
に必要な時間を短縮することができる。一般的に言え
ば、プロセッサは、１つまたは複数のオペランドに対す
る演算を実行して結果を生成するように構成された装置
である。演算は、プロセッサによって実行される命令に
応答して実行される。

【０００４】市販の多重処理コンピュータ・システムで
広く使用されているアーキテクチャは、対称型マルチプ
ロセッサ（ＳＭＰ）アーキテクチャである。通常、ＳＭ
Ｐコンピュータ・システムは、キャッシュ階層を通じて
共用バスに接続された複数のプロセッサを備える。共用
バスにはメモリも接続され、メモリはシステム内のプロ
セッサ間で共用される。メモリ内の特定のメモリ位置へ
のアクセスは、他の特定のメモリ位置へのアクセスと同
様な時間で行われる。メモリ内の各位置に一様にアクセ
スできるので、この構造はしばしば、一様なメモリ・ア
ーキテクチャ（ＵＭＡ）と呼ばれる。

【０００５】プロセッサは多くの場合、内部キャッシュ
と共に構成され、ＳＭＰコンピュータ・システム内のプ
ロセッサと共用バスとの間のキャッシュ階層には通常、
１つまたは複数のキャッシュが含まれる。特定のメイン
・メモリ・アドレスに存在するデータの複数のコピーを
これらのキャッシュに記憶することができる。特定のア
ドレスが所与の時間に１つのデータ値しか記憶しない共
用メモリ・モデルを維持するために、共用バス・コンピ
ュータ・システムはキャッシュ・コヒーレンシを採用す
る。一般的に言えば、特定のメモリ・アドレスに記憶さ
れているデータに対する演算の効果がキャッシュ階層内
のデータの各コピーに反映される場合、その演算はコヒ
ーレントである。たとえば、特定のメモリ・アドレスに
記憶されているデータを更新したときには、前のデータ
のコピーを記憶しているキャッシュにその更新データを
供給する。別法として、特定のメモリ・アドレスへのそ
の後のアクセス時に、更新済みコピーがメイン・メモリ
から転送されるように、前のデータのコピーをキャッシ
ュ内で無効化することができる。共用バス・システムの
場合、通常、スヌープ・バス・プロトコルが使用され
る。共用バス上で実行される各コヒーレント・トランザ
クションは、キャッシュ内のデータと突き合わせて調べ
られる（あるいは「スヌープ」される）。影響を受ける
データのコピーが見つかった場合、コヒーレント・トラ
ンザクションに応答して、そのデータを含むキャッシュ
・ラインの状態を更新することができる。

【０００６】残念なことに、共用バス・アーキテクチャ
は、多重処理コンピュータ・システムの有用性を制限す
るいくつかの欠点を有する。バスはピーク帯域幅を与え
ることができる（たとえば、バスを介して転送できるバ
イト数／秒）。バスに追加プロセッサを取り付けると、
プロセッサにデータおよび命令を供給するのに必要な帯
域幅がピーク・バス帯域幅を超えることがある。いくつ
かのプロセッサが使用可能なバス帯域幅を待たなければ
ならないので、プロセッサの帯域幅要件が使用可能なバ
ス帯域幅を超えるとコンピュータ・システムの性能が影
響を受ける。

【０００７】また、共用バスにより多くのプロセッサを
追加するとバスに対する容量負荷が増大し、場合によっ
てはバスの物理長が増加する。容量負荷が増大しバス長
が延びると、バスを横切って信号が伝搬する際の遅延が
長くなる。伝搬遅延が長くなるので、トランザクション
の実行時間が長くなる。したがって、より多くのプロセ
ッサを追加するほど、バスのピーク帯域幅が減少する。

【０００８】これらの問題は、プロセッサの動作周波数
および性能が引き続き向上していることによってさらに
深刻化する。より高い周波数及びより高度なプロセッサ
・マイクロアーキテクチャによって性能が向上するの
で、帯域幅要件は、プロセッサの数が同じであっても前
のプロセッサ世代より高くなる。したがって、前に多重
処理コンピュータ・システムに十分な帯域幅を与えたバ
スが、より高性能のプロセッサを使用する同様なコンピ
ュータ・システムには不十分であることがある。

【０００９】多重処理コンピュータ・システム用の他の
構造は、分散共用メモリ・アーキテクチャである。分散
共用メモリ・アーキテクチャは、内部にプロセッサおよ
びメモリが存在する複数のノードを含む。複数のノード
は、その間の結合されたネットワークを介して通信す
る。全体的に考えると、複数のノード内に含まれるメモ
リは、コンピュータ・システムの共用メモリを形成す
る。通常、ディレクトリを使用して、どのノードが特定
のアドレスに対応するデータのキャッシュ・コピーを有
するかが識別される。ディレクトリを調べることによっ
てコヒーレンシ活動を生成することができる。

【００１０】分散共用メモリ・システムは、スケーリン
グ可能であり、共用バス・アーキテクチャの制限を解消
する。多くのプロセッサ・アクセスはノード内で完了す
るので、通常、ノードがネットワーク上で有する帯域幅
要件は、共用バス・アーキテクチャが共用バス上で与え
なければならない帯域幅要件よりもずっと低い。ノード
は、高いクロック周波数および帯域幅で動作し、必要に
応じてネットワークにアクセスすることができる。ノー
ドのローカル帯域幅に影響を与えずにネットワークに追
加ノードを追加することができる。その代わり、ネット
ワーク帯域幅のみが影響を受ける。

【００１１】分散共用メモリ・コンピュータ・システム
は、多数のプロセッサをサポートするので、いわゆる
「ミッション・クリティカル」アプリケーションを実行
するために使用されることが多い。ミッション・クリテ
ィカル・アプリケーションとは、特定の業務の依存度が
高いアプリケーションである。ミッション・クリティカ
ル・アプリケーションが使用できない場合、業務の運営
は重大な影響を受ける。したがって、そのようなコンピ
ュータ・システムは極めて高度な可用性および信頼性を
有する必要がある。可用性および信頼性の１つの尺度
は、コンピュータ・システムの耐故障性である。コンピ
ュータは、ハードウェアが発生させたエラーであるか、
それともソフトウェアが発生させたエラーであるかにか
かわらず、エラーが発生しても、コンピュータ・システ
ムが動作を停止しない場合には耐故障性を有する。障害
を有するソフトウェアは実行を終了する恐れがある。同
様に、故障したハードウェアは停止する恐れがある。

【００１２】

【発明が解決しようとする課題】コンピュータ・システ
ムは、耐故障性と、場合によっては、コンピュータ・シ
ステムの可用性および信頼性を高めるその他の特性だけ
でなく、エラー・ロギング機能を備えることが望まし
い。検出されたエラーに関する情報をログすることによ
って、機械を補修する技術者は、エラーを発生させたハ
ードウェアまたはソフトウェアをより容易に見つけるこ
とができる。したがって、分散共用メモリ・コンピュー
タ・システム用のエラー・ロギング・システムが望まし
い。

【００１３】

【課題を解決するための手段】上記で概略的に説明した
問題は主として、本発明によるコンピュータ・システム
によって解決される。グローバル・コヒーレンシ活動を
実行する際に使用されるプロトコル・エージェントは、
実行中の活動に関するエラーを検出する。エラーは、検
出されたエラーを判定し、エラーを発生させたソフトウ
ェアまたはハードウェアを追跡するために診断ソフトウ
ェアを実行できるように、コンピュータ・システムによ
ってロギングされる。具体的には、検出すべき第１のエ
ラーに関する情報がロギングされる。その後のエラー
は、プログラム可能な構成値に応じて多少ともロギング
を受けることができる。また、フル・ロギングを受ける
エラーをエラー・マスクを介してプログラム可能に選択
することができる。

【００１４】一実施態様では、各プロトコル・エージェ
ントは、複数の独立の状態マシンを備える。各状態マシ
ンは、他の要求を処理する他の状態マシンとは独立に１
つの要求を処理する。特定の状態マシンが処理している
要求の結果としてエラーが発生した場合、その特定の状
態マシンはフリーズ状態を開始することができる。それ
によって、状態マシンによって収集される要求に関する
情報を、後でアクセスできるように保存することができ
る。状態マシンがフリーズするのは、エラーが検出され
たときに、最大数の複数の状態マシンがまだフリーズさ
れておらず、前述のエラー・マスクが、検出されたエラ
ーに対してフル・エラー・ロギングが使用されることを
示している場合である。したがって、多数のエラーが存
在する場合でも、少なくとも最大数の複数の状態マシン
は動作し続ける。

【００１５】さらに、プロトコル状態マシンは、フリー
ズ状態を開始する前に、エラー・ロギングのために使用
される資源が、エラーを発生させた要求から解放される
回復状態に遷移することができる。このように、その後
の要求を引き続き適切に処理することができる。したが
って、このコンピュータ・システムは高度の信頼性およ
び可用性を有することができる。

【００１６】本発明は、プロトコル・エージェントと記
憶装置とを備える、エラーをログする装置を企図するも
のである。プロトコル・エージェントは、処理ノードか
らのコヒーレンシ単位へのアクセスに応答してコヒーレ
ンシ動作を実行するように構成される。記憶装置は、プ
ロトコル・エージェントによってエラーが検出されたと
きにプロトコル・エージェントの表示を記憶するように
構成される。

【００１７】本発明はさらに、エラーをログする方法を
企図するものである。プロトコル・エージェントを備え
る複数の状態マシンのうちの１つによって処理されてい
るトランザクションに関してエラーが検出される。検出
時に複数の状態マシンのうちの１つの状態マシン内で回
復状態が開始され、それによって、トランザクションが
占有している資源が解放される。それに続いて、複数の
状態マシンのうちの１つの状態マシン内でフリーズ状態
が開始される。このように、トランザクションに関する
トランザクション情報が保存される。

【００１８】本発明はさらに、第１の処理ノードと第２
の処理ノードとを備えるコンピュータ・システムを企図
するものである。第１の処理ノードは、それから開始さ
れたコヒーレンシ要求に関する第１のエラーを検出しロ
グするように構成される。第２の処理ノードは、それか
ら開始されたコヒーレンシ・デマンドに関する第２のエ
ラーを検出しログするように構成されたホーム・エージ
ェントを含む。

【００１９】本発明の他の目的および利点は、下記の詳
細な説明を読み添付の図面を参照したときに明らかにな
ろう。

【００２０】本発明では様々な修正形態および変更形態
が可能であるが、本発明の特定の実施形態が、一例とし
て図示され、本明細書に詳しく記載されている。しか
し、図面および詳細な説明が、開示した特定の形態に本
発明を制限するものではなく、本発明が、添付の特許請
求の範囲で定義した本発明の趣旨および範囲内のすべて
の修正形態、等価物、変更形態をカバーするものである
ことを理解されたい。

【００２１】

【発明の実施の形態】次に、図１を参照すると、多重処
理コンピュータ・システム１０の一実施形態のブロック
図が示されている。コンピュータ・システム１０は、ポ
イント・ツー・ポイント・ネットワーク１４によって相
互接続された複数のＳＭＰノード１２Ａないし１２Ｄを
含む。本明細書で特定の参照符号とその後に続く文字で
参照された要素は、集合的に参照符号のみで参照する。
たとえば、ＳＭＰノード１２Ａないし１２Ｄを集合的に
ＳＭＰノード１２と呼ぶ。図の実施形態では、各ＳＭＰ
ノード１２は、複数のプロセッサと、外部キャッシュ
と、ＳＭＰバスと、メモリと、システム・インタフェー
スとを含む。たとえば、ＳＭＰノード１２Ａは、プロセ
ッサ１６Ａないし１６Ｂを含む複数のプロセッサと共に
構成される。プロセッサ１６は外部キャッシュ１８に接
続され、外部キャッシュ１８はさらにＳＭＰバス２０に
結合される。また、メモリ２２およびシステム・インタ
フェース２４はＳＭＰバス２０に結合される。さらに、
ＳＭＰバス２０に１つまたは複数の入出力（Ｉ／Ｏ）イ
ンタフェース２６を結合することができる。入出力イン
タフェース２６は、シリアル・ポートおよびパラレル・
ポート、ディスク・ドライブ、モデム、プリンタなどの
周辺装置とのインタフェースをとるために使用される。
他のＳＭＰノード１２Ｂないし１２Ｄを同様に構成する
ことができる。

【００２２】一般的に言えば、コンピュータ・システム
１０は、エラーを検出しログするように構成される。具
体的には、コヒーレンシ活動に関与する要求エージェン
トおよびホーム・エージェントは、実行中のコヒーレン
シ活動に関係するエラーを検出するように構成される。
エラーは、エラーの検出時に実行されていた活動に関す
る情報と共にロギングされる。また、コヒーレンシ活動
を開始したトランザクションによって占有されていたコ
ンピュータ・システム１０内の資源が解放され、それに
よって、その後のトランザクションおよびコヒーレンシ
動作を継続することができる。たとえば、エラーが検出
されたトランザクションをローカル・ノード内で再発行
し、そのトランザクションによって占有されていたシス
テム・インタフェース２４内の再発行待ち行列エントリ
を解放することができる。さらに、そのトランザクショ
ンを完了させることによって、そのトランザクションに
よって占有されていたプロセッサ資源を解放することが
できる。再発行トランザクションは、トランザクション
がエラーと共に完了しており、そのため、開始側プロセ
ッサが、トラップし、コンピュータ・システム１０を制
御するオペレーティング・システムに是正処置を取らせ
ることができることを示すことができる。コヒーレンシ
関連エラーがコンピュータ・システム１０によって検出
され是正されるので有利である。コンピュータ・システ
ム１０は、そのようなエラーが存在するにもかかわらず
動作し続け、システムの可用性および信頼性を高めるこ
とができる。

【００２３】一実施形態では、要求エージェントおよび
ホーム・エージェントは、それらに含まれる複数の独立
の状態マシン内でフリーズ状態を実施する。トランザク
ションに関するエラーが検出されると、そのトランザク
ションを処理している状態マシンがフリーズする。言い
換えれば、状態マシンは、ソフトウェアによって特定的
にクリアされるまで新しいトランザクションを処理する
ことはない。したがって、トランザクションに関係し状
態マシンによって制御される状態を分析に使用すること
ができる。エラーを発生させた問題のデバッグは、この
情報が存在することによって簡略化することができる。
さらに、フリーズ状態を開始する前に回復状態を開始す
ることができる。回復状態によって、エラーが検出され
たトランザクションによって占有されていた資源を解放
する処置を取ることができる（その資源がデバッグには
有用でない場合）。複数の状態マシンが使用されるの
で、エラーを検出した状態マシンがフリーズしたままで
ある間、他の状態マシンはその後のトランザクションを
処理することができる。システム・インタフェース２４
のプログラム可能な特性は、同時にフリーズすることの
できる状態マシンの最大数を定義する。最大数に達した
後に検出されたエラーはロギングされるが、状態マシン
はフリーズされない。このように、頻繁に起こるエラー
が存在する場合でも、少なくとも最小数の状態マシンが
動作し続ける。

【００２４】一般的に言えば、メモリ動作とは、データ
を送信元から宛先へ転送させる動作である。送信元また
は宛先、あるいはその両方は、開始側内の記憶位置で
も、あるいはメモリ内の記憶位置でもよい。送信元また
は宛先は、メモリ内の記憶位置であるとき、メモリ動作
と共に搬送されるアドレスを介して指定される。メモリ
動作は、読取り動作でも、あるいは書込み動作でもよ
い。読取り動作では、データが開始側の外側の送信元か
ら開始側内の宛先へ転送される。逆に、書込み動作で
は、データが開始側内の送信元から開始側の外側の宛先
へ転送される。図１に示したコンピュータ・システムで
は、メモリ動作は、ＳＭＰバス２０上の１つまたは複数
のトランザクションと、ネットワーク１４上の１つまた
は複数のコヒーレンシ動作を含むことができる。

【００２５】アーキテクチャの概要 各ＳＭＰノード１２は基本的に、メモリ２２を共用メモ
リとして有するＳＭＰシステムである。プロセッサ１６
は、高性能プロセッサである。一実施形態では、各プロ
セッサ１６は、ＳＰＡＲＣプロセッサ・アーキテクチャ
のバージョン９に適合するＳＰＡＲＣプロセッサであ
る。しかし、プロセッサ１６が任意のプロセッサ・アー
キテクチャを使用できることに留意されたい。

【００２６】通常、プロセッサ１６は、内部命令キャッ
シュと内部データ・キャッシュとを含む。したがって、
外部キャッシュ１８はＬ２キャッシュと呼ばれる（レベ
ル２を表す。内部キャッシュはレベル１キャッシュであ
る）。プロセッサ１６が内部キャッシュと共に構成され
ていない場合、外部キャッシュ１８はレベル１キャッシ
ュである。「レベル」の語が、特定のキャッシュがプロ
セッサ１６内の処理コアにどのくらい近接しているかを
識別するために使用されることに留意されたい。レベル
１は、処理コアに最も近く、レベル２は２番目に近く、
以下同様である。外部キャッシュ１８は、それに結合さ
れたプロセッサ１６から頻繁にアクセスされるメモリ・
アドレスに迅速にアクセスする。外部キャッシュ１８が
様々な特定のキャッシュ構成として構成できることに留
意されたい。たとえば、外部キャッシュ１８によってセ
ットアソシエーティブ構成またはダイレクトマッピング
構成を使用することができる。

【００２７】ＳＭＰバス２０は、プロセッサ１６（キャ
ッシュ１８を通じた通信）とメモリ２２とシステム・イ
ンタフェース２４と入出力インタフェース２６との間の
通信に適応する。一実施形態では、ＳＭＰバス２０は、
アドレス・バスおよび関連する制御信号、ならびにデー
タ・バスおよび関連する制御信号を含む。アドレス・バ
スとデータ・バスが別々のものなので、ＳＭＰバス２０
上で分割トランザクション・バス・プロトコルを使用す
ることができる。一般的に言えば、分割トランザクショ
ン・バス・プロトコルは、アドレス・バス上で行われる
トランザクションが、データ・バス上で行われる並行ト
ランザクションとは異なるものでよいプロトコルであ
る。アドレスとデータを使用するトランザクションは、
アドレス・バス上でアドレスおよび関連する制御情報が
搬送されるアドレス・フェーズと、データ・バス上でデ
ータが搬送されるデータ・フェーズとを含む。特定のア
ドレス・フェーズに対応するデータ・フェーズの前に、
他のトランザクションに関する追加アドレス・フェーズ
または追加データ・フェーズ、あるいはその両方を開始
することができる。アドレス・フェーズと対応するデー
タ・フェーズは、多数の方法で相関付けることができ
る。たとえば、データ・トランザクションをアドレス・
トランザクションと同じ順序で行うことができる。別法
として、トランザクションのアドレス・フェーズとデー
タ・フェーズを固有のタグを介して識別することができ
る。

【００２８】メモリ２２は、プロセッサ１６によって使
用されるデータおよび命令コードを記憶するように構成
される。メモリ２２は、ダイナミック・ランダム・アク
セス・メモリ（ＤＲＡＭ）を備えることが好ましい。た
だし、任意のタイプのメモリを使用することができる。
メモリ２２は、他のＳＭＰノード１２内の図示した同様
なメモリと共に、分散共用メモリ・システムを形成す
る。分散共用メモリのアドレス空間の各アドレスは、そ
のアドレスのホーム・ノードと呼ばれる特定のノードに
割り当てられる。ホーム・ノードとは異なるノード内の
プロセッサは、ホーム・ノードのアドレスにあるデータ
にアクセスし、場合によってはデータをキャッシュする
ことができる。したがって、ＳＭＰノード１２どうしの
間と、特定のＳＭＰノード１２Ａないし１２Ｄ内のプロ
セッサ１６とキャッシュ１８との間に、コヒーレンシが
維持される。システム・インタフェース２４はノード間
コヒーレンシを与え、それに対してＳＭＰバス２０上の
スヌーピングはノード内コヒーレンシを与える。

【００２９】システム・インタフェース２４は、ノード
間コヒーレンシを維持するだけでなく、他のＳＭＰノー
ド１２との間のデータ転送を必要とするＳＭＰバス２０
上のアドレスを検出する。システム・インタフェース２
４は、転送を実行し、トランザクションのための対応す
るデータをＳＭＰバス２０上に与える。図の実施形態で
は、システム・インタフェース２４はポイント・ツー・
ポイント・ネットワーク１４に結合される。しかし、代
替実施形態では他のネットワークを使用できることに留
意されたい。ポイント・ツー・ポイント・ネットワーク
では、ネットワーク上の各ノード間に個別の接続が存在
する。特定のノードは、専用リンクを介して第２のノー
ドと直接通信する。特定のノードは、第３のノードと通
信するときは、第２のノードと通信するために使用した
リンクとは異なるリンクを使用する。

【００３０】図１では４つのＳＭＰノード１２が示され
ているが、任意の数のノードを使用するコンピュータ・
システム１０の実施形態が企図されることに留意された
い。

【００３１】図２Ａおよび２Ｂは、コンピュータ・シス
テム１０の一実施形態によってサポートされる分散メモ
リ・アーキテクチャの概念図である。具体的には、図２
Ａおよび２Ｂは、図１の各ＳＭＰノード１２がデータを
キャッシュしメモリ・アクセスを実行する代替方法を示
す。コンピュータ・システム１０がそのようなアクセス
をサポートする方法に関する詳細については、下記で詳
しく説明する。

【００３２】次に、図２Ａを参照すると、コンピュータ
・システム１０の一実施形態によってサポートされる第
１のメモリ・アーキテクチャ３０を示す論理図が示され
ている。アーキテクチャ３０は、複数のプロセッサ３２
Ａないし３２Ｄと、複数のキャッシュ３４Ａないし３４
Ｄと、複数のメモリ３６Ａないし３６Ｄと、相互接続ネ
ットワーク３８とを含む。複数のメモリ３６は分散共用
メモリを形成する。アドレス空間内の各アドレスは、１
つのメモリ３６内の位置に対応する。

【００３３】アーキテクチャ３０は非一様メモリ・アー
キテクチャ（ＮＵＭＡ）である。ＮＵＭＡアーキテクチ
ャでは、第１のメモリ・アドレスにアクセスするのに必
要な時間の長さが、第２のメモリ・アドレスにアクセス
するのに必要な時間の長さと大幅に異なることがある。
アクセス時間は、アクセスの開始側と、アクセスされた
データを記憶しているメモリ３６Ａないし３６Ｄの位置
に依存する。たとえば、プロセッサ３２Ａが、メモリ３
６Ａに記憶されている第１のメモリ・アドレスにアクセ
スする場合、このアクセス時間は、メモリ３６Ｂないし
３６Ｄのうちの１つに記憶されている第２のメモリ・ア
ドレスへのアクセスのアクセス時間よりもずっと短い。
すなわち、プロセッサ３２Ａによるメモリ３６Ａへのア
クセスはローカルに（たとえば、ネットワーク３８上で
の転送なしに）完了することができ、それに対してメモ
リ３６Ｂへのプロセッサ３２Ａアクセスはネットワーク
３８を介して実行される。通常、ネットワーク３８を通
じたアクセスは、ローカル・メモリ内で完了するアクセ
スよりも低速である。たとえば、ローカル・アクセスは
数百ナノ秒で完了することができ、それに対してネット
ワークを介したアクセスは数マイクロ秒を占有する可能
性がある。

【００３４】リモート・ノードに記憶されているアドレ
スに対応するデータは任意のキャッシュ３４にキャッシ
ュすることができる。しかし、キャッシュ３４がそのよ
うなリモート・アドレスに対応するデータを放棄した
後、リモート・アドレスへのその後のアクセスはネット
ワーク３８上での転送を介して完了する。

【００３５】ＮＵＭＡアーキテクチャは、主として特定
のローカル・メモリに対応するアドレスを使用するソフ
トウェア・アプリケーションに優れた性能特性を付与す
ることができる。一方、より多くのランダム・アクセス
・パターンを有しメモリ・アクセスを特定のローカル・
メモリ内のアドレスに制限しないソフトウェア・アプリ
ケーションは、特定のプロセッサ３２がリモート・ノー
ドへの反復アクセスを実行するときに大量のネットワー
ク・トラフィックを経験する。

【００３６】次に図２Ｂを参照すると、図１のコンピュ
ータ・システム１０によってサポートされる第２のメモ
リ・アーキテクチャ４０を示す論理図が示されている。
アーキテクチャ４０は、複数のプロセッサ４２Ａないし
４２Ｄと、複数のキャッシュ４４Ａないし４４Ｄと、複
数のメモリ４６Ａないし４６Ｄと、ネットワーク４８と
を含む。しかし、メモリ４６はキャッシュ４４とネット
ワーク４８との間に論理的に結合される。メモリ４６
は、より大規模なキャッシュ（たとえば、レベル３のキ
ャッシュ）として働き、対応するプロセッサ４２からア
クセスされるアドレスを記憶する。メモリ４６は、対応
するプロセッサ４２から作用を受けているデータを「ア
トラクトする」と言われる。図２Ａに示したＮＵＭＡア
ーキテクチャとは異なり、アーキテクチャ４０は、ロー
カル・プロセッサがリモート・データにアクセスする際
にリモート・データをローカル・メモリに記憶すること
によってネットワーク４８上のアクセスの数を低減させ
る。

【００３７】アーキテクチャ４０をキャッシュ専用メモ
リ・アーキテクチャ（ＣＯＭＡ）と呼ぶ。メモリ４６の
組合せで形成された分散共用メモリ内の複数の位置は、
特定のアドレスに対応するデータを記憶することができ
る。特定の記憶位置に特定のアドレスの永久的なマッピ
ングが割り当てられることはない。その代わり、特定の
アドレスに対応するデータを記憶する位置は、その特定
のアドレスにアクセスするプロセッサ４２に基づいて動
的に変化する。逆に、ＮＵＭＡアーキテクチャでは、メ
モリ４６内の特定の記憶位置が特定のアドレスに割り当
てられる。アーキテクチャ４０は、アーキテクチャ上で
実行中のアプリケーションによって実行されるメモリ・
アクセス・パターンに調整し、メモリ４６どうしの間で
コヒーレンシが維持される。

【００３８】好ましい実施形態では、コンピュータ・シ
ステム１０は、図２Ａおよび２Ｂに示した両方のメモリ
・アーキテクチャをサポートする。具体的には、１つの
ＳＭＰノード１２Ａないし１２ＤからＮＵＭＡ方式でメ
モリ・アドレスにアクセスし、同時に他のＳＭＰノード
１２Ａないし１２ＤからＣＯＭＡ方式でメモリ・アドレ
スにアクセスすることができる。一実施形態では、ＳＭ
Ｐバス２０上のアドレスのあるビットが、他のＳＭＰノ
ード１２を、与えられたアドレスのホーム・ノードとし
て識別している場合に、ＮＵＭＡアクセスが検出され
る。そうでない場合は、ＣＯＭＡアクセスが仮定され
る。他の詳細を下記に与える。

【００３９】一実施形態では、ＣＯＭＡアーキテクチャ
は、ハードウェア技法とソフトウェア技法の組合せを使
用して実施される。ハードウェアは、ページのローカル
にキャッシュされたコピー間のコヒーレンシを維持し、
ソフトウェア（たとえば、コンピュータ・システム１０
で使用されるオペレーティング・システム）は、キャッ
シュされたページを割り振り、割り振り解除する責任を
負う。

【００４０】図３は、一般に、図１に示したＳＭＰノー
ド１２Ａに適合する、ＳＭＰノード１２Ａの一実施形態
の詳細を示す。他のノード１２も同様に構成することが
できる。図１の各ＳＭＰノード１２の特定の代替実施形
態も可能であることに留意されたい。図３に示したＳＭ
Ｐノード１２Ａの実施形態は、サブノード５０Ａやサブ
ノード５０Ｂなど複数のサブノードを含む。各サブノー
ド５０は、２つのプロセッサ１６および対応するキャッ
シュ１８と、メモリ部分５６と、アドレス・コントロー
ラ５２と、データ・コントローラ５４とを含む。サブノ
ード５０内のメモリ部分５６は集合的に、図１のＳＭＰ
ノード１２Ａのメモリ２２を形成する。他のサブノード
（図示せず）はさらに、ＳＭＰバス２０に結合され入出
力インタフェース２６を形成する。

【００４１】図３に示したように、ＳＭＰバス２０は、
アドレス・バス５８とデータ・バス６０とを含む。アド
レス・コントローラ５２はアドレス・バス５８に結合さ
れ、データ・コントローラ５４はデータ・バス６０に結
合される。図３は、システム・インタフェース論理ブロ
ック６２と、変換記憶域６４と、ディレクトリ６６と、
メモリ・タグ（ＭＴＡＧ）６８とを含むシステム・イン
タフェース２４も示す。論理ブロック６２は、アドレス
・バス５８とデータ・バス６０の両方に結合され、下記
で詳しく説明するようにある種の状況でアドレス・バス
５８上で無視信号７０をアサートする。論理ブロック６
２は、変換記憶域６４、ディレクトリ６６、ＭＴＡＧ６
８、ネットワーク１４にも結合される。

【００４２】図３の実施形態では、各サブノード５０
は、ＳＭＰバス２０が配置されたバックプレーンに挿入
できるプリント回路ボード上に構成される。このよう
に、ＳＭＰノード１２内に含まれるプロセッサまたは入
出力インタフェース２６あるいはその両方の数は、サブ
ノード５０を挿入しあるいは取り外すことによって変更
することができる。たとえば、コンピュータ・システム
１０は最初、少数のサブノード５０と共に構成すること
ができる。コンピュータ・システム１０のユーザが必要
とするコンピューティング・パワーが増大するにつれて
必要に応じて追加サブノード５０を追加することができ
る。

【００４３】アドレス・コントローラ５２は、キャッシ
ュ１８とＳＭＰ２０のアドレス部分との間のインタフェ
ースを形成する。図の実施形態では、アドレス・コント
ローラ５２は、出力待ち行列７２といくつかの入力待ち
行列７４とを含む。出力待ち行列７２は、アドレス・コ
ントローラ５２がアドレス・バス５８へのアクセスを許
可されるまで出力待ち行列に接続されたプロセッサから
のトランザクションをバッファする。アドレス・コント
ローラ５２は、出力待ち行列７２に記憶されているトラ
ンザクションを、それらが出力待ち行列７２に入れられ
た順に実行する（すなわち、出力待ち行列７２はＦＩＦ
Ｏ待ち行列である）。アドレス・コントローラ５２によ
って実行されるトランザクション、ならびにキャッシュ
１８およびプロセッサ１６の内部のキャッシュによって
スヌープされるアドレス・バス５８から受信されるトラ
ンザクションは、入力待ち行列７４に入れられる。

【００４４】出力待ち行列７２と同様に、入力待ち行列
７４はＦＩＦＯ待ち行列である。すべてのアドレス・ト
ランザクションは、各サブノード５０の入力待ち行列７
４（場合によっては、アドレス・トランザクションを開
始したサブノード５０の入力待ち行列７４内）に記憶さ
れる。したがって、アドレス・トランザクションは、ス
ヌーピングのために、アドレス・トランザクションがア
ドレス・バス５８上で行われる順にキャッシュ１８およ
びプロセッサ１６に与えられる。トランザクションがア
ドレス・バス５８上で行われる順序は、ＳＭＰノード１
２Ａの順序である。しかし、完全なシステムは１つのグ
ローバル・メモリ順序を有することが予期される。この
ように順序が予期されるため、ネットワーク１４上の動
作の順序によってグローバル順序を確立する必要がある
ので、コンピュータ・システム１０が使用するＮＵＭＡ
アーキテクチャとＣＯＭＡアーキテクチャの両方で問題
が生じる。２つのノードがあるアドレスに対するトラン
ザクションを実行する場合、そのアドレスのホーム・ノ
ードで対応するコヒーレンシ動作が行われる順序は、各
ノード内で見られる２つのトランザクションの順序を定
義する。たとえば、同じアドレスに対して２つの書込み
トランザクションが実行される場合、そのアドレスのホ
ーム・ノードに２番目に到着する書込み動作は２番目に
完了する書込みトランザクションであるべきである（す
なわち、両方の書込みトランザクションによって更新さ
れるバイト位置は、両方のトランザクションの完了時に
第２の書込みトランザクションから与えられる値を記憶
する）。しかし、第２のトランザクションを実行するノ
ードは実際には、ＳＭＰバス２０上で最初に第２のトラ
ンザクションを行わせることができる。無視信号７０に
よって、ＳＭＰノード１２の残りの部分が第２のトラン
ザクションに反応することなしに、第２のトランザクシ
ョンをシステム・インタフェース２４へ転送することが
できる。

【００４５】したがって、システム・インタフェース論
理ブロック６２は、アドレス・コントローラ５２の出力
待ち行列／入力待ち行列構造によって課される順序付け
制約と共に効果的に動作するために、無視信号７０を使
用する。アドレス・バス５８上にトランザクションが与
えられ、システム・インタフェース論理ブロック６２
が、このトランザクションに応答してリモート・トラン
ザクションを実行すべきであることを検出すると、論理
ブロック６２は無視信号７０をアサートする。あるトラ
ンザクションに対して無視信号７０をアサートすると、
アドレス・コントローラ５２は入力待ち行列７４へのそ
のトランザクションの格納を抑制する。したがって、無
視されたトランザクションに続いて行われ、ＳＭＰノー
ド１２Ａ内でローカルに完了する他のトランザクション
は、入力待ち行列７４の順序付け規則を破らずに、無視
されたトランザクションに対して所定の順序とは異なる
順序で完了することができる。具体的には、ネットワー
ク１４上のコヒーレンシ活動に応答してシステム・イン
タフェース２４によって実行されるトランザクション
を、無視されたトランザクションの後に続けて実行し完
了することができる。リモート・トランザクションから
応答が受け取ったときに、システム・インタフェース論
理ブロック６２によって、無視されたトランザクション
をアドレス・バス５８上で再発行することができる。そ
れによって、トランザクションは、入力待ち行列７４に
入れられ、再発行時に行われるトランザクションと共に
順序正しく完了することができる。

【００４６】一実施形態では、特定のアドレス・コント
ローラ５２からのトランザクションが無視された後、そ
の特定のアドレス・コントローラ５２からのその後のコ
ヒーレント・トランザクションも無視される。特定のプ
ロセッサ１６からのトランザクションは、アドレス・バ
ス５８上に与えられることによって課される順序付け要
件にはかかわらず、互いに重要な順序付け関係を有する
ことができる。たとえば、トランザクションは、ＳＰＡ
ＲＣアーキテクチャに含まれるＭＥＭＢＡＲ命令などの
メモリ同期命令によって他のトランザクションから分離
することができる。プロセッサ１６は、トランザクショ
ンを、それらが互いに実行される順に搬送する。トラン
ザクションは、出力待ち行列７２内で順序付けされ、し
たがって、特定の出力待ち行列７２から発行されるトラ
ンザクションは順序正しく実行されるはずである。特定
のアドレス・コントローラ５２からのその後のトランザ
クションを無視することによって、特定の出力待ち行列
７２に関するインオーダー規則を保存することができ
る。さらに、特定のプロセッサからのすべてのトランザ
クションを順序付けなくて済むことに留意されたい。し
かし、アドレス・バス５８上で、どのトランザクション
を順序付けなければならないかと、どのトランザクショ
ンを順序付けなくてもよいかを判定することは困難であ
る。したがって、この実施形態で、論理ブロック６２は
特定の出力待ち行列７２からのすべてのトランザクショ
ンの順序を維持する。この規則の例外を許容するサブノ
ード５０の他の実施形態が可能であることに留意された
い。

【００４７】データ・コントローラ５４は、データ・バ
ス６０、メモリ部分５６、キャッシュ１８との間でデー
タをルーティングする。データ・コントローラ５４は、
アドレス・コントローラ５２と同様な入力待ち行列と出
力待ち行列とを含むことができる。一実施形態では、デ
ータ・コントローラ５４は、バイト・スライス・バス構
成の複数の物理装置を使用する。

【００４８】図３に示したプロセッサ１６は、メモリ管
理装置（ＭＭＵ）７６Ａないし７６Ｂを含む。ＭＭＵ７
６は、プロセッサ１６上で実行される命令コードによっ
て生成されたデータ・アドレスと、命令アドレスに対し
て、仮想アドレス・物理アドレス変換を実行する。命令
の実行に応答して生成されるアドレスは仮想アドレスで
ある。言い換えれば、仮想アドレスは、命令コードのプ
ログラマによって作成されるアドレスである。仮想アド
レスは（ＭＭＵ７６内で具体化される）アドレス変換機
構を通過し、アドレス変換機構から対応する物理アドレ
スが作成される。物理アドレスは、メモリ２２内の記憶
位置を識別する。

【００４９】アドレス変換は多数の理由で実行される。
たとえば、アドレス変換機構を使用して、あるメモリ・
アドレスに対する特定のコンピューティング・タスクの
アクセスを許可または拒否することができる。このよう
に、あるコンピューティング・タスク内のデータおよび
命令は、他のコンピューティング・タスクのデータおよ
び命令から分離される。また、コンピューティング・タ
スクのデータおよび命令の各部分は、ハード・ディスク
・ドライブに「ページアウト」することができる。ある
部分がページアウトされると、その変換は無効化され
る。コンピューティング・タスクによるその部分へのア
クセス時には、変換が失敗しているために割り込みが行
われる。この割り込みによって、オペレーティング・シ
ステムは、ハード・ディスク・ドライブから対応する情
報を検索することができる。このように、メモリ２２内
の実際のメモリよりも多くの仮想メモリを使用すること
ができる。仮想メモリの他の多くの用途が良く知られて
いる。

【００５０】再び、図１に示したコンピュータ・システ
ム１０を、図３に示したＳＭＰノード１２Ａ実施形態と
共に参照すると分かるように、ＭＭＵ７６によって算出
される物理アドレスは、プロセッサ１６が配置されたＳ
ＭＰノード１２に関連付けられたメモリ２２内の位置を
定義するローカル物理アドレス（ＬＰＡ）である。ＭＴ
ＡＧ６８は、メモリ２２内の各「コヒーレンシ単位」ご
とにコヒーレンシ状態を記憶する。ＳＭＰバス２０上で
アドレス変換が実行されると、システム・インタフェー
ス論理ブロック６２は、アクセスされたコヒーレンシ単
位に関する、ＭＴＡＧ６８に記憶されているコヒーレン
シ状態を調べる。ＳＭＰノード１２がこのアクセスを実
行するのに十分な、このコヒーレンシ単位へのアクセス
権を有することをコヒーレンシ状態が示している場合、
アドレス変換は続行する。しかし、トランザクションを
完了する前にコヒーレンシ活動を実行すべきであること
をコヒーレンシ状態が示している場合、システム・イン
タフェース論理ブロック６２は無視信号７０をアサート
する。論理ブロック６２は、ネットワーク１４上でコヒ
ーレンシ動作を実行し、適当なコヒーレンシ状態を得
る。適当なコヒーレンシ状態が得られると、論理ブロッ
ク６２は、無視されたトランザクションをＳＭＰバス２
０上で再発行する。それに続いて、トランザクションが
完了する。

【００５１】一般的に言えば、特定の記憶位置（たとえ
ば、キャッシュまたはメモリ２２）でコヒーレンシ単位
に関して維持されるコヒーレンシ状態は、そのＳＭＰノ
ード１２でのコヒーレンシ単位へのアクセス権を示す。
このアクセス権は、コヒーレンシ単位の妥当性と、その
ＳＭＰノード１２内でコヒーレンシ単位のコピーに対し
て与えられている読取り／書込み許可を示す。一実施形
態では、コンピュータ・システム１０によって使用され
るコヒーレンシ状態は、修正、所有、共用、無効であ
る。修正状態は、ＳＭＰノード１２が対応するコヒーレ
ンシ単位を更新したことを示す。したがって、他のＳＭ
Ｐノード１２はこのコヒーレンシ単位のコピーを有さな
い。また、修正されたコヒーレンシ単位は、ＳＭＰノー
ド１２から放棄されると、再びホーム・ノードに記憶さ
れる。所有状態は、このコヒーレンシ単位に対してＳＭ
Ｐノード１２が責任を負うが、他のＳＭＰノード１２が
コピーを共用している可能性があることを示す。この場
合も、コヒーレンシ単位は、ＳＭＰノード１２から放棄
されると、再びホーム・ノードに記憶される。共用状態
は、ＳＭＰノード１２がコヒーレンシ単位を読み取るこ
とはできるが、所有状態を得ないかぎり更新することは
できないことを示す。また、他のＳＭＰノード１２もこ
のコヒーレンシ単位のコピーを有する可能性がある。最
後に、無効状態は、ＳＭＰノード１２がコヒーレンシ単
位のコピーを有さないことを示す。一実施形態では、修
正状態は、書込み許可を示すが、無効状態を除く状態
は、対応するコヒーレンシ単位への読取り許可を示す。

【００５２】本明細書では、コヒーレンシ単位は、コヒ
ーレンシに対して一つの単位とみなされるメモリのいく
つかの連続バイトである。たとえば、コヒーレンシ単位
内の１バイトが更新された場合、コヒーレンシ単位全体
が更新されたとみなされる。特定の一実施形態では、コ
ヒーレンシ単位はキャッシュ・ラインであり、連続６４
バイトを備える。しかし、コヒーレンシ単位が任意の数
のバイトを備えることができることが理解されよう。

【００５３】システム・インタフェース２４は、変換記
憶域６４を使用してローカル物理アドレスからグローバ
ル・アドレス（ＧＡ）への変換を記憶する変換機構も含
む。グローバル・アドレス内のあるビットは、そのグロ
ーバル・アドレスに関するコヒーレンシ情報が記憶され
ているアドレスのホーム・ノードを識別する。たとえ
ば、コンピュータ・システム１０の実施形態は、図１の
ＳＭＰノードなど４つのＳＭＰノード１２を使用するこ
とができる。そのような実施形態では、グローバル・ア
ドレスの２ビットがホーム・ノードを識別する。グロー
バル・アドレスの最上位部分のビットはホーム・ノード
を識別するために使用されることが好ましい。同じビッ
トが、ローカル物理アドレスではＮＵＭＡアクセスを識
別するために使用される。ＬＰＡのビットが、ローカル
・ノードがホーム・ノードではないことを示す場合、そ
のＬＰＡはグローバル・アドレスであり、トランザクシ
ョンはＮＵＭＡモードで実行される。したがって、オペ
レーティング・システムは、ＮＵＭＡタイプ・ページの
場合はＭＭＵ７６にグローバル・アドレスを置く。逆
に、オペレーティング・システムは、ＣＯＭＡタイプ・
ページの場合にはＭＭＵ７６にＬＰＡを置く。ＬＰＡ
が、ＧＡに等しくてよい（ホームが、ＬＰＡが与えられ
たノードのメモリ２２内にある、ＮＵＭＡアドレスなら
びにグローバル・アドレスの場合）ことに留意された
い。また、ＬＰＡは、他のＳＭＰノード１２にホームを
有するデータのコピーを記憶するために使用される記憶
位置を識別するときはＧＡに変換することができる。

【００５４】特定のホーム・ノードのディレクトリ６６
は、どのＳＭＰノード１２が、コピー間のコヒーレンシ
が維持できるようにホーム・ノードに割り当てられた所
与のグローバル・アドレスに対応するデータのコピーを
有するかを識別する。また、ホーム・ノードのディレク
トリ６６は、コヒーレンシ単位を所有するＳＭＰノード
１２を識別する。したがって、キャッシュ１８とプロセ
ッサ１６との間のローカル・コヒーレンシはスヌーピン
グを介して維持され、それに対してシステム・ワイド
（またはグローバル）コヒーレンシはＭＴＡＧ６８およ
びディレクトリ６６を使用して維持される。ディレクト
リ６６は、ＳＭＰノード１２Ａに割り当てられた（すな
わち、ＳＭＰノード１２Ａがホーム・ノードである）コ
ヒーレンシ単位に対応するコヒーレンシ情報を記憶す
る。

【００５５】図３の実施形態では、ディレクトリ６６お
よびＭＴＡＧ６８が各コヒーレンシ単位ごとに情報を記
憶することに留意されたい。逆に、変換記憶域６４は、
ページに関して定義されたローカル物理・グローバル変
換を記憶する。ページは、複数のコヒーレンシ単位を含
み、通常、サイズが数キロバイト、あるいは場合によっ
ては数メガバイトである。

【００５６】したがって、ソフトウェアは、ページごと
にローカル物理アドレス・グローバル・アドレス変換を
作成する（それによって、リモートに記憶されているグ
ローバル・ページのコピーを記憶するローカル・メモリ
・ページを割り振る）。したがって、メモリ２２のブロ
ックはページごとにも特定のグローバル・アドレスに割
り振られる。しかし、前述のように、コヒーレンシ状態
およびコヒーレンシ活動はコヒーレンシ単位上で実行さ
れる。したがって、メモリの特定のグローバル・アドレ
スにページが割り振られたときに、ページに対応するデ
ータは必ずしも、割り振られたメモリへ転送されるわけ
ではない。その代わり、プロセッサ１６がページ内の様
々なコヒーレンシ単位にアクセスすると、それらのコヒ
ーレンシ単位はコヒーレンシ単位の所有者から転送され
る。このように、ＳＭＰノード１２Ａから実際にアクセ
スされたデータは、対応するメモリ２２へ転送される。
ＳＭＰノード１２Ａからアクセスされないデータは転送
できず、そのため、メモリ２２内のページの割り振り時
にデータのページを転送する実施形態と比べてネットワ
ーク１４上の全体的な帯域幅使用度が低減する。

【００５７】一実施形態では、変換記憶域６４、または
ディレクトリ６６、またはＭＴＡＧ６８、あるいはそれ
らの組合せはそれぞれ、関連する変換、ディレクトリ、
ＭＴＡＧ情報の一部しか記憶しないキャッシュでよいこ
とに留意されたい。変換、ディレクトリ、ＭＴＡＧ情報
の全体は、メモリ２２内のテーブルまたは専用メモリ記
憶域（図示せず）に記憶される。アクセスに必要な情報
が、対応するキャッシュにない場合、テーブルはシステ
ム・インタフェース２４からアクセスされる。

【００５８】次に、図４を参照すると、例示的なディレ
クトリ・エントリ７１が示されている。ディレクトリ・
エントリ７１は、図３に示したディレクトリ６６の一実
施形態によって使用することができる。ディレクトリ６
６の他の実施形態は、異なるディレクトリ・エントリを
使用することができる。ディレクトリ・エントリ７１
は、有効ビット７３と、書き直しビット７５と、所有者
フィールド７７と、共用者フィールド７９とを含む。デ
ィレクトリ・エントリ７１は、ディレクトリ・エントリ
のテーブル内に存在し、対応するコヒーレンシ単位を識
別するグローバル・アドレスを介してテーブル内に配置
される。具体的には、コヒーレンシ単位に関連付けられ
たディレクトリ・エントリ７１は、コヒーレンシ単位を
識別するグローバル・アドレスで形成されたオフセット
位置にあるディレクトリ・エントリのテーブル内に記憶
される。

【００５９】有効ビット７３は、セットされると、ディ
レクトリ・エントリ７１が有効である（すなわち、その
ディレクトリ・エントリ７１は、対応するコヒーレンシ
単位に関するコヒーレンシ情報を記憶している）ことを
示す。有効ビット７３は、クリアされると、そのディレ
クトリ・エントリ７１が無効であることを示す。

【００６０】所有者フィールド７７は、１つのＳＭＰノ
ード１２をコヒーレンシ単位の所有者として識別する。
所有側ＳＭＰノード１２Ａないし１２Ｄは、コヒーレン
シ単位を修正状態と所有状態のどちらかで維持する。通
常、所有側ＳＭＰノード１２Ａないし１２Ｄは、コヒー
レンシ単位を修正状態で得る（下記の図１５を参照され
たい）。それに続いて、所有側ＳＭＰノード１２Ａない
し１２Ｄは、コヒーレンシ単位のコピーを他のＳＭＰノ
ード１２Ａないし１２Ｄに与える際に所有状態に遷移す
ることができる。他のＳＭＰノード１２Ａないし１２Ｄ
はコヒーレンシ単位を共用状態で得る。一実施形態で
は、所有者フィールド７７は、４つのＳＭＰノード１２
Ａないし１２Ｄのうちの１つをコヒーレンシ単位の所有
者として識別するようにコード化された２つのビットを
備える。

【００６１】共用者フィールド７９は、各ＳＭＰノード
１２Ａないし１２Ｄに割り当てられた１つのビットを含
む。ＳＭＰノード１２Ａないし１２Ｄがコヒーレンシ単
位の共用コピーを維持している場合、共用者フィールド
７９内の対応するビットがセットされる。逆に、ＳＭＰ
ノード１２Ａないし１２Ｄがコヒーレンシ単位の共用コ
ピーを維持していない場合、共用者フィールド７９内の
対応するビットはクリアされる。このように、共用者フ
ィールド７９は、図１のコンピュータ・システム１０内
に存在するコヒーレンシ単位のすべての共用コピーを示
す。

【００６２】書き直しビット７５は、セットされると、
所有者フィールド７７を介してコヒーレンシ単位の所有
者として識別されたＳＭＰノード１２Ａないし１２Ｄが
コヒーレンシ単位の更新済みコピーをホームＳＭＰノー
ド１２に書き込んだことを示す。ビット７５は、クリア
されると、所有側ＳＭＰノード１２Ａないし１２Ｄがコ
ヒーレンシ単位の更新済みコピーをホームＳＭＰノード
１２Ａないし１２Ｄに書き込んでいないことを示す。

【００６３】次に図５を参照すると、システム・インタ
フェース２４の一実施形態のブロック図が示されてい
る。図５に示したように、システム・インタフェース２
４は、ディレクトリ６６と、変換記憶域６４と、ＭＴＡ
Ｇ６８とを含む。変換記憶域６４は、グローバル・アド
レス・ローカル物理アドレス（ＧＡ２ＬＰＡ）変換装置
８０およびローカル物理アドレス・グローバル・アドレ
ス（ＬＰＡ２ＧＡ）変換装置８２として示されている。

【００６４】システム・インタフェース２４は、ＳＭＰ
バス２０またはネットワーク１４上で実行すべきトラン
ザクションを記憶するための入力待ち行列と出力待ち行
列も含む。具体的には、図の実施形態では、システム・
インタフェース２４は、ヘッダ・パケットをネットワー
ク１４との間でバッファするための入力ヘッダ待ち行列
８４と出力ヘッダ待ち行列８６とを含む。ヘッダ・パケ
ットは、実行すべき動作を識別し、その後に続くデータ
・パケットの数およびフォーマットを指定する。出力ヘ
ッダ待ち行列８６は、ネットワーク１４上で送信すべき
ヘッダ・パケットをバッファし、入力ヘッダ待ち行列８
４は、システム・インタフェース２４が、受信したヘッ
ダ・パケットを処理するまで、ネットワーク１４から受
信したヘッダ・パケットをバッファする。同様に、デー
タ・パケットは、データがそれぞれ、ＳＭＰデータ・バ
ス６０およびネットワーク１４上で転送されるまで入力
データ待ち行列８８および出力データ待ち行列９０にバ
ッファされる。

【００６５】ＳＭＰ出力待ち行列９２、ＳＭＰ入力待ち
行列９４、ＳＭＰ入出力入力待ち行列（ＰＩＱ）９６
は、アドレス・バス５８との間でアドレス・トランザク
ションをバッファするために使用される。ＳＭＰ出力待
ち行列９２は、アドレス・バス５８上のシステム・イン
タフェース２４から与えられるトランザクションをバッ
ファする。無視されたトランザクションに関するコヒー
レンシ活動の完了に応答して待機させられた再発行トラ
ンザクションは、ＳＭＰ出力待ち行列９２にバッファさ
れる。また、ネットワーク１４から受け取ったコヒーレ
ンシ活動に応答して生成されたトランザクションは、Ｓ
ＭＰ出力待ち行列９２にバッファされる。ＳＭＰ入力待
ち行列９４は、システム・インタフェース２４によって
処理されるコヒーレンシ関連トランザクションを記憶す
る。逆にＳＭＰ ＰＩＱ９６は、他のＳＭＰノード１２
に存在する入出力インタフェースへ搬送される入出力ト
ランザクションを記憶する。入出力トランザクションは
一般に、非コヒーレントとみなされ、したがってコヒー
レンシ活動を生成しない。

【００６６】ＳＭＰ入力待ち行列９４およびＳＭＰ Ｐ
ＩＱ９６は、トランザクション・フィルタ９８から、待
機させるべきトランザクションを受け取る。トランザク
ション・フィルタ９８はＭＴＡＧ６８およびＳＭＰアド
レス・バス５８に結合される。トランザクション・フィ
ルタ９８は、他のＳＭＰノード１２上の入出力インタフ
ェースを識別する入出力トランザクションをアドレス・
バス５８上で検出した場合、そのトランザクションをＳ
ＭＰ ＰＩＱ９６に入れる。ＬＰＡアドレスへのコヒー
レント・トランザクションがトランザクション・フィル
タ９８によって検出された場合、ＭＴＡＧ６８から得た
対応するコヒーレンシ状態が調べられる。トランザクシ
ョン・フィルタ９８は、コヒーレンシ状態に応じて、無
視信号７０をアサートすることができ、コヒーレンシ・
トランザクションをＳＭＰ入力待ち行列９４で待機させ
ることができる。コヒーレント・トランザクションを実
行するのに十分な、コヒーレンシ単位へのアクセス権
が、ＳＭＰノード１２Ａによって維持されていないこと
をＭＴＡＧ６８が示している場合には、無視信号７０が
アサートされ、コヒーレンシ・トランザクションが待機
させられる。逆に、ＳＭＰノード１２Ａによって十分な
アクセス権が維持されていることをＭＴＡＧ６８が示し
ている場合、無視信号７０がアサート解除されコヒーレ
ンシ・トランザクションは生成されない。

【００６７】ＳＭＰ入力待ち行列９４およびＳＭＰ Ｐ
ＩＱ９６からのトランザクションは、システム・インタ
フェース２４内の要求エージェント１００によって処理
される。ＬＰＡ２ＧＡ変換装置８２は、要求エージェン
ト１００による動作の前に、トランザクションのアドレ
ス（ＬＰＡアドレスである場合）を、ＳＭＰアドレス・
バス５８上に与えられるローカル物理アドレスから、対
応するグローバル・アドレスに変換する。要求エージェ
ント１００は次いで、グローバル・アドレスによって識
別されたホーム・ノードへ送信される特定のコヒーレン
シ要求を指定するヘッダ・パケットを生成する。このコ
ヒーレンシ要求は出力ヘッダ待ち行列８６に入れられ
る。それに続いて、コヒーレンシ応答が入力ヘッダ待ち
行列８４で受信される。要求エージェント１００は、入
力ヘッダ待ち行列８４から得たコヒーレンシ応答を処理
し、場合によっては（下記で説明するように）ＳＭＰ出
力待ち行列９２に関する再発行トランザクションを生成
する。

【００６８】システム・インタフェース２４には、ホー
ム・エージェント１０２とスレーブ・エージェント１０
４とが含まれる。ホーム・エージェント１０２は、入力
ヘッダ待ち行列８４から受信したコヒーレンシ要求を処
理する。ホーム・エージェント１０２は、特定のグロー
バル・アドレスに関してディレクトリ６６に記憶されて
いるコヒーレンシ情報から、他のＳＭＰノード１２内の
１つまたは複数のスレーブ・エージェントへコヒーレン
シ・デマンドを送信すべきかどうかを判定する。一実施
形態では、ホーム・エージェント１０２は、影響を受け
るコヒーレンシ単位に対応するコヒーレンシ情報をブロ
ックする。言い換えれば、そのコヒーレンシ単位に関連
するその後の要求は、コヒーレンシ要求に対応するコヒ
ーレンシ活動が完了するまで実行されない。一実施形態
によれば、ホーム・エージェント１０２は、（入力ヘッ
ダ待ち行列８４を介して）コヒーレンシ要求を開始した
要求エージェントからコヒーレンシ完了を受け取る。コ
ヒーレンシ完了は、コヒーレンシ活動が完了したことを
示す。ホーム・エージェント１０２は、コヒーレンシ完
了を受け取ると、影響を受けるコヒーレンシ単位に対応
するコヒーレンシ情報上のブロックを削除する。コヒー
レンシ情報がコヒーレンシ活動が完了するまでブロック
されるので、ホーム・エージェント１０２が、コヒーレ
ンシ要求の受信時にただちに実行されたコヒーレンシ活
動に応じてコヒーレンシ情報を更新できることに留意さ
れたい。

【００６９】スレーブ・エージェント１０４は、コヒー
レンシ・デマンドを入力ヘッダ待ち行列８４を介して他
のＳＭＰノード１２のホーム・エージェントから受け取
る。スレーブ・エージェント１０４は、特定のコヒーレ
ンシ・デマンドに応答して、コヒーレンシ・トランザク
ションをＳＭＰ出力待ち行列９２で待機させる。一実施
形態では、コヒーレンシ・トランザクションによって、
キャッシュ１８およびプロセッサ１６の内部のキャッシ
ュは、影響を受けるコヒーレンシ単位を無効化すること
ができる。コヒーレンシ単位がキャッシュ内で修正され
た場合、修正済みデータはシステム・インタフェース２
４へ転送される。別法として、コヒーレンシ・トランザ
クションによって、キャッシュ１８およびプロセッサ１
６の内部のキャッシュは、コヒーレンシ単位のコヒーレ
ンシ状態を共用に変更することができる。スレーブ・エ
ージェント１０４は、コヒーレンシ・デマンドに応答し
て活動を完了した後、コヒーレンシ・デマンドに対応す
るコヒーレンシ要求を開始した要求エージェントへコヒ
ーレンシ応答を送信する。コヒーレンシ応答は出力ヘッ
ダ待ち行列８６で待機させられる。コヒーレンシ・デマ
ンドに応答して活動を実行する前に、コヒーレンシ・デ
マンドと共に受け取ったグローバル・アドレスがＧＡ２
ＬＰＡ変換装置８０を介してローカル物理アドレスに変
換される。

【００７０】一実施形態によれば、要求エージェント１
００、ホーム・エージェント１０２、スレーブ・エージ
ェント１０４によって実行されるコヒーレンシ・プロト
コルは書込み無効化ポリシーを含む。言い換えれば、Ｓ
ＭＰノード１２内のプロセッサ１６があるコヒーレンシ
単位を更新すると、他のＳＭＰノード１２内に記憶され
ているそのコヒーレンシ単位のコピーは無効化される。
しかし、他の実施形態では他の書込みポリシーを使用す
ることができる。たとえば、書込み更新ポリシーを使用
することができる。書込み更新ポリシーによれば、ある
コヒーレンシ単位が更新されると、更新済みデータは各
ＳＭＰノード１２に記憶されているそのコヒーレンシ単
位の各コピーへ送信される。

【００７１】次に図６を参照すると、要求エージェント
１００に対応するＳＭＰノード１２内のＳＭＰバス２０
上の特定のトランザクションに応答して、第１のＳＭＰ
ノード１２Ａないし１２Ｄ（「要求側ノード」）の要求
エージェント１００と第２のＳＭＰノード１２Ａないし
１２Ｄ（「ホーム・ノード」）のホーム・エージェント
１０２と第３のＳＭＰノード１２Ａないし１２Ｄ（「ス
レーブ・ノード」）のスレーブ・エージェント１０４と
の間で実行される通常のコヒーレンシ活動を示す図が示
されている。図１に示すようなコンピュータ・システム
１０の一実施形態によって使用される特定のコヒーレン
シ活動を、下記で図１１ないし１５に関して詳しく説明
する。この説明の残りの部分全体にわたって、参照符号
１００、１０２、１０４は、要求エージェント、ホーム
・エージェント、スレーブ・エージェントを識別するた
めに使用される。エージェントが他のエージェントと通
信する際、２つのエージェントがそれぞれの異なるＳＭ
Ｐノード１２Ａないし１２Ｄに存在することが多いこと
を理解されたい。

【００７２】要求エージェント１００は、ＳＭＰバス２
０からトランザクションを受け取ると、トランザクショ
ンに適したコヒーレンシ要求を形成し、トランザクショ
ンのアドレスに対応するホーム・ノードへコヒーレンシ
要求を送信する（参照符号１１０）。コヒーレンシ要求
は、要求エージェント１００から要求されたアクセス権
ならびに影響を受けるコヒーレンシ単位のグローバル・
アドレスを示す。要求されたアクセス権は、要求エージ
ェント１００に対応するＳＭＰノード１２で試みられて
いるトランザクションの実行を可能にするのに十分なも
のである。

【００７３】ホーム・エージェント１０２は、コヒーレ
ンシ要求を受け取ると、関連するディレクトリ６６にア
クセスし、どのＳＭＰノード１２が、影響を受けるコヒ
ーレンシ単位のコピーを記憶しているかを判定する。ま
た、ホーム・エージェント１０２はコヒーレンシ単位の
所有者を判定する。ホーム・エージェント１０２は、影
響を受けるコヒーレンシ単位のコピーを記憶している各
ノードのスレーブ・エージェント１０４と、影響を受け
るコヒーレンシ単位に対する所有コヒーレンシ状態を有
するノードのスレーブ・エージェント１０４へのコヒー
レンシ・デマンドを生成することができる（参照符号１
１２）。コヒーレンシ・デマンドは、受信側ＳＭＰノー
ド１２内の影響を受けるコヒーレンシ単位の新しいコヒ
ーレンシ状態を示す。コヒーレンシ要求が未処理なの
で、ホーム・エージェント１０２は、影響を受けるコヒ
ーレンシ単位に関連するその後のコヒーレンシ要求がホ
ーム・エージェント１０２によって開始されないよう
に、影響を受けるコヒーレンシ単位に対応するコヒーレ
ンシ情報をブロックする。また、ホーム・エージェント
１０２は、コヒーレンシ要求が完了したことを反映する
ようにコヒーレンシ情報を更新する。

【００７４】ホーム・エージェント１０２は、要求エー
ジェント１００へコヒーレンシ応答を送信することもで
きる（参照符号１１４）。コヒーレンシ応答は、スレー
ブ・エージェント１０４から発行されるコヒーレンシ応
答の数を示すことができる。別法として、ある種のトラ
ンザクションは、スレーブ・エージェント１０４との対
話なしで完了することができる。たとえば、ホーム・エ
ージェント１０２を含むＳＭＰノード１２内の入出力イ
ンタフェース２６を目標とする入出力トランザクション
は、ホーム・エージェント１０２によって完了すること
ができる。ホーム・エージェント１０２は、関連するＳ
ＭＰバス２０に関するトランザクションを待機させ（参
照符号１１６）、次いで、トランザクションが完了した
ことを示す応答を送信することができる。

【００７５】スレーブ・エージェント１０４は、ホーム
・エージェント１０２からのコヒーレンシ・デマンドに
応答して、関連するＳＭＰバス２０上に与えるトランザ
クションを待機させることができる（参照符号１１
８）。また、スレーブ・エージェント１０４は要求エー
ジェント１００へコヒーレンシ応答を送信する（参照符
号１２０）。コヒーレンシ応答は、特定のコヒーレンシ
要求に応答して受け取ったコヒーレンシ・デマンドがそ
のスレーブによって完了したことを示す。コヒーレンシ
応答は、コヒーレンシ・デマンドが完了したとき、ある
いはコヒーレンシ・デマンドが、対応するＳＭＰノード
１２上で確実に完了し、影響を受けるコヒーレンシ単位
に対する状態変化がコヒーレンシ・デマンドが完了する
よりも前に実行される、コヒーレンシ・デマンドが完了
するよりも前の時間に、スレーブ・エージェント１０４
によって送信される。

【００７６】要求エージェント１００は、影響を受ける
各スレーブ・エージェント１０４からコヒーレンシ応答
を受け取ると、ホーム・エージェント１０２へコヒーレ
ンシ完了を送信する（参照符号１２２）。ホーム・エー
ジェント１０２は、コヒーレンシ完了を受け取ると、対
応するコヒーレンシ情報からブロックを削除する。要求
エージェント１００は、再発行トランザクションを、Ｓ
ＭＰバス２０上で実行できるように待機させ、ＳＭＰノ
ード１２内でトランザクションを完了することができる
（参照符号１２４）。

【００７７】コヒーレンシ要求を発行した要求エージェ
ント１００によって各コヒーレンシ要求に固有のタグが
割り当てられることに留意されたい。その後に続くコヒ
ーレンシ・デマンド、コヒーレンシ応答、コヒーレンシ
完了はこのタグを含む。このように、特定のコヒーレン
シ要求に関するコヒーレンシ活動は、関連する各エージ
ェントによって識別することができる。さらに、非コヒ
ーレント・トランザクション（たとえば、入出力トラン
ザクション）に応答して非コヒーレント動作を実行でき
ることに留意されたい。非コヒーレント動作は、要求側
ノードとホーム・ノードしか使用しないものでよい。さ
らに、ホーム・エージェント１０２によって各コヒーレ
ンシ要求に異なる固有のタグを割り当てることができ
る。それぞれの異なるタグは、ホーム・エージェント１
０２を識別し、要求側のタグの代わりにコヒーレンシ完
了を表すために使用される。

【００７８】次に図７を参照すると、ＳＭＰバス２０上
でのリード・ツー・オウン・トランザクションに応答し
たコンピュータ・システム１０の例示的な実施形態に関
するコヒーレンシ活動を示す図が示されている。リード
・ツー・オウン・トランザクションが実行されるのは、
プロセッサ１６によって要求された特定のデータに関し
てキャッシュ・ミスが検出され、プロセッサ１６がコヒ
ーレンシ単位への書込み許可を要求したときである。ス
トア・キャッシュ・ミスはたとえば、リード・ツー・オ
ウン・トランザクションを生成することができる。

【００７９】要求エージェント１００、ホーム・エージ
ェント１０２、いくつかのスレーブ・エージェント１０
４を図７に示す。ＳＭＰバス２０からリード・ツー・オ
ウン・トランザクションを受信したノードは、影響を受
けるコヒーレンシ単位を無効状態で記憶する（たとえ
ば、コヒーレンシ単位はそのノードには記憶されな
い）。要求ノード１００の下付き文字「ｉ」は無効状態
を示す。ホーム・ノードは、コヒーレンシ単位を共用状
態で記憶し、いくつかのスレーブ・エージェント１０４
に対応するノードもコヒーレンシ単位を共用状態で記憶
する。ホーム・エージェント１０２およびスレーブ・エ
ージェント１０４の下付き文字「ｓ」は、それらのノー
ドでの共用状態を示す。リード・ツー・オウン動作は、
要求されたコヒーレンシ単位を要求側ノードへ転送させ
る。要求側ノードはコヒーレンシ単位を修正状態で受け
取る。

【００８０】要求エージェント１００は、ＳＭＰバス２
０からリード・ツー・オウン・トランザクションを受け
取ると、コヒーレンシ単位のホーム・ノードへリード・
ツー・オウン・コヒーレンシ要求を送信する（参照符号
１３０）。受信側ホーム・ノードのホーム・エージェン
ト１０２は、１つまたは複数の他のノードに関する共用
状態を検出する。スレーブ・エージェントが所有状態で
はなく共用状態であるので、ホーム・ノードは、要求さ
れたデータを直接供給することができる。ホーム・エー
ジェント１０２は、要求されたコヒーレンシ単位に対応
するデータを含むデータ・コヒーレンシ応答を要求エー
ジェント１００へ送信する（参照符号１３２）。データ
・コヒーレンシ応答は、要求エージェント１００がデー
タの所有権を得る前に他のノードのスレーブ・エージェ
ントから受信すべき肯定応答の数も示す。ホーム・エー
ジェント１０２は、要求側ＳＭＰノード１２Ａないし１
２Ｄがコヒーレンシ単位の所有者であり、他のＳＭＰノ
ード１２Ａないし１２Ｄがそれぞれ無効であることを示
すようにディレクトリ６６を更新する。要求エージェン
ト１００からのコヒーレンシ完了の受信時に、コヒーレ
ンシ単位に関するコヒーレンシ情報がブロック解除され
ると、ディレクトリ６６は各ＳＭＰノード１２でのコヒ
ーレンシ単位の状態に一致する。

【００８１】ホーム・エージェント１０２は、影響を受
けるコヒーレンシ単位の共用コピーを維持している各ス
レーブ・エージェント１０４へ無効化コヒーレンシ・デ
マンドを送信する（参照符号１３４Ａ、１３４Ｂ、１３
４Ｃ）。無効化コヒーレンシ・デマンドは、受信側スレ
ーブ・エージェントにノード内の対応するコヒーレンシ
単位を無効化させ、無効化が完了したことを示す肯定コ
ヒーレンシ応答を要求側ノードへ送信させる。各スレー
ブ・エージェント１０４は、コヒーレンシ単位の無効化
を完了し、それに続いて肯定コヒーレンシ応答を送信す
る（参照符号１３６Ａ、１３６Ｂ、１３６Ｃ）。一実施
形態では、各肯定応答は、コヒーレンシ単位に関して要
求エージェント１００によって受信される応答の総数の
カウントを含む。

【００８２】要求エージェント１００は、スレーブ・エ
ージェント１０４から各肯定コヒーレンシ応答を受信
し、ホーム・エージェント１０２からデータ・コヒーレ
ンシ応答を受信した後、ホーム・エージェント１０２へ
コヒーレンシ完了を送信する（参照符号１３８）。要求
エージェント１００は、そのローカル・メモリ内のコヒ
ーレンシ単位を無効化し、ホーム・エージェント１０２
は、対応するコヒーレンシ情報に対するブロックを解除
する。データ・コヒーレンシ応答１３２および肯定コヒ
ーレンシ応答１３６が、特に各ノード内の未処理のトラ
ンザクションの数に応じて任意の順序で受信できること
に留意されたい。

【００８３】次に図８を参照すると、要求エージェント
１００によって使用される例示的な状態マシンを示すフ
ローチャート１４０が示されている。要求エージェント
１００は、フローチャート１４０で表した状態マシンの
複数の独立のコピーを含むので、複数の要求を並行して
処理することができる。

【００８４】要求エージェント１００は、ＳＭＰ入力待
ち行列９４からトランザクションを受け取ると、要求準
備完了状態１４２を開始する。要求準備完了状態１４２
では、要求エージェント１００は、影響を受けるコヒー
レンシ単位のグローバル・アドレスで識別されるホーム
・ノードに存在するホーム・エージェント１０２へコヒ
ーレンシ要求を送信する。要求エージェント１００は、
コヒーレンシ要求を送信すると、要求アクティブ状態１
４４に遷移する。要求アクティブ状態１４４中に、要求
エージェント１００はスレーブ・エージェント１０４か
ら（および任意選択でホーム・エージェント１０２か
ら）コヒーレンシ応答を受け取る。各コヒーレンシ応答
が受信されると、要求エージェント１００は、コヒーレ
ンシ活動を開始したトランザクションのタイプに応じて
新しい状態に遷移する。また、要求活動状態１４２は、
タイマを使用して、所定のタイムアウト期間内にコヒー
レンシ応答が受信されなかったことを検出することがで
きる。ホーム・エージェント１０２によって指定された
応答の数を受け取る前にタイマが満了した場合、要求エ
ージェント１００はエラー状態に遷移する（図示せ
ず）。さらに、ある種の実施形態は、読取り転送が失敗
したことを示す応答を使用することができる。そのよう
な応答が受け取った場合、要求エージェント１００は、
要求準備完了状態１４２に遷移し再び読取りを試みる。

【００８５】エラーやタイムアウトなしで応答が受け取
った場合、状態は読取りトランザクションに関しては要
求エージェント１００によって読取り完了状態１４６に
遷移する。読取りトランザクションの場合、受信される
応答のうちの１つに、要求されたコヒーレンシ単位に対
応するデータを含めることができることに留意された
い。要求エージェント１００は、ＳＭＰバス２０上で読
取りトランザクションを再発行し、さらにホーム・エー
ジェント１０２へコヒーレンシ完了を送信する。それに
続いて、要求エージェント１００はアイドル状態１４８
に遷移する。次いで、図８に示した状態マシンを使用し
て、要求エージェント１００によって新しいトランザク
ションを処理することができる。

【００８６】逆に、書込みトランザクションには書込み
アクティブ状態１５０および無視書込み再発行状態１５
２が使用される。コンピュータ・システム１０のある種
の書込みトランザクションでは、ネットワーク１４上で
コヒーレンシ活動が開始されても、無視信号７０はアサ
ートされない。たとえば、入出力書込みトランザクショ
ンは無視されない。書込みデータは、システム・インタ
フェース２４へ転送され、そこに記憶される。ＳＭＰバ
ス２０上での書込みトランザクションのデータ・フェー
ズよりも前にコヒーレンシ応答が受け取った場合にシス
テム・インタフェース２４へデータを転送できるよう
に、非無視書込みトランザクションには書込みアクティ
ブ状態１５０が使用される。対応するデータが受け取っ
た後、要求エージェント１００は書込み完了状態１５４
に遷移する。書込み完了状態１５４中に、コヒーレンシ
完了応答がホーム・エージェント１０２へ送信される。
それに続いて、要求エージェント１００がアイドル状態
１４８に遷移する。

【００８７】無視された書込みトランザクションは、無
視書込み再発行状態１５２への遷移を介して処理され
る。無視書込み再発行状態１５２中に、要求エージェン
ト１００は、無視された書込みトランザクションをＳＭ
Ｐバス２０上で再発行する。このように、書込みデータ
を送信側プロセッサ１６から転送することができ、対応
する書込みトランザクションをプロセッサ１６によって
解除することができる。要求エージェント１００は、書
込みデータをコヒーレンシ完了と共に送信すべきかどう
かに応じて、無視書込みアクティブ状態１５６と無視書
込み完了状態１５８のどちらかに遷移する。無視書込み
アクティブ状態１５６は、書込みアクティブ状態１５０
と同様に、ＳＭＰバス２０からのデータ転送を待つため
に使用される。無視書込み完了状態１５８中に、ホーム
・エージェント１０２へコヒーレンシ完了が送信され
る。それに続いて、要求エージェント１００がアイドル
状態１４８に遷移する。要求エージェント１００は、Ｓ
ＭＰ入力待ち行列９４からトランザクションを受け取る
と、アイドル状態１４８から要求準備完了状態１４２に
遷移する。

【００８８】次に図９を参照すると、ホーム・エージェ
ント１０２に関する例示的な状態マシンを示すフローチ
ャート１６０が示されている。ホーム・エージェント１
０２は、それに対する複数の未処理の要求を処理できる
ように、フローチャート１６０で表した状態マシンの複
数の独立のコピーを含む。しかし、一実施形態によれ
ば、複数の未処理の要求が同じコヒーレンシ単位に影響
を与えることはない。

【００８９】ホーム・エージェント１０２は、要求受信
状態１６２でコヒーレンシ要求を受け取る。この要求
は、コヒーレント要求とその他のトランザクション要求
のどちらかとして分類することができる。一実施形態に
よれば、他のトランザクション要求には、入出力読取り
要求および入出力書込み要求と、割り込み要求と、管理
要求を含めることができる。非コヒーレント要求は、状
態１６４の間にＳＭＰバス２０上でトランザクションを
送信することによって処理される。それに続いて、コヒ
ーレンシ完了が送信される。コヒーレンシ完了の受信時
に、入出力書込みトランザクションおよび割り込み許可
トランザクションによって、ホーム・ノード内のＳＭＰ
バス２０上でデータ・トランザクションが送信される
（データ専用状態１６５）。データが転送されると、ホ
ーム・エージェント１０２はアイドル状態１６６に遷移
する。別法として、コヒーレンシ完了の受信時に、入出
力読取りトランザクション、管理トランザクション、割
り込み拒否トランザクションによって、アイドル状態へ
の遷移が行われる。

【００９０】逆に、ホーム・エージェント１０２は、コ
ヒーレンシ要求を受け取ると検査状態１６８に遷移す
る。検査状態１６８は、コヒーレンシ要求の影響を受け
るコヒーレンシ単位に関してコヒーレンシ活動が進行中
であるかどうかを検出するために使用される。コヒーレ
ンシ活動が進行中である（すなわち、コヒーレンシ情報
がブロックされている）場合、ホーム・エージェント１
０２は、進行中のコヒーレンシ活動が完了するまで検査
状態１６８のままである。それに続いて、ホーム・エー
ジェント１０２は設定状態１７０に遷移する。

【００９１】設定状態１７０中に、ホーム・エージェン
ト１０２は、ブロックすべき影響を受けるコヒーレンシ
単位に対応するコヒーレンシ情報を記憶するディレクト
リ・エントリの状況を設定する。ブロック状況によっ
て、影響を受けるコヒーレンシ単位へのその後の活動の
進行が妨げられ、コンピュータ・システム１０のコヒー
レンシ・プロトコルが簡略化される。ホーム・エージェ
ント１０２は、受信したコヒーレンシ要求に対応するト
ランザクションの読取り特性または書込み特性に応じ
て、読取り状態１７２または書込み応答状態１７４に遷
移する。

【００９２】ホーム・エージェント１０２は、読取り状
態１７２中に、読取りトランザクションに関して更新さ
れるコヒーレンシ・デマンドをスレーブ・エージェント
１０４に発行する。ホーム・エージェント１０２は、要
求エージェント１００からコヒーレンシ完了が受信され
るまで読取り状態１７２のままであり、その後、ブロッ
ク状況クリア状態１７６に遷移する。読取りを求めるコ
ヒーレンシ要求が失敗する可能性のある実施形態では、
ホーム・エージェント１０２は、読取りトランザクショ
ンの失敗を示すコヒーレンシ完了を受け取ると、影響を
受けるディレクトリ・エントリの状態をコヒーレンシ要
求の前の状態に復元する。

【００９３】書込み状態１７４中に、ホーム・エージェ
ント１０２は要求エージェント１００へコヒーレンシ応
答を送信する。ホーム・エージェント１０２は、要求エ
ージェント１００からコヒーレンシ完了が受信されるま
で応答書込み状態１７４のままである。コヒーレンシ完
了と共にデータが受け取った場合、ホーム・エージェン
ト１０２は書込みデータ状態１７８に遷移する。別法と
して、ホーム・エージェント１０２は、データを含まな
いコヒーレンシ完了を受信したときに、ブロック状況ク
リア状態１７６に遷移する。

【００９４】ホーム・エージェント１０２は、受信した
書込みデータを転送するために、書込みデータ状態１７
８中にＳＭＰバス２０上で書込みトランザクションを発
行する。たとえば、書込みストリーム動作（後述）によ
って、データがホーム・エージェント１０２へ転送され
る。ホーム・エージェント１０２は、受信したデータ
を、記憶するためにメモリ２２へ送信する。それに続い
て、ホーム・エージェント１０２はブロック状況クリア
状態１７６に遷移する。

【００９５】ホーム・エージェント１０２は、ブロック
状況クリア状態１７６で受信したコヒーレンシ要求の影
響を受けるコヒーレンシ単位に対応するコヒーレンシ情
報のブロック状況をクリアする。それに続いて、コヒー
レンシ情報にアクセスすることができる。非ブロック・
コヒーレンシ情報内に存在する状態は、前に受信したコ
ヒーレンシ要求によって開始されたコヒーレンシ活動を
反映する。ホーム・エージェント１０２は、対応するコ
ヒーレンシ情報のブロック状況をクリアすることによっ
て、アイドル状態１６６に遷移する。ホーム・エージェ
ント１０２は、コヒーレンシ要求を受け取ると、アイド
ル状態１６６から受信要求状態１６２に遷移する。

【００９６】次に図１０を参照すると、スレーブ・エー
ジェント１０４に関する例示的な状態マシンを示すフロ
ーチャート１８０が示されている。スレーブ・エージェ
ント１０４は、受信状態１８２中にコヒーレンシ・デマ
ンドを受け取る。スレーブ・エージェント１０４は、コ
ヒーレンシ・デマンドに応答して、ＳＭＰバス２０上に
与えられるトランザクションを待機させる。このトラン
ザクションによって、キャッシュ１８およびプロセッサ
１６の内部のキャッシュの状態が、受信したコヒーレン
シ・デマンドに応じて変化する。スレーブ・エージェン
ト１０４は、このトランザクションを要求送信状態１８
４の間待機させる。

【００９７】応答送信状態１８６中に、スレーブ・エー
ジェント１０４は、トランザクションを開始した要求エ
ージェント１００へコヒーレンシ応答を送信する。様々
な実施形態によれば、スレーブ・エージェント１０４
が、ＳＭＰバス２０に関するトランザクションを待機さ
せ、あるいはＳＭＰバス２０上のトランザクションが首
尾良く完了したときに要求送信状態１８４から応答送信
状態１８６に遷移できることに留意されたい。スレーブ
・エージェント１０４は、コヒーレンシ応答を送信した
後、アイドル状態１８８に遷移する。スレーブ・エージ
ェント１０４は、コヒーレンシ・デマンドを受け取ると
アイドル状態１８８から受信状態１８２に遷移すること
ができる。

【００９８】次に図１１ないし１４を参照すると、例示
的なコヒーレンシ要求タイプ、コヒーレンシ・デマンド
・タイプ、コヒーレンシ応答タイプ、コヒーレンシ完了
タイプをリストしたいくつかの表が示されている。図１
１ないし１４の表に示したタイプは、コンピュータ・シ
ステム１０の一実施形態によって使用することができ
る。他の実施形態は、他の数組のタイプを使用すること
ができる。

【００９９】図１１は、コヒーレンシ要求のタイプをリ
ストした表１９０である。第１の列１９２は、下記の図
１５で使用される各要求タイプのコードをリストしたも
のである。第２の列１９４は、コヒーレンシ要求タイプ
をリストしたものであり、第３の列１９６は、コヒーレ
ンシ要求の送信元を示すものである。図１２ないし１４
では、同様な列がコヒーレンシ・デマンド、コヒーレン
シ応答、コヒーレンシ完了に使用される。「Ｒ」は要求
エージェント１００を示し、「Ｓ」はスレーブ・エージ
ェント１０４を示し、「Ｈ」はホーム・エージェント１
０２を示す。

【０１００】リード・ツー・シェア要求は、特定のＳＭ
Ｐノードにコヒーレンシ単位が存在せず、ＳＭＰバス２
０からコヒーレンシ単位へのトランザクションの性質
上、コヒーレンシ単位への読取りアクセスが必要である
ときに実行される。たとえば、キャッシュ可能読取りト
ランザクションではリード・ツー・シェア要求が実行さ
れる。一般的に言えば、リード・ツー・シェア要求と
は、共用状態のコヒーレンシ単位のコピーを求める要求
である。同様に、リード・ツー・オウン要求とは、所有
状態のコヒーレンシ単位のコピーを求める要求である。
他のＳＭＰノード内のコヒーレンシ単位のコピーは無効
状態に変更すべきである。リード・ツー・オウン要求
は、たとえばキャッシュ可能書込みトランザクションの
キャッシュ・ミスに応答して実行することができる。

【０１０１】読取りストリームおよび書込みストリーム
とは、コヒーレンシ単位全体の読取りまたは書込みを求
める要求である。これらの動作は通常、ブロック・コピ
ー動作に使用される。プロセッサ１６およびキャッシュ
１８は、読取りストリーム要求または書込みストリーム
要求に応答して与えられたデータはキャッシュしない。
その代わり、読取りストリーム要求の場合には、コヒー
レンシ単位がプロセッサ１６へのデータとして与えら
れ、書込みストリーム要求の場合にはメモリ２２にデー
タが書き込まれる。リード・ツー・シェア要求、リード
・ツー・オウン要求、読取りストリーム要求をＣＯＭＡ
動作（たとえば、ＲＴＳ、ＲＴＯ、ＲＳ）またはＮＵＭ
Ａ動作（たとえば、ＲＴＳＮ、ＲＴＯＮ、ＲＳＮ）とし
て実行できることに留意されたい。

【０１０２】書き直し要求は、コヒーレンシ単位のホー
ム・ノードにコヒーレンシ単位が書き込まれるときに実
行される。ホーム・ノードは、コヒーレンシ単位を書き
直す許可と共に応答する。コヒーレンシ単位は次いで、
コヒーレンシ完了と共にホーム・ノードに渡される。

【０１０３】無効要求は、他のＳＭＰノード内のコヒー
レンシ単位のコピーを無効化するために実行される。無
効化要求が生成される例示的なケースは、共用または所
有されているコヒーレンシ単位への書込みストリーム・
トランザクションである。書込みストリーム・トランザ
クションではコヒーレンシ単位が更新され、したがって
他のＳＭＰノード内のコヒーレンシ単位のコピーが無効
化される。

【０１０４】入出力読取りトランザクションおよび入出
力書込みトランザクションに応答して入出力読取り要求
および入出力書込み要求が送信される。入出力トランザ
クションは非コヒーレントである（すなわち、トランザ
クションはキャッシュされず、トランザクションに対し
てコヒーレンシは維持されない）。入出力ブロック・ト
ランザクションでは、通常の入出力トランザクションよ
りも大きな、データの一部が転送される。一実施形態で
は、ブロック入出力動作で６４バイトの情報が転送さ
れ、それに対して非ブロック入出力トランザクションで
８バイトが転送される。

【０１０５】フラッシュ要求では、コヒーレンシ単位の
コピーが無効化される。修正されたコピーはホーム・ノ
ードへ返される。割り込み要求は、リモートＳＭＰノー
ド内の特定の装置への割り込みを知らせるために使用さ
れる。割り込みは特定のプロセッサ１６に与えることが
でき、そのプロセッサは、割り込みに応答して所定のア
ドレスに記憶されている割り込みサービス・ルーチンを
実行することができる。管理パケットは、ノード間であ
る種のリセット信号を送信するために使用される。

【０１０６】図１２は、例示的なコヒーレンシ・デマン
ド・タイプをリストした表１９８である。表１９０と同
様に、表１９８には列１９２、１９４、１９６が含まれ
る。リード・ツー・シェア・デマンドは、コヒーレンシ
単位の所有者へ搬送され、それによってその所有者は要
求側ノードへデータを送信する。同様に、リード・ツー
・オウン・デマンドおよび読取りストリーム・デマンド
によって、コヒーレンシ単位の所有者は要求側ノードへ
データを送信する。また、リード・ツー・オウン・デマ
ンドによって、所有者は所有者ノード内のコヒーレンシ
単位の状態を無効に変更する。読取りストリーム・デマ
ンドおよびリード・ツー・シェア・デマンドによって、
所有者ノードにおける状態が（修正から）所有に変更さ
れる。

【０１０７】無効化デマンドでは、対応するコヒーレン
シ単位は転送されない。その代わり、無効化デマンドで
はコヒーレンシ単位のコピーが無効化される。最後に、
管理デマンドは管理要求に応答して搬送される。各デマ
ンドが要求エージェント１００からの要求に応答してホ
ーム・エージェント１０２によって開始されることを留
意されたい。

【０１０８】図１３は、コンピュータ・システム１０の
一実施形態によって使用される例示的な応答タイプをリ
ストした表２００である。図１１および１２と同様に、
図１３はコヒーレンシ応答に関する列１９２、１９４、
１９６を含む。

【０１０９】データ応答とは、要求されたデータを含む
応答である。所有者スレーブ・エージェントは通常、コ
ヒーレンシ要求に関するデータ応答を与える。しかし、
ホーム・エージェントは入出力読取り要求に関するデー
タを与えることができる。

【０１１０】肯定応答は、特定のコヒーレンシ要求に関
連するコヒーレンシ・デマンドが完了したことを示す。
スレーブ・エージェントは通常、肯定応答を与えるが、
ホーム・エージェントは、ホーム・ノードがコヒーレン
シ単位の所有者であるときに肯定応答を（データと共
に）与える。

【０１１１】スレーブ所有なし応答、アドレス・マップ
なし応答、エラー応答は、エラーが検出されたときにス
レーブ・エージェント１０４によって搬送される。スレ
ーブ所有なし応答は、ホーム・エージェント１０２によ
ってコヒーレンシ単位の所有者としてスレーブが識別さ
れた場合、及びスレーブがもはやコヒーレンシ単位を所
有していないときに送信される。アドレス・マップなし
応答は、所有権を主張している装置が、対応するＳＭＰ
バス２０上にはないデマンドを、スレーブが受信した場
合に、送信される。スレーブ・エージェントによって検
出された他のエラー条件はエラー応答を介して示され
る。

【０１１２】ホーム・エージェント１０２は、スレーブ
・エージェント１０４が使用できるエラー応答以外のエ
ラー応答を与えることができる。対応する要求がホーム
・エージェント１０２によるサービスを必要としていな
いことを示すために、ホーム・エージェント１０２によ
って否定肯定（ＮＡＣＫ）および否定応答（ＮＯＰＥ）
が使用される。ＮＡＣＫトランザクションを使用して、
対応する要求がホーム・ノードによって拒否されたこと
を示すことができる。たとえば、割り込み要求は、受信
側ノードによって割り込みが拒否された場合にＮＡＣＫ
を受け取る。受信側ノードによって割り込みが受け入れ
られた場合には肯定応答（ＡＣＫ）が搬送される。ＮＯ
ＰＥトランザクションは、受信側ノードによって記憶さ
れていないコヒーレンシ単位のための対応するフラッシ
ュ要求が搬送されたことを示すために使用される。

【０１１３】図１４は、コンピュータ・システム１０の
一実施形態による例示的なコヒーレンシ完了タイプを示
す表２０２である。図１４は、図１１ないし１３と同様
に、コヒーレンシ完了に関する列１９２、１９４、１９
６を含む。

【０１１４】データなしの完了は、特定の要求が完了し
たことを示す、要求エージェント１００からホーム・エ
ージェント１０２への信号として使用される。ホーム・
エージェント１０２は、これに応答して、対応するコヒ
ーレンシ情報をブロック解除する。ＳＭＰバス２０上の
異なるトランザクションに対応する２種類のデータ完了
が含まれている。一方のタイプの再発行トランザクショ
ンでは、ＳＭＰバス２０上でデータ・フェーズしか使用
されない。この再発行トランザクションは、一実施形態
では入出力書込みトランザクションおよび割り込みトラ
ンザクションに使用することができる。他方のタイプの
再発行トランザクションではアドレス・フェーズとデー
タ・フェーズの両方が使用される。書込みストリームや
書き直しなどのコヒーレント書込みは、アドレス・フェ
ーズとデータ・フェーズの両方を含む再発行トランザク
ションを使用することができる。最後に、要求された状
態を得ることに失敗した読取り要求に関する、失敗を示
す完了が含まれている。

【０１１５】次に図１５を参照すると、ＳＭＰバス２０
上の様々なトランザクションに対するコヒーレンシ活動
を示す表２１０が示されている。表２１０は、他のＳＭ
Ｐノード１２へ要求を送信させるトランザクションを示
す。ＳＭＰノード内で完了するトランザクションは示さ
れていない。列内の「−」は、特定の行内で考えられる
ケースではその列に関して実行される活動がないことを
示す。要求エージェント１００によってＳＭＰバス２０
上で受信されるトランザクションを示すトランザクショ
ン列２１２が含まれている。ＭＴＡＧ列２１４は、トラ
ンザクションに対応するアドレスによってアクセスされ
るコヒーレンシ単位のＭＴＡＧの状態を示す。図の状態
は、前述のＭＯＳＩ状態と「ｎ」状態とを含む。「ｎ」
状態は、コヒーレンシ単位が、トランザクションが開始
されたＳＭＰノードではＮＵＭＡモードでアクセスされ
ることを示す。したがって、コヒーレンシ単位のローカ
ル・コピーは要求側ノード・メモリには記憶されない。
その代わり、コヒーレンシ単位は、ホームＳＭＰノード
（または所有者ノード）から転送され、メモリ２２に記
憶されずに要求側プロセッサ１６またはキャッシュ１８
へ送信される。

【０１１６】要求列２１６は、トランザクションのアド
レスによって識別されるホーム・エージェントへ送信さ
れるコヒーレンシ要求をリストしたものである。ホーム
・エージェント１０２は、列２１６にリストしたコヒー
レンシ要求を受け取ると、ディレクトリ６６に記録され
ている要求側ノードのコヒーレンシ単位の状態を検査す
る。Ｄ列２１８は、要求側ノードに関して記録されるコ
ヒーレンシ単位の現状態をリストしたものであり、Ｄ’
列２２０は、受信したコヒーレンシ要求に応答してホー
ム・エージェント１０２によって更新された、要求側ノ
ードに関して記録されるコヒーレンシ単位の状態をリス
トしたものである。ホーム・エージェント１０２は、コ
ヒーレンシ単位の所有者への第１のコヒーレンシ・デマ
ンドと、コヒーレンシ単位の共用コピーを維持している
ノードへの追加コヒーレンシ・デマンドを生成すること
ができる。所有者へ送信されるコヒーレンシ・デマンド
を列２２２に示し、それに対して共用ノードへ送信され
るコヒーレンシ・デマンドを列２２４に示す。さらに、
ホーム・エージェント１０２は要求側ノードへコヒーレ
ンシ応答を送信することができる。ホーム・エージェン
ト応答を列２２６に示す。

【０１１７】コヒーレンシ単位の所有者として示された
ＳＭＰノード内のスレーブ・エージェント１０４は列２
２８に示したようにコヒーレンシ応答を送信する。共用
ノードとして示されたノード内のスレーブ・エージェン
ト１０４は、受信したコヒーレンシ・デマンドで示され
た状態変化を実行した後に、列２３０に示したコヒーレ
ンシ応答を用いて、列２２４に示したコヒーレンシ・デ
マンドに応答する。

【０１１８】要求エージェント１００は、適当な数のコ
ヒーレンシ応答を受け取ると、ホーム・エージェント１
０２へコヒーレンシ完了を送信する。様々なトランザク
ションに使用されるコヒーレンシ完了を列２３２に示
す。

【０１１９】一例を挙げると、行２３４は、対応するＭ
ＴＡＧ状態が無効であるＳＭＰバス２０上のリード・ツ
ー・シェア・トランザクションに対するコヒーレンシ活
動を示す。対応する要求エージェント１００は、リード
・ツー・シェア・トランザクションに関連付けられたグ
ローバル・アドレスで識別されたホーム・ノードへリー
ド・ツー・シェア・コヒーレンシ要求を送信する。行２
３４に示したケースでは、ホーム・ノードのディレクト
リは、要求側ノードがデータを無効状態で記憶している
ことを示す。要求側ノードに関するホーム・ノードのデ
ィレクトリ内の状態は共用に更新され、ホーム・エージ
ェント１０２により、ディレクトリによって所有者とし
て示されたノードへリード・ツー・シェア・コヒーレン
シ・デマンドが送信される。トランザクションが共用状
態を得ようとするので、共用者へはデマンドは送信され
ない。所有者ノード内のスレーブ・エージェント１０４
は、コヒーレンシ単位に対応するデータを要求側ノード
へ送信する。要求側ノード内の要求エージェント１００
は、データを受け取るとホーム・ノード内のホーム・エ
ージェント１０２へコヒーレンシ完了を送信する。した
がって、トランザクションが完了する。

【０１２０】Ｄ列２１８に示した状態がＭＴＡＧ列２１
４の状態に合致しないことがあることに留意されたい。
たとえば、行２３６は、ＭＴＡＧ列２１４では無効状態
のコヒーレンシ単位を示す。しかし、Ｄ列２１８内の対
応する状態は、修正でも、あるいは所有でも、あるいは
共用でもよい。そのような状況が発生するのは、コヒー
レンシ単位への現トランザクションに関するＭＴＡＧ６
８へのアクセスがアドレス・バス５８上で実行されると
きに、コヒーレンシ単位に関する要求側ノードからの前
のコヒーレンシ要求がコンピュータ・システム１０内で
未処理であるときである。しかし、特定のアクセス時に
ディレクトリ・エントリがブロックされるので、未処理
の要求は、現要求によるディレクトリ６６のアクセスよ
りも前に完了する。このため、生成されるコヒーレンシ
・デマンドは、（ディレクトリがアクセスされるときの
ＭＴＡＧ状態に合致する）ディレクトリ状態に依存す
る。行２３６に示した例では、コヒーレンシ単位が現
在、要求側ノードに存在していることをディレクトリが
示しているので、リード・ツー・シェア要求は、単に要
求側ノード内のＳＭＰバス２０上で読取りトランザクシ
ョンを再発行することによって完了する。したがって、
ホーム・ノードは、応答カウント１を含め、要求に肯定
応答し、それに続いて要求側ノードは読取りトランザク
ションを再発行する。さらに、表２１０には多数のタイ
プのトランザクションがリストされているが、コンピュ
ータ・システム１０の様々な実施形態に応じて他のトラ
ンザクションを使用できることに留意されたい。

【０１２１】エラー・ロギング次に図１６を参照する
と、エラー・ロギングを使用するコンピュータ・システ
ム１０の実施形態において要求エージェント１００によ
って使用できる例示的な要求エージェント状態マシンを
示すフローチャート３００が示されている。複数のコヒ
ーレンシ要求を並行して処理するために、要求エージェ
ント１００によって例示的な状態マシンの複数のコピー
を使用することができる。フローチャート３００は、
（図８に示した）フローチャート１４０と同様な状態１
４２、１４４、１４６、１４８、１５０、１５２、１５
４、１５６、１５８を含む。フローチャート３００は、
回復状態３０２とフリーズ状態３０４も含む。

【０１２２】読取り完了状態１４６、書込みアクティブ
状態１５０、無視された書込みの再発行状態１５２への
遷移だけでなく、要求アクティブ状態１４４が、アクテ
ィブな要求に関するエラーが検出されたときに回復状態
３０２に遷移するように構成される。このエラーはいく
つかのタイプのものでよい。第１のタイプのエラーをタ
イムアウト・エラーと呼ぶ。要求エージェント１００
は、状態マシンが要求アクティブ状態１４４である間定
期的に増分される、要求エージェント自体に含まれる各
状態マシンごとのカウンタを実施する。状態マシンが要
求アクティブ状態１４４から遷移する前に、カウンタ
が、プログラム可能に定義された最大値に達した場合、
状態マシンは回復状態３０２に遷移する。この最大値と
しては、コンピュータ・システム１０が適切に動作して
いる場合にコヒーレンシ要求で必要とされるよりもずっ
と大きな値が選択される。したがって、タイムアウト・
エラーが発生した場合、コンピュータ・システム１０の
ある構成要素が誤動作を犯している恐れがある。

【０１２３】要求エージェント１００によって検出され
る第２のタイプのエラーは、スレーブ・エージェント１
０４によって搬送されるエラーである。たとえば、テー
ブル２００には、ＥＲＲコヒーレンシ応答、ＡＮＭコヒ
ーレンシ応答、ＳＮＯコヒーレンシ応答がリストされて
いる。これらの応答を要求エージェント１００がスレー
ブ・エージェント１０４から受信した場合、対応するト
ランザクションはエラーである。最後に、要求エージェ
ント１００は、第３のタイプのエラーを検出する。第３
のタイプのエラーは、トランザクションに関する予期さ
れない応答を受け取ることや、ＬＰＡ２ＧＡ変換８２へ
のアクセス時のアクセス・エラーが含まれる。第２およ
び第３のタイプのエラーが検出されると、要求アクティ
ブ状態１４４から回復状態３０２への遷移が実行され
る。

【０１２４】回復状態３０２への遷移時に、要求エージ
ェント１００は、他のトランザクションへ資源を送るこ
とができるように、エラーを発生させたトランザクショ
ンからできるだけ多くの資源を解放しようとする。トラ
ンザクションに関する情報に後で診断のためにアクセス
できるように、ある種の資源は解放することができない
（たとえば、状態マシン自体）。

【０１２５】特定の一実施形態では、要求エージェント
１００は回復状態３０２中に下記の処置を実行する。

【０１２６】（ｉ）無視信号がアサートされたコヒーレ
ンシ・トランザクションを再発行する。再発行トランザ
クションは、エラーを示すアドレス・コードを含み、そ
のため開始側プロセッサはオペレーティング・システム
・ルーチンにトラップする。

【０１２７】（ii）入出力読取りがエラーと共に完了し
たことを示すデータ・パケットと共に、入出力読取りト
ランザクションを再発行する。

【０１２８】（iii)割り込みが、対応するスレーブ・エ
ージェントからＮＡＣＫ応答を受信したことを示す、割
り込みトランザクションを再発行する。

【０１２９】対応するトランザクションがエラーを発生
させたときにそのような活動を実行することによって、
開始側プロセッサにそのエラーを知らせることができ
る。上記にリストしたトランザクション以外のトランザ
クションが回復活動を必要としないことに留意された
い。たとえば、トランザクションは、解放を必要とする
資源を占有することはできない。また、検出されたエラ
ーが存在するにもかかわらず、エラーが検出されたＳＭ
Ｐノード１２Ａないし１２Ｄは引き続き動作することが
できる。

【０１３０】要求エージェント状態マシンは、回復状態
３０２からアイドル状態１４８またはフリーズ状態３０
４に遷移する。要求エージェント状態マシンは、フリー
ズできないと判定した場合はアイドル状態１４８に遷移
する。それに続いて、要求エージェント状態マシンは、
新しいトランザクションを受け入れ、コヒーレンシ要求
の実行を開始することができる。一方、フローチャート
３００で表された要求エージェント状態マシンは、フリ
ーズできると判定した場合にはフリーズ状態３０４に遷
移する。

【０１３１】エラーが検出され、それに続いて回復ステ
ップが実行されたときに、図１６に示した要求エージェ
ント状態マシンがフリーズするかどうかを、いくつかの
因子によって判定することができる。一実施形態では、
最大数のフリーズ状態要求エージェント状態マシンが定
義される。ある要求エージェント状態マシンが回復状態
３０２から遷移する準備が完了しているときにフリーズ
されている他の要求エージェント状態マシンの数が、フ
リーズ状態要求エージェント状態マシンの最大数に等し
い場合、状態マシンはアイドル状態１４８に遷移する。
また、この実施形態は、検出可能なある種のエラーが、
検出側要求エージェント状態マシンをフリーズさせ、そ
れに対して検出可能な他のエラーはそうさせないように
するプログラム可能なマスクを含む。プログラム可能な
このマスクが、検出されたエラーがマスクされているこ
とを示している場合、要求エージェント状態マシンはア
イドル状態１４８に遷移する。そうでない場合、要求エ
ージェント状態マシンはフリーズ状態３０４に遷移す
る。

【０１３２】要求エージェント状態マシンは、フリーズ
状態３０４を開始した後、明示的に解放されるまでその
状態のままになる。一実施形態では、要求エージェント
状態マシンは、制御レジスタ（後述）内の対応するビッ
トを更新することによって解放される。それによって、
トランザクションに関する要求エージェント状態マシン
によって保持されている情報をソフトウェア（たとえ
ば、オペレーティング・システムまたは診断ソフトウェ
ア）によって調べることができる。ソフトウェアは、検
査が完了すると、制御レジスタを更新し、要求エージェ
ント状態マシンがトランザクションを再び処理できるよ
うにすることができる。要求エージェント状態マシン
は、解放されると、アイドル状態１４８に遷移する。

【０１３３】次に図１７を参照すると、エラー・ロギン
グを実施するコンピュータ・システム１０の実施形態に
おいてホーム・エージェント１０２によって使用できる
例示的なホーム・エージェント状態マシンを示すフロー
チャート３１０が示されている。複数のコヒーレンシ要
求を並行して処理するために、ホーム・エージェント１
０２によって例示的な状態マシンの複数のコピーを使用
することができる。フローチャート３１０は、（図９に
示した）フローチャート１６０と同様な状態１６２、１
６４、１６５、１６６、１６８、１７０、１７２、１７
４、１７６、１７８を含む。フローチャート３１０は、
回復状態３１２とフリーズ状態３１４も含む。

【０１３４】フローチャート３１０内の状態は、コヒー
レンシ活動が実行されているトランザクションに関する
エラーが検出されたときに、遷移時にフリーズが許可さ
れている場合には（アーク３１６）フリーズ状態３１４
に遷移するように構成される。そうでない場合、アイド
ル状態１６６への遷移が実行される（アーク３１８）。
ホーム・エージェント１０２は、要求エージェント１０
０と同様に、プログラム可能な最大数のフリーズ状態ホ
ーム・エージェント状態マシンを含む。ホーム・エージ
ェント状態マシンは、エラーを検出した後、フリーズし
ているエージェントの数が最大値よりも小さい場合には
フリーズすることができる。また、プログラム可能なマ
スクは、フリーズを発生させたエラーを定義する。ホー
ム・エージェント状態マシンは、検出されたエラーがフ
リーズ可能なエラーであることを示している場合にプロ
グラム可能なマスクがフリーズ状態３１４に遷移する。

【０１３５】一実施形態によれば、ホーム・エージェン
ト１０２によって検出されるエラーは複数のタイプのも
のである。第１のタイプは、前述のタイムアウト・エラ
ーと同様なタイムアウト・エラーである。第２のタイプ
のエラーは、予期されないコヒーレンシ動作、すなわち
予期されない要求と予期されない完了信号のどちらかを
受け取ることである。予期されない要求が検出されるの
は、無効なトランザクション・タイプ（すなわち、この
タイプは、図１１に示したテーブル１９０にリストされ
たタイプのうちの１つではない）を有する要求が受け取
った場合である。予期されない完了信号とは、ホーム・
エージェント１０２内で処理済みであったトランザクシ
ョンに関して受け取った完了信号である。第３のタイプ
のエラーは、ディレクトリにアクセスする間にパリティ
・エラーを検出することと、他のノードと共用できない
アドレスに対する要求を検出することと、ノードに関し
てエラーが検出されたことを示すディレクトリ・エント
リにアクセスすることとが含まれる。

【０１３６】図１６に示した要求エージェント状態マシ
ンとは異なり、エラーによる多くの遷移は、フリーズ状
態３１４又はアイドル状態１６６への直接的な遷移であ
る。言い換えれば、回復状態３１２はこれらのトランザ
クションには使用されない。ホーム・エージェント１０
２は多くの場合、ローカル・ノード内のＳＭＰバス２０
上のトランザクションには使用されないので通常、シス
テム・インタフェース２４及びプロセッサ１６内には、
検出されたエラーのために解放される資源はない。しか
し、送信状態１６４を介して処理されるトランザクショ
ンによってホーム・ノード内のＳＭＰバス２０上にトラ
ンザクションがもたらされることはない。このようなト
ランザクションは、入出力トランザクション、割り込み
トランザクション、管理トランザクションである。これ
らのタイプのトランザクションに関するエラーが検出さ
れると、回復状態３１２への遷移が実行される。ホーム
・エージェント状態マシンは、回復状態３１２から、図
１６に示した回復状態３１２の動作と同様に、ホーム・
ノード内のＳＭＰバス２０上でトランザクションを再発
行する。それに続いて、前に定義した状態マシンのフリ
ーズ可能性に基づいてフリーズ状態３１４とアイドル状
態１６６のどちらかへの遷移が行われる。

【０１３７】次に図１８を参照すると、エラー・ロギン
グをサポートするためにシステム・インタフェース２４
の一実施形態によって使用されるレジスタのブロック図
が示されている。他の実施形態は、それぞれの異なるレ
ジスタを使用することも、あるいは同様なレジスタを使
用することもできる。図１８は、エージェント状況レジ
スタ３２０と、エラー状況レジスタ３２２と、要求エー
ジェント構成レジスタ３２４と、ホーム・エージェント
構成レジスタ３２６と、エージェント・フリーズ・マス
ク３２８と、要求エージェント状態マシン・レジスタ３
３０と、ホーム・エージェント状態マシン・レジスタ３
３２とを示す。

【０１３８】エージェント状況レジスタ３２０は、エラ
ーを検出したエージェント状態マシンに関する情報を記
憶する。エージェント状況レジスタ３２０は、エラーを
検出するためにそれぞれ、第１のホーム・エージェント
状態マシンの表示および第１の要求エージェント状態マ
シンの表示を記憶する、第１のホーム・フィールド３３
４と第１の要求フィールド３３６とを含む。言い換えれ
ば、第１のホーム・フィールド３３４は、すべてのホー
ム・ノード状態マシンがまだ正常に動作している間にエ
ラーを検出したホーム・エージェント状態マシンの表示
を記憶する。一実施形態では、ホーム・エージェント１
０２および要求エージェント１００内にそれぞれ、ホー
ム・エージェント状態マシンの１６個のコピーおよび要
求エージェント状態マシンの１６個のコピーが含まれ
る。従って、第１のホーム・フィールド３３４および第
１の要求フィールド３３６はそれぞれ、４ビットを含
み、第１のエラーを検出した対応する状態マシンに割り
当てられた番号を記憶する。

【０１３９】エージェント状況レジスタ３２０はさら
に、ホーム・フローズン・フィールド３３８と要求フロ
ーズン・フィールド３４０とを含む。ホーム・フローズ
ン・フィールド３３８は、各ホーム・エージェント状態
マシンごとのビットを含む。このビットは、対応するホ
ーム・エージェント状態マシンがフリーズした場合にセ
ットされる。このビットは、対応するホーム・エージェ
ント状態マシンがフリーズしていない（すなわち、正常
に動作している）場合にはクリアされる。同様に、要求
フローズン・フィールド３４０は、状態マシンのフロー
ズン／非フローズン状況を示す各要求エージェント状態
マシンごとのビットを含む。例示的な実施形態では、ホ
ーム・フローズン・フィールド３３８および要求フロー
ズン・フィールド３４０はそれぞれ、１６ビットを含
む。

【０１４０】ホーム・エージェント状態マシン、または
要求エージェント状態マシン、あるいはその両方が、コ
ンピュータ・システム１０内で発生した第１のエラーを
検出したかを判定するために、ソフトウェアは、アクセ
ス・エージェント状況レジスタ３２０にアクセスする。
この情報は、第１のエラーが発生した後に、第１のエラ
ーの直接的な結果であり、あるいは何らかの点で第１の
エラーに関係する追加エラーが発生する可能性が高いの
で有用である。したがって、診断手順は、第１のエラー
に関係する条件を調べることによって、検出されたエラ
ーの原因となった問題をより迅速に判定することができ
る。また、ソフトウェアは、ホーム・フローズン・フィ
ールド３３８および要求フローズン・フィールド３４０
を調べることによって、どのホーム・エージェント状態
マシンおよび要求エージェント状態マシンがフリーズし
ているかを判定することができる。さらに、ソフトウェ
アは、対応するフローズン・フィールド内の対応するビ
ットを更新することによって状態マシンをフローズン状
態から解放することができる（すなわち、図１６および
１５で「解放」と示したアーク）。一実施形態では、シ
ステム・インタフェース２４は、ソフトウェア・コマン
ドに応答して、特定のビットにバイナリ１が記憶されて
いることを検出し、それに応答してその特定のビットを
クリアし、対応する状態マシンを解放する。

【０１４１】エラー状況レジスタ３２２は、特定のＳＭ
Ｐノード１２Ａないし１２Ｄに関する一般的なエラー状
況を記憶するために使用される。後述の図１９は、例示
的な実施形態のエラー状況レジスタ３２２に記憶されて
いる状況を示す。

【０１４２】要求エージェント１００は、要求エージェ
ント構成レジスタ３２４を使用して構成される。図１８
に示した要求エージェント構成レジスタの実施形態に
は、フリーズ限界フィールド３４２、カウンタ・フリー
ズ・ビット３４４、フリーズ・イネーブル・ビット３４
６、タイムアウト限界フィールド３４８、入出力限界フ
ィールド３５０が含まれる。フリーズ限界フィールド３
４２は、並行してフリーズすることのできる最大数の要
求エージェント状態マシンをコード化する。このよう
に、多数のエラーが発生した場合でも、少なくとも最大
数の要求エージェント状態マシンが引き続き要求を処理
する。したがって、フリーズ限界フィールド３４２の値
を使用して、要求エージェント状態マシンが回復状態３
０２からフリーズ状態３０４に遷移するか、それともア
イドル状態１４８に遷移するかが判定される。カウンタ
・フリーズ・ビット３４４は、タイムアウト・エラーを
検出するために各要求エージェント状態マシンによって
実施されるタイムアウト・カウンタをフリーズするため
に使用される。カウンタ・フリーズ・ビット３４４がセ
ットされると、タイムアウト・カウンタは増分しなくな
る。したがって、カウンタ・フリーズ・ビット３４４が
セットされているときはタイムアウト・エラーは検出さ
れない。フリーズ・イネーブル・ビット３４６によっ
て、要求エージェント状態マシンは、タイムアウト・エ
ラーに応答してフリーズ状態３０２を開始することがで
きる。フリーズ・イネーブル・ビット３４６がクリアさ
れている場合、タイムアウト・エラーによってフリーズ
状態３０２への遷移が行われることはない。

【０１４３】タイムアウト限界フィールド３４８は、ト
ランザクションに関するタイムアウト限界（すなわち、
タイムアウト・エラーを検出する前に経過させるサイク
ル数）をコード化したものである。一実施形態では、タ
イムアウト限界フィールド３４８は下記の表１に示した
ようにコード化された３ビットを含む。 表１： タイムアウト限界フィールド３４８のコード化 コード 限界（サイクル） ０ ２ｋ １ １Ｍ ２ ２Ｍ ３ ４Ｍ ４ ８Ｍ

【０１４４】多くの場合、タイムアウト限界を、より下
位のハードウェア（プロセッサ１６、またはＳＭＰノー
ド１２内のその他のハードウェア）のタイムアウトの前
に要求エージェントにタイムアウトさせる値に設定する
ことが望ましい。そのようなより下位のハードウェア
は、タイムアウト・エラーが発生するとしばしば遮断さ
れるが、より円滑なエラー処理が望ましい。タイムアウ
トを計算するための手引きを下記に示す。ＴＯ＜＝（下
位タイムアウト＊非フリーズ可能要求エージェントの
数）／（ノード内のサブノードの数＊ノード当たりの最
大未処理トランザクション数）

【０１４５】この数式によって、下位タイムアウトを発
生させずに最悪ケースに対する要求エージェント・タイ
ムアウトを行うことができる（すなわち、最大数のトラ
ンザクションが未処理になり、すべてのトランザクショ
ンが要求エージェント１００内でタイムアウトし、最大
数の要求エージェントがフリーズする）。たとえば、
（フリーズ限界フィールド３４２のコード化に応じて）
１６個のうちの８つの要求エージェントがフリーズして
おり、下位ハードウェア・タイムアウトの前に１６Ｍサ
イクルが経過し、ノード内の１６個のサブノードがあ
り、ノードの７つのトランザクションを並行して未処理
にすることができる場合、タイムアウト限界は１．１４
Ｍサイクル以下にすべきである。したがって、そのよう
な構成には１Ｍサイクルのコード化が適切である。

【０１４６】最後に、入出力限界フィールド３５０は、
入出力要求を並行して処理することができる要求エージ
ェント状態マシンの最大数をコード化する。ＳＭＰ Ｐ
ＩＱ９６で入出力トランザクションが待機しており、最
大数の入出力要求が要求状態マシンによって並行して処
理されている場合、入出力トランザクションは、１つの
未処理入出力トランザクションが完了するまで開始され
ない。

【０１４７】要求エージェント構成レジスタ３２４と同
様に、ホーム・エージェント構成レジスタ３２６は、フ
リーズ限界フィールド３４２と、カウンタ・フリーズ・
ビット３４４と、フリーズ・イネーブル・ビット３４６
と、タイムアウト限界フィールド３４８と、入出力限界
フィールド３５０とを含む。しかし、これらのフィール
ドには、ホーム・エージェント構成レジスタ３２６に含
まれるホーム・エージェント状態マシンの特性がコード
化される。ＤＣサイズ・フィールド３５２も含まれる。
ＤＣサイズ・フィールド３５２は、ディレクトリ・キャ
ッシュ・ライン・サイズのサイズ（バイト単位）をコー
ド化したものである。一実施形態では、ＤＣサイズ・フ
ィールド３５２は、下記の表２に示したようにコード化
された２ビットを含む。 表２ ＤＣサイズ・フィールドのコード化 コード（バイナリ） バイト ００ ８ ０１ １６ １０ ３２ １１ ６４

【０１４８】エージェント・フリーズ・マスク・レジス
タ３２８は、要求エージェント１００およびホーム・エ
ージェント１０２を、ある種のエラーが検出されたとき
にフリーズし、それに対して他のエラーが検出されたと
きにはフリーズしないように構成できるようにする前述
のマスクを記憶する。一実施形態では、各マスクは、対
応するエージェントによって検出された各エラーごとの
ビットを含む。このビットがセットされている場合、そ
のエージェント内の状態マシンは、対応するエラーが検
出されたときにフリーズする。あるいは、エージェント
は、対応するビットがクリアされているエラーが検出さ
れたときにはフリーズしない。エージェント・フリーズ
・マスク・レジスタ３２８は、それぞれ、要求エージェ
ント１００とホーム・エージェント１０２に対応する、
要求エラー・マスク・フィールド３５４とホーム・エラ
ー・マスク・フィールド３５６とを含む。

【０１４９】各要求エージェント状態マシンには、それ
によって処理されているトランザクションに関する情報
を記憶する要求エージェント状態マシン・レジスタ３３
０が与えられる。要求エージェント状態マシン・レジス
タ３３０は、アドレス・フィールド３５８と、応答受信
フィールド３６０と、エラー・コード・フィールド３６
２と、最初のトランザクション・フィールド３６４と、
ＳＮＯビット３６６と、状態フィールド３６８とを含
む。アドレス・フィールド３５８は、エラーに関連する
トランザクションのアドレスを記憶する。応答受信フィ
ールド３６０は、各ＳＭＰノード１２Ａないし１２Ｄご
とのビットを含む。このビットがセットされている場
合、対応するＳＭＰノード１２Ａないし１２Ｄから応答
が受信されている。エラー・コード・フィールド３６２
は、検出されたエラーを示すコードを記憶する。一実施
形態では、エラー・コード・フィールド３６２は、下記
の表３に示したようにコード化された３ビットを含む。 表３ エラー・コード・フィールド３６２のコード化 コード（バイナリ） エラー ００１ タイムアウト ０１０ 予想されない応答 ０１１ ＬＰＡ２ＧＡパリティ・エラー １００ スレーブ・エラー １０１ ＡＮＭ応答受信

【０１５０】最初のトランザクション・フィールド３６
４は、ＳＭＰバス２０から受け取ったトランザクション
の表示を記憶する。ＳＮＯビット３６６は、所有者スレ
ーブ・エージェント１０４からＳＮＯ応答が受け取った
場合にセットされる。最後に、状態フィールド３６８
は、エラーが検出されたときの要求エージェント状態マ
シンの状態を示す。

【０１５１】同様に、各ホーム・エージェント状態マシ
ンにはホーム・エージェント状態マシン・レジスタ３３
２が与えられる。ホーム・エージェント状態マシン・レ
ジスタ３３２は、アドレス・フィールド３５８と、最初
のディレクトリ・フィールド３７０と、エラー・コード
・フィールド３７２と、要求フィールド３７４と、送信
元ＩＤフィールド３７６と、送信元ノード・フィールド
３７８とを含む。最初のディレクトリ・フィールド３７
０は、アドレス・フィールド３５８に記憶されているア
ドレスに対応するディレクトリ・エントリを記憶する。
記憶されるディレクトリ・エントリは、エラーが検出さ
れた動作が開始する前のディレクトリ・エントリの状態
である。エラー・コード・フィールド３７２は、検出さ
れたエラーの表示を記憶する。一実施形態では、エラー
・コード・フィールド３７２は、下記の表４に示したよ
うにコード化された３ビットを含む。 表４ エラー・コード・フィールド３７２のコード化 コード（バイナリ） エラー ００１ タイムアウト ０１０ エラー状態のディレクトリ・エン
トリへのアクセス ０１１ ディレクトリ・パリティ・エラー １００ 共用不能アドレスの要求 １０１ 予想されない要求 １１０ 予想されない完了

【０１５２】要求フィールド３７４は、最初の要求が要
求エージェント１００から受け取ったことを示す。送信
元ＩＤフィールド３７６は、ホーム・エージェント状態
マシンによって処理されている要求を開始させたトラン
ザクションのトランザクションＩＤを記憶する。最後
に、送信元ノード・フィールド３７８は、要求の送信元
のノードを記憶する。

【０１５３】次に図１９を参照すると、エラー状態レジ
スタ３２２の一実施形態の内容を示す表３８０が示され
ている。表３８０は、レジスタの各フィールド（列３８
２）とフィールドの説明（列３８４）をリストしたもの
である。ＮＩＡＣ＿ＨＷフィールドは、システム・イン
タフェース２４自体で検出されたハードウェア・エラー
を記憶するために使用される。ＩＤＱ＿ＰＴＲ＿ＥＲＲ
ＯＲビットは、セットされると、ネットワーク１４から
受け取ったパケット内でパリティ・エラーが検出された
ことを示す。パリティ・エラーは、入出力データ待ち行
列９２内のどのエントリがそのエラーと共に送信された
データを記憶するかを示すフィールド上で検出される。
ＧＡ２ＬＰＡ＿ＶＩＯＬＡビットは、スレーブ・エージ
ェントがＧＡ２ＬＰＡキャッシュにアクセスした際に違
反が検出されたことを示す。違反が検出されるのは、そ
の動作に関してスレーブ・エージェントがＧＡ２ＬＰＡ
キャッシュにアクセスする動作が、ＧＡ２ＬＰＡ変換か
ら許可されないからである（すなわち、読取り専用コヒ
ーレンシ単位への書込み）。ＧＡ２ＬＰ＿ＰＥＲＲビッ
トは、ＧＡ２ＬＰＡキャッシュへのアクセス時にパリテ
ィ・エラーが検出された場合にセットされる。ＮＥＴＷ
ＯＲＫ＿ＥＲＲＯＲビットは、ネットワーク１４上でエ
ラーが検出された場合にセットされる。

【０１５４】ＡＧＥＮＴ＿ＥＲＲＯＲビットは、ホーム
・フローズン・フィールド３３８または要求フローズン
・フィールド３４０内のビットがセットされた場合にセ
ットされる。ＨＯＭＥ＿ＬＯＧフィールドは、対応する
ホーム・エージェント状態マシンが（ホーム・エラー・
マスク・フィールド３５６を介して）フリーズしないエ
ラーをログするために使用される。ＨＯＭＥ＿ＬＯＧフ
ィールド内の１つのビットは、ホーム・エージェント状
態マシンによって検出された各エラーに対応する。エラ
ーが検出されフリーズが行われなかった場合、ＨＯＭＥ
＿ＬＯＧフィールド内の対応するビットがセットされ
る。同様に、ＲＥＱ＿ＬＯＧフィールドは、検出側要求
エージェント状態マシンをフリーズさせないエラーをロ
グする。

【０１５５】ＡＤＭ＿ＥＲＲビットは、予想されない管
理要求が受け取った場合にセットされる。ＨＯＭＥ＿Ｃ
ＥＲＲビットは、フリーズ状態またはアイドル状態のホ
ーム・エージェント状態マシンがコヒーレンシ完了信号
を受信した場合にセットされる。同様に、ＲＥＱ＿ＲＥ
ＲＲビットは、フリーズ状態またはアイドル状態の要求
エージェント状態マシンがコヒーレンシ応答を受信した
場合にセットされる。最後に、ＥＣＣ＿ＰＣＥビット、
ＥＣＣ＿ＰＵＥビット、ＥＣＣ＿ＣＣＥビット、ＥＣＣ
＿ＣＵＥビットは、ＳＭＰバス２０上で、表３８０にリ
ストしたタイプのトランザクションに関するＥＣＣエラ
ーが検出された場合にセットされる。

【０１５６】次に図２０を参照すると、例示的なカウン
タ回路３９０が示されている。カウンタ回路３９０は、
要求エージェント状態マシンまたはホーム・エージェン
ト状態マシン、あるいはその両方用のタイムアウト・カ
ウンタとして使用することができる。カウンタ回路３９
０は、カウンタ・フィールド３９４と繰り上げビット３
９６とを有するカウンタ記憶域３９２と、マルチプレク
サ３９８とを含む。マルチプレクサ３９８は、カウンタ
回路用のクロック入力を高速クロック線４００および低
速クロック線４０２から選択する。繰り上げビット３９
６は、マルチプレクサ３９８の選択制御を行う。

【０１５７】カウンタ回路３９０がリセットされると、
カウンタ・フィールド３９４と繰り上げビット３９６が
クリアされる。高速クロックはマルチプレクサ３９８を
介して選択され、カウンタ・フィールド３９４に記憶さ
れているカウント値は、高速クロックの１サイクル当た
り１増分の率で増分を開始する。カウント・フィールド
３９４のカウント値がオーバフローすると、繰り上げビ
ット３９６がセットされる。カウンタ・フィールド３９
４は、クリアされた値に戻る。繰り上げビット３９６が
セットされているので、低速クロック線４０２上の低速
クロックを使用してカウンタ回路３９０が増分される。

【０１５８】カウンタ回路３９０は、少数のビットを使
用してカウンタ機能を実施し、しかも、互いに比較的近
い時間に行われるいくつかのタイムアウトのうちの第１
のタイムアウトを検出できるようにする細分性を維持す
るので有利である。カウンタは、まず高速クロックを使
用してカウントし、それに続いて低速クロックを使用し
てより低速のカウントを行う。低速カウントが、高速ク
ロックを使用するカウンタが１回オーバフローするまで
開始されないので、互いに比較的近い時間に開始された
動作が、それぞれの異なる時間に低速クロック上でカウ
ントを開始する。まず、最初に開始された動作が低速カ
ウント上でカウントを開始し、それに続いて２番目に開
始された動作がカウントを開始し、以下同様である。し
たがって、第１の動作は第２の動作よりも前にタイムア
ウトし、以下同様である。最初に繰り上げビット３９６
がセットされると、低速クロック上で特別パルスが生成
され、高速クロックを使用することによって生成された
細分性が維持される。このように、最初に低速クロック
を用いてカウントを開始したカウンタは、それに続いて
低速クロックを用いてカウントを開始するカウンタに先
行したままになる。低速クロックに切り換えることによ
り、全体にわたって高速クロックを使用した場合に必要
になるよりも少ないビットを使用して、一定数のクロッ
ク・サイクルにわたってカウントすることができる。

【０１５９】たとえば、高速クロックは、４クロック・
サイクルの周期と共に構成することができる（この場
合、クロック・サイクルを画定するクロックは、システ
ム・インタフェース２４に供給されるクロックであ
る）。約１Ｍサイクルのタイムアウト値が必要である場
合、カウント回路は１８ビットを必要とする（すなわ
ち、２¹⁸≒２５０ｋサイクル＊４クロック／高速クロッ
ク周期）。しかし、クロック回路３９０と、周期が２０
００サイクルである低速クロックを使用する場合、カウ
ンタ・フィールド３９４は９ビットしか含むことができ
ない（すなわち、２⁹ ＝５１２＊（２０００クロック／
低速クロック周期＋４クロック／高速クロック周期）。

【０１６０】上記の例示的な実施形態ではＳＭＰノード
１２について説明したが、一般的に言えば、コンピュー
タ・システム１０は１つまたは複数の処理ノードを含む
ことができる。本明細書では、処理ノードは、少なくと
も１つのプロセッサと対応するメモリとを含む。他の処
理ノードと通信する回路も含まれる。コンピュータ・シ
ステム１０の実施形態に複数の処理ノードが含まれると
き、処理ノード内の対応するメモリは分散共用メモリを
形成する。処理ノードはリモート処理ノードまたはロー
カル処理ノードと呼ぶことができる。処理ノードは、特
定のプロセッサを含まない場合、その特定のプロセッサ
に対してリモート処理ノードである。逆に、特定のプロ
セッサを含む処理ノードは、その特定のプロセッサのロ
ーカル処理ノードである。

【０１６１】上記では、要求エージェント１００および
ホーム・エージェント１０２を、エラー・ロギングを実
行するものとして説明したことに留意されたい。しか
し、任意のプロトコル・エージェントが同様なエラー・
ロギング機能を実行することができる。一般的に言え
ば、プロトコル・エージェントとは、コヒーレンシ活動
が必要とされるトランザクションに応答してコヒーレン
シ動作を実行する１つまたは複数の状態マシンである。
コヒーレンシ動作は、特定のトランザクションを実行す
る適当なアクセス権を得るために使用されるコヒーレン
シ活動の一部を含む。コヒーレンシ動作は、コヒーレン
シ活動に関与する単一の処理ノードによって実行され
る。

【０１６２】上記の開示によって、コンピュータ・シス
テム自体で実行されるコヒーレンシ活動に関するエラー
・ロギングを実行するコンピュータ・システムについて
説明した。エラーは後で診断アクセスができるようにロ
ギングされるが、コンピュータ・システムは動作し続け
る。コンピュータ・システムが高度の可用性および信頼
性を有し、そのため、ミッション・クリティカル・アプ
リケーションをコンピュータ・システム上で実行できる
ので有利である。

【０１６３】当業者には、上記の開示を完全に理解した
後に多数の変形形態および修正形態が明らかになろう。
たとえば、本明細書に示した様々なブロックおよび構成
要素はハードウェア実施形態に関して説明したが、代替
実施形態では、ハードウェア機能のすべてまたは一部を
ソフトウェアで実施することができる。特許請求の範囲
は、すべてのそのような変形形態および修正形態を包含
するものと解釈されるものである。

【図面の簡単な説明】

【図１】 本発明実施形態のマルチプロセッサ・コンピ
ュータ・システムのブロック図である。

【図２】 図１に示したコンピュータ・システムの一実
施形態によってサポートされる非一様メモリ・アーキテ
クチャを示す概念ブロック図（ａ）と図１に示したコン
ピュータ・システムの一実施形態によってサポートされ
るキャッシュ専用メモリ・アーキテクチャを示す概念ブ
ロック図（ｂ）である。

【図３】 図１に示した対称型多重処理ノードの一実施
形態のブロック図である。

【図４】 図３に示したディレクトリの一実施形態に記
憶された例示的なディレクトリ・エントリを示す図であ
る。

【図５】 図１に示したシステム・インタフェースの一
実施形態のブロック図である。

【図６】 要求エージェントとホーム・エージェントと
スレーブ・エージェントとの間の通常のコヒーレンシ動
作に応答して実行される活動を示す図である。

【図７】 プロセッサからのリード・ツー・オウン要求
に応答して実行される例示的なコヒーレンシ動作を示す
図である。

【図８】 図５に示した要求エージェントの一実施形態
に関する例示的な状態マシンを示すフローチャートであ
る。

【図９】 図５に示したホーム・エージェントの一実施
形態に関する例示的な状態マシンを示すフローチャート
である。

【図１０】 図５に示したスレーブ・エージェントの一
実施形態に関する例示的な状態マシンを示すフローチャ
ートである。

【図１１】 システム・インタフェースの一実施形態に
よる要求タイプをリストした表である。

【図１２】 システム・インタフェースの一実施形態に
よるデマンド・タイプをリストした表である。

【図１３】 システム・インタフェースの一実施形態に
よる応答タイプをリストした表である。

【図１４】 システム・インタフェースの一実施形態に
よる完了タイプをリストした表である。

【図１５】 システム・インタフェースの一実施形態に
よる、プロセッサによって実行される様々な動作に応答
して実行されるコヒーレンシ動作を表す表である。

【図１６】 エラー・ロギングに関する状態を含む要求
エージェント用の例示的な状態マシンを示すフローチャ
ートである。

【図１７】 エラー・ロギングに関する状態を含む要求
エージェント用の例示的な状態マシンを示すフローチャ
ートである。

【図１８】 検出されたエラーに関する情報を記憶する
ために使用される１組のレジスタを示す図である。

【図１９】 エラー状況レジスタの一実施形態による、
図１８に示したエラー状況レジスタに記憶されている情
報をリストした表である。

【図２０】 カウンタ回路の一実施形態を示す論理図で
ある。

【符号の説明】

１０ コンピュータ・システム １２ ＳＭＰノード １４ ポイント・ツー・ポイント・ネットワーク １６ プロセッサ １８ 外部キャッシュ ２０ ＳＭＰバス ２２ メモリ ２４ システム・インタフェース ２６ 入出力インタフェース ３０ 第１のメモリ・アーキテクチャ

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成９年１２月４日

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】変更

【補正内容】

【図４】

【図１２】

【図１】

【図２】

【図６】

【図７】

【図２０】

【図３】

【図５】

【図１４】

【図８】

【図１３】

【図９】

【図１０】

【図１１】

【図１８】

【図１５】

【図１９】

【図１６】

【図１７】

───────────────────────────────────────────────────── フロントページの続き (71)出願人 591064003 901 ＳＡＮ ＡＮＴＯＮＩＯ ＲＯＡＤ ＰＡＬＯ ＡＬＴＯ，ＣＡ 94303，Ｕ. Ｓ．Ａ. (72)発明者 ジョン・アール・カテンザロ アメリカ合衆国・03053・ニュー ハンプ シャー州・ロンドンペリー・ウィリー ヒ ル ロード・35 (72)発明者 ウイリアム・エイ・ニシーム アメリカ合衆国・03087・ニュー ハンプ シャー州・ウィンダム・ローウェル ロー ド・８ (72)発明者 モニカ・シー・ウォン−チャン アメリカ合衆国・01742・マサチューセッ ツ州・コンコード・ターベル スプリング ス ロード・73 (72)発明者 ロバート・シー・ザック・ジュニア アメリカ合衆国・02173・マサチューセッ ツ州・レキシントン・スプリング ストリ ート・58 (72)発明者 ポール・エヌ・ローウェンステイン アメリカ合衆国・94301・カリフォルニア 州・パロ アルト・チャニング アヴェニ ュ・919

Claims (21)

【特許請求の範囲】
1. 【請求項１】 エラーをログする装置であって、 処理ノードによるコヒーレンシ単位へのアクセスに応答
   してコヒーレンシ動作を実行するように構成されたプロ
   トコル・エージェントと、 前記プロトコル・エージェントによってエラーが検出さ
   れたときに前記プロトコル・エージェントの表示を記憶
   するように構成された記憶装置とを備えることを特徴と
   する装置。
2. 【請求項２】 前記プロトコル・エージェントが、複数
   の状態マシンを備え、前記複数の状態マシンがそれぞ
   れ、前記アクセスに応答して、前記複数の状態マシンの
   うちの他の状態マシンが他のコヒーレンシ動作を実行す
   るのと並行して前記コヒーレンシ動作を実行するように
   構成されることを特徴とする請求項１に記載の装置。
3. 【請求項３】 前記表示がさらに、前記複数の状態マシ
   ンのうちの１つを識別し、前記複数の状態マシンのうち
   の前記１つが、前記エラーが検出された前記コヒーレン
   シ動作を実行していることを特徴とする請求項２に記載
   の装置。
4. 【請求項４】 前記プロトコル・エージェントが、ホー
   ム・エージェントを備えることを特徴とする請求項３に
   記載の装置。
5. 【請求項５】 前記プロトコル・エージェントが、要求
   エージェントを備えることを特徴とする請求項３に記載
   の装置。
6. 【請求項６】 前記要求エージェントがさらに、スレー
   ブ・エージェントによって検出されたエラーをログする
   ように構成されることを特徴とする請求項５に記載の装
   置。
7. 【請求項７】 前記エラーを検出した前記複数の状態マ
   シンのうちの前記１つが、フリーズ状態を含み、前記フ
   リーズ状態が、前記アクセスに関するトランザクション
   情報が保持されるように前記エラーの検出時に開始され
   ることを特徴とする請求項２に記載の装置。
8. 【請求項８】 前記複数の状態マシンのうちの前記１つ
   が、回復状態を通じて前記フリーズ状態に遷移し、前記
   アクセスによって占有されている資源が解放されること
   を特徴とする請求項７に記載の装置。
9. 【請求項９】 さらに、前記エラーを識別する第２の表
   示を記憶するように構成された第２の記憶装置を備える
   ことを特徴とする請求項１に記載の装置。
10. 【請求項１０】 前記エラーが、前記アクセスが開始し
    てから前記アクセスが完了するまでに所定の時間間隔が
    満了するタイムアウトを含むことを特徴とする請求項９
    に記載の装置。
11. 【請求項１１】 前記エラーが、前記プロトコル・エー
    ジェントによる予想されないコヒーレンシ動作の受信を
    含むことを特徴とする請求項９に記載の装置。
12. 【請求項１２】 さらに、前記エラーが検出されたトラ
    ンザクションを識別するデータを記憶するように構成さ
    れた第３の記憶装置を備えることを特徴とする請求項９
    に記載の装置。
13. 【請求項１３】 エラーをログする方法であって、 プロトコル・エージェントを備える複数の状態マシンの
    うちの１つによって処理されているトランザクションに
    関するエラーを検出することと、 前記検出時に前記複数の状態マシンのうちの前記１つ内
    で回復状態に遷移し、それによって、前記トランザクシ
    ョンによって占有されている資源を解放することと、 前記複数の状態マシンのうちの前記１つ内でフリーズ状
    態に遷移し、それによって、前記トランザクションに関
    するトランザクション状態を保存することとを含むこと
    を特徴とする方法。
14. 【請求項１４】 さらに、前記複数の状態マシンのうち
    の最大数の状態マシンが前記フリーズ状態である場合に
    前記フリーズ状態ではなくアイドル状態に遷移すること
    を含むことを特徴とする請求項１３に記載の方法。
15. 【請求項１５】 前記最大数がプログラム可能であるこ
    とを特徴とする請求項１４に記載の方法。
16. 【請求項１６】 さらに、前記エラーがプログラム可能
    なマスク・フィールドを介してディスエーブルされた場
    合に前記フリーズ状態ではなく前記アイドル状態に遷移
    することを含むことを特徴とする請求項１４に記載の方
    法。
17. 【請求項１７】 さらに、前記エラーの表示をレジスタ
    に記憶することを含むことを特徴とする請求項１３に記
    載の方法。
18. 【請求項１８】 前記プロトコル・エージェントが、要
    求エージェントを備えることを特徴とする請求項１３に
    記載の方法。
19. 【請求項１９】 前記検出が、前記エラーの表示をスレ
    ーブ・エージェントから受け取ることを含むことを特徴
    とする請求項１８に記載の方法。
20. 【請求項２０】 コンピュータ・システムであって、 第１の処理ノード自体から開始されたコヒーレンシ要求
    に関する第１のエラーを検出しログするように構成され
    た要求エージェントを含む第１の処理ノードと、 第２の処理ノード自体から開始されたコヒーレンシ・デ
    マンドに関する第２のエラーを検出しログするように構
    成されたホーム・エージェントを含む第２の処理ノード
    とを備えることを特徴とするコンピュータ・システム。
21. 【請求項２１】 さらに、スレーブ・エージェントを含
    む第３の処理ノードを備え、前記スレーブ・エージェン
    トが、スレーブ・エージェント自体で受け取ったコヒー
    レンシ・デマンドに関する第３のエラーを検出するよう
    に構成され、かつ前記第３のエラーの表示を前記要求エ
    ージェントへ送信するように構成されることを特徴とす
    る請求項２０に記載のコンピュータ・システム。