JPH1013393A - ディジタル信号の伝送方法、エンコーダ及びデコーダ - Google Patents
ディジタル信号の伝送方法、エンコーダ及びデコーダInfo
- Publication number
- JPH1013393A JPH1013393A JP8177331A JP17733196A JPH1013393A JP H1013393 A JPH1013393 A JP H1013393A JP 8177331 A JP8177331 A JP 8177331A JP 17733196 A JP17733196 A JP 17733196A JP H1013393 A JPH1013393 A JP H1013393A
- Authority
- JP
- Japan
- Prior art keywords
- data
- code
- level
- synchronization
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 電子機器間でシリアルでデータを伝送する場
合に、クロック線を設ける必要がないと共に、ハードウ
ェアが増大せず、データの伝送誤りが生じないようにす
る。 【解決手段】 電子機器間でデータをシリアル伝送する
場合に、データをデータ部と同期部とからなる符号にエ
ンコードして伝送する。データをデータ部と同期部とか
らなる符号にエンコードすると、別のラインでクロック
を伝送しなくても、誤りなくデータを伝送できる。ま
た、データ部に同期部を付加するだけでエンコードでき
ると共に、例えば、データの立ち上がる直前のローレベ
ルの期間を計測するだけでデコードできるので、エンコ
ーダ及びデコーダが複雑化せず、ハードウェアが増大し
ない。
合に、クロック線を設ける必要がないと共に、ハードウ
ェアが増大せず、データの伝送誤りが生じないようにす
る。 【解決手段】 電子機器間でデータをシリアル伝送する
場合に、データをデータ部と同期部とからなる符号にエ
ンコードして伝送する。データをデータ部と同期部とか
らなる符号にエンコードすると、別のラインでクロック
を伝送しなくても、誤りなくデータを伝送できる。ま
た、データ部に同期部を付加するだけでエンコードでき
ると共に、例えば、データの立ち上がる直前のローレベ
ルの期間を計測するだけでデコードできるので、エンコ
ーダ及びデコーダが複雑化せず、ハードウェアが増大し
ない。
Description
【０００１】
【発明の属する技術分野】この発明は、例えば、リモー
トコントローラで電子機器を制御する際に、リモートコ
ントローラと電子機器との間でデータ通信を行なうのに
用いて好適なディジタル信号の伝送方法、及び、そのよ
うな伝送方法でデータを通信する場合に用いることがで
きるエンコーダ、デコーダに関する。
トコントローラで電子機器を制御する際に、リモートコ
ントローラと電子機器との間でデータ通信を行なうのに
用いて好適なディジタル信号の伝送方法、及び、そのよ
うな伝送方法でデータを通信する場合に用いることがで
きるエンコーダ、デコーダに関する。
【０００２】
【従来の技術】例えば、有線のリモートコマンダを用い
て電子機器を制御する際に、リモートコマンダと電子機
器との間でシリアルでデータが伝送される。このよう
に、電子機器の間でシリアルでデータを伝送する場合
に、従来、データとクロックとを伝送し、クロックに同
期させながらデータを取り込むようにしている。
て電子機器を制御する際に、リモートコマンダと電子機
器との間でシリアルでデータが伝送される。このよう
に、電子機器の間でシリアルでデータを伝送する場合
に、従来、データとクロックとを伝送し、クロックに同
期させながらデータを取り込むようにしている。
【０００３】即ち、図１７において、電子機器１０１か
ら電子機器１０２にデータを伝送する場合に、電子機器
１０１と電子機器１０２との間に、データを伝送するた
めのデータ線１０３と、クロックを伝送するためのクロ
ック線１０４とが設けられる。データ線１０３により電
子機器１０１から電子機器１０２にデータが送られ、ク
ロック線１０４により電子機器１０１から電子機器１０
２にクロックが送られる。
ら電子機器１０２にデータを伝送する場合に、電子機器
１０１と電子機器１０２との間に、データを伝送するた
めのデータ線１０３と、クロックを伝送するためのクロ
ック線１０４とが設けられる。データ線１０３により電
子機器１０１から電子機器１０２にデータが送られ、ク
ロック線１０４により電子機器１０１から電子機器１０
２にクロックが送られる。
【０００４】電子機器１０２には、レジスタ１０５が設
けられる。データ線１０３により電子機器１０１から送
られてきたデータは、電子機器１０２のレジスタ１０５
のデータ入力端子に供給され、クロック線１０４により
電子機器１０１から送られてきたクロックは、電子機器
１０２のレジスタ１０５のクロック入力端子に供給され
る。電子機器１０２のレジスタ１０５で、クロック線１
０４を介して送られてきたクロックに基づくタイミング
で、データ線１０３を介して送られてきたデータが取り
込まれる。
けられる。データ線１０３により電子機器１０１から送
られてきたデータは、電子機器１０２のレジスタ１０５
のデータ入力端子に供給され、クロック線１０４により
電子機器１０１から送られてきたクロックは、電子機器
１０２のレジスタ１０５のクロック入力端子に供給され
る。電子機器１０２のレジスタ１０５で、クロック線１
０４を介して送られてきたクロックに基づくタイミング
で、データ線１０３を介して送られてきたデータが取り
込まれる。
【０００５】例えば、電子機器１０１から電子機器１０
２に、データ線１０３を介して、図１８Ａに示すように
データが送られ、クロック線１０４を介して、図１８Ｂ
に示すようにクロックが送られているする。このデータ
を受信する電子機器１０２のレジスタ１０５では、図１
８Ｂ示すクロックが受信され、このクロックの立ち上が
りで、図１８Ａに示すデータが取り込まれる。
２に、データ線１０３を介して、図１８Ａに示すように
データが送られ、クロック線１０４を介して、図１８Ｂ
に示すようにクロックが送られているする。このデータ
を受信する電子機器１０２のレジスタ１０５では、図１
８Ｂ示すクロックが受信され、このクロックの立ち上が
りで、図１８Ａに示すデータが取り込まれる。
【０００６】このように、従来では、電子機器間でデー
タをシリアルで伝送する場合に、データ線とクロック線
とを設け、データとクロックとを送っている。これは、
データを伝送する場合、単純にデータをシリアルで転送
すると、「１」のデータや「０」のデータが長く続く場
合に、正しいタイミングでデータが取り込めなくなるか
らである。上述のように、電子機器１０１と電子機器１
０２との間に、データ線１０３とクロック線１０４とを
設け、データとクロックとを伝送するようにすれば、
「１」のデータや「０」のデータが長く続く場合でも、
正確にデータを転送することができる。
タをシリアルで伝送する場合に、データ線とクロック線
とを設け、データとクロックとを送っている。これは、
データを伝送する場合、単純にデータをシリアルで転送
すると、「１」のデータや「０」のデータが長く続く場
合に、正しいタイミングでデータが取り込めなくなるか
らである。上述のように、電子機器１０１と電子機器１
０２との間に、データ線１０３とクロック線１０４とを
設け、データとクロックとを伝送するようにすれば、
「１」のデータや「０」のデータが長く続く場合でも、
正確にデータを転送することができる。
【０００７】ところが、このようにデータとクロックと
を伝送するようにすると、電子機器１０１と電子機器１
０２との間を、データ線１０３とクロック線１０４との
少なくとも２つの線で結ばなければならないという問題
がある。そこで、図１９に示すように、電子機器１１１
と電子機器１１２との間をデータ線１１３でのみ接続
し、ＰＬＬでクロックを再生することが行なわれてい
る。
を伝送するようにすると、電子機器１０１と電子機器１
０２との間を、データ線１０３とクロック線１０４との
少なくとも２つの線で結ばなければならないという問題
がある。そこで、図１９に示すように、電子機器１１１
と電子機器１１２との間をデータ線１１３でのみ接続
し、ＰＬＬでクロックを再生することが行なわれてい
る。
【０００８】即ち、図１９において、電子機器１１１と
電子機器１１２との間に、データ線１１３が設けられ
る。電子機器１１２には、レジスタ１１４と、ＰＬＬ１
１５とが設けられる。電子機器１１１から電子機器１１
２に、データ線１１３を介して、データが伝送される。
このデータは、レジスタ１１４のデータ入力端子に供給
されると共に、ＰＬＬ１１５に供給される。ＰＬＬ１１
５で、データ線１１３を介して送られてきたデータか
ら、クロックが再生される。このクロックがレジスタ１
１４のクロック入力端子に供給される。電子機器１１２
のレジスタ１１４で、ＰＬＬ１１５で再生されたクロッ
クに基づくタイミングで、データ線１１３を介して送ら
れてきたデータが取り込まれる。
電子機器１１２との間に、データ線１１３が設けられ
る。電子機器１１２には、レジスタ１１４と、ＰＬＬ１
１５とが設けられる。電子機器１１１から電子機器１１
２に、データ線１１３を介して、データが伝送される。
このデータは、レジスタ１１４のデータ入力端子に供給
されると共に、ＰＬＬ１１５に供給される。ＰＬＬ１１
５で、データ線１１３を介して送られてきたデータか
ら、クロックが再生される。このクロックがレジスタ１
１４のクロック入力端子に供給される。電子機器１１２
のレジスタ１１４で、ＰＬＬ１１５で再生されたクロッ
クに基づくタイミングで、データ線１１３を介して送ら
れてきたデータが取り込まれる。
【０００９】
【発明が解決しようとする課題】このように、受信側の
電子機器１１２にＰＬＬ１１５を設け、ＰＬＬ１１５で
クロックを再生するようにすると、クロック線を配設す
る必要がなくなる。しかしながら、このように、ＰＬＬ
でクロックを再生するようにすると、受信側にＰＬＬを
設ける必要があり、ハードウェアが増大する。また、こ
のようにＰＬＬでクロックを再生するようにしても、
「１」のデータや「０」のデータが非常に長く続く場合
には、ＰＬＬのクロックが本来のクロックから外れてし
まい、誤ったデータが取り込まれる可能性がある。
電子機器１１２にＰＬＬ１１５を設け、ＰＬＬ１１５で
クロックを再生するようにすると、クロック線を配設す
る必要がなくなる。しかしながら、このように、ＰＬＬ
でクロックを再生するようにすると、受信側にＰＬＬを
設ける必要があり、ハードウェアが増大する。また、こ
のようにＰＬＬでクロックを再生するようにしても、
「１」のデータや「０」のデータが非常に長く続く場合
には、ＰＬＬのクロックが本来のクロックから外れてし
まい、誤ったデータが取り込まれる可能性がある。
【００１０】また、「１」のデータや「０」のデータが
非常に長く続く場合にも、ＰＬＬのクロックが本来のク
ロックから外れないように、一定周期毎に同期用のパタ
ーンをデータに挿入することが考えられる。ところが、
このような同期用のパターンをデータに挿入して伝送す
ると、信号パターンを挿入するために通信速度が低下す
る。また、同期用のパターンを挿入するようにすると、
データが存在しない期間にも、同期用のパターンが送ら
れることになる。
非常に長く続く場合にも、ＰＬＬのクロックが本来のク
ロックから外れないように、一定周期毎に同期用のパタ
ーンをデータに挿入することが考えられる。ところが、
このような同期用のパターンをデータに挿入して伝送す
ると、信号パターンを挿入するために通信速度が低下す
る。また、同期用のパターンを挿入するようにすると、
データが存在しない期間にも、同期用のパターンが送ら
れることになる。
【００１１】従って、この発明の目的は、電子機器間で
シリアルでデータを伝送する場合に、クロック線を設け
る必要がないと共に、ハードウェアが増大せず、データ
の伝送誤りが生じないディジタル信号の伝送方法、及び
エンコーダ、デコーダを提供することにある。
シリアルでデータを伝送する場合に、クロック線を設け
る必要がないと共に、ハードウェアが増大せず、データ
の伝送誤りが生じないディジタル信号の伝送方法、及び
エンコーダ、デコーダを提供することにある。
【００１２】
【課題を解決するための手段】この発明は、一方の符号
は第１の極性のデータ部と同期部とからなり、他方の符
号は第２の極性のデータ部と同期部とからなる、２値化
されたディジタル信号のデータ伝送方法である。
は第１の極性のデータ部と同期部とからなり、他方の符
号は第２の極性のデータ部と同期部とからなる、２値化
されたディジタル信号のデータ伝送方法である。
【００１３】この発明は、一方の符号は第１の極性のデ
ータ部と同期部とからなり、他方の符号は第２の極性の
データ部と同期部とからなる符号をエンコードするエン
コーダにおいて、第１の極性の信号を発生する第１の信
号発生手段と、第２の極性の信号を発生する第２の信号
発生手段と、データ部の長さ及び同期部の長さに応じ
て、データ部の信号と、第１の信号発生手段の出力と、
第２の信号発生手段の出力とを切り換えて出力する切換
手段とを備えるようにしたエンコーダである。
ータ部と同期部とからなり、他方の符号は第２の極性の
データ部と同期部とからなる符号をエンコードするエン
コーダにおいて、第１の極性の信号を発生する第１の信
号発生手段と、第２の極性の信号を発生する第２の信号
発生手段と、データ部の長さ及び同期部の長さに応じ
て、データ部の信号と、第１の信号発生手段の出力と、
第２の信号発生手段の出力とを切り換えて出力する切換
手段とを備えるようにしたエンコーダである。
【００１４】この発明は、一方の符号は第１の極性のデ
ータ部と同期部とからなり、他方の符号は第２の極性の
データ部と同期部とからなる符号をデコードするデコー
ダにおいて、伝送されてきた符号の同期部のタイミング
に基づいて、伝送されてきた符号の一方又は他方の極性
の長さを計測する計測手段と、伝送されてきた符号の一
方又は他方の極性の長さに応じて、伝送されてきた符号
を判断する判断手段とを備えるようにしたデコーダであ
る。
ータ部と同期部とからなり、他方の符号は第２の極性の
データ部と同期部とからなる符号をデコードするデコー
ダにおいて、伝送されてきた符号の同期部のタイミング
に基づいて、伝送されてきた符号の一方又は他方の極性
の長さを計測する計測手段と、伝送されてきた符号の一
方又は他方の極性の長さに応じて、伝送されてきた符号
を判断する判断手段とを備えるようにしたデコーダであ
る。
【００１５】この発明は、一方の符号は第１の極性のデ
ータ部と同期部とからなり、他方の符号は第２の極性の
データ部と同期部とからなる符号をデコードするデコー
ダにおいて、伝送されてきた符号を積分する積分手段
と、積分手段の出力を伝送されてきた符号の同期部のタ
イミングで取り込むデータ取込み手段とを備えるように
したデコーダである。
ータ部と同期部とからなり、他方の符号は第２の極性の
データ部と同期部とからなる符号をデコードするデコー
ダにおいて、伝送されてきた符号を積分する積分手段
と、積分手段の出力を伝送されてきた符号の同期部のタ
イミングで取り込むデータ取込み手段とを備えるように
したデコーダである。
【００１６】電子機器間でデータをシリアル伝送する場
合に、データ部と同期部とからなる符号にエンコードし
ているので、別のラインでクロックを伝送しなくても、
誤りなくデータを伝送できる。また、データ部に同期部
を付加するだけでエンコードできると共に、例えば、デ
ータの立ち上がる直前のローレベルの期間を計測するだ
けでデコードできるので、エンコーダ及びデコーダが複
雑化せず、ハードウェアが増大しない。
合に、データ部と同期部とからなる符号にエンコードし
ているので、別のラインでクロックを伝送しなくても、
誤りなくデータを伝送できる。また、データ部に同期部
を付加するだけでエンコードできると共に、例えば、デ
ータの立ち上がる直前のローレベルの期間を計測するだ
けでデコードできるので、エンコーダ及びデコーダが複
雑化せず、ハードウェアが増大しない。
【００１７】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。この発明は、有線のリモ
ートコマンダでＭＤプレーヤを制御する場合のように、
２つの電子機器間でデータをシリアル伝送するのに用い
られる。
いて図面を参照して説明する。この発明は、有線のリモ
ートコマンダでＭＤプレーヤを制御する場合のように、
２つの電子機器間でデータをシリアル伝送するのに用い
られる。
【００１８】図１において、電子機器１と電子機器２と
は、データ線３を介して接続される。電子機器１は、例
えば、リモートコマンダ、電子機器２は、例えば、この
リモートコマンダで制御されるＭＤプレーヤである。
は、データ線３を介して接続される。電子機器１は、例
えば、リモートコマンダ、電子機器２は、例えば、この
リモートコマンダで制御されるＭＤプレーヤである。
【００１９】電子機器１にはエンコーダ４が設けられて
おり、電子機器２には、デコーダ５が設けられている。
電子機器１のデータは、エンコーダ４で、データ部と同
期部とからなる符号にエンコードされる。エンコーダ４
の出力は、データ線３を介して、電子機器２のデコーダ
５で受信される。デコーダ５で、データ部と同期部とか
らなる符号から、データがデコードされる。
おり、電子機器２には、デコーダ５が設けられている。
電子機器１のデータは、エンコーダ４で、データ部と同
期部とからなる符号にエンコードされる。エンコーダ４
の出力は、データ線３を介して、電子機器２のデコーダ
５で受信される。デコーダ５で、データ部と同期部とか
らなる符号から、データがデコードされる。
【００２０】このように、この発明では、電子機器１と
電子機器２との間でデータを送る場合に、データがデー
タ部と同期部とからなる符号にエンコードされる。この
ようにデータ部と同期部とからなる符号にエンコードし
てデータを伝送すると、別の信号線でクロックを送る必
要がなく、また、ＰＬＬを用いてクロックを再生させる
必要もない。このデータ部と同期部とからなる符号につ
いて更に詳述する。
電子機器２との間でデータを送る場合に、データがデー
タ部と同期部とからなる符号にエンコードされる。この
ようにデータ部と同期部とからなる符号にエンコードし
てデータを伝送すると、別の信号線でクロックを送る必
要がなく、また、ＰＬＬを用いてクロックを再生させる
必要もない。このデータ部と同期部とからなる符号につ
いて更に詳述する。
【００２１】図２Ａ及び図２Ｂは、この発明において伝
送時に用いられる符号「０」及び符号「１」を示すもの
である。図２Ａに示すように、符号「０」は、所定時間
Ｔ1だけローレベルに保持された後、所定時間Ｔ2 だけ
ハイレベルになる。図２Ｂに示すように、符号「１」
は、所定時間Ｔ3 だけハイレベルに保持された後、所定
時間Ｔ4 だけローレベルとなり、そして、所定時間Ｔ5
だけハイレベルとなる。
送時に用いられる符号「０」及び符号「１」を示すもの
である。図２Ａに示すように、符号「０」は、所定時間
Ｔ1だけローレベルに保持された後、所定時間Ｔ2 だけ
ハイレベルになる。図２Ｂに示すように、符号「１」
は、所定時間Ｔ3 だけハイレベルに保持された後、所定
時間Ｔ4 だけローレベルとなり、そして、所定時間Ｔ5
だけハイレベルとなる。
【００２２】ここで、符号「０」で前半のローレベルの
期間Ｔ1 は、符号「１」のハイレベルの期間Ｔ3 と符号
「１」のローレベルの期間Ｔ4 とを合わせた期間と等し
く、符号「０」で後半のハイレベルの期間Ｔ2 と、符号
「１」の後半のハイレベルの期間Ｔ5 とは等しい。ま
た、符号「０」のローレベルの期間Ｔ1 は、符号「１」
のローレベルの期間Ｔ4 より十分に長い。即ち、 Ｔ1 ＝Ｔ3 ＋Ｔ4 Ｔ2 ＝Ｔ5 Ｔ1 ＞Ｔ4 の関係にある。
期間Ｔ1 は、符号「１」のハイレベルの期間Ｔ3 と符号
「１」のローレベルの期間Ｔ4 とを合わせた期間と等し
く、符号「０」で後半のハイレベルの期間Ｔ2 と、符号
「１」の後半のハイレベルの期間Ｔ5 とは等しい。ま
た、符号「０」のローレベルの期間Ｔ1 は、符号「１」
のローレベルの期間Ｔ4 より十分に長い。即ち、 Ｔ1 ＝Ｔ3 ＋Ｔ4 Ｔ2 ＝Ｔ5 Ｔ1 ＞Ｔ4 の関係にある。
【００２３】図２Ａに示すように、符号「０」の最小通
信単位時間Ｔunit0 は、 Ｔunit0 ＝Ｔ1 ＋Ｔ2 であり、図２Ｂに示すように、符号「１」の最小通信単
位時間Ｔunit1 は、 Ｔunit1 ＝Ｔ3 ＋Ｔ4 ＋Ｔ5 である。そして、符号「０」の最小通信単位時間Ｔ
unit0 と、符号「１」の最小通信単位時間Ｔunit1 とは
等しく、 Ｔunit0 ＝Ｔunit1 の関係にある。
信単位時間Ｔunit0 は、 Ｔunit0 ＝Ｔ1 ＋Ｔ2 であり、図２Ｂに示すように、符号「１」の最小通信単
位時間Ｔunit1 は、 Ｔunit1 ＝Ｔ3 ＋Ｔ4 ＋Ｔ5 である。そして、符号「０」の最小通信単位時間Ｔ
unit0 と、符号「１」の最小通信単位時間Ｔunit1 とは
等しく、 Ｔunit0 ＝Ｔunit1 の関係にある。
【００２４】このような符号は、データ部に同期部を付
加して伝送するとうい考えに基づいて形成されている。
加して伝送するとうい考えに基づいて形成されている。
【００２５】即ち、データ部は、「０」がローレベル、
「１」がハイレベルの信号である。そして、同期部は、
図３に示すように、期間ｔ11のローレベルの期間と、期
間ｔ12のハイレベルの期間とからなる信号である。
「１」がハイレベルの信号である。そして、同期部は、
図３に示すように、期間ｔ11のローレベルの期間と、期
間ｔ12のハイレベルの期間とからなる信号である。
【００２６】符号「０」は、ロレベルのデータ部に、図
３に示したような同期部ＳＹを付加したものとなる。即
ち、図４Ａに示すように、符号「０」の場合には、デー
タ部ＤＡ０は、所定時間Ｔ21のローレベルである。この
データ部ＤＡ０に、図４Ｂに示すように、所定時間Ｔ11
のローレベルの期間と所定時間Ｔ12のハイレベルの期間
とからなる同期部ＳＹが付加されると、図４Ｃに示すよ
うに、符号「０」の符号が形成される。ここで、 Ｔ21＋Ｔ11＝Ｔ1 Ｔ12＝Ｔ2 とすると、図２Ａに示した符号「０」の符号の形式と等
しくなる。
３に示したような同期部ＳＹを付加したものとなる。即
ち、図４Ａに示すように、符号「０」の場合には、デー
タ部ＤＡ０は、所定時間Ｔ21のローレベルである。この
データ部ＤＡ０に、図４Ｂに示すように、所定時間Ｔ11
のローレベルの期間と所定時間Ｔ12のハイレベルの期間
とからなる同期部ＳＹが付加されると、図４Ｃに示すよ
うに、符号「０」の符号が形成される。ここで、 Ｔ21＋Ｔ11＝Ｔ1 Ｔ12＝Ｔ2 とすると、図２Ａに示した符号「０」の符号の形式と等
しくなる。
【００２７】符号「１」は、ハイレベルのデータ部に、
図３に示したような同期部ＳＹを付加したものとなる。
即ち、図５Ａに示すように、符号「１」の場合には、デ
ータ部ＤＡ１は、所定時間Ｔ31のハイレベルである。こ
のデータ部ＤＡ１に、図５Ｂに示すように、所定時間Ｔ
11のローレベルの期間と所定時間Ｔ12のハイレベルの期
間とからなる同期部ＳＹが付加されると、図５Ｃに示す
ように、符号「１」の符号が形成される。ここで、 Ｔ31＝Ｔ3 Ｔ11＝Ｔ4 Ｔ12＝Ｔ5 とすると、図２Ｂに示した符号「１」の符号の形式と等
しくなる。
図３に示したような同期部ＳＹを付加したものとなる。
即ち、図５Ａに示すように、符号「１」の場合には、デ
ータ部ＤＡ１は、所定時間Ｔ31のハイレベルである。こ
のデータ部ＤＡ１に、図５Ｂに示すように、所定時間Ｔ
11のローレベルの期間と所定時間Ｔ12のハイレベルの期
間とからなる同期部ＳＹが付加されると、図５Ｃに示す
ように、符号「１」の符号が形成される。ここで、 Ｔ31＝Ｔ3 Ｔ11＝Ｔ4 Ｔ12＝Ｔ5 とすると、図２Ｂに示した符号「１」の符号の形式と等
しくなる。
【００２８】このように、符号「０」がローレベル、符
号「１」がハイレベルとなるデータ部ＤＡ０及びＤＡ１
に、所定時間のローレベルと所定時間のハイレベルとか
らなる同期部ＳＹを付加することで、図２Ａ及び図２Ｂ
に示したような符号が形成される。
号「１」がハイレベルとなるデータ部ＤＡ０及びＤＡ１
に、所定時間のローレベルと所定時間のハイレベルとか
らなる同期部ＳＹを付加することで、図２Ａ及び図２Ｂ
に示したような符号が形成される。
【００２９】図６は、このような符号を発生するエンコ
ーダの構成を示すものである。図６において、３１はシ
フトレジスタである。シフトレジスタ３１には、入力端
子３２から伝送用のデータが供給される。シフトレジス
タ３１は、タイマ制御回路４０からのシフトクロックに
よりシフトされる。シフトレジスタ３１の出力がスイッ
チ回路３４の端子３４Ａに供給される。
ーダの構成を示すものである。図６において、３１はシ
フトレジスタである。シフトレジスタ３１には、入力端
子３２から伝送用のデータが供給される。シフトレジス
タ３１は、タイマ制御回路４０からのシフトクロックに
よりシフトされる。シフトレジスタ３１の出力がスイッ
チ回路３４の端子３４Ａに供給される。
【００３０】スイッチ回路３４の端子３４Ｂには、ロー
レベル信号発生回路３５からのローレベルの信号が供給
される。スイッチ回路３４の端子３４Ｃには、ハイレベ
ル信号発生回路３６からのハイレベルの信号が供給され
る。スイッチ回路３４は、タイマ制御回路４０により制
御される。スイッチ回路３４から、出力端子４１が導出
される。
レベル信号発生回路３５からのローレベルの信号が供給
される。スイッチ回路３４の端子３４Ｃには、ハイレベ
ル信号発生回路３６からのハイレベルの信号が供給され
る。スイッチ回路３４は、タイマ制御回路４０により制
御される。スイッチ回路３４から、出力端子４１が導出
される。
【００３１】タイマ制御回路４０に対して、データ部タ
イマ３７、ローレベル期間タイマ３８、ハイレベル期間
タイマ３９が設けられる。データ部タイマ３７は、デー
タ部の期間（図４及び図５における期間Ｔ21及びＴ31）
を計測する。ローレベル期間タイマ３８は、同期部のロ
ーレベルの期間（図４及び図５における期間Ｔ11）を計
測する。ハイレベル期間タイマ３９は、同期部のハイレ
ベルの期間（図４及び図５における期間Ｔ12）を計測す
る。
イマ３７、ローレベル期間タイマ３８、ハイレベル期間
タイマ３９が設けられる。データ部タイマ３７は、デー
タ部の期間（図４及び図５における期間Ｔ21及びＴ31）
を計測する。ローレベル期間タイマ３８は、同期部のロ
ーレベルの期間（図４及び図５における期間Ｔ11）を計
測する。ハイレベル期間タイマ３９は、同期部のハイレ
ベルの期間（図４及び図５における期間Ｔ12）を計測す
る。
【００３２】タイマ制御回路４０は、図７にフローチャ
ートで示すような処理を行なって、スイッチ回路３４を
切り換える。これにより、出力端子４１からは、上述の
ようにエンコードされた信号が出力される。
ートで示すような処理を行なって、スイッチ回路３４を
切り換える。これにより、出力端子４１からは、上述の
ようにエンコードされた信号が出力される。
【００３３】即ち、図７に示すように、先ず、スイッチ
回路３４は端子３４Ａ側に設定される（ステップＳＴ
１）。そして、データ部タイマ３７がセットされる（ス
テップＳＴ２）。
回路３４は端子３４Ａ側に設定される（ステップＳＴ
１）。そして、データ部タイマ３７がセットされる（ス
テップＳＴ２）。
【００３４】スイッチ回路３４が端子３４Ａ側に設定さ
れると、シフトレジスタ３１からのデータが出力端子４
１から出力される。
れると、シフトレジスタ３１からのデータが出力端子４
１から出力される。
【００３５】データ部タイマ３７の出力から、データ部
の出力期間が経過したかどうかが判断される（ステップ
ＳＴ３）。データ部の出力期間が経過したら、データ部
タイマ３７がクリアされ（ステップＳＴ４）、スイッチ
回路３４が端子３４Ｂ側に設定される（ステップＳＴ
５）。そして、ローレベル期間タイマ３８がセットされ
る（ステップＳＴ６）。
の出力期間が経過したかどうかが判断される（ステップ
ＳＴ３）。データ部の出力期間が経過したら、データ部
タイマ３７がクリアされ（ステップＳＴ４）、スイッチ
回路３４が端子３４Ｂ側に設定される（ステップＳＴ
５）。そして、ローレベル期間タイマ３８がセットされ
る（ステップＳＴ６）。
【００３６】スイッチ回路３４が端子３４Ｂ側に設定さ
れると、ローレベル信号発生回路３５からのローレベル
の信号が出力端子４１から出力される。
れると、ローレベル信号発生回路３５からのローレベル
の信号が出力端子４１から出力される。
【００３７】ローレベル期間タイマ３８の出力から、同
期部のローベルの出力期間が経過したかどうかが判断さ
れる（ステップＳＴ７）。同期部のローレベルの出力期
間が経過したら、ローレベル期間タイマ３８がクリアさ
れ（ステップＳＴ８）、スイッチ回路３４が端子３４Ｃ
側に設定される（ステップＳＴ９）。そして、ハイレベ
ル期間タイマ３９がセットされる（ステップＳＴ１
０）。
期部のローベルの出力期間が経過したかどうかが判断さ
れる（ステップＳＴ７）。同期部のローレベルの出力期
間が経過したら、ローレベル期間タイマ３８がクリアさ
れ（ステップＳＴ８）、スイッチ回路３４が端子３４Ｃ
側に設定される（ステップＳＴ９）。そして、ハイレベ
ル期間タイマ３９がセットされる（ステップＳＴ１
０）。
【００３８】スイッチ回路３４が端子３４Ｃ側に設定さ
れると、ハイレベル信号発生回路３６からのハイレベル
の信号が出力端子４１から出力される。
れると、ハイレベル信号発生回路３６からのハイレベル
の信号が出力端子４１から出力される。
【００３９】ハイレベル期間タイマ３９の出力から、同
期部のハイベルの出力期間が経過したかどうかが判断さ
れる（ステップＳＴ１１）。同期部のハイレベルの出力
期間が経過したら、ハイレベル期間タイマ３９がクリア
される（ステップＳＴ１２）。そして、シフトクロック
が１つ送られてから（ステップＳＴ１３）、ステップＳ
Ｔ１にリターンされる。
期部のハイベルの出力期間が経過したかどうかが判断さ
れる（ステップＳＴ１１）。同期部のハイレベルの出力
期間が経過したら、ハイレベル期間タイマ３９がクリア
される（ステップＳＴ１２）。そして、シフトクロック
が１つ送られてから（ステップＳＴ１３）、ステップＳ
Ｔ１にリターンされる。
【００４０】上述のような制御により、ローレベル又は
ハイレベルのデータ部に、所定時間ローレベルで所定時
間ハイレベルの同期部が付加されたことになり、出力端
子４１からは、上述のようにエンコードされた信号が出
力されることになる。
ハイレベルのデータ部に、所定時間ローレベルで所定時
間ハイレベルの同期部が付加されたことになり、出力端
子４１からは、上述のようにエンコードされた信号が出
力されることになる。
【００４１】次に、このような符号の復号処理について
説明する。このような符号は、例えば、ローレベルから
ハイレベルの変化点の直前にあるローレベルの期間が、
符号「１」での後半部のローレベルの期間より長いかど
うかにより復号できる。
説明する。このような符号は、例えば、ローレベルから
ハイレベルの変化点の直前にあるローレベルの期間が、
符号「１」での後半部のローレベルの期間より長いかど
うかにより復号できる。
【００４２】即ち、図８に示すように、上述のように符
号化された符号が入力されたとする。この符号は、
「０」、「１」、「１」、「０」…である。
号化された符号が入力されたとする。この符号は、
「０」、「１」、「１」、「０」…である。
【００４３】このような符号が入力された場合、復号時
には、ローレベルからハイレベルの変化点ｔ11、ｔ12、
ｔ13、ｔ14…が検出される。そして、このローレベルか
らハイレベルの変化点ｔ11、ｔ12、ｔ13、ｔ14…の直前
のローレベルの長さが判断され、これにより、「０」か
「１」かに復号される。
には、ローレベルからハイレベルの変化点ｔ11、ｔ12、
ｔ13、ｔ14…が検出される。そして、このローレベルか
らハイレベルの変化点ｔ11、ｔ12、ｔ13、ｔ14…の直前
のローレベルの長さが判断され、これにより、「０」か
「１」かに復号される。
【００４４】時点ｔ11では、その直前のローレベルの長
さＬ11が符号「１」での後半部のローレベルの期間より
長いので、「０」に復号される。時点ｔ12では、その直
前のローレベルの長さＬ12が符号「１」での後半部のロ
ーレベルの期間より短いので、「１」に復号される。時
点ｔ13では、その直前のローレベルの長さＬ13が符号
「１」での後半部のローレベルの期間より短いので、
「１」に復号される。時点ｔ14では、その直前のローレ
ベルの長さＬ14が符号「１」での後半部のローレベルの
期間より長いので、「０」に復号される。
さＬ11が符号「１」での後半部のローレベルの期間より
長いので、「０」に復号される。時点ｔ12では、その直
前のローレベルの長さＬ12が符号「１」での後半部のロ
ーレベルの期間より短いので、「１」に復号される。時
点ｔ13では、その直前のローレベルの長さＬ13が符号
「１」での後半部のローレベルの期間より短いので、
「１」に復号される。時点ｔ14では、その直前のローレ
ベルの長さＬ14が符号「１」での後半部のローレベルの
期間より長いので、「０」に復号される。
【００４５】図９は、このように、ローレベルからハイ
レベルの変化点の直前にあるローレベルの期間が符号
「１」での後半部のローレベルの期間より長いかどうか
により復号を行なうデコーダの一例である。
レベルの変化点の直前にあるローレベルの期間が符号
「１」での後半部のローレベルの期間より長いかどうか
により復号を行なうデコーダの一例である。
【００４６】図９において、入力端子５１に受信データ
が供給される。この受信データは、立ち下がりエッジ検
出回路５２に供給されると共に、立ち上がりエッジ検出
回路５３に供給される。立ち上がりエッジ検出回路５２
の出力及び立ち下がりエッジ検出回路５３の出力がロー
レベル期間計測タイマ５４に供給される。ローレベル期
間計測タイマ５４は、立ち下がりエッジ検出回路５２の
出力で計測を開始し、立ち上がりエッジ計測回路５３の
出力で計測を終了する。
が供給される。この受信データは、立ち下がりエッジ検
出回路５２に供給されると共に、立ち上がりエッジ検出
回路５３に供給される。立ち上がりエッジ検出回路５２
の出力及び立ち下がりエッジ検出回路５３の出力がロー
レベル期間計測タイマ５４に供給される。ローレベル期
間計測タイマ５４は、立ち下がりエッジ検出回路５２の
出力で計測を開始し、立ち上がりエッジ計測回路５３の
出力で計測を終了する。
【００４７】ローレベル期間計測タイマ５４の出力がコ
ンパレータ５５及び５６に供給される。コンパレータ５
５には、符号「１」計測時間発生回路５７の出力が供給
される。コンパレータ５６には、符号「０」計測時間発
生回路５８の出力が供給される。
ンパレータ５５及び５６に供給される。コンパレータ５
５には、符号「１」計測時間発生回路５７の出力が供給
される。コンパレータ５６には、符号「０」計測時間発
生回路５８の出力が供給される。
【００４８】符号「１」計測時間発生回路５７は、符号
「１」の場合のローレベルからハイレベルの変化点の直
前のローレベルの期間に対応する時間（図２Ｂにおける
期間Ｔ4 ）に設定される。符号「０」計測時間発生回路
５８には、符号「０」の場合のローレベルからハイレベ
ルの変化点の直前のローレベルの期間に対応する時間
（図２Ａにおける期間Ｔ1 ）に設定される。
「１」の場合のローレベルからハイレベルの変化点の直
前のローレベルの期間に対応する時間（図２Ｂにおける
期間Ｔ4 ）に設定される。符号「０」計測時間発生回路
５８には、符号「０」の場合のローレベルからハイレベ
ルの変化点の直前のローレベルの期間に対応する時間
（図２Ａにおける期間Ｔ1 ）に設定される。
【００４９】コンパレータ５５及び５６の出力が判断回
路５９に供給される。判断回路５９により、コンパレー
タ５５及び５６の出力から、受信データの符号が判定さ
れる。
路５９に供給される。判断回路５９により、コンパレー
タ５５及び５６の出力から、受信データの符号が判定さ
れる。
【００５０】即ち、ローレベル期間計測タイマ５４によ
り、ローレベルからハイレベルの変化点の直前にあるロ
ーレベルの期間が計測される。コンパレータ５５によ
り、ローレベルからハイレベルの変化点の直前にあるロ
ーレベルの期間が、符号「１」の場合のローレベルから
ハイレベルの変化点の直前のローレベルの期間と一致す
るかどうかが検出される。コンパレータ５６により、ロ
ーレベルからハイレベルの変化点の直前にあるローレベ
ルの期間が、符号「０」の場合のローレベルからハイレ
ベルの変化点の直前のローレベルの期間と一致するかど
うかが判断される。このコンパレータ５５及び５６の検
出出力が判断回路５９に供給される。
り、ローレベルからハイレベルの変化点の直前にあるロ
ーレベルの期間が計測される。コンパレータ５５によ
り、ローレベルからハイレベルの変化点の直前にあるロ
ーレベルの期間が、符号「１」の場合のローレベルから
ハイレベルの変化点の直前のローレベルの期間と一致す
るかどうかが検出される。コンパレータ５６により、ロ
ーレベルからハイレベルの変化点の直前にあるローレベ
ルの期間が、符号「０」の場合のローレベルからハイレ
ベルの変化点の直前のローレベルの期間と一致するかど
うかが判断される。このコンパレータ５５及び５６の検
出出力が判断回路５９に供給される。
【００５１】判断回路５９は、コンパレータ５５の出力
から、ローレベルからハイレベルの変化点の直前にある
ローレベルの期間が符号「１」の場合のローレベルから
ハイレベルの変化点の直前のローレベルの期間と一致す
ると判断した場合には、「１」に復号する。また、コン
パレータ５６の出力から、ローレベルからハイレベルの
変化点の直前にあるローレベルの期間が符号「０」の場
合のローレベルからハイレベルの変化点の直前のローレ
ベルの期間と一致すると判断した場合には、「０」に復
号する。
から、ローレベルからハイレベルの変化点の直前にある
ローレベルの期間が符号「１」の場合のローレベルから
ハイレベルの変化点の直前のローレベルの期間と一致す
ると判断した場合には、「１」に復号する。また、コン
パレータ５６の出力から、ローレベルからハイレベルの
変化点の直前にあるローレベルの期間が符号「０」の場
合のローレベルからハイレベルの変化点の直前のローレ
ベルの期間と一致すると判断した場合には、「０」に復
号する。
【００５２】図１０は、デコーダの他の例を示すもので
ある。前述の例では、ローレベルからハイレベルの変化
点の直前にあるローレベルの期間が符号「１」での後半
部のローレベルの期間より長いかどうかにより復号を行
なっていたが、この例では、受信データのローレベルの
信号時間が短いか長いかを抵抗とコンデンサとからなる
積分回路に記憶させることで、復号を行なうものであ
る。
ある。前述の例では、ローレベルからハイレベルの変化
点の直前にあるローレベルの期間が符号「１」での後半
部のローレベルの期間より長いかどうかにより復号を行
なっていたが、この例では、受信データのローレベルの
信号時間が短いか長いかを抵抗とコンデンサとからなる
積分回路に記憶させることで、復号を行なうものであ
る。
【００５３】即ち、図１０において、入力端子６１から
の受信データは、Ｄフリップフロップ６２のクロック入
力端子に供給されると共に、抵抗６３、コンデンサ６４
からなる積分回路６５に供給される。積分回路６５の出
力がＤフリップフロップ６２のデータ入力端子に供給さ
れる。
の受信データは、Ｄフリップフロップ６２のクロック入
力端子に供給されると共に、抵抗６３、コンデンサ６４
からなる積分回路６５に供給される。積分回路６５の出
力がＤフリップフロップ６２のデータ入力端子に供給さ
れる。
【００５４】Ｄフリップフロップ６２で、受信データの
立ち上がりで、積分回路６５を介された受信データが取
り込まれる。積分回路６５では、受信データのローレベ
ルの期間の長短が記憶される。
立ち上がりで、積分回路６５を介された受信データが取
り込まれる。積分回路６５では、受信データのローレベ
ルの期間の長短が記憶される。
【００５５】つまり、図１１に示すように、ローレベル
の期間が長い信号（図１１Ａ）が入力されると、積分回
路６５の出力は、図１１Ｂに示すように、ローレベルま
で下がる。このため、図１１Ｃに示すように、データの
立ち上がりで積分回路６５の出力を取り込むと、取り込
まれるデータはローレベルとなる。これに対して、図１
２に示すように、ローレベルの期間が短い信号（図１２
Ａ）が入力された場合には、積分回路６５の出力は、図
１２Ｂに示すように、ローレベルまで下がらない。この
ため、図１２Ｃに示すように、データの立ち上がりで積
分回路６５の出力を取り込むと、取り込まれるデータは
ハイレベルとなる。
の期間が長い信号（図１１Ａ）が入力されると、積分回
路６５の出力は、図１１Ｂに示すように、ローレベルま
で下がる。このため、図１１Ｃに示すように、データの
立ち上がりで積分回路６５の出力を取り込むと、取り込
まれるデータはローレベルとなる。これに対して、図１
２に示すように、ローレベルの期間が短い信号（図１２
Ａ）が入力された場合には、積分回路６５の出力は、図
１２Ｂに示すように、ローレベルまで下がらない。この
ため、図１２Ｃに示すように、データの立ち上がりで積
分回路６５の出力を取り込むと、取り込まれるデータは
ハイレベルとなる。
【００５６】このように、積分回路６５では、データが
ローレベルからハイレベルに立ち上がる直前のローレベ
ルの期間を記憶していることになり、データがローレベ
ルからハイレベルに立ち上がる直前のローレベルの期間
が長ければローレベル、データがローレベルからハイレ
ベルに立ち上がる直前のローレベルの期間が短ければハ
イレベルがＤフリップフロップ６２に取り込まれる。
ローレベルからハイレベルに立ち上がる直前のローレベ
ルの期間を記憶していることになり、データがローレベ
ルからハイレベルに立ち上がる直前のローレベルの期間
が長ければローレベル、データがローレベルからハイレ
ベルに立ち上がる直前のローレベルの期間が短ければハ
イレベルがＤフリップフロップ６２に取り込まれる。
【００５７】なお、上述の例では、符号「０」と符号
「１」との２値データのみ伝送するようにしているが、
更に、図１３に示すように、同期用パターンを送るよう
にしても良い。図１３において、ＳＹＮＣで示す期間
は、同期用のパターンである。この同期用のパターン
は、符号「０」でのローレベルの期間より更に長い期間
ローレベルとなるように設定される。この同期用のパタ
ーンは、データ送信開始を知らせたりするのに利用でき
る。
「１」との２値データのみ伝送するようにしているが、
更に、図１３に示すように、同期用パターンを送るよう
にしても良い。図１３において、ＳＹＮＣで示す期間
は、同期用のパターンである。この同期用のパターン
は、符号「０」でのローレベルの期間より更に長い期間
ローレベルとなるように設定される。この同期用のパタ
ーンは、データ送信開始を知らせたりするのに利用でき
る。
【００５８】図１４は、マスタ側の電子機器とスレーブ
側の電子機器との双方で、データのやり取りを行なえる
ようにした例である。図１４において、７１はマスタ側
の電子機器、７２はスレーブ側の電子機器である。マス
タ側の電子機器７１には、エンコーダ７３が設けられ
る。エンコーダ７３としては、図６に示したような構成
のものが用いられる。また、マスタ側の電子機器７１に
は、トライステートバッファ７４、データ受信用のＤフ
リップフロップ７５が設けられる。スレーブ側の電子機
器７２には、デコーダ７７が設けられる。デコーダ７７
としては、図９又は図１０に示したような構成のものが
用いられる。更に、スレーブ側の電子機器７２には、デ
ータ送信用のシフトレジスタ７８、抵抗７９が設けられ
る。マスタ側の電子機器７１と、スレーブ側の電子機器
７２とは、伝送ライン８０を介して接続される。
側の電子機器との双方で、データのやり取りを行なえる
ようにした例である。図１４において、７１はマスタ側
の電子機器、７２はスレーブ側の電子機器である。マス
タ側の電子機器７１には、エンコーダ７３が設けられ
る。エンコーダ７３としては、図６に示したような構成
のものが用いられる。また、マスタ側の電子機器７１に
は、トライステートバッファ７４、データ受信用のＤフ
リップフロップ７５が設けられる。スレーブ側の電子機
器７２には、デコーダ７７が設けられる。デコーダ７７
としては、図９又は図１０に示したような構成のものが
用いられる。更に、スレーブ側の電子機器７２には、デ
ータ送信用のシフトレジスタ７８、抵抗７９が設けられ
る。マスタ側の電子機器７１と、スレーブ側の電子機器
７２とは、伝送ライン８０を介して接続される。
【００５９】このような構成では、マスタ側の電子機器
７１からスレーブ側の電子機器７２にデータを伝送する
ばかりでなく、スレーブ側の電子機器７２からマスタ側
の電子機器７１にデータを伝送することができる。
７１からスレーブ側の電子機器７２にデータを伝送する
ばかりでなく、スレーブ側の電子機器７２からマスタ側
の電子機器７１にデータを伝送することができる。
【００６０】即ち、マスタ側の電子機器７１からスレー
ブ側の電子機器７２にデータを伝送する場合には、マス
タ側の電子機器７１のエンコーダ７３でデータがエンコ
ードされ、このデータがトライステートバッファ７４、
伝送ライン８０を介して、スレーブ側の電子機器７２に
送られる。そして、スレーブ側の電子機器７２のデコー
ダ７７で、このデータがデコードされる。
ブ側の電子機器７２にデータを伝送する場合には、マス
タ側の電子機器７１のエンコーダ７３でデータがエンコ
ードされ、このデータがトライステートバッファ７４、
伝送ライン８０を介して、スレーブ側の電子機器７２に
送られる。そして、スレーブ側の電子機器７２のデコー
ダ７７で、このデータがデコードされる。
【００６１】スレーブ側の電子機器７２からマスタ側の
電子機器７１にデータを伝送する場合には、スレーブ側
の電子機器７２のシフトレジスタ７８からデータが出力
される。このシフトレジスタ７８からのデータは、抵抗
７９、伝送ライン８０を介して、マスタ側の電子機器７
１に送られる。そして、マスタ側の電子機器７１のＤフ
リップフロップ７５で、このデータが取り込まれる。
電子機器７１にデータを伝送する場合には、スレーブ側
の電子機器７２のシフトレジスタ７８からデータが出力
される。このシフトレジスタ７８からのデータは、抵抗
７９、伝送ライン８０を介して、マスタ側の電子機器７
１に送られる。そして、マスタ側の電子機器７１のＤフ
リップフロップ７５で、このデータが取り込まれる。
【００６２】このように、スレーブ側の電子機器７２か
らマスタ側の電子機器７１にデータを伝送する場合、デ
ータ部の期間に対応する期間、トライステートバッファ
７４がハイインピーダンス状態に設定される。このよう
に、データ部の期間に対応する期間トライステートバッ
ファ７４をハイインピーダンス状態に設定すると、スレ
ーブ側の電子機器７２にエンコーダを設けなくても、マ
スタ側の電子機器７１のＤフリップフロップ７５では、
エンコードされたデータを取り込むことができる。
らマスタ側の電子機器７１にデータを伝送する場合、デ
ータ部の期間に対応する期間、トライステートバッファ
７４がハイインピーダンス状態に設定される。このよう
に、データ部の期間に対応する期間トライステートバッ
ファ７４をハイインピーダンス状態に設定すると、スレ
ーブ側の電子機器７２にエンコーダを設けなくても、マ
スタ側の電子機器７１のＤフリップフロップ７５では、
エンコードされたデータを取り込むことができる。
【００６３】つまり、図１５Ａに示すように、スレーブ
側の電子機器７２のシフトレジスタ７８からハイレベル
の信号が出力されたとする。図１５Ｂに示すように、デ
ータ部の期間Ｔ51では、トライステートバッファ７４が
ハイインピーダンス状態に設定される。このため、デー
タ部の期間Ｔ51では、図１５Ｃに示すように、シフトレ
ジスタ７８からの信号（ハイレベル）がそのままマスタ
側の電子機器７１のＤフリップフロップ７５に入力され
る。同期部の期間Ｔ52では、トライステートバッファ７
４が駆動される。このため、エンコーダ７３からの、所
定期間ローレベル、所定期間ハイレベルとなる同期部の
信号が、Ｄフリップフロップ７５に入力される。従っ
て、図１５Ｃに示すように、エンコードされた符号
「１」がＤフリップフロップ７５に入力されたことにな
る。
側の電子機器７２のシフトレジスタ７８からハイレベル
の信号が出力されたとする。図１５Ｂに示すように、デ
ータ部の期間Ｔ51では、トライステートバッファ７４が
ハイインピーダンス状態に設定される。このため、デー
タ部の期間Ｔ51では、図１５Ｃに示すように、シフトレ
ジスタ７８からの信号（ハイレベル）がそのままマスタ
側の電子機器７１のＤフリップフロップ７５に入力され
る。同期部の期間Ｔ52では、トライステートバッファ７
４が駆動される。このため、エンコーダ７３からの、所
定期間ローレベル、所定期間ハイレベルとなる同期部の
信号が、Ｄフリップフロップ７５に入力される。従っ
て、図１５Ｃに示すように、エンコードされた符号
「１」がＤフリップフロップ７５に入力されたことにな
る。
【００６４】図１６Ａに示すように、スレーブ側の電子
機器７２のシフトレジスタ７８からローレベルの信号が
出力されたとする。図１６Ｂに示すように、データ部の
期間Ｔ51では、トライステートバッファ７４がハイイン
ピーダンス状態に設定される。このため、データ部の期
間Ｔ51では、図１６Ｃに示すように、シフトレジスタ７
８からの信号（ローレベル）がそのままマスタ側の電子
機器７１のＤフリップフロップ７５に入力される。同期
部の期間Ｔ52では、トライステートバッファ７４が駆動
される。このため、エンコーダ７３からの、所定期間ロ
ーレベル、所定期間ハイレベルとなる同期部の信号が、
Ｄフリップフロップ７５に入力される。従って、図１６
Ｃに示すように、エンコードされた符号「０」がＤフリ
ップフロップ７５に入力されたことになる。
機器７２のシフトレジスタ７８からローレベルの信号が
出力されたとする。図１６Ｂに示すように、データ部の
期間Ｔ51では、トライステートバッファ７４がハイイン
ピーダンス状態に設定される。このため、データ部の期
間Ｔ51では、図１６Ｃに示すように、シフトレジスタ７
８からの信号（ローレベル）がそのままマスタ側の電子
機器７１のＤフリップフロップ７５に入力される。同期
部の期間Ｔ52では、トライステートバッファ７４が駆動
される。このため、エンコーダ７３からの、所定期間ロ
ーレベル、所定期間ハイレベルとなる同期部の信号が、
Ｄフリップフロップ７５に入力される。従って、図１６
Ｃに示すように、エンコードされた符号「０」がＤフリ
ップフロップ７５に入力されたことになる。
【００６５】
【発明の効果】この発明によれば、電子機器間でデータ
をシリアル伝送する場合に、データ部と同期部とからな
る符号にエンコードしているので、別のラインでクロッ
クを伝送しなくても、誤りなくデータを伝送できる。ま
た、この発明によれば、データ部に同期部を付加するだ
けでエンコードできると共に、例えば、データの立ち上
がる直前のローレベルの期間を計測するだけでデコード
できるので、エンコーダ及びデコーダが複雑化せず、ハ
ードウェアが増大しない。
をシリアル伝送する場合に、データ部と同期部とからな
る符号にエンコードしているので、別のラインでクロッ
クを伝送しなくても、誤りなくデータを伝送できる。ま
た、この発明によれば、データ部に同期部を付加するだ
けでエンコードできると共に、例えば、データの立ち上
がる直前のローレベルの期間を計測するだけでデコード
できるので、エンコーダ及びデコーダが複雑化せず、ハ
ードウェアが増大しない。
【図１】この発明が適用された電子機器間のデータ伝送
の一例の説明に用いるブロック図である。
の一例の説明に用いるブロック図である。
【図２】この発明が適用された符号の説明に用いる略線
図である。
図である。
【図３】この発明が適用された符号の説明に用いる略線
図である。
図である。
【図４】この発明が適用された符号の説明に用いる略線
図である。
図である。
【図５】この発明が適用された符号の説明に用いる略線
図である。
図である。
【図６】この発明が適用されたエンコーダの一例のブロ
ック図である。
ック図である。
【図７】この発明が適用されたエンコーダの説明に用い
るフローチャートである。
るフローチャートである。
【図８】この発明が適用された符号の説明に用いる略線
図である。
図である。
【図９】この発明が適用されたデコーダの一例のブロッ
ク図である。
ク図である。
【図１０】この発明が適用されたデコーダの他の例のブ
ロック図である。
ロック図である。
【図１１】この発明が適用されたデコーダの説明に用い
る波形図である。
る波形図である。
【図１２】この発明が適用されたデコーダの説明に用い
る波形図である。
る波形図である。
【図１３】この発明が適用された符号の説明に用いる略
線図である。
線図である。
【図１４】この発明が適用された電子機器間のデータ伝
送の他の例の説明に用いるブロック図である。
送の他の例の説明に用いるブロック図である。
【図１５】この発明が適用された電子機器間のデータ伝
送の他の例の説明に用いるタイミング図である。
送の他の例の説明に用いるタイミング図である。
【図１６】この発明が適用された電子機器間のデータ伝
送の他の例の説明に用いるタイミング図である。
送の他の例の説明に用いるタイミング図である。
【図１７】従来の電子機器間のデータ伝送の一例のブロ
ック図である。
ック図である。
【図１８】従来の電子機器間のデータ伝送の一例の説明
に用いるタイミング図である。
に用いるタイミング図である。
【図１９】従来の電子機器間のデータ伝送の他の例のブ
ロック図である。
ロック図である。
１，２・・・電子機器，４・・・エンコーダ，５・・・
デコーダ
デコーダ
Claims (5)
- 【請求項１】 一方の符号は第１の極性のデータ部と同
期部とからなり、他方の符号は第２の極性のデータ部と
同期部とからなる、２値化されたディジタル信号の伝送
方法。 - 【請求項２】 上記同期部は、上記第１の極性と上記第
２の極性とからなる請求項１記載のディジタル信号の伝
送方法。 - 【請求項３】 一方の符号は第１の極性のデータ部と同
期部とからなり、他方の符号は第２の極性のデータ部と
同期部とからなる符号をエンコードするエンコーダにお
いて、 第１の極性の信号を発生する第１の信号発生手段と、 第２の極性の信号を発生する第２の信号発生手段と、 上記データ部の長さ及び上記同期部の長さに応じて、上
記データ部の信号と、上記第１の信号発生手段の出力
と、上記第２の信号発生手段の出力とを切り換えて出力
する切換手段とを備えるようにしたエンコーダ。 - 【請求項４】 一方の符号は第１の極性のデータ部と同
期部とからなり、他方の符号は第２の極性のデータ部と
同期部とからなる符号をデコードするデコーダにおい
て、 伝送されてきた符号の同期部のタイミングに基づいて、
上記伝送されてきた符号の一方又は他方の極性の長さを
計測する計測手段と、 上記伝送されてきた符号の一方又は他方の極性の長さに
応じて、上記伝送されてきた符号を判断する判断手段と
を備えるようにしたデコーダ。 - 【請求項５】 一方の符号は第１の極性のデータ部と同
期部とからなり、他方の符号は第２の極性のデータ部と
同期部とからなる符号をデコードするデコーダにおい
て、 伝送されてきた符号を積分する積分手段と、 上記積分手段の出力を伝送されてきた符号の同期部のタ
イミングで取り込むデータ取込み手段とを備えるように
したデコーダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17733196A JP4001955B2 (ja) | 1996-06-18 | 1996-06-18 | ディジタル信号の伝送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17733196A JP4001955B2 (ja) | 1996-06-18 | 1996-06-18 | ディジタル信号の伝送方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004209649A Division JP3757978B2 (ja) | 2004-07-16 | 2004-07-16 | データ伝送装置および通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1013393A true JPH1013393A (ja) | 1998-01-16 |
| JP4001955B2 JP4001955B2 (ja) | 2007-10-31 |
Family
ID=16029114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17733196A Expired - Fee Related JP4001955B2 (ja) | 1996-06-18 | 1996-06-18 | ディジタル信号の伝送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4001955B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6765959B1 (en) | 1998-06-05 | 2004-07-20 | Hitachi, Ltd. | Communication method of contactless ID card and integrated circuit used in communication method |
| WO2004064346A1 (ja) * | 2003-01-15 | 2004-07-29 | Nippon Telegraph And Telephone Corporation | 非接触ｒｆｉｄシステムの通信方法、非接触ｒｆｉｄシステム、送信機及び受信機 |
| JP2015008452A (ja) * | 2013-05-30 | 2015-01-15 | 学校法人上智学院 | 通信装置及び通信システム |
| US9755821B2 (en) | 2015-04-02 | 2017-09-05 | Samsung Electronics Co., Ltd. | Device including single wire interface and data processing system including the same |
| US10133692B2 (en) | 2015-08-24 | 2018-11-20 | Samsung Electronics Co., Ltd. | Device including a single wire interface and a data processing system having the same |
-
1996
- 1996-06-18 JP JP17733196A patent/JP4001955B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6765959B1 (en) | 1998-06-05 | 2004-07-20 | Hitachi, Ltd. | Communication method of contactless ID card and integrated circuit used in communication method |
| US7116709B2 (en) | 1998-06-05 | 2006-10-03 | Hitachi, Ltd. | Communication method of contactless ID card and integrated circuit used in communication method |
| WO2004064346A1 (ja) * | 2003-01-15 | 2004-07-29 | Nippon Telegraph And Telephone Corporation | 非接触ｒｆｉｄシステムの通信方法、非接触ｒｆｉｄシステム、送信機及び受信機 |
| US7738838B2 (en) | 2003-01-15 | 2010-06-15 | Nippon Telegraph And Telephone Corporation | Non-contact RF ID system communication method, non-contact RF ID system, transmitter, and receiver |
| JP2015008452A (ja) * | 2013-05-30 | 2015-01-15 | 学校法人上智学院 | 通信装置及び通信システム |
| US9755821B2 (en) | 2015-04-02 | 2017-09-05 | Samsung Electronics Co., Ltd. | Device including single wire interface and data processing system including the same |
| US9882711B1 (en) | 2015-04-02 | 2018-01-30 | Samsung Electronics Co., Ltd. | Device including single wire interface and data processing system including the same |
| US10133692B2 (en) | 2015-08-24 | 2018-11-20 | Samsung Electronics Co., Ltd. | Device including a single wire interface and a data processing system having the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4001955B2 (ja) | 2007-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112052208B (zh) | 用于校准输出定时的方法、以及相应的主设备和从设备 | |
| JPH0459819B2 (ja) | ||
| EP1434382B2 (en) | Serial data transferring apparatus | |
| GB2109206A (en) | Data transmission system utilising power line of 3-phase alternating current | |
| JP4001955B2 (ja) | ディジタル信号の伝送方法 | |
| JPH10322404A (ja) | シリアルデータ通信方法および装置 | |
| US4964142A (en) | Receiver synchronization in encoder/decoder | |
| JPH02141162A (ja) | 変復調装置 | |
| US5367543A (en) | Circuit for detecting synchronizing signal in frame synchronization data transmission | |
| JP3757978B2 (ja) | データ伝送装置および通信装置 | |
| JP4026657B2 (ja) | 通信装置 | |
| JP2004266335A (ja) | 調歩同期式シリアル通信回路及び調歩同期式シリアル通信回路を有する半導体集積回路 | |
| CN116472686B (zh) | 以太网网络中的稳健链路同步 | |
| JPS61292434A (ja) | バツフアメモリ | |
| KR20010017264A (ko) | 데이터 통신 방법 | |
| JPH11205396A (ja) | シリアル通信装置 | |
| JPH08256164A (ja) | 通信システム | |
| JP2000013451A (ja) | 光デ−タの受信装置 | |
| JPH0588017B2 (ja) | ||
| JPH1198200A (ja) | 調歩同期式シリアルデータ送受信方法と送信装置，受信装置および送受信装置 | |
| KR930006751B1 (ko) | T1 스터핑 8b6t 부호변환장치 | |
| JPH11355386A (ja) | シリアルインターフェイス、及びこれを用いたモデム装置 | |
| JP3959936B2 (ja) | 送信コード制御回路および受信コード制御回路 | |
| KR880001024B1 (ko) | 데이터 전송방법 | |
| JP2712304B2 (ja) | データ伝送方法，データ伝送装置，データ受信方法およびデータ受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040716 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050324 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050519 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050610 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070629 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070816 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |