JPH1013424A - データ伝送方法及び装置 - Google Patents
データ伝送方法及び装置Info
- Publication number
- JPH1013424A JPH1013424A JP15949196A JP15949196A JPH1013424A JP H1013424 A JPH1013424 A JP H1013424A JP 15949196 A JP15949196 A JP 15949196A JP 15949196 A JP15949196 A JP 15949196A JP H1013424 A JPH1013424 A JP H1013424A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- cell
- transmission
- control
- band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5679—Arbitration or scheduling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
- Transmitters (AREA)
Abstract
(57)【要約】
【課題】 制御対象であるセル速度の帯域幅が広範囲に
亘る場合、帯域による精度のバラツキや回路規模の増大
が問題になっている。 【解決手段】 各チャネルに固有の伝送速度が、1又は
複数の境界によって前帯域を区分しいずれの小帯域に属
するかに基づいて、各チャネルのデータ伝送に用いる伝
送制御方式をチャネル毎個別に切り替える。
亘る場合、帯域による精度のバラツキや回路規模の増大
が問題になっている。 【解決手段】 各チャネルに固有の伝送速度が、1又は
複数の境界によって前帯域を区分しいずれの小帯域に属
するかに基づいて、各チャネルのデータ伝送に用いる伝
送制御方式をチャネル毎個別に切り替える。
Description
【0001】
【発明の属する技術分野】本発明はデータ伝送方法及び
装置に関する。例えば、セルリレー方式のスイッチに適
用し得るものである。
装置に関する。例えば、セルリレー方式のスイッチに適
用し得るものである。
【0002】
【従来の技術】今日、固定長データ(以下、セルとい
う)の転送速度を制御する方式として、次に示す3つの
制御方式が主に用いられている。ここで、3つの制御方
式とは、2つの最小セル間隔制御方式(すなわち、セル
時間基準方式及びクロック時間基準方式)と、スライデ
ィングウインドウ制御方式の3つである。なお、以下、
2つの最小セル間隔制御方式を区別するため、セル時間
を基準とする最小セル間隔制御方式を最小セル間隔制御
方式と、クロック時間を基準とする最小セル間隔制御方
式を最小クロック間隔制御と呼ぶことにする。
う)の転送速度を制御する方式として、次に示す3つの
制御方式が主に用いられている。ここで、3つの制御方
式とは、2つの最小セル間隔制御方式(すなわち、セル
時間基準方式及びクロック時間基準方式)と、スライデ
ィングウインドウ制御方式の3つである。なお、以下、
2つの最小セル間隔制御方式を区別するため、セル時間
を基準とする最小セル間隔制御方式を最小セル間隔制御
方式と、クロック時間を基準とする最小セル間隔制御方
式を最小クロック間隔制御と呼ぶことにする。
【0003】まず、最小セル時間制御方式について説明
する。この方式は、前回送出があった時間から、次回送
出できる時間までの間隔をセルの送出間隔単位で制御方
式である。従って、目標転送レートをピークレートの50
%とする場合には、セルの送出が1セルおきになるよう
に制御するようになっている。
する。この方式は、前回送出があった時間から、次回送
出できる時間までの間隔をセルの送出間隔単位で制御方
式である。従って、目標転送レートをピークレートの50
%とする場合には、セルの送出が1セルおきになるよう
に制御するようになっている。
【0004】図2に、最小セル間隔制御装置のブロック
図を示す。この制御装置では、1セル間隔時間でカウン
トアップ動作する無限カウンタとしての基準カウンタ1
を用いる。セル送出の際、加算器(ADDER) 2において、
送出セルのチャネルに対応するピークレート値を基準カ
ウンタ1のカウント値に加算する。この加算結果が、次
回送出時におけるセル送出可能時間であり、メモリ3の
所定位置に書き込まれる。
図を示す。この制御装置では、1セル間隔時間でカウン
トアップ動作する無限カウンタとしての基準カウンタ1
を用いる。セル送出の際、加算器(ADDER) 2において、
送出セルのチャネルに対応するピークレート値を基準カ
ウンタ1のカウント値に加算する。この加算結果が、次
回送出時におけるセル送出可能時間であり、メモリ3の
所定位置に書き込まれる。
【0005】なお、加算値は、チャネル毎に割り当てら
れた所定位置に書き込まれる。この際、書き込み位置
は、スケジューラ4の制御によりR/W回路5によって
指定される。スケジューラ4は、チャネルのチェックの
時間割付を管理する回路である。スケジューラ4を用い
て時分割でチェックするのは、チャネル毎にチェック回
路を持つと回路規模が大きくなるためである。
れた所定位置に書き込まれる。この際、書き込み位置
は、スケジューラ4の制御によりR/W回路5によって
指定される。スケジューラ4は、チャネルのチェックの
時間割付を管理する回路である。スケジューラ4を用い
て時分割でチェックするのは、チャネル毎にチェック回
路を持つと回路規模が大きくなるためである。
【0006】このように、所定位置に書き込まれたセル
送出可能時間は、スケジューラ4から読み出し命令を受
けたR/W回路5によりメモリ3から逐次読み出され、
比較回路6に入力される。この比較回路6における基準
カウンタ1のカウント値(現在時刻)と、メモリ3から
読み出したセル送出可能時間との比較により、送出可能
(OK)か否かが判定される。
送出可能時間は、スケジューラ4から読み出し命令を受
けたR/W回路5によりメモリ3から逐次読み出され、
比較回路6に入力される。この比較回路6における基準
カウンタ1のカウント値(現在時刻)と、メモリ3から
読み出したセル送出可能時間との比較により、送出可能
(OK)か否かが判定される。
【0007】ここで、カウント値がセル送出可能時間を
越えている場合、送出可(OK)が出され、その情報が
判定結果保持フリップフロップ7に保持される。なお、
判定結果保持フリップフロップ7はチャネル分存在して
いるので、スケジューラ4からの信号により、どのチャ
ネルに対応するフリップフロップに保持するかを選択す
る。
越えている場合、送出可(OK)が出され、その情報が
判定結果保持フリップフロップ7に保持される。なお、
判定結果保持フリップフロップ7はチャネル分存在して
いるので、スケジューラ4からの信号により、どのチャ
ネルに対応するフリップフロップに保持するかを選択す
る。
【0008】判定結果保持フリップフロップ7の出力
は、その出力が「H」レベルのチャネル間で競合回路8
における競合制御が行われ、競合に勝ったチャネル情報
が送出可チャネルを表すチャネル情報として出力され
る。なお、送出可となったチャネルの判定結果保持フリ
ップフロップはリセットされ、さらに、R/W回路5を
介してメモり3に加算器2の出力が次回送出可能時間と
して書き込まれる。以上が、最小セル間隔制御装置によ
る制御の概要である。
は、その出力が「H」レベルのチャネル間で競合回路8
における競合制御が行われ、競合に勝ったチャネル情報
が送出可チャネルを表すチャネル情報として出力され
る。なお、送出可となったチャネルの判定結果保持フリ
ップフロップはリセットされ、さらに、R/W回路5を
介してメモり3に加算器2の出力が次回送出可能時間と
して書き込まれる。以上が、最小セル間隔制御装置によ
る制御の概要である。
【0009】次に、最小クロック時間制御方式について
説明する。この方式も、基本的な手法は、前述の最小セ
ル時間制御方式と同じである。ただし、この制御方式の
場合には、判定に使用する基準カウンタのカウント値の
更新を1セル間隔時間から装置内の基本クロック間隔と
する点が異なる。この置き換えにより、精度の細かいピ
ークレート制御を実現している。
説明する。この方式も、基本的な手法は、前述の最小セ
ル時間制御方式と同じである。ただし、この制御方式の
場合には、判定に使用する基準カウンタのカウント値の
更新を1セル間隔時間から装置内の基本クロック間隔と
する点が異なる。この置き換えにより、精度の細かいピ
ークレート制御を実現している。
【0010】図3に最小クロック間隔制御装置のブロッ
ク図を示す。基準カウンタ11は、1クロックタイミン
グでカウント値をカウントする無限カウンタである。こ
の基準カウンタ11の出力は、セル送出時にその送出セ
ルのチャネルに対応するピークレート値と加算器12で
加算され、その結果がメモリ13の所定位置に書き込ま
れる。これが、次回送出時の送出可能時間となる。
ク図を示す。基準カウンタ11は、1クロックタイミン
グでカウント値をカウントする無限カウンタである。こ
の基準カウンタ11の出力は、セル送出時にその送出セ
ルのチャネルに対応するピークレート値と加算器12で
加算され、その結果がメモリ13の所定位置に書き込ま
れる。これが、次回送出時の送出可能時間となる。
【0011】スケジューラ14は、チャネルのチェック
の時間割付けを管理する。スケジューラ14から読み出
し命令を受けたR/W回路15は、メモリ13からチェ
ックするチャネルの次回送出可能時間を読み出す。な
お、最小セル間隔制御の場合には、次回送出可能時間を
チェック時点での基準カウンタ値と比較していたが、こ
の最小クロック間隔制御の場合には、チェックしてから
実際にセルの送出が行われるまでの間に基準カウンタ1
1のカウント値が進んでしまうので、次のようにして時
間を補正している。
の時間割付けを管理する。スケジューラ14から読み出
し命令を受けたR/W回路15は、メモリ13からチェ
ックするチャネルの次回送出可能時間を読み出す。な
お、最小セル間隔制御の場合には、次回送出可能時間を
チェック時点での基準カウンタ値と比較していたが、こ
の最小クロック間隔制御の場合には、チェックしてから
実際にセルの送出が行われるまでの間に基準カウンタ1
1のカウント値が進んでしまうので、次のようにして時
間を補正している。
【0012】すなわち、次回送出可能時間と送出予測時
間とを比較するようにしている。この送出予測時間は、
1セル時間(例えば、1クロックで1バイトデータがフ
ォワードされるとすると53クロック)ごとに加算され
る回路(加算器16と保持フリップフロップ17)で生
成される。
間とを比較するようにしている。この送出予測時間は、
1セル時間(例えば、1クロックで1バイトデータがフ
ォワードされるとすると53クロック)ごとに加算され
る回路(加算器16と保持フリップフロップ17)で生
成される。
【0013】比較回路18にて基準カウント値が送出可
能時間を越えていたら、送出可(OK)としてその情報
を判定結果保持フリップフロップ19に保持する。
能時間を越えていたら、送出可(OK)としてその情報
を判定結果保持フリップフロップ19に保持する。
【0014】判定結果保持フリップフロップ19はチャ
ネル分存在し、スケジューラ14からの信号によってど
のチャネルのフリップフロップに保持するかを選択す
る。判定結果保持フリップフロップ19の出力がHレベ
ルのチャネル間で競合回路20にて競合が掛けられ、競
合に勝ったチャネル情報が送出可となったチャネルの判
定結果保持フリップフロップ19はリセットされ、さら
にR/W回路15を介してメモリ13に加算器12の出
力が次回送出可能時間として書き込まれる。以上が、最
小クロック間隔制御装置による制御の概要である。
ネル分存在し、スケジューラ14からの信号によってど
のチャネルのフリップフロップに保持するかを選択す
る。判定結果保持フリップフロップ19の出力がHレベ
ルのチャネル間で競合回路20にて競合が掛けられ、競
合に勝ったチャネル情報が送出可となったチャネルの判
定結果保持フリップフロップ19はリセットされ、さら
にR/W回路15を介してメモリ13に加算器12の出
力が次回送出可能時間として書き込まれる。以上が、最
小クロック間隔制御装置による制御の概要である。
【0015】最後に、スライディングウインドウ制御方
式について説明する。この制御方式では、ある時間間隔
を時間ウインドウとし、これを1セルタイミングでシフ
トとすることにより、各タイミングでの送出の可不可を
決定する。すなわち、時間ウインドウ内に存在する過去
送出したセル数に余裕があればセルの送出が認められ
る。この制御方式で、セルの送出レートをピークレート
の40%に制御する場合の例を、図4に示す。
式について説明する。この制御方式では、ある時間間隔
を時間ウインドウとし、これを1セルタイミングでシフ
トとすることにより、各タイミングでの送出の可不可を
決定する。すなわち、時間ウインドウ内に存在する過去
送出したセル数に余裕があればセルの送出が認められ
る。この制御方式で、セルの送出レートをピークレート
の40%に制御する場合の例を、図4に示す。
【0016】図4の場合、「n−3」の時点でセルを送
出すると、時間ウインドウ内のセルの数が5個になり、
許容範囲(4個)を越えてしまうので、この時点での送
出を禁止する。次の「n−2」の時点では、時間ウイン
ドウのスライドにより時間ウインドウ内に属する送出セ
ルの個数が前期間より1個減るので、「n−2」の時点
でセルの送出を許容しても時間ウインドウ内のセル数は
許容範囲内(4個)に収まり、送出が許される。これを
「n−1」の時点、「n」の時点…についても繰り返す
のがスライディングウインドウ方式の概要である。
出すると、時間ウインドウ内のセルの数が5個になり、
許容範囲(4個)を越えてしまうので、この時点での送
出を禁止する。次の「n−2」の時点では、時間ウイン
ドウのスライドにより時間ウインドウ内に属する送出セ
ルの個数が前期間より1個減るので、「n−2」の時点
でセルの送出を許容しても時間ウインドウ内のセル数は
許容範囲内(4個)に収まり、送出が許される。これを
「n−1」の時点、「n」の時点…についても繰り返す
のがスライディングウインドウ方式の概要である。
【0017】図5に、このスライディングウインドウ制
御装置のブロック図を示す。この方式では、ウインドウ
内セル数カウンタ21を用いることにより、時間ウイン
ドウ内のセル数を管理する。ウインドウ内セル数カウン
タ21は、時間ウインドウ内のセルが送出されたとき
「+1」され、セルが時間ウインドウから外れたとき
「−1」されるアップダウンカウンタである。入力セル
が有るとき又は出力セルがあるとき、すなわち、ウイン
ドウ内のセル数をチェックするときにR/W回路22が
起動され、メモリ23から該当するチャネルのウインド
ウ内セル数が読み出される。そしてウインドウセル数カ
ウンタ21にロードされる。
御装置のブロック図を示す。この方式では、ウインドウ
内セル数カウンタ21を用いることにより、時間ウイン
ドウ内のセル数を管理する。ウインドウ内セル数カウン
タ21は、時間ウインドウ内のセルが送出されたとき
「+1」され、セルが時間ウインドウから外れたとき
「−1」されるアップダウンカウンタである。入力セル
が有るとき又は出力セルがあるとき、すなわち、ウイン
ドウ内のセル数をチェックするときにR/W回路22が
起動され、メモリ23から該当するチャネルのウインド
ウ内セル数が読み出される。そしてウインドウセル数カ
ウンタ21にロードされる。
【0018】このウインドウ内セル数とピークレート設
定値(ウインドウ許容セル数)が比較回路24で比較さ
れ、ウインドウ内セル数が許容セル数を越えていなけれ
ば、送出可として判定結果保持フリップフロップ25に
チャネルごとに保持される。そして、判定結果保持フリ
ップフロップ25がオンのチャネル間で競合が行われ、
競合に勝ったチャネルのセルが出力セルとして扱われ
る。セルが送出されると、そのチャネルの判定結果保持
フリップフロップ25をリセットする、そして、ウイン
ドウ内セル数を「+1」し、その時点で送出判定OKで
あれば再び判定結果保持フリップフロップ25を「1」
にする。
定値(ウインドウ許容セル数)が比較回路24で比較さ
れ、ウインドウ内セル数が許容セル数を越えていなけれ
ば、送出可として判定結果保持フリップフロップ25に
チャネルごとに保持される。そして、判定結果保持フリ
ップフロップ25がオンのチャネル間で競合が行われ、
競合に勝ったチャネルのセルが出力セルとして扱われ
る。セルが送出されると、そのチャネルの判定結果保持
フリップフロップ25をリセットする、そして、ウイン
ドウ内セル数を「+1」し、その時点で送出判定OKで
あれば再び判定結果保持フリップフロップ25を「1」
にする。
【0019】入出力のセル時のチェックとは独立して1
セルタイミングでウインドウ幅分のシフトレジスタ26
がシフトする。この際、シフトレジスタの入力には、そ
のセルタイミングで出力セルのチャネル識別子を入力す
る。出力セルの無い場合は、無いことを示す情報子を入
力する。シフトレジスタ26の出力から得られる情報は
過去送出されたセルで時間ウインドウの範囲から外れた
セルのチャネル識別子である。時間ウインドウから外れ
たチャネルは、言い換えれば、時間ウインドウに1セル
分の余裕ができたことになるので、このセルタイミング
で当該チャネルのセルが無く、なおかつバッファ内にセ
ルがある場合、判定結果保持フリップフロップ25がセ
ットされる。スケジューラ28は、入力セルのチェッ
ク、出力セルのチェック、ウインドウのシフト等のタイ
ミングを生成する。
セルタイミングでウインドウ幅分のシフトレジスタ26
がシフトする。この際、シフトレジスタの入力には、そ
のセルタイミングで出力セルのチャネル識別子を入力す
る。出力セルの無い場合は、無いことを示す情報子を入
力する。シフトレジスタ26の出力から得られる情報は
過去送出されたセルで時間ウインドウの範囲から外れた
セルのチャネル識別子である。時間ウインドウから外れ
たチャネルは、言い換えれば、時間ウインドウに1セル
分の余裕ができたことになるので、このセルタイミング
で当該チャネルのセルが無く、なおかつバッファ内にセ
ルがある場合、判定結果保持フリップフロップ25がセ
ットされる。スケジューラ28は、入力セルのチェッ
ク、出力セルのチェック、ウインドウのシフト等のタイ
ミングを生成する。
【0020】
【発明が解決しようとする課題】ところが、上述の各制
御方式には、それぞれ次のような課題があった。
御方式には、それぞれ次のような課題があった。
【0021】まず、最小セル間隔制御方式の場合、1セ
ル間隔で送出の可不可を制御するため、帯域が大きい場
合(すなわち、ピークレートに近い場合)、制御できる
値の幅が粗くなるという欠点があった。すなわち、制御
できる幅は 100%(1セル毎)、50%(2セルに1
回)、33%(3セルに1回)、25%(4セルに1回)、
12.5%(5セルに1回)…といった具合であるので、帯
域が大きい場合にかかる制御幅との差が大きくなるのを
避け得ないという問題があった。
ル間隔で送出の可不可を制御するため、帯域が大きい場
合(すなわち、ピークレートに近い場合)、制御できる
値の幅が粗くなるという欠点があった。すなわち、制御
できる幅は 100%(1セル毎)、50%(2セルに1
回)、33%(3セルに1回)、25%(4セルに1回)、
12.5%(5セルに1回)…といった具合であるので、帯
域が大きい場合にかかる制御幅との差が大きくなるのを
避け得ないという問題があった。
【0022】また、時分割でチャネル毎のチェックを行
っているため、チャネル数が増えるほど精度が悪くなる
という問題もあった。例えば、チャネル数を1024チ
ャネルとし、1クロックで1チャネルをチェックするも
のとすると、1セル時間が53クロックのとき、全ての
チャネルのセルをチェックするのに20セルの時間が必
要となり、それがそのまま送出制御の誤差となる点もあ
った。
っているため、チャネル数が増えるほど精度が悪くなる
という問題もあった。例えば、チャネル数を1024チ
ャネルとし、1クロックで1チャネルをチェックするも
のとすると、1セル時間が53クロックのとき、全ての
チャネルのセルをチェックするのに20セルの時間が必
要となり、それがそのまま送出制御の誤差となる点もあ
った。
【0023】また、最小クロック間隔制御方式の場合、
最小セル間隔制御のような帯域幅に関する問題点は解消
できるが、次回送出可能時間のための必要ビット幅が増
える(1バイト1クロックの場合、6ビット増える)た
め、最小セル間隔に比べ、実現する上で回路規模が膨大
になるのを避け得ないという問題があった。例えば、帯
域をピークレートの1 %とする場合には100セルに1
回の送出なので、最小セル間隔制御の場合には6ビット
で済んでビット数が、最小クロック間隔制御の場合には
倍の12ビットにもなり、必然的にカウンタ、加算器、
比較器のビット数が倍になるという問題があった。
最小セル間隔制御のような帯域幅に関する問題点は解消
できるが、次回送出可能時間のための必要ビット幅が増
える(1バイト1クロックの場合、6ビット増える)た
め、最小セル間隔に比べ、実現する上で回路規模が膨大
になるのを避け得ないという問題があった。例えば、帯
域をピークレートの1 %とする場合には100セルに1
回の送出なので、最小セル間隔制御の場合には6ビット
で済んでビット数が、最小クロック間隔制御の場合には
倍の12ビットにもなり、必然的にカウンタ、加算器、
比較器のビット数が倍になるという問題があった。
【0024】さらに、スライディングウインドウ制御方
式の場合、従来技術で説明した通り、ウインドウ幅分の
シフトレジスタを用意する必要があるため、制御帯域の
最小単位が小さいほど時間ウインドウの幅が広くなると
いう問題があった。例えば、10%の場合は、最低限必要
なウインドウ幅は「10」で済むが、1 %の場合には
「100」となり、0.01%の場合には「10000」と
いった具合である。
式の場合、従来技術で説明した通り、ウインドウ幅分の
シフトレジスタを用意する必要があるため、制御帯域の
最小単位が小さいほど時間ウインドウの幅が広くなると
いう問題があった。例えば、10%の場合は、最低限必要
なウインドウ幅は「10」で済むが、1 %の場合には
「100」となり、0.01%の場合には「10000」と
いった具合である。
【0025】ところで、シフトレジスタ1段のビット数
は、チャネル識別子(VPI/VCI)分必要になるの
で、32ビットである。このため、あるチャネルの送出
レートがピークレートの0.01%の場合、320k個分の
フリップフロップが必要になり、ハードウェア的に実現
が困難であるという問題があった。
は、チャネル識別子(VPI/VCI)分必要になるの
で、32ビットである。このため、あるチャネルの送出
レートがピークレートの0.01%の場合、320k個分の
フリップフロップが必要になり、ハードウェア的に実現
が困難であるという問題があった。
【0026】また、最小セル間隔制御方式や最小クロッ
ク間隔制御方式の場合には、1つ前に送出したセルとの
間で送出間隔をチェックしているので帯域に係わらず、
常に一定のピークレートで送出することが可能であるの
に対し、スライディングウインドウ方式の場合には、時
間ウインドウ内にあるセルの個数で判断するため、対象
とする帯域が小さくなればなるほど大きい時間ウインド
ウが必要となり、必然的にウインドウ内のセルの揺らぎ
も大きくなるという問題があった。
ク間隔制御方式の場合には、1つ前に送出したセルとの
間で送出間隔をチェックしているので帯域に係わらず、
常に一定のピークレートで送出することが可能であるの
に対し、スライディングウインドウ方式の場合には、時
間ウインドウ内にあるセルの個数で判断するため、対象
とする帯域が小さくなればなるほど大きい時間ウインド
ウが必要となり、必然的にウインドウ内のセルの揺らぎ
も大きくなるという問題があった。
【0027】
【課題を解決するための手段】かかる課題を解決するた
め、本発明においては、多重伝送される各チャネルのデ
ータが、それぞれ固有の伝送速度で伝送されるように制
御するデータ伝送方法において、以下のようにしたこと
を特徴とする。
め、本発明においては、多重伝送される各チャネルのデ
ータが、それぞれ固有の伝送速度で伝送されるように制
御するデータ伝送方法において、以下のようにしたこと
を特徴とする。
【0028】すなわち、各チャネルに固有の伝送速度
が、1又は複数の境界によって区分された全帯域のいず
れの小帯域に属するかに基づいて、各チャネルのデータ
伝送に用いる伝送制御方式をチャネル毎個別に切り替え
るようにする。
が、1又は複数の境界によって区分された全帯域のいず
れの小帯域に属するかに基づいて、各チャネルのデータ
伝送に用いる伝送制御方式をチャネル毎個別に切り替え
るようにする。
【0029】また、同じく、多重伝送される各チャネル
のデータが、それぞれ固有の伝送速度で伝送されるよう
に制御するデータ伝送装置において、以下のようにした
ことを特徴とする。
のデータが、それぞれ固有の伝送速度で伝送されるよう
に制御するデータ伝送装置において、以下のようにした
ことを特徴とする。
【0030】すなわち、(1) 各チャネルに固有の伝送速
度が、1又は複数の境界によって区分された全帯域のい
ずれの小帯域に属するかを判別し、判別結果に応じた識
別子を各チャネルに付する帯域識別手段と、(2) 小帯域
のそれぞれに対応した複数の伝送制御手段と、(3) 識別
子に基づいて、当該識別子が付されたチャネルに適した
伝送制御手段を選択する選択手段とを備えるようにす
る。
度が、1又は複数の境界によって区分された全帯域のい
ずれの小帯域に属するかを判別し、判別結果に応じた識
別子を各チャネルに付する帯域識別手段と、(2) 小帯域
のそれぞれに対応した複数の伝送制御手段と、(3) 識別
子に基づいて、当該識別子が付されたチャネルに適した
伝送制御手段を選択する選択手段とを備えるようにす
る。
【0031】このように、本発明のデータ伝送方法及び
装置では、全帯域を複数の小帯域に区分し、各区分に適
した伝送制御方式を用いるので、各チャネルをその伝送
帯域に適した制御方式で伝送することができ、各チャネ
ルの伝送帯域が広範囲に及ぶ場合にも、いずれのチャネ
ルも高い精度でのデータ制御が可能になる。
装置では、全帯域を複数の小帯域に区分し、各区分に適
した伝送制御方式を用いるので、各チャネルをその伝送
帯域に適した制御方式で伝送することができ、各チャネ
ルの伝送帯域が広範囲に及ぶ場合にも、いずれのチャネ
ルも高い精度でのデータ制御が可能になる。
【0032】
(A)第1の実施形態 以下、本発明に係るデータ転送速度制御装置を、セルリ
レー通信装置におけるセル速度制御装置に適用する場合
の第1の実施形態を、図面を用いて詳述する。
レー通信装置におけるセル速度制御装置に適用する場合
の第1の実施形態を、図面を用いて詳述する。
【0033】(A−1)第1の実施形態の構成 この第1の実施形態に係るセル速度制御装置は、制御帯
域を上位帯域と下位帯域の2つに分け、上位帯域に属す
る入力セルについては最小クロック間隔制御方式で送出
タイミングを制御し、下位帯域に属する入力セルについ
ては最小セル間隔制御方式で送出タイミングを制御する
と言った具合に、制御方式を帯域に応じて積極的に切り
替えるものである。
域を上位帯域と下位帯域の2つに分け、上位帯域に属す
る入力セルについては最小クロック間隔制御方式で送出
タイミングを制御し、下位帯域に属する入力セルについ
ては最小セル間隔制御方式で送出タイミングを制御する
と言った具合に、制御方式を帯域に応じて積極的に切り
替えるものである。
【0034】図1に、第1の実施形態に係るセル速度制
御装置のブロック図を示す。このセル速度制御装置は、
最小クロック間隔制御部31、最小セル間隔制御部3
2、チャネル情報格納メモリ33及び競合部34の4つ
の機能ブロックからなる。
御装置のブロック図を示す。このセル速度制御装置は、
最小クロック間隔制御部31、最小セル間隔制御部3
2、チャネル情報格納メモリ33及び競合部34の4つ
の機能ブロックからなる。
【0035】ここで、最小クロック間隔制御部31は、
最小クロック間隔制御方式によりセル速度を制御する機
能部分である。この制御部31の構成を図6に示す。な
お、図6には、図3との同一、対応部分に、同一、対応
符号を付してある。図6からも分かるように、制御部3
1の構成は、選択ゲート31A及び状態制御部31Bを
除いて図3の構成と同じであり、その動作内容も基本的
に同じである。
最小クロック間隔制御方式によりセル速度を制御する機
能部分である。この制御部31の構成を図6に示す。な
お、図6には、図3との同一、対応部分に、同一、対応
符号を付してある。図6からも分かるように、制御部3
1の構成は、選択ゲート31A及び状態制御部31Bを
除いて図3の構成と同じであり、その動作内容も基本的
に同じである。
【0036】すなわち、この最小クロック間隔制御部3
1の場合も、チャネル情報格納メモリ33及び競合部3
4から入力したピークレート値と、競合に勝ち残った送
出可チャネル情報とに基づいて、送出タイミングを制御
している。なお、競合処理に勝ち残ったチャネルは、上
位帯域送出可チャネル情報として競合部34に与えら
れ、再度、最終的な競合処理を受ける。
1の場合も、チャネル情報格納メモリ33及び競合部3
4から入力したピークレート値と、競合に勝ち残った送
出可チャネル情報とに基づいて、送出タイミングを制御
している。なお、競合処理に勝ち残ったチャネルは、上
位帯域送出可チャネル情報として競合部34に与えら
れ、再度、最終的な競合処理を受ける。
【0037】この他、制御部31は、制御対象である各
チャネルについて制御状態を監視しており、各チャネル
について次回セルが入力された時、上述の判定処理が必
要か否かを表した送出可ビットをチャネル情報格納メモ
リ33に書き込んでおく機能が設けられている。なお、
この送出可ビットを出力する状態制御部31Bの詳細に
ついては後述する。
チャネルについて制御状態を監視しており、各チャネル
について次回セルが入力された時、上述の判定処理が必
要か否かを表した送出可ビットをチャネル情報格納メモ
リ33に書き込んでおく機能が設けられている。なお、
この送出可ビットを出力する状態制御部31Bの詳細に
ついては後述する。
【0038】最小セル間隔制御部32は、最小セル間隔
制御方式によりセル速度を制御する機能部分である。こ
の制御部32の構成を図7に示す。なお、図7には、図
2との同一、対応部分に、同一、対応符号を付してあ
る。図7からも分かるように、制御部32の構成は、選
択ゲート32Aを除いて図2の構成と同じであり、その
動作内容も基本的に同じである。
制御方式によりセル速度を制御する機能部分である。こ
の制御部32の構成を図7に示す。なお、図7には、図
2との同一、対応部分に、同一、対応符号を付してあ
る。図7からも分かるように、制御部32の構成は、選
択ゲート32Aを除いて図2の構成と同じであり、その
動作内容も基本的に同じである。
【0039】すなわち、この最小セル間隔制御部32の
場合も、チャネル情報格納メモリ33及び競合部34か
ら入力されるピークレート値と、競合に勝ち残った送出
可チャネル情報とに基づいて、送出タイミングを制御す
る。
場合も、チャネル情報格納メモリ33及び競合部34か
ら入力されるピークレート値と、競合に勝ち残った送出
可チャネル情報とに基づいて、送出タイミングを制御す
る。
【0040】なお、この制御部32の制御で勝ち残った
チャネルについては、下位帯域送出可チャネル情報とし
て競合部34に与えられる。
チャネルについては、下位帯域送出可チャネル情報とし
て競合部34に与えられる。
【0041】チャネル情報格納メモリ33は、セル入力
時に最初に参照されるテーブルである。このチャネル情
報格納メモリ33には、セルヘッダのチャネル識別子か
ら各種のチャネル毎パラメータが読み書きされる。例え
ば、チャネル識別子で特定されたチャネルの帯域情報が
呼び出される。この帯域情報から入力セルを2つの制御
部31及び32のいずれで処理すべきかが分かり、これ
が制御方式選択ビットとして各制御部に与えられる。
時に最初に参照されるテーブルである。このチャネル情
報格納メモリ33には、セルヘッダのチャネル識別子か
ら各種のチャネル毎パラメータが読み書きされる。例え
ば、チャネル識別子で特定されたチャネルの帯域情報が
呼び出される。この帯域情報から入力セルを2つの制御
部31及び32のいずれで処理すべきかが分かり、これ
が制御方式選択ビットとして各制御部に与えられる。
【0042】なお、2つの制御部31及び32のうち最
小クロック間隔制御部31は、この制御方式選択ビット
をそのまま入力し、最小セル間隔制御部32は反転して
から入力するようになっている。これにより、いずれか
一方の制御方式の選択が可能となる。この他、チャネル
情報格納メモリ33には、セル入力時に入力された時点
で送出可能かを示す送出可ビットが各チャネルごとに保
持されるようになっている。
小クロック間隔制御部31は、この制御方式選択ビット
をそのまま入力し、最小セル間隔制御部32は反転して
から入力するようになっている。これにより、いずれか
一方の制御方式の選択が可能となる。この他、チャネル
情報格納メモリ33には、セル入力時に入力された時点
で送出可能かを示す送出可ビットが各チャネルごとに保
持されるようになっている。
【0043】競合部34は、2つの制御部、すなわち、
最小クロック間隔制御部31で選択されたチャネルと、
最小セル間隔制御部32で選択されたチャネルとを競合
制御する機能部分であり、最終的に1つのチャネルを伝
送路に送出可能なチャネルとして決定する。
最小クロック間隔制御部31で選択されたチャネルと、
最小セル間隔制御部32で選択されたチャネルとを競合
制御する機能部分であり、最終的に1つのチャネルを伝
送路に送出可能なチャネルとして決定する。
【0044】(A−2)第1の実施形態の動作 続いて、第1の実施形態に係るセル速度制御装置による
セル速度の制御動作を説明する。
セル速度の制御動作を説明する。
【0045】まず、新たなセルの入力があると、そのセ
ルヘッダのチャネル識別子から、入力セルがどのチャネ
ルに対応するかを確認する。チャネル情報格納メモリ3
3には、かかる情報が格納されているので、該当するピ
ークレート値が最小クロック間隔制御部31と最小セル
間隔制御部32のそれぞれに与えられる。またこのと
き、チャネル情報格納メモリ33からは、入力セルのチ
ャネルの帯域が上位帯域に属するのか、それとも下位帯
域に属するのかを示す制御方式選択ビットが両制御部3
1及び32に出力される。
ルヘッダのチャネル識別子から、入力セルがどのチャネ
ルに対応するかを確認する。チャネル情報格納メモリ3
3には、かかる情報が格納されているので、該当するピ
ークレート値が最小クロック間隔制御部31と最小セル
間隔制御部32のそれぞれに与えられる。またこのと
き、チャネル情報格納メモリ33からは、入力セルのチ
ャネルの帯域が上位帯域に属するのか、それとも下位帯
域に属するのかを示す制御方式選択ビットが両制御部3
1及び32に出力される。
【0046】ここでは、セルの帯域がしきい値より上の
とき「1」であり、下のとき「0」であるとする。すな
わち、制御方式選択ビットが「1」のとき最小クロック
間隔制御が選択され、「0」のとき最小セル間隔制御が
選択されるものとする。
とき「1」であり、下のとき「0」であるとする。すな
わち、制御方式選択ビットが「1」のとき最小クロック
間隔制御が選択され、「0」のとき最小セル間隔制御が
選択されるものとする。
【0047】続いて、かかる選択により、時分割でチャ
ネル毎の送出可否をチェックする最小クロック間隔制御
部31及び最小セル間隔制御部32の動作を説明する。
ネル毎の送出可否をチェックする最小クロック間隔制御
部31及び最小セル間隔制御部32の動作を説明する。
【0048】最小クロック間隔制御部31及び最小セル
間隔制御部32は、この制御方式選択ビットを選択ゲー
ト31A及び32Aにそれぞれ入力する。なお、選択ゲ
ート32Aには制御方式選択ビットを論理反転したもの
が入力されるので、一方が「1」のとき他方は「0」で
ある。
間隔制御部32は、この制御方式選択ビットを選択ゲー
ト31A及び32Aにそれぞれ入力する。なお、選択ゲ
ート32Aには制御方式選択ビットを論理反転したもの
が入力されるので、一方が「1」のとき他方は「0」で
ある。
【0049】すなわち、論理積ゲートでなる選択ゲート
31A及び32Aは、一方の入力が「1」となって前段
のチェック結果が有効とされたとき、他方の入力は
「0」となり前段のチェック結果を無効とする。
31A及び32Aは、一方の入力が「1」となって前段
のチェック結果が有効とされたとき、他方の入力は
「0」となり前段のチェック結果を無効とする。
【0050】かくして、本実施形態の場合には、全チャ
ネルのうちの一部(すなわち、上位帯域に属するもの)
のチャネルについてのみ、最小クロック間隔制御方式で
制御するチャネルを限定する。例えば、しきい値を帯域
10%とし、最小クロック間隔で1チャネルが制御できる
帯域の最小値を10%とすると、10%の帯域を10本同時
に制御すると合計が 100%となるので、最小クロック間
隔制御方式で同時に制御すべきチャネル数は10チャネ
ルとなる。このように、10個のチャネルについてのみ
クロック間隔方式を適用する。
ネルのうちの一部(すなわち、上位帯域に属するもの)
のチャネルについてのみ、最小クロック間隔制御方式で
制御するチャネルを限定する。例えば、しきい値を帯域
10%とし、最小クロック間隔で1チャネルが制御できる
帯域の最小値を10%とすると、10%の帯域を10本同時
に制御すると合計が 100%となるので、最小クロック間
隔制御方式で同時に制御すべきチャネル数は10チャネ
ルとなる。このように、10個のチャネルについてのみ
クロック間隔方式を適用する。
【0051】ここで、しきい値から、制御対象のチャネ
ルが最小クロック間隔制御部31に対応するものとす
る。
ルが最小クロック間隔制御部31に対応するものとす
る。
【0052】この場合、上述のように制限されたチャネ
ルについての情報は、次回の送出可能時間と共にメモリ
13の管理テーブル内の所定アドレスに書き込まれ保持
される。なお、管理テーブルには、図8に示すように、
各セルの制御状態と、バッファ内にセルが有るか無いか
の情報と、チャネル番号と、次回送出可能時間との4つ
の項目が書き込まれる。なお、制御状態とバッファ内セ
ル有/無は、送出可ビットの生成にも用いられる。
ルについての情報は、次回の送出可能時間と共にメモリ
13の管理テーブル内の所定アドレスに書き込まれ保持
される。なお、管理テーブルには、図8に示すように、
各セルの制御状態と、バッファ内にセルが有るか無いか
の情報と、チャネル番号と、次回送出可能時間との4つ
の項目が書き込まれる。なお、制御状態とバッファ内セ
ル有/無は、送出可ビットの生成にも用いられる。
【0053】このメモリ13への書き込みには、R/W
回路15の空きテーブルアドレスFIFOメモリが用い
られる。空きテーブルアドレスFIFOメモリには、メ
モリ13の管理テーブルに何らの情報が書き込まれてい
ない初期状態のとき、その先頭から順番にメモリ13の
アドレス1、2…nが記憶されている。従って、上位帯
域の入力セルが入力される度に、アドレス1、2、3…
nの順番にアドレスの指定が行われる。なお、送出の完
了により同時制御の対象外となったテーブルアドレスに
ついては、空きテーブルアドレスFIFOメモリの最後
尾に書き込まれ、次の書き込みに備える。
回路15の空きテーブルアドレスFIFOメモリが用い
られる。空きテーブルアドレスFIFOメモリには、メ
モリ13の管理テーブルに何らの情報が書き込まれてい
ない初期状態のとき、その先頭から順番にメモリ13の
アドレス1、2…nが記憶されている。従って、上位帯
域の入力セルが入力される度に、アドレス1、2、3…
nの順番にアドレスの指定が行われる。なお、送出の完
了により同時制御の対象外となったテーブルアドレスに
ついては、空きテーブルアドレスFIFOメモリの最後
尾に書き込まれ、次の書き込みに備える。
【0054】図8は、この管理テーブルと空きテーブル
アドレスFIFOメモリとの関係も表している。このよ
うに、状態管理部31Bは、管理テーブルと空きテーブ
ルアドレスFIFOメモリとを用いて、同時に制御対象
とするチャネルを動的に変更し、常時複数のチャネルの
送信タイミングを制御する。
アドレスFIFOメモリとの関係も表している。このよ
うに、状態管理部31Bは、管理テーブルと空きテーブ
ルアドレスFIFOメモリとを用いて、同時に制御対象
とするチャネルを動的に変更し、常時複数のチャネルの
送信タイミングを制御する。
【0055】この状態管理部31Bにより、最小クロッ
ク間隔制御部31は、各場合において、次のように動作
する。
ク間隔制御部31は、各場合において、次のように動作
する。
【0056】まず、比較回路18のチェック結果が送出
不可(NG)であり、その情報が判定結果保持フリップ
フロップ19に未だセットされていない場合、状態管理
部31Bは、管理テーブル(メモリ13)の制御状態ビ
ットの状態を制御中とする。
不可(NG)であり、その情報が判定結果保持フリップ
フロップ19に未だセットされていない場合、状態管理
部31Bは、管理テーブル(メモリ13)の制御状態ビ
ットの状態を制御中とする。
【0057】これに対して、実際にセルが送出された場
合、状態管理部31Bは、送出可ビットを0に設定し、
これをチャネル情報格納メモリ33に格納する。前述し
たように、送出可ビットは、セル入力時に最小クロック
間隔制御部31の判定を行わずに送出できるか否かを意
味する。このときも、状態管理部31Bは、管理テーブ
ル(メモリ13)の制御状態ビットの状態を制御中とす
る。
合、状態管理部31Bは、送出可ビットを0に設定し、
これをチャネル情報格納メモリ33に格納する。前述し
たように、送出可ビットは、セル入力時に最小クロック
間隔制御部31の判定を行わずに送出できるか否かを意
味する。このときも、状態管理部31Bは、管理テーブ
ル(メモリ13)の制御状態ビットの状態を制御中とす
る。
【0058】さて、比較回路18での比較結果より、次
回送出可能時間が経過したことが判明したチャネルにつ
いては、バッファ内にセルがあるか否かの判定がなさ
れ、バッファ内にセルがあれば、制御状態ビットを制御
中状態とする。これに対して、バッファ内にセルがなけ
れば、制御完了状態になり、状態管理部31Bは、送出
可ビットを立てる。ここで、制御完了状態になるという
ことは、同時制御するチャネル数の対象外になるという
ことを意味する。
回送出可能時間が経過したことが判明したチャネルにつ
いては、バッファ内にセルがあるか否かの判定がなさ
れ、バッファ内にセルがあれば、制御状態ビットを制御
中状態とする。これに対して、バッファ内にセルがなけ
れば、制御完了状態になり、状態管理部31Bは、送出
可ビットを立てる。ここで、制御完了状態になるという
ことは、同時制御するチャネル数の対象外になるという
ことを意味する。
【0059】また、新たなセルの入力があった場合に
は、状態管理部31Bは、チャネル情報格納メモリ33
内の送出可ビットが0か否か確認し、0ならば、セルを
バッファに格納して制御中状態にする。これに対して、
送出可ビットが1ならば、既に送出タイミングが経過し
ているので、新たな判定を行うことなく、無条件で送出
するよう指示を出す。ただし、競合に負けて送出できな
かった場合には、送出可能ビットを0にし、制御中状態
にする。
は、状態管理部31Bは、チャネル情報格納メモリ33
内の送出可ビットが0か否か確認し、0ならば、セルを
バッファに格納して制御中状態にする。これに対して、
送出可ビットが1ならば、既に送出タイミングが経過し
ているので、新たな判定を行うことなく、無条件で送出
するよう指示を出す。ただし、競合に負けて送出できな
かった場合には、送出可能ビットを0にし、制御中状態
にする。
【0060】さて、制御状態ビットが制御中にある場合
には、空きテーブルFIFOメモリから、空きテーブル
のアドレスを読み出し、そのテーブル上の制御ビットを
1にすると共に、バッファ内セル有りにし、対象チャネ
ル番号と次回送出可能時間を書き込む。
には、空きテーブルFIFOメモリから、空きテーブル
のアドレスを読み出し、そのテーブル上の制御ビットを
1にすると共に、バッファ内セル有りにし、対象チャネ
ル番号と次回送出可能時間を書き込む。
【0061】一方、制御状態ビットが制御完了である場
合、メモリ13のテーブルの制御ビットを0にし、空き
テーブルFIFOメモリの最後にこのテーブルのアドレ
スを書き込む。
合、メモリ13のテーブルの制御ビットを0にし、空き
テーブルFIFOメモリの最後にこのテーブルのアドレ
スを書き込む。
【0062】なお、制御チャネルが既に制御可能なチャ
ネル数を越えている場合(すなわち、空きテーブルFI
FOメモリが空の場合)には制御不可とし、入力セルを
バッファに格納せず廃棄する。
ネル数を越えている場合(すなわち、空きテーブルFI
FOメモリが空の場合)には制御不可とし、入力セルを
バッファに格納せず廃棄する。
【0063】以上が、最小クロック間隔制御部31の処
理内容である。また、最小セル間隔制御部32では、上
述の場合と同様の処理が行われているので、競合部34
は、最小クロック間隔制御部31から出力される上位帯
域送出可チャネル情報と、最小セル間隔制御部32から
出力される下位帯域送出可チャネル情報との競合制御を
行い、1セル時間毎の競合に勝ったチャネル情報を実際
に送出されるセルのチャネル情報とする。この競合は、
確率が同様になるようにラウンドロビン方式等を用い
る。
理内容である。また、最小セル間隔制御部32では、上
述の場合と同様の処理が行われているので、競合部34
は、最小クロック間隔制御部31から出力される上位帯
域送出可チャネル情報と、最小セル間隔制御部32から
出力される下位帯域送出可チャネル情報との競合制御を
行い、1セル時間毎の競合に勝ったチャネル情報を実際
に送出されるセルのチャネル情報とする。この競合は、
確率が同様になるようにラウンドロビン方式等を用い
る。
【0064】(A−3)第1の実施形態の効果 以上のように、第1の実施形態によれば、帯域を2つに
分け、帯域の広い部分を最小クロック間隔制御方式に割
り当てて制御し、帯域の狭い部分を最小セル間隔制御方
式に割り当てて制御するようにしたので、以下のよう
に、従来の問題点を解決することができた。
分け、帯域の広い部分を最小クロック間隔制御方式に割
り当てて制御し、帯域の狭い部分を最小セル間隔制御方
式に割り当てて制御するようにしたので、以下のよう
に、従来の問題点を解決することができた。
【0065】すなわち、最小セル間隔制御方式のみで広
い帯域を制御する場合には精度が極端に低下する問題が
あったが、この帯域の制御を最小クロック間隔制御方式
で制御し、その他の狭い帯域のみを最小セル間隔制御方
式で制御するようにしたことにより、全帯域について精
度のバラツキが少ないセル速度制御を実現することがで
きる。
い帯域を制御する場合には精度が極端に低下する問題が
あったが、この帯域の制御を最小クロック間隔制御方式
で制御し、その他の狭い帯域のみを最小セル間隔制御方
式で制御するようにしたことにより、全帯域について精
度のバラツキが少ないセル速度制御を実現することがで
きる。
【0066】また、最小セル間隔制御方式を帯域の狭い
部分にのみ適用するということは、言い換えれば、セル
間隔の広いチャネルに対してのみ適用するということな
ので、チャネル数が増えて制御の誤差が出ても送出セル
間隔が大きいので誤差の影響を小さくできる。
部分にのみ適用するということは、言い換えれば、セル
間隔の広いチャネルに対してのみ適用するということな
ので、チャネル数が増えて制御の誤差が出ても送出セル
間隔が大きいので誤差の影響を小さくできる。
【0067】また、第1の実施形態に示す通り、最小ク
ロック間隔制御を帯域の広い制御にのみ割り当てた上
で、同時制御チャネル数を制限し、同時制御チャネルの
テーブルを制御状態により動的に変更する手段を設けた
ことにより、次回送出可能時間のビット数を抑える(ハ
ード規模が小さい)と共に、課題であった制御の精度も
確保できる。
ロック間隔制御を帯域の広い制御にのみ割り当てた上
で、同時制御チャネル数を制限し、同時制御チャネルの
テーブルを制御状態により動的に変更する手段を設けた
ことにより、次回送出可能時間のビット数を抑える(ハ
ード規模が小さい)と共に、課題であった制御の精度も
確保できる。
【0068】(B)第2の実施形態 以下、本発明に係るデータ転送速度制御装置を、セルリ
レー通信装置におけるセル速度制御装置に適用する場合
の第2の実施形態を、図面を用いて詳述する。
レー通信装置におけるセル速度制御装置に適用する場合
の第2の実施形態を、図面を用いて詳述する。
【0069】(B−1)第2の実施形態の構成 この第2の実施形態に係るセル速度制御装置の場合も、
制御帯域を上位帯域と下位帯域の2つに分け、それぞれ
別の制御方式を適用する。ただし、この実施形態では、
制御帯域の広い上位帯域にスライディングウインドウ制
御方式を割り当て、制御帯域の狭い下位帯域に最小セル
間隔制御方式を割り当てることにより、各制御部の利点
を生かしている。
制御帯域を上位帯域と下位帯域の2つに分け、それぞれ
別の制御方式を適用する。ただし、この実施形態では、
制御帯域の広い上位帯域にスライディングウインドウ制
御方式を割り当て、制御帯域の狭い下位帯域に最小セル
間隔制御方式を割り当てることにより、各制御部の利点
を生かしている。
【0070】図9に、第2の実施形態に係るセル速度制
御装置のブロック図を示す。このセル速度制御装置は、
スライディングウインドウ制御部41と、最小セル間隔
制御部42と、チャネル情報格納メモリ43と、競合部
44との4つの機能ブロックでなる。この4つの機能ブ
ロック間の接続についても、第1の実施形態の場合と同
じである。
御装置のブロック図を示す。このセル速度制御装置は、
スライディングウインドウ制御部41と、最小セル間隔
制御部42と、チャネル情報格納メモリ43と、競合部
44との4つの機能ブロックでなる。この4つの機能ブ
ロック間の接続についても、第1の実施形態の場合と同
じである。
【0071】参考までに、スライディングウインドウ制
御部41と、最小セル間隔制御部42のブロック内構成
を図10及び図11に示す。この図10及び図11は、
図5及び図2との同一、対応部分に同一、対応符号を付
して示すもので、セル送出の可/不可についてのチェッ
ク結果を有効とするか無効とするかを設定する選択ゲー
ト41A及び42Aが設けられていることを除いて同様
の構成を有している。従って、各制御部41及び42
は、図5及び図2の場合と同様に動作する。
御部41と、最小セル間隔制御部42のブロック内構成
を図10及び図11に示す。この図10及び図11は、
図5及び図2との同一、対応部分に同一、対応符号を付
して示すもので、セル送出の可/不可についてのチェッ
ク結果を有効とするか無効とするかを設定する選択ゲー
ト41A及び42Aが設けられていることを除いて同様
の構成を有している。従って、各制御部41及び42
は、図5及び図2の場合と同様に動作する。
【0072】(B−2)第2の実施形態の動作 続いて、第2の実施形態に係るセル速度制御装置による
セル速度の制御動作を説明する。
セル速度の制御動作を説明する。
【0073】スライディングウインドウ制御部41と最
小セル間隔制御部42には、チャネル情報格納メモリ4
3から、チェックすべきチャネルのピークレート値と制
御方式選択ビットとが同時に入力される。
小セル間隔制御部42には、チャネル情報格納メモリ4
3から、チェックすべきチャネルのピークレート値と制
御方式選択ビットとが同時に入力される。
【0074】ここで、制御方式選択ビットが「1」のチ
ャネルに対しては、スライディングウインドウ制御方式
による制御が選択され、「0」のチャネルに対しては、
最小セル間隔制御方式による制御が選択される。なお、
制御方式選択ビットは、送信セルの帯域に設けられたし
きい値よりチャネルの帯域が上のとき「1」に設定さ
れ、下ならば「0」に設定される。
ャネルに対しては、スライディングウインドウ制御方式
による制御が選択され、「0」のチャネルに対しては、
最小セル間隔制御方式による制御が選択される。なお、
制御方式選択ビットは、送信セルの帯域に設けられたし
きい値よりチャネルの帯域が上のとき「1」に設定さ
れ、下ならば「0」に設定される。
【0075】スライディングウインドウ制御部41と最
小セル間隔制御部42は、かかる制御の下、時分割で各
チャネルの送出可否をチェックする。
小セル間隔制御部42は、かかる制御の下、時分割で各
チャネルの送出可否をチェックする。
【0076】さて、この際、スライディングウインドウ
制御部41は、スライディングウインドウ制御方式にて
セルの送出を制御するだけで良い。従って、例えば 1%
〜 100%間を 1%刻みでスライディングウインドウ制御
するのに必要なウインドウ幅は100段のシフトレジス
タで構成可能であり、実現可能な規模となる。
制御部41は、スライディングウインドウ制御方式にて
セルの送出を制御するだけで良い。従って、例えば 1%
〜 100%間を 1%刻みでスライディングウインドウ制御
するのに必要なウインドウ幅は100段のシフトレジス
タで構成可能であり、実現可能な規模となる。
【0077】(B−3)第2の実施形態の効果 以上のように、第2の実施形態によれば、帯域を2つに
分け、帯域の広い部分をスライディングウインドウ制御
方式に割り当てて制御し、帯域の狭い部分を最小セル間
隔制御方式に割り当てて制御することにしたことによ
り、従来の問題点を解決することができた。
分け、帯域の広い部分をスライディングウインドウ制御
方式に割り当てて制御し、帯域の狭い部分を最小セル間
隔制御方式に割り当てて制御することにしたことによ
り、従来の問題点を解決することができた。
【0078】すなわち、最小セル間隔制御方式のみで制
御する場合には帯域が広い側の精度が極端に低下する問
題があったが、この帯域の制御をスライディングウイン
ドウ制御方式で制御し、その他の狭い帯域のみを最小セ
ル間隔制御方式で制御するようにしたことにより、全帯
域について精度の良いセル速度制御を実現することがで
きる。
御する場合には帯域が広い側の精度が極端に低下する問
題があったが、この帯域の制御をスライディングウイン
ドウ制御方式で制御し、その他の狭い帯域のみを最小セ
ル間隔制御方式で制御するようにしたことにより、全帯
域について精度の良いセル速度制御を実現することがで
きる。
【0079】また、最小セル間隔制御方式を帯域の狭い
部分にのみ適用するということは、言い換えれば、セル
間隔の広いチャネルに対してのみ適用するということな
ので、チャネル数が増えて制御の誤差が出ても送出セル
間隔が大きいので誤差の影響を小さくできる。
部分にのみ適用するということは、言い換えれば、セル
間隔の広いチャネルに対してのみ適用するということな
ので、チャネル数が増えて制御の誤差が出ても送出セル
間隔が大きいので誤差の影響を小さくできる。
【0080】また、スライディングウインドウ制御方式
を帯域の広い部分にのみ適用するので、ウインドウ幅が
小さくて済み、ハード規模の縮小を実現できる。
を帯域の広い部分にのみ適用するので、ウインドウ幅が
小さくて済み、ハード規模の縮小を実現できる。
【0081】さらに、ウインドウ幅が小さくて済むの
で、セルの揺らぎも小さくて済む。
で、セルの揺らぎも小さくて済む。
【0082】(C)他の実施形態 (C-1) なお、上述の実施形態においては、固定長データ
(セル)を伝送単位とする装置で用いるセル速度制御方
式一般について述べたが、かかる制御方式を用いる各種
装置に適用可能である。例えば、ATM(Asynchronous
Transfer Mode)スイッチ、ATMルータ、ATMブリ
ッジ、その他端末装置の通信装置として適用し得る。
(セル)を伝送単位とする装置で用いるセル速度制御方
式一般について述べたが、かかる制御方式を用いる各種
装置に適用可能である。例えば、ATM(Asynchronous
Transfer Mode)スイッチ、ATMルータ、ATMブリ
ッジ、その他端末装置の通信装置として適用し得る。
【0083】(C-2) また、上述の実施形態においては、
制御帯域内のしきい値(境界)を1つとし、当該しきい
値より大きいか否かに基づいて制御方法を切り替える場
合について述べたが、当該しきい値(境界)を複数用意
し、各しきい値で仕切られた領域毎に固有の制御方法を
割り当てても良い。
制御帯域内のしきい値(境界)を1つとし、当該しきい
値より大きいか否かに基づいて制御方法を切り替える場
合について述べたが、当該しきい値(境界)を複数用意
し、各しきい値で仕切られた領域毎に固有の制御方法を
割り当てても良い。
【0084】
【発明の効果】以上のように、本発明によれば、各チャ
ネルに固有の伝送速度が、全帯域を1又は複数の境界で
区分してなる小帯域のいずれに属するかに基づいて、各
チャネルのデータ伝送に用いる伝送制御方式をチャネル
毎個別に切り替えることにより、全帯域を1つの伝送制
御方式で制御する従来方式に比べ、全帯域に亘る制御の
精度を向上させることができる。
ネルに固有の伝送速度が、全帯域を1又は複数の境界で
区分してなる小帯域のいずれに属するかに基づいて、各
チャネルのデータ伝送に用いる伝送制御方式をチャネル
毎個別に切り替えることにより、全帯域を1つの伝送制
御方式で制御する従来方式に比べ、全帯域に亘る制御の
精度を向上させることができる。
【図面の簡単な説明】
【図1】第1の実施形態の全体構成を示すブロック図で
ある。
ある。
【図2】最小セル間隔制御方式で動作する制御装置を示
すブロック図である。
すブロック図である。
【図3】最小クロック間隔制御方式で動作する制御装置
を示すブロック図である。
を示すブロック図である。
【図4】スライディングウインドウ制御方式の概念を示
す説明図である。
す説明図である。
【図5】スライディングウインドウ制御方式で動作する
制御装置を示すブロック図である。
制御装置を示すブロック図である。
【図6】第1の実施形態で使用する最小クロック間隔制
御部を示すブロック図である。
御部を示すブロック図である。
【図7】第1の実施形態で使用する最小セル間隔制御部
を示すブロック図である。
を示すブロック図である。
【図8】状態管理部による同時チャネル空きテーブルF
IFOメモリの管理機能の概要を示す説明図である。
IFOメモリの管理機能の概要を示す説明図である。
【図9】第2の実施形態の全体構成を示すブロック図で
ある。
ある。
【図10】第2の実施形態で使用するスライディングウ
インドウ制御部を示すブロック図である。
インドウ制御部を示すブロック図である。
【図11】第2の実施形態で使用する最小セル間隔制御
部を示すブロック図である。
部を示すブロック図である。
31…最小クロック間隔制御部、31A、32A…選択
ゲート、31B…状態制御部、32、42…最小セル間
隔制御部、33、43…チャネル情報格納メモリ、3
4、44…競合部、41…スライディングウインドウ制
御部。
ゲート、31B…状態制御部、32、42…最小セル間
隔制御部、33、43…チャネル情報格納メモリ、3
4、44…競合部、41…スライディングウインドウ制
御部。
Claims (4)
- 【請求項1】 多重伝送される各チャネルのデータが、
それぞれ固有の伝送速度で伝送されるように制御するデ
ータ伝送方法において、 各チャネルに固有の伝送速度が、1又は複数の境界によ
って区分された全帯域のいずれの小帯域に属するかに基
づいて、各チャネルのデータ伝送に用いる伝送制御方式
をチャネル毎個別に切り替えることを特徴とするデータ
伝送方法。 - 【請求項2】 多重伝送される各チャネルのデータが、
それぞれ固有の伝送速度で伝送されるように制御するデ
ータ伝送装置において、 各チャネルに固有の伝送速度が、1又は複数の境界によ
って区分された全帯域のいずれの小帯域に属するかを判
別し、判別結果に応じた識別子を各チャネルに付する帯
域識別手段と、 上記小帯域のそれぞれに対応した複数の伝送制御手段
と、 上記識別子に基づいて、当該識別子が付されたチャネル
に適した伝送制御手段を選択する選択手段とを備えるこ
とを特徴とするデータ伝送装置。 - 【請求項3】 上記境界の数を1つとし、当該境界より
大きい帯域に対応する伝送制御手段としてクロック時間
基準方式による伝送制御手段を用い、当該境界より小さ
い帯域に対応する伝送制御手段としてセル時間基準方式
による伝送制御手段を用いることを特徴とする請求項2
に記載のデータ伝送装置。 - 【請求項4】 上記境界の数を1つとし、当該境界より
大きい帯域に対応する伝送制御手段としてスライディン
グウインドウ方式による伝送制御手段を用い、当該境界
より小さい帯域に対応する伝送制御手段としてセル時間
基準方式による伝送制御手段を用いることを特徴とする
請求項2に記載のデータ伝送装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15949196A JP3169552B2 (ja) | 1996-06-20 | 1996-06-20 | シェーピング方法及び装置 |
| EP97109039A EP0817523B1 (en) | 1996-06-20 | 1997-06-04 | Data transmission rate control using a transmission control scheme suitable for a subband |
| DE1997634086 DE69734086T2 (de) | 1996-06-20 | 1997-06-04 | Kontrolleinrichtung für Datentransmissionsraten mit Transmissions-Kontroll- schema für Unterkanäle, die einen gesamten Kanal bilden |
| US08/874,281 US6226306B1 (en) | 1996-06-20 | 1997-06-13 | Data transmission rate control using a transmission control scheme suitable for subbands forming an entire band |
| KR1019970026282A KR980007162A (ko) | 1996-06-20 | 1997-06-20 | 데이터 전송속도 제어방법 및 시스템 |
| CN97113961A CN1095267C (zh) | 1996-06-20 | 1997-06-20 | 数据传输速率的控制方法和系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15949196A JP3169552B2 (ja) | 1996-06-20 | 1996-06-20 | シェーピング方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1013424A true JPH1013424A (ja) | 1998-01-16 |
| JP3169552B2 JP3169552B2 (ja) | 2001-05-28 |
Family
ID=15694932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15949196A Expired - Fee Related JP3169552B2 (ja) | 1996-06-20 | 1996-06-20 | シェーピング方法及び装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6226306B1 (ja) |
| EP (1) | EP0817523B1 (ja) |
| JP (1) | JP3169552B2 (ja) |
| KR (1) | KR980007162A (ja) |
| CN (1) | CN1095267C (ja) |
| DE (1) | DE69734086T2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7596127B1 (en) * | 2001-10-31 | 2009-09-29 | Vixs Systems, Inc. | System for allocating data in a communications system and method thereof |
| US6798741B2 (en) * | 2001-12-05 | 2004-09-28 | Riverstone Networks, Inc. | Method and system for rate shaping in packet-based computer networks |
| CA2365688A1 (en) * | 2001-12-19 | 2003-06-19 | Alcatel Canada Inc. | System and method for providing gaps at ingress to a network element |
| US8571503B2 (en) * | 2010-03-05 | 2013-10-29 | Mitac International Corp. | Signal receiving methods and devices |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3674939A (en) * | 1969-11-26 | 1972-07-04 | Fred A Brooks | Baseband pulse code modulation system |
| CH589390A5 (ja) * | 1975-08-19 | 1977-06-30 | Patelhold Patentverwertung | |
| US4757495A (en) * | 1986-03-05 | 1988-07-12 | Telebit Corporation | Speech and data multiplexor optimized for use over impaired and bandwidth restricted analog channels |
| FR2678457A1 (fr) * | 1991-06-28 | 1992-12-31 | Trt Telecom Radio Electr | Systeme de multiplexage pour sous-canaux a divers degres de priorite. |
| GB2258581B (en) * | 1991-08-02 | 1995-03-29 | Plessey Telecomm | An ATM switching arrangement |
| JPH07264191A (ja) * | 1994-03-17 | 1995-10-13 | Fujitsu Ltd | コネクションレスサーバ間の帯域管理方式 |
| JPH0823332A (ja) * | 1994-07-05 | 1996-01-23 | Mitsubishi Electric Corp | リング型atmノードのアクセス制御装置 |
| US5734825A (en) * | 1994-07-18 | 1998-03-31 | Digital Equipment Corporation | Traffic control system having distributed rate calculation and link by link flow control |
| US6041040A (en) * | 1997-04-07 | 2000-03-21 | Nortel Networks Corporation | Large-scale service-rate regulators for ATM switching |
-
1996
- 1996-06-20 JP JP15949196A patent/JP3169552B2/ja not_active Expired - Fee Related
-
1997
- 1997-06-04 DE DE1997634086 patent/DE69734086T2/de not_active Expired - Fee Related
- 1997-06-04 EP EP97109039A patent/EP0817523B1/en not_active Expired - Lifetime
- 1997-06-13 US US08/874,281 patent/US6226306B1/en not_active Expired - Lifetime
- 1997-06-20 CN CN97113961A patent/CN1095267C/zh not_active Expired - Fee Related
- 1997-06-20 KR KR1019970026282A patent/KR980007162A/ko not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| EP0817523A2 (en) | 1998-01-07 |
| EP0817523B1 (en) | 2005-08-31 |
| CN1095267C (zh) | 2002-11-27 |
| EP0817523A3 (en) | 1999-04-07 |
| DE69734086T2 (de) | 2006-02-23 |
| CN1171685A (zh) | 1998-01-28 |
| JP3169552B2 (ja) | 2001-05-28 |
| KR980007162A (ko) | 1998-03-30 |
| DE69734086D1 (de) | 2005-10-06 |
| US6226306B1 (en) | 2001-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6646986B1 (en) | Scheduling of variable sized packet data under transfer rate control | |
| KR880002197B1 (ko) | 분할요구버스에 호출을 할당하기 위한 시스템 | |
| KR880002196B1 (ko) | 분할요구 버스에 호출을 할당하기 위한 시스템 | |
| US5412648A (en) | Packet switching system for forwarding packets from input buffers using idle/busy status of output buffers | |
| US6781986B1 (en) | Scalable high capacity switch architecture method, apparatus and system | |
| EP0700186B1 (en) | Method and apparatus for regulating virtual-channel cell transmission | |
| JPH11234309A (ja) | 非同期転送モード・セル送信スケジューリング | |
| US6415366B1 (en) | Method and apparatus for load distribution across memory banks with constrained access | |
| CA2032301C (en) | Method and a system of smoothing and control of asynchronous time communication outputs | |
| US6728256B1 (en) | Shared buffer control device | |
| US10693811B2 (en) | Age class based arbitration | |
| US6598132B2 (en) | Buffer manager for network switch port | |
| US6195699B1 (en) | Real-time scheduler method and apparatus | |
| US7287061B2 (en) | Data transfer apparatus and data transfer method | |
| US6002666A (en) | Traffic shaping apparatus with content addressable memory | |
| US5124983A (en) | Arbitration method and device for transmit mode access to the transmission medium of a distributed switching network | |
| JP2820106B2 (ja) | トラヒックシェーパ装置 | |
| JPH1013424A (ja) | データ伝送方法及び装置 | |
| US20010026558A1 (en) | Distributed pipeline scheduling method and system | |
| US6442136B1 (en) | Traffic shaping device for ATM communication network | |
| US7227860B2 (en) | Packet switch and method of scheduling the same | |
| JP2000299686A (ja) | スケジューリング装置 | |
| JP2003509907A (ja) | 複数のパケット信号伝送装置用競合解決要素 | |
| JPH1141241A (ja) | Atmスイッチ及びそのセル出力優先制御方法 | |
| JPH0287745A (ja) | セル競合制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080316 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090316 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |