JPH10135073A - 複合セラミック電子部品およびその製造方法 - Google Patents
複合セラミック電子部品およびその製造方法Info
- Publication number
- JPH10135073A JPH10135073A JP8287855A JP28785596A JPH10135073A JP H10135073 A JPH10135073 A JP H10135073A JP 8287855 A JP8287855 A JP 8287855A JP 28785596 A JP28785596 A JP 28785596A JP H10135073 A JPH10135073 A JP H10135073A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric constant
- printing
- electrode
- external electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 複合積層セラミック部品のクラックや割れを
抑制することを目的とする。 【解決手段】 高誘電率層２，３と低誘電率層１，４か
ら積層され、少なくとも積層面に導体層５〜８を有する
複合セラミック部品において、少なくとも一つ以上の端
面上に形成された第１の外部電極層１０と、その上に形
成された端面絶縁層１１と、さらにその上に形成された
第２の外部電極層１２とを備え、第１の外部電極層１０
と第２の外部電極層１２とを電気的に接続させた構成を
有しており、プリント基板実装後に熱サイクル試験等を
行った場合においても、高誘電率層に生じるクラックを
かなり抑制できるという作用を有する。
抑制することを目的とする。 【解決手段】 高誘電率層２，３と低誘電率層１，４か
ら積層され、少なくとも積層面に導体層５〜８を有する
複合セラミック部品において、少なくとも一つ以上の端
面上に形成された第１の外部電極層１０と、その上に形
成された端面絶縁層１１と、さらにその上に形成された
第２の外部電極層１２とを備え、第１の外部電極層１０
と第２の外部電極層１２とを電気的に接続させた構成を
有しており、プリント基板実装後に熱サイクル試験等を
行った場合においても、高誘電率層に生じるクラックを
かなり抑制できるという作用を有する。
Description
【０００１】
【発明の属する技術分野】本発明は異種材料を複合化し
た複合セラミック部品に関し、配線パターン形成用の低
誘電率層とコンデンサあるいは共振器形成用高誘電率層
を積層、一体焼成化した複合セラミック電子部品および
その製造方法に関するものである。
た複合セラミック部品に関し、配線パターン形成用の低
誘電率層とコンデンサあるいは共振器形成用高誘電率層
を積層、一体焼成化した複合セラミック電子部品および
その製造方法に関するものである。
【０００２】
【従来の技術】近年、電子機器の小型化、多機能化に伴
ってその内部に用いられる電子部品にも軽薄短小化が求
められている。そのため限られた面積のセラミック基板
上に抵抗体や配線パターンなどをより高密度に印刷した
り、あるいはチップ部品をより高密度に実装するという
方法を採っていた。
ってその内部に用いられる電子部品にも軽薄短小化が求
められている。そのため限られた面積のセラミック基板
上に抵抗体や配線パターンなどをより高密度に印刷した
り、あるいはチップ部品をより高密度に実装するという
方法を採っていた。
【０００３】しかし、従来の高密度化方法では、部品の
小型化および部品を実装する基板の小型化に限界があ
り、さらに、高周波部品においては配線パターン緻密化
することによりノイズやライン間の浮遊容量が発生しや
すくなるといった問題があった。
小型化および部品を実装する基板の小型化に限界があ
り、さらに、高周波部品においては配線パターン緻密化
することによりノイズやライン間の浮遊容量が発生しや
すくなるといった問題があった。
【０００４】そこで、基板内部にコンデンサや共振器を
設けた構造をもつ新しい複合セラミックス部品が開発さ
れつつあるが、その一例として、図４のようなコンデン
サあるいは共振器形成用の高誘電率層２，３を配線パタ
ーン形成用の低誘電率層１，４で挟み込み、これらの層
上ならびに層間に、導体層５〜８と第１の外部電極層１
０を形成した構成を有するものが開発されている。
設けた構造をもつ新しい複合セラミックス部品が開発さ
れつつあるが、その一例として、図４のようなコンデン
サあるいは共振器形成用の高誘電率層２，３を配線パタ
ーン形成用の低誘電率層１，４で挟み込み、これらの層
上ならびに層間に、導体層５〜８と第１の外部電極層１
０を形成した構成を有するものが開発されている。
【０００５】
【発明が解決しようとする課題】しかしながら、異種積
層体を一体焼成することで得られる図４に示したような
複合積層セラミックス構造を有し、高誘電率層にマイク
ロ波誘電体セラミック材料を用いた部品をプリント基板
上に実装し、熱サイクル（１２５〜−４０℃）による信
頼性試験を行った場合に、高誘電率層の外部電極界面に
多数のクラックや割れが発生するという問題があった。
層体を一体焼成することで得られる図４に示したような
複合積層セラミックス構造を有し、高誘電率層にマイク
ロ波誘電体セラミック材料を用いた部品をプリント基板
上に実装し、熱サイクル（１２５〜−４０℃）による信
頼性試験を行った場合に、高誘電率層の外部電極界面に
多数のクラックや割れが発生するという問題があった。
【０００６】一般的に電極材料と一括同時焼成が可能な
高誘電率層材料は、アルミナに比べ機械強度が１／３程
度とかなり弱いので本発明は、高誘電率層の端面に発生
するクラック、割れを抑制した複合積層セラミック部品
を提供することを目的とする。
高誘電率層材料は、アルミナに比べ機械強度が１／３程
度とかなり弱いので本発明は、高誘電率層の端面に発生
するクラック、割れを抑制した複合積層セラミック部品
を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記課題を解決するため
本発明は、セラミック電子部品の素子の少なくとも一つ
以上の端面上に形成された第１の外部電極層と、前記第
１の外部電極層上に形成された絶縁層と、さらに前記絶
縁層上に形成された第２の外部電極層とを備え、前記第
１の外部電極層と第２の外部電極層とを電気的に接続さ
せた構成を有している。
本発明は、セラミック電子部品の素子の少なくとも一つ
以上の端面上に形成された第１の外部電極層と、前記第
１の外部電極層上に形成された絶縁層と、さらに前記絶
縁層上に形成された第２の外部電極層とを備え、前記第
１の外部電極層と第２の外部電極層とを電気的に接続さ
せた構成を有している。
【０００８】この構成により、熱サイクル時の膨張、収
縮等によって加わる局所的な応力のためにセラミック素
体に生じるクラックや割れ等を抑制した信頼性の高い複
合積層セラミック部品を得ることができる。
縮等によって加わる局所的な応力のためにセラミック素
体に生じるクラックや割れ等を抑制した信頼性の高い複
合積層セラミック部品を得ることができる。
【０００９】
【発明の実施の形態】本発明の請求項１に記載の発明
は、高誘電率層と低誘電率層から積層され、少なくとも
積層面に導体層を有する複合セラミック部品において、
少なくとも一つ以上の端面上に形成された第１の外部電
極層と、前記第１の外部電極層上に形成された絶縁層
と、さらに前記絶縁層上に形成された第２の外部電極層
とを備え、前記第１の外部電極層と第２の外部電極層と
を電気的に接続させた構成を有しており、プリント基板
実装後に熱サイクル試験等を行った場合においても、高
誘電率層に生じるクラックをかなり抑制できるという作
用を有する。
は、高誘電率層と低誘電率層から積層され、少なくとも
積層面に導体層を有する複合セラミック部品において、
少なくとも一つ以上の端面上に形成された第１の外部電
極層と、前記第１の外部電極層上に形成された絶縁層
と、さらに前記絶縁層上に形成された第２の外部電極層
とを備え、前記第１の外部電極層と第２の外部電極層と
を電気的に接続させた構成を有しており、プリント基板
実装後に熱サイクル試験等を行った場合においても、高
誘電率層に生じるクラックをかなり抑制できるという作
用を有する。
【００１０】請求項２に記載の発明は、絶縁層が高誘電
率層の端面部分にのみ形成されたものであり、これによ
り請求項１の場合に比べ、より少ない絶縁層材料によっ
て高誘電率層に生じるクラックをかなり抑制できるとい
う作用を有する。
率層の端面部分にのみ形成されたものであり、これによ
り請求項１の場合に比べ、より少ない絶縁層材料によっ
て高誘電率層に生じるクラックをかなり抑制できるとい
う作用を有する。
【００１１】請求項３に記載の発明は、上記外部電極構
造をとりながら、なおかつその上にめっきを施すことに
よりめっき層を設けた構成としたものであり、これによ
って半田付時に半田喰われを防止すると共に半田濡れ性
を向上させるという作用を有する。
造をとりながら、なおかつその上にめっきを施すことに
よりめっき層を設けた構成としたものであり、これによ
って半田付時に半田喰われを防止すると共に半田濡れ性
を向上させるという作用を有する。
【００１２】請求項４に記載の発明は、絶縁層に用いる
材料の熱膨張率ａと高誘電率層に用いる材料の熱膨張率
ｂとの関係が−１６×１０-7≦ｂ−ａ≦１４×１０-7の
関係を満たすような請求項１記載の外部電極構造を有し
たものであり、より一層確実に熱サイクル時のクラック
発生を抑制できる作用を有する。
材料の熱膨張率ａと高誘電率層に用いる材料の熱膨張率
ｂとの関係が−１６×１０-7≦ｂ−ａ≦１４×１０-7の
関係を満たすような請求項１記載の外部電極構造を有し
たものであり、より一層確実に熱サイクル時のクラック
発生を抑制できる作用を有する。
【００１３】請求項５に記載の発明は、低誘電率層と高
誘電率層の積層面に表層電極と内層電極を印刷し、積層
して積層体を形成し、焼成する工程と、絶縁層及び電極
層を前記積層体端面に印刷法により形成し、焼成する工
程と、焼成後、焼成体裏面部に裏面電極を印刷、焼成す
る工程とを有する複合セラミック電子部品の製造方法で
あり、これによって熱サイクル試験時等に信頼性の高い
複合セラミック部品を作成する事ができるという作用を
有する。
誘電率層の積層面に表層電極と内層電極を印刷し、積層
して積層体を形成し、焼成する工程と、絶縁層及び電極
層を前記積層体端面に印刷法により形成し、焼成する工
程と、焼成後、焼成体裏面部に裏面電極を印刷、焼成す
る工程とを有する複合セラミック電子部品の製造方法で
あり、これによって熱サイクル試験時等に信頼性の高い
複合セラミック部品を作成する事ができるという作用を
有する。
【００１４】請求項６に記載の発明は、低誘電率層と高
誘電率層の積層面に表層電極と内層電極を印刷し、積層
して積層体を形成し焼成する工程と、前記積層体端面に
導電層を形成し、絶縁層とその上に導電層を形成した転
写シートを前記積層体端面に積層して一体焼成する工程
と、焼成後、焼成体裏面部に裏面電極を印刷、焼成する
工程とを有する複合セラミック電子部品の製造方法であ
り、これによって熱サイクル試験時等に信頼性の高い複
合セラミック部品を作成する事ができるという作用を有
する。
誘電率層の積層面に表層電極と内層電極を印刷し、積層
して積層体を形成し焼成する工程と、前記積層体端面に
導電層を形成し、絶縁層とその上に導電層を形成した転
写シートを前記積層体端面に積層して一体焼成する工程
と、焼成後、焼成体裏面部に裏面電極を印刷、焼成する
工程とを有する複合セラミック電子部品の製造方法であ
り、これによって熱サイクル試験時等に信頼性の高い複
合セラミック部品を作成する事ができるという作用を有
する。
【００１５】請求項７に記載の発明は、低誘電率層と高
誘電率層の積層面に表層電極と内層電極を印刷し、積層
して積層体を形成し、焼成する工程と、絶縁層及び電極
層を前記積層体端面に印刷法により形成し、焼成する工
程と焼成後、焼成体裏面部に裏面電極を印刷、焼成する
工程と、さらに前記端面および裏面電極にめっきを施す
工程を有する複合セラミック電子部品の製造方法であ
り、これによって一層熱サイクル試験時等に信頼性の高
い複合セラミック部品を作成する事ができるという作用
を有する。
誘電率層の積層面に表層電極と内層電極を印刷し、積層
して積層体を形成し、焼成する工程と、絶縁層及び電極
層を前記積層体端面に印刷法により形成し、焼成する工
程と焼成後、焼成体裏面部に裏面電極を印刷、焼成する
工程と、さらに前記端面および裏面電極にめっきを施す
工程を有する複合セラミック電子部品の製造方法であ
り、これによって一層熱サイクル試験時等に信頼性の高
い複合セラミック部品を作成する事ができるという作用
を有する。
【００１６】請求項８に記載の発明は、低誘電率層と高
誘電率層の積層面に表層電極と内層電極を印刷し、積層
して積層体を形成し焼成する工程と、前記積層体端面に
導電層を形成し、絶縁層とその上に導電層を形成した転
写シートを前記積層体端面に積層して一体焼成する工程
と焼成後、焼成体裏面部に裏面電極を印刷、焼成する工
程と、さらに前記端面及び裏面電極にめっきを施す工程
を有する複合セラミック電子部品の製造方法であり、こ
れによって一層熱サイクル試験時等に信頼性の高い複合
セラミック部品を作成する事ができるという作用を有す
る。
誘電率層の積層面に表層電極と内層電極を印刷し、積層
して積層体を形成し焼成する工程と、前記積層体端面に
導電層を形成し、絶縁層とその上に導電層を形成した転
写シートを前記積層体端面に積層して一体焼成する工程
と焼成後、焼成体裏面部に裏面電極を印刷、焼成する工
程と、さらに前記端面及び裏面電極にめっきを施す工程
を有する複合セラミック電子部品の製造方法であり、こ
れによって一層熱サイクル試験時等に信頼性の高い複合
セラミック部品を作成する事ができるという作用を有す
る。
【００１７】以下、本発明の実施の形態について図面を
用いて説明する。 （実施の形態１）図１は本発明の一実施の形態における
複合積層セラミック部品を示す断面図であり、図１では
誘電体フィルタ内蔵複合積層セラミック部品を一例とし
て示した。
用いて説明する。 （実施の形態１）図１は本発明の一実施の形態における
複合積層セラミック部品を示す断面図であり、図１では
誘電体フィルタ内蔵複合積層セラミック部品を一例とし
て示した。
【００１８】図１において、マイクロ波誘電体材料セラ
ミックスからなる高誘電率層２，３をガラスを主成分と
する低誘電率層１，４に挟みこまれており、この間に内
層電極として導体層６，８が形成されている。上記高誘
電率層中には誘電体フィルタを形成するための導体層７
が形成されている。
ミックスからなる高誘電率層２，３をガラスを主成分と
する低誘電率層１，４に挟みこまれており、この間に内
層電極として導体層６，８が形成されている。上記高誘
電率層中には誘電体フィルタを形成するための導体層７
が形成されている。
【００１９】また低誘電率層の少なくとも一面には表層
電極およびインダクタンスを構成する導体層５が形成さ
れ、この導体層５の一部には低誘電率層１もしくは４と
高誘電率層２もしくは３を貫通するように設けたビアホ
ール導体９が接続され、このビアホール導体９はフィル
タ用電極としての導体層７に接続されている。これらの
ものはグリーンシートを用いて構成したものを一括焼成
することにより形成されている。
電極およびインダクタンスを構成する導体層５が形成さ
れ、この導体層５の一部には低誘電率層１もしくは４と
高誘電率層２もしくは３を貫通するように設けたビアホ
ール導体９が接続され、このビアホール導体９はフィル
タ用電極としての導体層７に接続されている。これらの
ものはグリーンシートを用いて構成したものを一括焼成
することにより形成されている。
【００２０】この複合セラミック部品の端面には誘電体
フィルタを形成するための導体層７や内層電極としての
導体層６，８との接続のための外部電極層１０及びその
上に形成されたガラスを主成分とする端面絶縁層１１、
さらに第１の外部電極層１０とプリント配線板との接続
のための第２の外部電極層１２が形成されている。
フィルタを形成するための導体層７や内層電極としての
導体層６，８との接続のための外部電極層１０及びその
上に形成されたガラスを主成分とする端面絶縁層１１、
さらに第１の外部電極層１０とプリント配線板との接続
のための第２の外部電極層１２が形成されている。
【００２１】なお図１中の裏面電極層１３と内層電極と
しての導体層６，８の一部とをビアホール導体９にて接
続する構成も可能であることはいうまでもない。また、
ここでは誘電体フィルタ内蔵の複合積層セラミック部品
を例としたが、コンデンサ，インダクタンス，セラミッ
クフィルタ等各種電子部品を内蔵した積層セラミック部
品についても構成することができ、低誘電率層と高誘電
率層とを交互に複数層構成することも可能である。
しての導体層６，８の一部とをビアホール導体９にて接
続する構成も可能であることはいうまでもない。また、
ここでは誘電体フィルタ内蔵の複合積層セラミック部品
を例としたが、コンデンサ，インダクタンス，セラミッ
クフィルタ等各種電子部品を内蔵した積層セラミック部
品についても構成することができ、低誘電率層と高誘電
率層とを交互に複数層構成することも可能である。
【００２２】（実施の形態２）次に本発明の製造方法の
具体的な実施の形態について説明する。
具体的な実施の形態について説明する。
【００２３】高誘電率層にはＢｉ2Ｏ3，ＣａＯ，Ｎｂ2
Ｏ3を主成分とする系（以下ＢＣＮ）を用いた。ここで
この材料を選択したのは、焼成温度が９５０℃以下であ
り、焼成開始温度も７００℃程度と比較的低いため、内
部導体層に導電率の高い銀を用いて同時焼成が可能であ
り、かつマイクロ波特性に優れているためである。
Ｏ3を主成分とする系（以下ＢＣＮ）を用いた。ここで
この材料を選択したのは、焼成温度が９５０℃以下であ
り、焼成開始温度も７００℃程度と比較的低いため、内
部導体層に導電率の高い銀を用いて同時焼成が可能であ
り、かつマイクロ波特性に優れているためである。
【００２４】これらの粉末５００ｇをメチルエチルケト
ン２００ｇ中にジブチルフタレート１０ｇ、ポリビニル
ブチラール樹脂２５ｇを溶かした溶液中に加え、ボール
ミルで２４時間混合した。得られたスラリーから周知の
ドクターブレード法により厚さ２００μｍの誘電体グリ
ーンシートを作製した。
ン２００ｇ中にジブチルフタレート１０ｇ、ポリビニル
ブチラール樹脂２５ｇを溶かした溶液中に加え、ボール
ミルで２４時間混合した。得られたスラリーから周知の
ドクターブレード法により厚さ２００μｍの誘電体グリ
ーンシートを作製した。
【００２５】低誘電率層に用いられるガラスはＳｉ
Ｏ2，Ｈ3ＢＯ3，Ａｌ（ＯＨ）3，ＣａＣＯ3，ＢａＣ
Ｏ3，ＳｒＣＯ3，Ｌａ2Ｏ3等の原料を白金または白金ロ
ジウム坩堝中で溶融し、冷却後粉砕してガラス粉末を作
製した。得られたガラス粉末と、フォルステライト（Ｍ
ｇ2ＳｉＯ4），ジルコニア（ＺｒＯ2），アルミナ（Ａ
ｌ2Ｏ 3）の粉末を任意の重量比で配合し、ジルコニアボ
ールによって湿式混合、粉砕、乾燥させて低誘電率層粉
末を作製した。
Ｏ2，Ｈ3ＢＯ3，Ａｌ（ＯＨ）3，ＣａＣＯ3，ＢａＣ
Ｏ3，ＳｒＣＯ3，Ｌａ2Ｏ3等の原料を白金または白金ロ
ジウム坩堝中で溶融し、冷却後粉砕してガラス粉末を作
製した。得られたガラス粉末と、フォルステライト（Ｍ
ｇ2ＳｉＯ4），ジルコニア（ＺｒＯ2），アルミナ（Ａ
ｌ2Ｏ 3）の粉末を任意の重量比で配合し、ジルコニアボ
ールによって湿式混合、粉砕、乾燥させて低誘電率層粉
末を作製した。
【００２６】得られた低誘電率層材粉末５００ｇをメチ
ルエチルケトン３００ｇ中にジブチルフタレート２５
ｇ，ポリビニルブチラール樹脂５０ｇを溶かした溶液中
に加え、ボールミルで２４時間混合した。得られたスラ
リーからドクターブレード法により厚さ１００μｍのグ
リーンシートを作製した。
ルエチルケトン３００ｇ中にジブチルフタレート２５
ｇ，ポリビニルブチラール樹脂５０ｇを溶かした溶液中
に加え、ボールミルで２４時間混合した。得られたスラ
リーからドクターブレード法により厚さ１００μｍのグ
リーンシートを作製した。
【００２７】前述の方法で作製した高誘電率シートを積
層し、６０℃で熱圧着することにより高誘電率層２，３
（各５００μｍ）を作製した。同様に低誘電率シートを
積層し、６０℃で熱圧着することにより低誘電率層１，
４（各２００μｍ厚）を作製した。
層し、６０℃で熱圧着することにより高誘電率層２，３
（各５００μｍ）を作製した。同様に低誘電率シートを
積層し、６０℃で熱圧着することにより低誘電率層１，
４（各２００μｍ厚）を作製した。
【００２８】これらの１，２層中に導体層間の導通を得
るためのビアホール９を形成し、銀ペーストを充填し
た。その後、１〜４層上に銀ペーストをスクリーン印刷
法により所定の導体パターンに印刷し、それぞれ導体層
５，６，７，８を形成した。
るためのビアホール９を形成し、銀ペーストを充填し
た。その後、１〜４層上に銀ペーストをスクリーン印刷
法により所定の導体パターンに印刷し、それぞれ導体層
５，６，７，８を形成した。
【００２９】次いで各層１〜４を順次積層し、８０℃で
熱圧着した後５００℃で脱バインダーし、その後８５０
℃〜９５０℃の温度で焼成することよりなる複合積層セ
ラミック部品の端面部に一般的に知られているスクリー
ン印刷法もしくは転写法を用いて第１の外部電極層１
０、端面絶縁層１１、さらに第２の外部電極層１２を印
刷し、８００℃〜９００℃で焼成することで外部電極部
分を形成し、さらに場合によってはバレルめっきにより
外部電極部分にめっき層１４を形成することで図２に示
す複合積層セラミック部品とした。
熱圧着した後５００℃で脱バインダーし、その後８５０
℃〜９５０℃の温度で焼成することよりなる複合積層セ
ラミック部品の端面部に一般的に知られているスクリー
ン印刷法もしくは転写法を用いて第１の外部電極層１
０、端面絶縁層１１、さらに第２の外部電極層１２を印
刷し、８００℃〜９００℃で焼成することで外部電極部
分を形成し、さらに場合によってはバレルめっきにより
外部電極部分にめっき層１４を形成することで図２に示
す複合積層セラミック部品とした。
【００３０】なお、この時外部電極部分を未焼成の積層
体上に形成し、電極と一体焼成してもよいことは言うま
でもない。また、図３に示したように形成する絶縁層を
高誘電率層の高さと同じにしても同様の効果が得られ
る。
体上に形成し、電極と一体焼成してもよいことは言うま
でもない。また、図３に示したように形成する絶縁層を
高誘電率層の高さと同じにしても同様の効果が得られ
る。
【００３１】
【実施例】以下に、本発明の具体例を説明する。
【００３２】（実施例１）図１の端面絶縁層１１の材料
についての検討を行った。端面絶縁層１１の材料組成な
らびに熱膨張係数については（表１）に示したとおりで
ある。また実施の形態２の方法により、これらの端面絶
縁層１１を用いて複合積層セラミック部品を形成した
後、プリント基板上に半田によって実装し、熱サイクル
試験を行った結果について（表１）に示した。さらに、
比較のために、図４に示した一般的な外部電極構造を有
した同寸法の複合積層セラミック部品についても同様に
熱サイクル試験を行い、その結果も（表１）に比較例と
して示した。比較例に用いた低誘電率層は（表１）の試
料番号５のものを用いた。クラック発生率については分
母に外部電極端子数、分子に熱サイクル試験後のクラッ
クの入った素子数を記した。
についての検討を行った。端面絶縁層１１の材料組成な
らびに熱膨張係数については（表１）に示したとおりで
ある。また実施の形態２の方法により、これらの端面絶
縁層１１を用いて複合積層セラミック部品を形成した
後、プリント基板上に半田によって実装し、熱サイクル
試験を行った結果について（表１）に示した。さらに、
比較のために、図４に示した一般的な外部電極構造を有
した同寸法の複合積層セラミック部品についても同様に
熱サイクル試験を行い、その結果も（表１）に比較例と
して示した。比較例に用いた低誘電率層は（表１）の試
料番号５のものを用いた。クラック発生率については分
母に外部電極端子数、分子に熱サイクル試験後のクラッ
クの入った素子数を記した。
【００３３】
【表１】
【００３４】ここでのＢＣＮの熱膨張率は９６×１０-7
である。これより比較例に比べ本実施例においては明ら
かにＢＣＮ部のクラック発生が抑制されている。比較例
のＢＣＮ部のクラックは熱サイクルの冷却時に部品本体
端面部に引っ張り応力が図４の電極層を通してダイレク
トに強度の弱いＢＣＮに伝わるためにクラックが発生す
るのに対して、実施例の場合においては図１に示した裏
面電極層１３を通して引っ張り応力が端面絶縁層１１に
まず伝わるためにクラックはＢＣＮまでには伝わり難い
構成となっており、ＢＣＮ本体にはクラックの発生の程
度が少なくなっている。ここで端面絶縁層１１はＢＣＮ
よりも強い材料であることが望ましい。
である。これより比較例に比べ本実施例においては明ら
かにＢＣＮ部のクラック発生が抑制されている。比較例
のＢＣＮ部のクラックは熱サイクルの冷却時に部品本体
端面部に引っ張り応力が図４の電極層を通してダイレク
トに強度の弱いＢＣＮに伝わるためにクラックが発生す
るのに対して、実施例の場合においては図１に示した裏
面電極層１３を通して引っ張り応力が端面絶縁層１１に
まず伝わるためにクラックはＢＣＮまでには伝わり難い
構成となっており、ＢＣＮ本体にはクラックの発生の程
度が少なくなっている。ここで端面絶縁層１１はＢＣＮ
よりも強い材料であることが望ましい。
【００３５】なお、高誘電率層にはＢＣＮ以外の誘電体
材料を用いても良いし、低誘電率層によって挟み込まな
くてもよいことは言うまでもない。また、ＢＣＮとの熱
膨張差が−１６以上１４以下であれば熱サイクル試験時
にクラックを抑制する効果があった。
材料を用いても良いし、低誘電率層によって挟み込まな
くてもよいことは言うまでもない。また、ＢＣＮとの熱
膨張差が−１６以上１４以下であれば熱サイクル試験時
にクラックを抑制する効果があった。
【００３６】以上の結果から端面絶縁層１１については
ＢＣＮとの熱膨張率の差が−１６×１０-7≦ｂ−ａ≦１
４×１０-7の範囲ではあることが望ましい。これは、こ
の範囲外では絶縁層とＢＣＮとの熱膨張差が大きいため
にクラックが発生するものと考えられる。なお、高誘電
率層はＢＣＮに限定されることはなく他の材料について
も上記の関係を満たす様なものであれば同様の効果が期
待できる。
ＢＣＮとの熱膨張率の差が−１６×１０-7≦ｂ−ａ≦１
４×１０-7の範囲ではあることが望ましい。これは、こ
の範囲外では絶縁層とＢＣＮとの熱膨張差が大きいため
にクラックが発生するものと考えられる。なお、高誘電
率層はＢＣＮに限定されることはなく他の材料について
も上記の関係を満たす様なものであれば同様の効果が期
待できる。
【００３７】（実施例２）実施の形態２に述べた方法に
て作成した図２の構成をとる複合セラミック部品におい
ても、上記実施例１に示した様に熱サイクル試験を行っ
た。結果については（表２）に示した。比較例について
は（表１）と同じものを用いた。
て作成した図２の構成をとる複合セラミック部品におい
ても、上記実施例１に示した様に熱サイクル試験を行っ
た。結果については（表２）に示した。比較例について
は（表１）と同じものを用いた。
【００３８】
【表２】
【００３９】（表２）の結果より、実施例１に記した理
由によってＢＣＮ部のクラック発生が抑制されているこ
とは明らかである。
由によってＢＣＮ部のクラック発生が抑制されているこ
とは明らかである。
【００４０】（実施例３）実施の形態２に述べた方法に
て作成した図３の構成をとる複合セラミック部品におい
ても、上記実施例１に示した様に熱サイクル試験を行っ
た。結果については（表３）に示した。比較例について
は（表１）と同じものを用いた。
て作成した図３の構成をとる複合セラミック部品におい
ても、上記実施例１に示した様に熱サイクル試験を行っ
た。結果については（表３）に示した。比較例について
は（表１）と同じものを用いた。
【００４１】
【表３】
【００４２】（表３）の結果より、実施例１に記した理
由によってＢＣＮ部のクラック発生が抑制されているこ
とは明らかである。
由によってＢＣＮ部のクラック発生が抑制されているこ
とは明らかである。
【００４３】
【発明の効果】以上の様に本発明によれば、高誘電率層
と低誘電率層から積層された複合セラミック部品におい
て少なくとも一つ以上の端面上に形成された第１の外部
電極層と、前記第１の外部電極層上に形成された絶縁層
と、さらに前記絶縁層上に形成された第２の外部電極層
とを備え、前記第１の外部電極層と第２の外部電極層と
を電気的に接続させた構成により、ＢＣＮ等の強度的に
あまり強いとはいえない高誘電率材料と低誘電率材料と
の複合積層セラミック部品を、プリント基板実装後にヒ
ートサイクル試験等の部品に引っ張り応力の働く試験を
行った場合において、高誘電率層材料中に発生するクラ
ックを抑制することが可能である。
と低誘電率層から積層された複合セラミック部品におい
て少なくとも一つ以上の端面上に形成された第１の外部
電極層と、前記第１の外部電極層上に形成された絶縁層
と、さらに前記絶縁層上に形成された第２の外部電極層
とを備え、前記第１の外部電極層と第２の外部電極層と
を電気的に接続させた構成により、ＢＣＮ等の強度的に
あまり強いとはいえない高誘電率材料と低誘電率材料と
の複合積層セラミック部品を、プリント基板実装後にヒ
ートサイクル試験等の部品に引っ張り応力の働く試験を
行った場合において、高誘電率層材料中に発生するクラ
ックを抑制することが可能である。
【図１】本発明の一実施の形態における複合積層セラミ
ック部品の断面図
ック部品の断面図
【図２】本発明の他の実施の形態における複合積層セラ
ミック部品の断面図
ミック部品の断面図
【図３】本発明の他の実施の形態における複合積層セラ
ミック部品の断面図
ミック部品の断面図
【図４】従来の複合積層セラミック部品の断面図
１，４ 低誘電率層 ２，３ 高誘電率層 ５〜８ 導体層 ９ ビアホール導体 １０ 第１の外部電極層 １１ 端面絶縁層 １２ 第２の外部電極層 １３ 裏面電極層
フロントページの続き (72)発明者 古川 成男 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 木村 涼 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (8)
- 【請求項１】 高誘電率層と低誘電率層から積層され、
積層面に導体層を有する積層セラミック部品において、
少なくとも一つ以上の端面上に形成された第１の外部電
極層と、前記第１の外部電極層上に形成された絶縁層
と、さらに前記絶縁層上に形成された第２の外部電極層
とを備え、前記第１の外部電極層と第２の外部電極層と
を電気的に接続させた複合セラミック電子部品。 - 【請求項２】 少なくとも高誘電率層と低誘電率層を有
し、絶縁層が高誘電率層の端面部にのみ形成された請求
項１記載の複合セラミック電子部品。 - 【請求項３】 外部電極層にＮｉおよびＳｎまたはＰｂ
／Ｓｎめっきを施した請求項１記載の複合セラミック電
子部品。 - 【請求項４】 絶縁層に用いる材料の熱膨張率ａと高誘
電率層に用いる材料の熱膨張率ｂとの関係が−１６×１
０-7≦ｂ−ａ≦１４×１０-7の関係を満たすような請求
項１記載の複合セラミック電子部品。 - 【請求項５】 低誘電率層上に表層電極を、また低誘電
率層と高誘電率層の積層面に内層電極をそれぞれ印刷
し、積層して積層体を形成・焼成する工程と、前記積層
体端面に第１の導電層を印刷・焼成し、その上に絶縁層
を印刷・焼成し、さらに前記絶縁層上に第２の導電層を
印刷・焼成する工程と、焼成体裏面部に裏面電極を印刷
・焼成する工程とを有する複合セラミック電子部品の製
造方法。 - 【請求項６】 低誘電率層上に表層電極を、また低誘電
率層と高誘電率層の積層面に内層電極をそれぞれ印刷
し、積層して積層体を形成・焼成する工程と、前記積層
体端面に第１の導電層を印刷・焼成し、前記第１の導電
層上に絶縁層と第２の導電層を形成した転写シートを積
層して一体焼成する工程と、焼成体裏面部に裏面電極を
印刷、焼成する工程とを有する複合セラミック電子部品
の製造方法。 - 【請求項７】 低誘電率層と高誘電率層の積層面に表層
電極と内層電極を印刷・積層して積層体を形成・焼成す
る工程と、前記積層体端面に第１の導電層を印刷・焼成
し、その上に絶縁層を印刷・焼成し、さらに前記絶縁層
上に第２の導電層を印刷・焼成する工程と、焼成体裏面
部に裏面電極を印刷・焼成する工程と、前記焼成体端面
および裏面電極部にめっきを施す工程を有する複合セラ
ミック電子部品の製造方法。 - 【請求項８】 低誘電率層と高誘電率層の積層面に表層
電極と内層電極を印刷・積層して積層体を形成し焼成す
る工程と、前記積層体端面に第１の導電層を印刷・焼成
し、前記第１の導電層上に絶縁層と第２の導電層を形成
した転写シートを積層して一体焼成する工程と、焼成体
裏面部に裏面電極を印刷、焼成する工程と、前記焼成体
端面および裏面電極にめっきを施す工程を有する複合セ
ラミック電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8287855A JPH10135073A (ja) | 1996-10-30 | 1996-10-30 | 複合セラミック電子部品およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8287855A JPH10135073A (ja) | 1996-10-30 | 1996-10-30 | 複合セラミック電子部品およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10135073A true JPH10135073A (ja) | 1998-05-22 |
Family
ID=17722650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8287855A Pending JPH10135073A (ja) | 1996-10-30 | 1996-10-30 | 複合セラミック電子部品およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10135073A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013030656A (ja) * | 2011-07-29 | 2013-02-07 | Toko Inc | 積層型電子部品 |
| JP2013098281A (ja) * | 2011-10-31 | 2013-05-20 | Toko Inc | 積層型電子部品 |
| JP2013098540A (ja) * | 2011-11-04 | 2013-05-20 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品及びその製造方法 |
| WO2014024593A1 (ja) * | 2012-08-09 | 2014-02-13 | 株式会社村田製作所 | セラミック電子部品 |
| KR101412900B1 (ko) * | 2012-11-06 | 2014-06-26 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
| JP2015090977A (ja) * | 2013-11-05 | 2015-05-11 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミックキャパシタ |
| US20180190433A1 (en) * | 2017-01-02 | 2018-07-05 | Samsung Electro-Mechanics Co., Ltd. | Capacitor component and method of manufacturing the same |
| KR20190021685A (ko) * | 2017-08-23 | 2019-03-06 | 삼성전기주식회사 | 커패시터 부품 및 그 제조 방법 |
| KR20190067137A (ko) * | 2019-06-03 | 2019-06-14 | 삼성전기주식회사 | 커패시터 부품 및 그 제조 방법 |
| JP2019195037A (ja) * | 2018-05-02 | 2019-11-07 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層型キャパシタ |
| JP2020167322A (ja) * | 2019-03-29 | 2020-10-08 | 株式会社村田製作所 | 積層セラミックコンデンサ |
-
1996
- 1996-10-30 JP JP8287855A patent/JPH10135073A/ja active Pending
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013030656A (ja) * | 2011-07-29 | 2013-02-07 | Toko Inc | 積層型電子部品 |
| JP2013098281A (ja) * | 2011-10-31 | 2013-05-20 | Toko Inc | 積層型電子部品 |
| JP2013098540A (ja) * | 2011-11-04 | 2013-05-20 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品及びその製造方法 |
| WO2014024593A1 (ja) * | 2012-08-09 | 2014-02-13 | 株式会社村田製作所 | セラミック電子部品 |
| JPWO2014024593A1 (ja) * | 2012-08-09 | 2016-07-25 | 株式会社村田製作所 | セラミック電子部品 |
| KR101412900B1 (ko) * | 2012-11-06 | 2014-06-26 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
| JP2015090977A (ja) * | 2013-11-05 | 2015-05-11 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミックキャパシタ |
| KR20150051667A (ko) * | 2013-11-05 | 2015-05-13 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| US10748710B2 (en) | 2017-01-02 | 2020-08-18 | Samsung Electro-Mechanics Co., Ltd. | Capacitor component having external electrodes with reduced thickness |
| US11107634B2 (en) | 2017-01-02 | 2021-08-31 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing capacitor component having external electrodes with reduced thickness |
| US11869722B2 (en) | 2017-01-02 | 2024-01-09 | Samsung Electro-Mechanics Co., Ltd. | Capacitor component having external electrodes with reduced thickness |
| JP2023181476A (ja) * | 2017-01-02 | 2023-12-21 | サムソン エレクトロ－メカニックス カンパニーリミテッド． | キャパシタ部品 |
| JP2022062281A (ja) * | 2017-01-02 | 2022-04-19 | サムソン エレクトロ－メカニックス カンパニーリミテッド． | キャパシタ部品 |
| US10629379B2 (en) * | 2017-01-02 | 2020-04-21 | Samsung Electro-Mechanics Co., Ltd. | Capacitor component having external electrodes with reduced thickness |
| JP2018110212A (ja) * | 2017-01-02 | 2018-07-12 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | キャパシタ部品 |
| US20180190433A1 (en) * | 2017-01-02 | 2018-07-05 | Samsung Electro-Mechanics Co., Ltd. | Capacitor component and method of manufacturing the same |
| US10650971B2 (en) | 2017-08-23 | 2020-05-12 | Samsung Electro-Mechanics Co., Ltd. | Capacitor component and method of manufacturing the same |
| KR20190021685A (ko) * | 2017-08-23 | 2019-03-06 | 삼성전기주식회사 | 커패시터 부품 및 그 제조 방법 |
| JP2019195037A (ja) * | 2018-05-02 | 2019-11-07 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層型キャパシタ |
| JP2020167322A (ja) * | 2019-03-29 | 2020-10-08 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| CN111755248A (zh) * | 2019-03-29 | 2020-10-09 | 株式会社村田制作所 | 层叠陶瓷电容器 |
| US11551872B2 (en) | 2019-03-29 | 2023-01-10 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
| KR20190067137A (ko) * | 2019-06-03 | 2019-06-14 | 삼성전기주식회사 | 커패시터 부품 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100352780B1 (ko) | 다층 세라믹 기판 및 그의 제조방법 | |
| KR0174635B1 (ko) | 세라믹 다층 기판과 이것의 제조방법 | |
| EP0285873B1 (en) | Method of producing a multi-layered ceramic capacitor | |
| JPH0992983A (ja) | セラミック多層基板の製造方法 | |
| JP2001351827A (ja) | 複合積層電子部品 | |
| JP2004259991A (ja) | 積層セラミック部品 | |
| US6891109B2 (en) | Monolithic ceramic substrate and method for making the same | |
| JPH10135073A (ja) | 複合セラミック電子部品およびその製造方法 | |
| JP2003022929A (ja) | 積層セラミックコンデンサ | |
| JPH0697656A (ja) | セラミック多層基板の製造方法 | |
| JPH10308584A (ja) | セラミック多層基板およびその製造方法 | |
| JPS5917232A (ja) | 複合積層セラミツク部品およびその製造方法 | |
| JPH07201636A (ja) | 積層電子部品及びその製造方法 | |
| JPH10303068A (ja) | 複合積層セラミック部品 | |
| JP3955389B2 (ja) | コンデンサ内蔵基板およびその製造方法 | |
| JP2005285968A (ja) | コンデンサ内蔵ガラスセラミック多層配線基板 | |
| JP2555638B2 (ja) | 多層セラミック基板の製造方法 | |
| JP3540941B2 (ja) | 積層体およびその製造方法 | |
| JP4693284B2 (ja) | 多層配線基板およびその製造方法 | |
| JPS5917227A (ja) | 複合積層セラミツク部品の製造方法 | |
| JPH0754778B2 (ja) | コンデンサ内蔵型セラミツク基板 | |
| JP3085596B2 (ja) | 積層セラミックコンデンサ | |
| JP2005268290A (ja) | 積層セラミック電子部品およびその製造方法 | |
| JPH10214745A (ja) | 複合セラミック電子部品およびその製造方法 | |
| JP2003026472A (ja) | 積層セラミック電子部品の製造方法、積層セラミック電子部品および積層セラミック電子部品製造用の生の複合積層体 |