JPH0754778B2 - コンデンサ内蔵型セラミツク基板 - Google Patents
コンデンサ内蔵型セラミツク基板Info
- Publication number
- JPH0754778B2 JPH0754778B2 JP61036531A JP3653186A JPH0754778B2 JP H0754778 B2 JPH0754778 B2 JP H0754778B2 JP 61036531 A JP61036531 A JP 61036531A JP 3653186 A JP3653186 A JP 3653186A JP H0754778 B2 JPH0754778 B2 JP H0754778B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- capacitor
- built
- conductor
- ceramic body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Ceramic Capacitors (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は，積層コンデンサ内蔵型の多層セラミック基板
に関する。更に，詳しくは，スルーホール導体を含む端
子構造を有する積層コンデンサ内蔵型多層セラミック基
板に関する。
に関する。更に，詳しくは，スルーホール導体を含む端
子構造を有する積層コンデンサ内蔵型多層セラミック基
板に関する。
［従来の技術］ 最近，電子機器の小型化に伴い，配線基板の小型化高密
度化が進んでいる。電子部品の中で重要な要素を占める
コンデンサ部品においても，比較的容量の小さいセラミ
ックコンデンサは，ディスク型から積層することにより
容量値を大きくし，更に,1つのコンデンサチップの中に
複数個の容量値を有するコンデンサブロックへと積層化
部品に進んでいる。然し乍ら，前記のコンデンサブロッ
クといえども，基板上に搭載する必要があり，集積密度
としては限界がある。そこで最近セラミック基板内部に
コンデンサを内蔵したコンデンサ内蔵型セラミック基板
が開発されつつある。
度化が進んでいる。電子部品の中で重要な要素を占める
コンデンサ部品においても，比較的容量の小さいセラミ
ックコンデンサは，ディスク型から積層することにより
容量値を大きくし，更に,1つのコンデンサチップの中に
複数個の容量値を有するコンデンサブロックへと積層化
部品に進んでいる。然し乍ら，前記のコンデンサブロッ
クといえども，基板上に搭載する必要があり，集積密度
としては限界がある。そこで最近セラミック基板内部に
コンデンサを内蔵したコンデンサ内蔵型セラミック基板
が開発されつつある。
しかし，従来のコンデンサ内蔵型セラミック基板では，
コンデンサを構成するセラミックは比較的に高い誘電率
を有すること，容量の異なるコンデンサを形成する場
合，電極の面積の大小により異なる容量にすために，大
きく異なる容量値を持つコンデンサを同一基板内に形成
することは非常に困難であることなどの問題が多い。最
近では，以上の２つの問題を解決するため，誘電率の異
なるセラミックスを積層し同時に焼成することが考えら
れているが，互いに収縮率を合致させる必要があり，非
常に困難である。
コンデンサを構成するセラミックは比較的に高い誘電率
を有すること，容量の異なるコンデンサを形成する場
合，電極の面積の大小により異なる容量にすために，大
きく異なる容量値を持つコンデンサを同一基板内に形成
することは非常に困難であることなどの問題が多い。最
近では，以上の２つの問題を解決するため，誘電率の異
なるセラミックスを積層し同時に焼成することが考えら
れているが，互いに収縮率を合致させる必要があり，非
常に困難である。
［発明が解決しようとする問題点］ 本発明の目的は、以上の従来のコンデンサ内蔵型セラミ
ック基板の欠点を解消することである。即ち，本発明
は，個別に焼結した少なくとも１つの積層コンデンサを
内蔵する少なくとも１つの積層セラミック体と，薄く，
高絶縁性で低誘電率の少なくとも１つのセラミック基板
を相互に部分的に接合した構成で、異なる収縮率のセラ
ミック基板を組み合わせることのでき，容量値の著しく
異なる積層コンデンサを同一基板内に形成できるコンデ
ンサ内蔵型セラミック基板を提供することを目的とす
る。
ック基板の欠点を解消することである。即ち，本発明
は，個別に焼結した少なくとも１つの積層コンデンサを
内蔵する少なくとも１つの積層セラミック体と，薄く，
高絶縁性で低誘電率の少なくとも１つのセラミック基板
を相互に部分的に接合した構成で、異なる収縮率のセラ
ミック基板を組み合わせることのでき，容量値の著しく
異なる積層コンデンサを同一基板内に形成できるコンデ
ンサ内蔵型セラミック基板を提供することを目的とす
る。
［問題点を解決するための手段］ 本発明の要旨とするものは、内部導体層と誘電体層とを
交互に積層して構成された、少なくとも１つのコンデン
サ機能を有する少なくとも１つの積層セラミック体を有
し；その各々の上面の上に、高絶縁性の少なくとも１つ
の薄いセラミック基板を接合して設けた構造を有し：前
記積層セラミック体は、貫通孔或いは最下部導体層まで
貫通する孔を有し、その孔に充填した導体ペーストによ
るスルーホール導体が設けられ；そのスルーホール導体
に続く部分として、該積層セラミック体の上面にコンデ
ンサ端子が設けられ；そして、該セラミック基板上面の
任意の位置に更に設けたスルーホール導体により、該積
層セラミック体のコンデンサ端子と該セラミック基板の
上面に設けた端子とを導通する電極を有し；内蔵された
各コンデンサのための両端子が、該セラミック基板の上
面の任意の位置に設けられたことを特徴とするコンデン
サ内蔵型セラミック基板である。そして、積層セラミッ
ク体と薄いセラミック基板との間の接合は、個々の積層
セラミック体とセラミック基板を個別に焼成した後に、
該積層セラミック体及び薄いセラミック基板の表面の所
定個所で、ハンダ、ガラス、厚膜導体ペーストのうち少
なくとも１つを用いて、行なわれ、他の表面部分には積
層セラミック体、薄いセラミック基板の相互間に空気層
がある構造が好適である。
交互に積層して構成された、少なくとも１つのコンデン
サ機能を有する少なくとも１つの積層セラミック体を有
し；その各々の上面の上に、高絶縁性の少なくとも１つ
の薄いセラミック基板を接合して設けた構造を有し：前
記積層セラミック体は、貫通孔或いは最下部導体層まで
貫通する孔を有し、その孔に充填した導体ペーストによ
るスルーホール導体が設けられ；そのスルーホール導体
に続く部分として、該積層セラミック体の上面にコンデ
ンサ端子が設けられ；そして、該セラミック基板上面の
任意の位置に更に設けたスルーホール導体により、該積
層セラミック体のコンデンサ端子と該セラミック基板の
上面に設けた端子とを導通する電極を有し；内蔵された
各コンデンサのための両端子が、該セラミック基板の上
面の任意の位置に設けられたことを特徴とするコンデン
サ内蔵型セラミック基板である。そして、積層セラミッ
ク体と薄いセラミック基板との間の接合は、個々の積層
セラミック体とセラミック基板を個別に焼成した後に、
該積層セラミック体及び薄いセラミック基板の表面の所
定個所で、ハンダ、ガラス、厚膜導体ペーストのうち少
なくとも１つを用いて、行なわれ、他の表面部分には積
層セラミック体、薄いセラミック基板の相互間に空気層
がある構造が好適である。
本発明の積層コンデンサ内蔵型セラミック基板は，例え
ば，第８図の如き構造であり，積層コンデンサを内蔵す
る積層セラミック体21,22と薄いセラミック基板９より
なり，その間に空隙部10を設け、所定の個所に接合部を
設け，互いに接合した構造のものである。
ば，第８図の如き構造であり，積層コンデンサを内蔵す
る積層セラミック体21,22と薄いセラミック基板９より
なり，その間に空隙部10を設け、所定の個所に接合部を
設け，互いに接合した構造のものである。
即ち，積層コンデンサを内蔵するセラミック体21と22を
構成するセラミック誘電体は，別々に製造，即ち，焼成
されるためにその間に収縮率等が著しく異なっても，問
題が生じない。
構成するセラミック誘電体は，別々に製造，即ち，焼成
されるためにその間に収縮率等が著しく異なっても，問
題が生じない。
これは，本発明を構成する積層セラミック体，セラミッ
ク基板の相互の間を間隔をとって接合するために，互い
に収縮の差，膨張率の差などの影響がなくなるからであ
る。即ち，積層セラミック体，セラミック基板の表面の
一部のみで，ハンダ，ガラス，厚膜導電ペーストで接合
部を設け接合するものである。実際の製造法としては，
積層セラミック体，セラミック基板の表面の接合すべき
所定の箇所に上記の接合剤のうち少なくとも１つを，ス
クリーン印刷技法等により，置き，バンプ状のものを作
り，次に，それらを組立てて（例えば，第７図の如
く），リフロー炉などで比較的低温で焼成する。それに
より，積層セラミック体，セラミック基板は，互いに，
そのバンプ状のものが溶けなどして接合し，相互に空隙
部をとって，即ち，空気層があるように結合し，本発明
の構造体ができる。
ク基板の相互の間を間隔をとって接合するために，互い
に収縮の差，膨張率の差などの影響がなくなるからであ
る。即ち，積層セラミック体，セラミック基板の表面の
一部のみで，ハンダ，ガラス，厚膜導電ペーストで接合
部を設け接合するものである。実際の製造法としては，
積層セラミック体，セラミック基板の表面の接合すべき
所定の箇所に上記の接合剤のうち少なくとも１つを，ス
クリーン印刷技法等により，置き，バンプ状のものを作
り，次に，それらを組立てて（例えば，第７図の如
く），リフロー炉などで比較的低温で焼成する。それに
より，積層セラミック体，セラミック基板は，互いに，
そのバンプ状のものが溶けなどして接合し，相互に空隙
部をとって，即ち，空気層があるように結合し，本発明
の構造体ができる。
即ち，本発明の積層コンデンサ内蔵型セラミック基板で
は，各積層コンデンサを内蔵したセラミック体は，別個
に焼成，作成されたものである。従って，各積層コンデ
ンサ内蔵セラミック体は，全く別の物性，例えば，著し
く異なる収縮率，誘電率を有するセラミック誘電体材料
であってもよく，それらを本発明に従い接合構成するこ
とができる。
は，各積層コンデンサを内蔵したセラミック体は，別個
に焼成，作成されたものである。従って，各積層コンデ
ンサ内蔵セラミック体は，全く別の物性，例えば，著し
く異なる収縮率，誘電率を有するセラミック誘電体材料
であってもよく，それらを本発明に従い接合構成するこ
とができる。
更に，本発明の積層コンデンサ内蔵型セラミック基板
は，その上面に所望の回路パターンを持つセラミック基
板を備え、内蔵した積層コンデンサとの導通が簡単にで
きる構造である。即ち，第８図の本発明の構造において
は，薄いセラミック基板９の表面に導体及び抵抗パター
ン16を図示のごとく，導電性ペーストなどで形成し，所
望の回路を有する混成集積回路セラミック基板が得られ
る。
は，その上面に所望の回路パターンを持つセラミック基
板を備え、内蔵した積層コンデンサとの導通が簡単にで
きる構造である。即ち，第８図の本発明の構造において
は，薄いセラミック基板９の表面に導体及び抵抗パター
ン16を図示のごとく，導電性ペーストなどで形成し，所
望の回路を有する混成集積回路セラミック基板が得られ
る。
従って，本発明の積層コンデンサ内蔵型セラミック基板
は，全体の厚みを薄くでき，複数の積層コンデンサの間
の導通も簡単にできる。また，内蔵コンデンサを導通す
る孔を任意の個所に設定でき，回路パターン設計にも自
由度が大きい。
は，全体の厚みを薄くでき，複数の積層コンデンサの間
の導通も簡単にできる。また，内蔵コンデンサを導通す
る孔を任意の個所に設定でき，回路パターン設計にも自
由度が大きい。
導体パターン層及び導通導体形成に利用される材料とし
ては，金，銀，銅，白金，パラジウム，モリブデン，タ
ングステンなど導電性金属であり，そのペーストをスク
リーン印刷法などによりセラミック基板上面の表面上に
印刷し，導体層或いはスルーホール導通導体とすること
ができる。
ては，金，銀，銅，白金，パラジウム，モリブデン，タ
ングステンなど導電性金属であり，そのペーストをスク
リーン印刷法などによりセラミック基板上面の表面上に
印刷し，導体層或いはスルーホール導通導体とすること
ができる。
本発明の接合部分形成に用いられる材料としては，ハン
ダ，ガラス，厚膜導体ペーストなどの比較的低温で溶融
でき，接合を行なうことができるものである。接合のた
めの接合部形成の焼成のときに，内蔵コンデンサを含む
積層セラミック体，回路パターンを含む薄膜セラミック
基板に障害を与えないためになるべく低温焼成がよく、
好適には,900℃以下の焼成温度で接合できる材料を使用
する。接合のための焼成温度は好適には500℃〜600℃程
度である。ガラスによる接合は，導電性の接合部が不要
の個所に用いる。
ダ，ガラス，厚膜導体ペーストなどの比較的低温で溶融
でき，接合を行なうことができるものである。接合のた
めの接合部形成の焼成のときに，内蔵コンデンサを含む
積層セラミック体，回路パターンを含む薄膜セラミック
基板に障害を与えないためになるべく低温焼成がよく、
好適には,900℃以下の焼成温度で接合できる材料を使用
する。接合のための焼成温度は好適には500℃〜600℃程
度である。ガラスによる接合は，導電性の接合部が不要
の個所に用いる。
本発明に用いられるセラミック誘電体材料は，アルミナ
などの積層コンデンサ内蔵型セラミック基板に通常用い
られる材料でよいが，誘電率を適宜選択することによ
り，所望の積層コンデンサの容量値にすることができ
る。即ち，誘電率の低いセラミック誘電体から誘電率の
高いセラミック誘電体まで自由に利用，組合わせて，所
望の回路特性にできる。従って，セラミック基板，積層
コンデンサをはさむ材料としては，他に，誘電率の低い
基板材料,BaO−TiO2等の高い誘電率のもの，チタニア
（TiO2）系の基板材料等を利用できる。
などの積層コンデンサ内蔵型セラミック基板に通常用い
られる材料でよいが，誘電率を適宜選択することによ
り，所望の積層コンデンサの容量値にすることができ
る。即ち，誘電率の低いセラミック誘電体から誘電率の
高いセラミック誘電体まで自由に利用，組合わせて，所
望の回路特性にできる。従って，セラミック基板，積層
コンデンサをはさむ材料としては，他に，誘電率の低い
基板材料,BaO−TiO2等の高い誘電率のもの，チタニア
（TiO2）系の基板材料等を利用できる。
本発明により得られるコンデンサ内蔵型セラミック基板
は，例えば，電子機器等に使用される混成集積回路用の
多層配線基板などに使用され得る。例えば，第１図の如
き回路の製作組立てに用いられる。図示の４つのコンデ
ンサC1〜C4の中でC1及びC2は，比較的に低い容量値であ
り,C3及びC4は，比較的に高い容量値を持つ。このよう
に著しく異なる容量値を持つコンデンサを同一の基板中
に内蔵するセラミック基板の製作に本発明は用いられ
る。
は，例えば，電子機器等に使用される混成集積回路用の
多層配線基板などに使用され得る。例えば，第１図の如
き回路の製作組立てに用いられる。図示の４つのコンデ
ンサC1〜C4の中でC1及びC2は，比較的に低い容量値であ
り,C3及びC4は，比較的に高い容量値を持つ。このよう
に著しく異なる容量値を持つコンデンサを同一の基板中
に内蔵するセラミック基板の製作に本発明は用いられ
る。
次に，本発明の積層コンデンサ内蔵型セラミック基板に
ついて説明するが，本発明は，次の実施例のものに限定
されるものではない。
ついて説明するが，本発明は，次の実施例のものに限定
されるものではない。
［実施例］ 図により本発明の積層コンデンサ内蔵型セラミック基板
の構造と組立て手順を説明する。第２〜３図で容量値の
低いコンデンサ内蔵型セラミック体の組立てを示し，第
４〜５図で容量値の高いコンデンサ内蔵型セラミック体
の組立てを示し，第７〜８図に本発明による以上の容量
値の著しく異なる積層コンデンサの構成及び組立てを示
す。
の構造と組立て手順を説明する。第２〜３図で容量値の
低いコンデンサ内蔵型セラミック体の組立てを示し，第
４〜５図で容量値の高いコンデンサ内蔵型セラミック体
の組立てを示し，第７〜８図に本発明による以上の容量
値の著しく異なる積層コンデンサの構成及び組立てを示
す。
即ち，第２図は，比較的に低い誘電率を持つ誘電体１
と，互いに対向する電極2,3を内部に積層し，焼成した
コンデンサ内蔵型セラミック体を示す平面図及び断面図
である。
と，互いに対向する電極2,3を内部に積層し，焼成した
コンデンサ内蔵型セラミック体を示す平面図及び断面図
である。
第３図は，第２図の積層コンデンサ内蔵型セラミック体
に貫通孔或いは最下部導体まで孔14を設け，積層コンデ
ンサの対向する内部電極2,3と上面端子４との間に貫通
孔導体14で導通を取った後，積層コンデンサ内蔵型セラ
ミック体の上面に導体パターン４を印刷し設置したもの
である。この貫通孔導体14と導体パターン（コンデンサ
端子）４の形成は，第２図の積層コンデンサ内蔵型セラ
ミック体の表面にスクリーン印刷技法などで銀パラジウ
ムペーストなどの導電性ペーストを印刷形成することに
より，孔に導体を詰め，一定のパターンの端子をセラミ
ック体の表面に形成することができる。
に貫通孔或いは最下部導体まで孔14を設け，積層コンデ
ンサの対向する内部電極2,3と上面端子４との間に貫通
孔導体14で導通を取った後，積層コンデンサ内蔵型セラ
ミック体の上面に導体パターン４を印刷し設置したもの
である。この貫通孔導体14と導体パターン（コンデンサ
端子）４の形成は，第２図の積層コンデンサ内蔵型セラ
ミック体の表面にスクリーン印刷技法などで銀パラジウ
ムペーストなどの導電性ペーストを印刷形成することに
より，孔に導体を詰め，一定のパターンの端子をセラミ
ック体の表面に形成することができる。
第４図は，比較的に高い誘電率をもつ誘電体５により，
互いに対向するコンデンサ電極6,7を互いに積層し，焼
成して製造した積層コンデンサ内蔵型セラミック体を示
す平面図と断面図である。
互いに対向するコンデンサ電極6,7を互いに積層し，焼
成して製造した積層コンデンサ内蔵型セラミック体を示
す平面図と断面図である。
第５図は，第４図の容量値の比較的高い積層コンデンサ
を内蔵するセラミック体に貫通孔或いは最下部導体まで
孔15を設け，積層コンデンサの対向する内部電極6,7と
上面との間に導通を取った後，積層コンデンサ内蔵型セ
ラミック体の上面に導体パターン８を印刷し設置したも
のである。この孔の中に導通導体を設けること，及びセ
ラミック体上面への導体パターンの形成することは，第
３図の場合と同じく，導電性ペーストを施すことにより
同様に作成できる。
を内蔵するセラミック体に貫通孔或いは最下部導体まで
孔15を設け，積層コンデンサの対向する内部電極6,7と
上面との間に導通を取った後，積層コンデンサ内蔵型セ
ラミック体の上面に導体パターン８を印刷し設置したも
のである。この孔の中に導通導体を設けること，及びセ
ラミック体上面への導体パターンの形成することは，第
３図の場合と同じく，導電性ペーストを施すことにより
同様に作成できる。
第６図は，厚さ150μｍ以下の高絶縁性で低誘電率のセ
ラミック基板９にスルーホール11を設けたものである。
このセラミック基板９は，金属アルコキシドを出発原料
として，ゾルーゲル法により製造されるアルミナ基板が
好適であり，実際的には，現在30μｍの厚さのセラミッ
ク基板も実現されている。
ラミック基板９にスルーホール11を設けたものである。
このセラミック基板９は，金属アルコキシドを出発原料
として，ゾルーゲル法により製造されるアルミナ基板が
好適であり，実際的には，現在30μｍの厚さのセラミッ
ク基板も実現されている。
第７図は，第３図の積層コンデンサ内蔵型セラミック体
21と第５図の積層コンデンサ内蔵型セラミック体22と第
６図のスルーホールを有する薄いセラミック基板を，ハ
ンダ，ガラス，厚膜導体ペーストの少なくとも１つを用
いて，間隔を取って空隙部層（空気層）10があるよう
に，各表面の一部でのみ接合するように組立てたもので
ある。この接合は，例えば，以上のような接合ペースト
をスクリーン印刷技法による厚膜形成技術で所定位置に
接合凸部を形成し，そのようなセラミック基板を例え
ば，図示のごとく組立てて炉の中に入れ，焼成し，接合
ペーストを溶かすなどにより，行なうことができる。
21と第５図の積層コンデンサ内蔵型セラミック体22と第
６図のスルーホールを有する薄いセラミック基板を，ハ
ンダ，ガラス，厚膜導体ペーストの少なくとも１つを用
いて，間隔を取って空隙部層（空気層）10があるよう
に，各表面の一部でのみ接合するように組立てたもので
ある。この接合は，例えば，以上のような接合ペースト
をスクリーン印刷技法による厚膜形成技術で所定位置に
接合凸部を形成し，そのようなセラミック基板を例え
ば，図示のごとく組立てて炉の中に入れ，焼成し，接合
ペーストを溶かすなどにより，行なうことができる。
第８図は，第７図の積層コンデンサ内蔵型セラミック基
板の最上面に導体，抵抗パターン16を印刷形成し，更に
装置チップ，例えば，トランジスタ18を搭載したもので
ある。回路形成を完成させたものであり，第１図の等価
回路のものが完成された。
板の最上面に導体，抵抗パターン16を印刷形成し，更に
装置チップ，例えば，トランジスタ18を搭載したもので
ある。回路形成を完成させたものであり，第１図の等価
回路のものが完成された。
［発明の効果］ 本発明の積層コンデンサ内蔵型セラミック基板は，上記
の構造をとるにより，第１に,2つ以上の誘電率の異なる
誘電体を同一積層コンデンサ内蔵型セラミック基板に使
用することが可能になったこと，第２に，従って，容量
値の大きく異なる２種以上の積層コンデンサを同一コン
デンサ内蔵型セラミック基板内に形成できるようになっ
たこと，第３に，内蔵の積層コンデンサの電極と上面導
体部とのカップリングや複数の積層体内部の電極間のカ
ップリングを小さく押さえることができること，第４
に，クロスオーバー部を容易に設けることができ，設計
の自由度を大きくできること，第５に，積層コンデンサ
内蔵型セラミック基板の上面に設けられるコンデンサ端
子は接合面に導体パターンを印刷することにより，その
位置が比較的自由に設計できること，第６に，積層コン
デンサを形成する誘電体に非常に高い誘電率のものも利
用できること，
の構造をとるにより，第１に,2つ以上の誘電率の異なる
誘電体を同一積層コンデンサ内蔵型セラミック基板に使
用することが可能になったこと，第２に，従って，容量
値の大きく異なる２種以上の積層コンデンサを同一コン
デンサ内蔵型セラミック基板内に形成できるようになっ
たこと，第３に，内蔵の積層コンデンサの電極と上面導
体部とのカップリングや複数の積層体内部の電極間のカ
ップリングを小さく押さえることができること，第４
に，クロスオーバー部を容易に設けることができ，設計
の自由度を大きくできること，第５に，積層コンデンサ
内蔵型セラミック基板の上面に設けられるコンデンサ端
子は接合面に導体パターンを印刷することにより，その
位置が比較的自由に設計できること，第６に，積層コン
デンサを形成する誘電体に非常に高い誘電率のものも利
用できること，
第１図は，本発明の積層コンデンサ内蔵型セラミック基
板に組立てられる回路の１例を示す。 第２図は，本発明に用いられる積層コンデンサ内蔵型セ
ラミック体の１例を示す平面図と断面図である。 第３図は，第２図の積層セラミック体に導通のための導
体孔と導体パターンを設けたものである。 第４図は，本発明に用いられる高い誘電率をもつセラミ
ックで積層された積層コンデンサ内蔵型セラミック体の
１例を示す平面図と断面図である。 第５図は，第４図の積層セラミック体に導通のための孔
と導体パターンを設けたものである。 第６図は，スルーホールを設けた薄いセラミック基板の
平面図と断面図である。 第７図は，第３図の積層セラミック体と第５図の積層セ
ラミック体と第６図のセラミック基板を組立てた本発明
の積層コンデンサ内蔵型セラミック基板の構造を示す平
面図と断面図である。 第８図は，第７図の積層コンデンサ内蔵型セラミック基
板に導通のための導通導体孔と導体（回路）パターンを
設けたものである。 ［主要部分の符号の説明］ １…低い誘電率のセラミック体 2,3,6,7……積層コンデンサ電極（導体層） 4,8,……導体パターン（端子） ５……高い誘電率のセラミック体 ９……薄いセラミック基板 10……空間層（空気層） 11……スルーホール 14,15,17……貫通導通孔 16……最上面導体（抵抗）パターン 18……トランジスタ載置位置
板に組立てられる回路の１例を示す。 第２図は，本発明に用いられる積層コンデンサ内蔵型セ
ラミック体の１例を示す平面図と断面図である。 第３図は，第２図の積層セラミック体に導通のための導
体孔と導体パターンを設けたものである。 第４図は，本発明に用いられる高い誘電率をもつセラミ
ックで積層された積層コンデンサ内蔵型セラミック体の
１例を示す平面図と断面図である。 第５図は，第４図の積層セラミック体に導通のための孔
と導体パターンを設けたものである。 第６図は，スルーホールを設けた薄いセラミック基板の
平面図と断面図である。 第７図は，第３図の積層セラミック体と第５図の積層セ
ラミック体と第６図のセラミック基板を組立てた本発明
の積層コンデンサ内蔵型セラミック基板の構造を示す平
面図と断面図である。 第８図は，第７図の積層コンデンサ内蔵型セラミック基
板に導通のための導通導体孔と導体（回路）パターンを
設けたものである。 ［主要部分の符号の説明］ １…低い誘電率のセラミック体 2,3,6,7……積層コンデンサ電極（導体層） 4,8,……導体パターン（端子） ５……高い誘電率のセラミック体 ９……薄いセラミック基板 10……空間層（空気層） 11……スルーホール 14,15,17……貫通導通孔 16……最上面導体（抵抗）パターン 18……トランジスタ載置位置
Claims (2)
- 【請求項１】内部導体層と誘電体層とを交互に積層して
構成された、少なくとも１つのコンデンサ機能を有する
少なくとも１つの積層セラミック体を有し、 その各々の上面の上に、高絶縁性の少なくとも１つの薄
いセラミック基板を接合して設けた構造を有し； 前記積層セラミック体は、貫通孔或いは最下部導体層ま
で貫通する孔を有し、その孔に充填した導体ペーストに
よるスルーホール導体が設けられ； そのスルーホール導体に続く部分として、該積層セラミ
ック体の上面にコンデンサ端子が設けられ； そして、該セラミック基板上面の任意の位置に更に設け
たスルーホール導体により、該積層セラミック体のコン
デンサ端子と該セラミック基板の上面に設けた端子とを
導通する電極を有し； 内蔵された各コンデンサのための両端子が、該セラミッ
ク基板の上面の任意の位置に設けられたことを特徴とす
るコンデンサ内蔵型セラミック基板。 - 【請求項２】前記の積層セラミック体と薄いセラミック
基板との間の接合は、個々の積層セラミック体とセラミ
ック基板を個別に焼成した後に、該積層セラミック体及
び薄いセラミック基板の表面の所定個所で、ハンダ、ガ
ラス、厚膜導体ペーストのうち少なくとも１つを用い
て、行なわれ； 他の表面部分には積層セラミック体、薄いセラミック基
板の相互間に空気層があることを特徴とする特許請求の
範囲第１項記載の積層コンデンサ内蔵型セラミック基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61036531A JPH0754778B2 (ja) | 1986-02-22 | 1986-02-22 | コンデンサ内蔵型セラミツク基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61036531A JPH0754778B2 (ja) | 1986-02-22 | 1986-02-22 | コンデンサ内蔵型セラミツク基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62196811A JPS62196811A (ja) | 1987-08-31 |
| JPH0754778B2 true JPH0754778B2 (ja) | 1995-06-07 |
Family
ID=12472372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61036531A Expired - Lifetime JPH0754778B2 (ja) | 1986-02-22 | 1986-02-22 | コンデンサ内蔵型セラミツク基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0754778B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0632384B2 (ja) * | 1987-12-22 | 1994-04-27 | 株式会社住友金属セラミックス | 積層セラミック基板の製造方法 |
| JPH0714109B2 (ja) * | 1988-06-23 | 1995-02-15 | 三菱マテリアル株式会社 | セラミック複合回路基板 |
| JPH02229462A (ja) * | 1989-03-02 | 1990-09-12 | Tdk Corp | 積層混成集積回路部品の構造 |
| JPH02244796A (ja) * | 1989-03-17 | 1990-09-28 | Mitsubishi Mining & Cement Co Ltd | コンデンサ内蔵形セラミックス基板 |
| JPH0758664B2 (ja) * | 1990-07-05 | 1995-06-21 | 株式会社村田製作所 | 積層型複合部品 |
| JP5111530B2 (ja) * | 2010-01-25 | 2013-01-09 | 京セラ株式会社 | 電気素子内蔵配線基板の製法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6214665Y2 (ja) * | 1979-02-28 | 1987-04-15 | ||
| JPS5878411A (ja) * | 1981-11-05 | 1983-05-12 | 株式会社日立製作所 | 湿式多層セラミツク基板 |
-
1986
- 1986-02-22 JP JP61036531A patent/JPH0754778B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62196811A (ja) | 1987-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4349862A (en) | Capacitive chip carrier and multilayer ceramic capacitors | |
| US5384434A (en) | Multilayer ceramic circuit board | |
| CN107808775A (zh) | 复合电子部件以及电阻元件 | |
| JPH10135073A (ja) | 複合セラミック電子部品およびその製造方法 | |
| JPH0737757A (ja) | コンデンサアレイ | |
| JPS62196811A (ja) | コンデンサ内蔵型セラミツク基板 | |
| CN110323061A (zh) | 具有多种烧制模式的三维模组 | |
| JP3126382B2 (ja) | 回路の製造方法 | |
| JP3540941B2 (ja) | 積層体およびその製造方法 | |
| JPH06209168A (ja) | セラミック多層基板 | |
| JP3909285B2 (ja) | 配線基板 | |
| JP2004153040A (ja) | 積層コンデンサ | |
| JPH0217957B2 (ja) | ||
| JP2817553B2 (ja) | 半導体パッケージ構造及びその製造方法 | |
| JP2006066443A (ja) | 表面実装型多連コンデンサ | |
| JPS60176296A (ja) | グレ−ズ抵抗素子一体型多層基板の製造方法 | |
| JPH05243745A (ja) | 多層セラミック基板 | |
| JPS6347248B2 (ja) | ||
| JP4623988B2 (ja) | コンデンサ及びその実装構造 | |
| JPH022318B2 (ja) | ||
| JPH0714109B2 (ja) | セラミック複合回路基板 | |
| JPH11298142A (ja) | 多層セラミック基板の実装構造と実装方法 | |
| JP2005197663A (ja) | セラミック基板の製造方法及びセラミック基板を用いた電子部品モジュール | |
| JPH0636601Y2 (ja) | 回路基板 | |
| JPS63249319A (ja) | 積層セラミツクコンデンサ |