JPH10135608A - メッキした抵抗体をもつ印刷回路板の製造方法 - Google Patents
メッキした抵抗体をもつ印刷回路板の製造方法Info
- Publication number
- JPH10135608A JPH10135608A JP28324097A JP28324097A JPH10135608A JP H10135608 A JPH10135608 A JP H10135608A JP 28324097 A JP28324097 A JP 28324097A JP 28324097 A JP28324097 A JP 28324097A JP H10135608 A JPH10135608 A JP H10135608A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- resistive material
- plated
- printed circuit
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors incorporating printed resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
- H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
- H01C17/075—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin-film techniques
- H01C17/14—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin-film techniques by chemical deposition
- H01C17/18—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin-film techniques by chemical deposition without using electric current
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0344—Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/025—Abrading, e.g. grinding or sand blasting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0315—Oxidising metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
- H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
- H05K2203/0796—Oxidant in aqueous solution, e.g. permanganate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/09—Treatments involving charged particles
- H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
- H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
- H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Chemically Coating (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【課題】 印刷されたメッキ抵抗体を有する両面又は多
層印刷回路板を製造する方法において、印刷回路板の回
路の一体化部分として、抵抗体を能率的且つ経済的なや
り方で印刷且つメッキでき、従来の方法により製造され
るものに比べて、印刷回路板のさらなる最小化をもたら
す。 【解決手段】 抵抗性材料が導電性領域を接続するよう
に導電性領域間にある絶縁性基材上に抵抗性材料をメッ
キし、そして絶縁性基材の表面が抵抗性材料のメッキ前
に均一化し、エッチングによる絶縁性基材の均一化及び
メッキされた抵抗体の酸化は、メッキされた抵抗体の均
一性及び一貫性を改善する。
層印刷回路板を製造する方法において、印刷回路板の回
路の一体化部分として、抵抗体を能率的且つ経済的なや
り方で印刷且つメッキでき、従来の方法により製造され
るものに比べて、印刷回路板のさらなる最小化をもたら
す。 【解決手段】 抵抗性材料が導電性領域を接続するよう
に導電性領域間にある絶縁性基材上に抵抗性材料をメッ
キし、そして絶縁性基材の表面が抵抗性材料のメッキ前
に均一化し、エッチングによる絶縁性基材の均一化及び
メッキされた抵抗体の酸化は、メッキされた抵抗体の均
一性及び一貫性を改善する。
Description
【０００１】
【発明の属する技術分野】本発明は、印刷されたメッキ
抵抗体を有する両面又は多層印刷回路板を製造する方法
に関する。提案された方法は、印刷回路板の表面上に正
しい位置に印刷されそしてメッキされる一体化（ｉｎｔ
ｅｇｒａｌ）抵抗体を有する印刷回路を生成する。方法
は、従来可能であったよりも能率的且つ経済的であるや
り方で抵抗体を有する印刷回路板を生成する。
抵抗体を有する両面又は多層印刷回路板を製造する方法
に関する。提案された方法は、印刷回路板の表面上に正
しい位置に印刷されそしてメッキされる一体化（ｉｎｔ
ｅｇｒａｌ）抵抗体を有する印刷回路を生成する。方法
は、従来可能であったよりも能率的且つ経済的であるや
り方で抵抗体を有する印刷回路板を生成する。
【０００２】
【従来の技術】印刷回路の製造では、その各面上に回路
を有する平面の板（例えば両面回路板）を提供すること
は、現在普通に行われている。絶縁性基材及び導電性金
属の一体化平面ラミネートからなる板を生成し、その板
では、絶縁性基材により分離されている導電性金属の一
つ以上の平行な内層又は平面が、印刷回路パターンを含
むラミネートの内層とともに露光された外側の表面を有
する構造内に存在する（例えば多層回路板）ことも普通
に行われていることである。両面及び多層の回路板で
は、導電性回路を含む板の種々の層及び／又は面の間又
はそれらの中に相互接続をもたらす必要がある。これ
は、電気的相互接続を要する面及び層と連絡する板に金
属被覆された（ｃｌａｄ）導電性通し孔を設けることに
より達成される。導電性通し孔を設けるのに主に用いら
れる方法は、板を通るドリル又はパンチされている通し
孔の非導電性表面上の無電解析出（ｄｅｐｏｓｉｔｉｏ
ｎ）によるものである。代表的には、無電解析出は、必
要な厚さに導電性金属を形成する孔中の金属の電解析出
を伴う。最近、或る方法では、従来の無電解析出を必要
とすることなく通し孔に直接電気メッキする。印刷回路
板を製造する代表的な製造方法は、銅被覆ラミネートか
ら始まる。銅被覆ラミネートは、基材の両方の平面に接
着した銅フォイルを有するガラス補強エポキシ絶縁基材
からなるが、他のタイプの絶縁性基材例えば紙フェノー
ル及びポリイミドも使用されている。初めに、通し孔
が、銅被覆ラミネートにドリル又はパンチされ、それに
より絶縁性基材材料の孔の表面を露光させる。孔は、次
に孔とともに銅の表面に導電性金属を析出する化学メッ
キ法にかけられる。メッキ用マスクは、所望の回路のネ
ガの像の外側の表面に設けられる。次に、銅は、メッキ
用マスクによりカバーされない全ての表面上に予定され
た厚さに電気メッキされ、次にエッチングレジストとし
て働く錫の薄い析出を行う。メッキ用レジストを次には
ぎ取り、そして露光された銅表面（即ちエッチングレジ
ストによりメッキされていないもの）は、エッチングに
より除去される。最後に、エッチングレジストは除去さ
れ、そして印刷回路板は、多数の周知の仕上げ方法例え
ばハンダマスク、次に熱風ハンダ水平化により仕上げら
れる。前記の方法は、概して、パターンプレート法とよ
ばれ、そして両面印刷回路板又は多層板を生成するのに
好適である。しかし、多層板の場合では、原料は、内層
とよばれる回路の内部の平面からなる銅被覆ラミネート
である。
を有する平面の板（例えば両面回路板）を提供すること
は、現在普通に行われている。絶縁性基材及び導電性金
属の一体化平面ラミネートからなる板を生成し、その板
では、絶縁性基材により分離されている導電性金属の一
つ以上の平行な内層又は平面が、印刷回路パターンを含
むラミネートの内層とともに露光された外側の表面を有
する構造内に存在する（例えば多層回路板）ことも普通
に行われていることである。両面及び多層の回路板で
は、導電性回路を含む板の種々の層及び／又は面の間又
はそれらの中に相互接続をもたらす必要がある。これ
は、電気的相互接続を要する面及び層と連絡する板に金
属被覆された（ｃｌａｄ）導電性通し孔を設けることに
より達成される。導電性通し孔を設けるのに主に用いら
れる方法は、板を通るドリル又はパンチされている通し
孔の非導電性表面上の無電解析出（ｄｅｐｏｓｉｔｉｏ
ｎ）によるものである。代表的には、無電解析出は、必
要な厚さに導電性金属を形成する孔中の金属の電解析出
を伴う。最近、或る方法では、従来の無電解析出を必要
とすることなく通し孔に直接電気メッキする。印刷回路
板を製造する代表的な製造方法は、銅被覆ラミネートか
ら始まる。銅被覆ラミネートは、基材の両方の平面に接
着した銅フォイルを有するガラス補強エポキシ絶縁基材
からなるが、他のタイプの絶縁性基材例えば紙フェノー
ル及びポリイミドも使用されている。初めに、通し孔
が、銅被覆ラミネートにドリル又はパンチされ、それに
より絶縁性基材材料の孔の表面を露光させる。孔は、次
に孔とともに銅の表面に導電性金属を析出する化学メッ
キ法にかけられる。メッキ用マスクは、所望の回路のネ
ガの像の外側の表面に設けられる。次に、銅は、メッキ
用マスクによりカバーされない全ての表面上に予定され
た厚さに電気メッキされ、次にエッチングレジストとし
て働く錫の薄い析出を行う。メッキ用レジストを次には
ぎ取り、そして露光された銅表面（即ちエッチングレジ
ストによりメッキされていないもの）は、エッチングに
より除去される。最後に、エッチングレジストは除去さ
れ、そして印刷回路板は、多数の周知の仕上げ方法例え
ばハンダマスク、次に熱風ハンダ水平化により仕上げら
れる。前記の方法は、概して、パターンプレート法とよ
ばれ、そして両面印刷回路板又は多層板を生成するのに
好適である。しかし、多層板の場合では、原料は、内層
とよばれる回路の内部の平面からなる銅被覆ラミネート
である。
【０００３】簡単な印刷回路板及び多層回路板の内層
は、プリント・アンド・エッチングとよばれる技術によ
り生成される。このやり方では、感光性ポリマーは、ラ
ミネートされるか、又は銅被覆ラミネートの銅表面上で
乾燥される。感光性ポリマーは、次にネガを用いて選択
的にパターンを形成し、そして現像して銅被覆ラミネー
トの表面上に所望の回路パターンのポジ像を生成させ
る。露光した銅は、次にエッチングにより除去され、そ
して感光性ポリマーは除去され、所望の回路パターンが
明らかになる。半添加法は、プリント・アンド・エッチ
ング法に関連して使用できて、メッキされた通し孔を有
する両面又は多層プリント・アンド・エッチング板を生
成する。この方法では、銅被覆ラミネート又は外部表面
上に銅フォイルを有する多層パッケージは、上記のプリ
ント・アンド・エッチング法により加工される。孔は、
次に所望の配列に板にドリルされる。メッキ用レジスト
は、次に、孔及び回路を除いて板の実質的に全部の外側
の表面をカバーするように適用される。露光された領域
は、次に無電解的にメッキされる。前述に加えて、多く
の他の方法は、印刷回路板を生成するために利用されて
いる。これらの方法の或るものは、米国特許第３９８２
０４５及び４８４７１１４号に詳しく述べられており、
これらのそれぞれの教示は、それらの全部を参考として
本明細書に引用される。しかし、従来の方法では、回路
は、抵抗体が、もし必要ならば、回路板それ自体から外
部に設けられることを要するように製造される（例え
ば、付属物として回路板の表面上に設けられる）。
は、プリント・アンド・エッチングとよばれる技術によ
り生成される。このやり方では、感光性ポリマーは、ラ
ミネートされるか、又は銅被覆ラミネートの銅表面上で
乾燥される。感光性ポリマーは、次にネガを用いて選択
的にパターンを形成し、そして現像して銅被覆ラミネー
トの表面上に所望の回路パターンのポジ像を生成させ
る。露光した銅は、次にエッチングにより除去され、そ
して感光性ポリマーは除去され、所望の回路パターンが
明らかになる。半添加法は、プリント・アンド・エッチ
ング法に関連して使用できて、メッキされた通し孔を有
する両面又は多層プリント・アンド・エッチング板を生
成する。この方法では、銅被覆ラミネート又は外部表面
上に銅フォイルを有する多層パッケージは、上記のプリ
ント・アンド・エッチング法により加工される。孔は、
次に所望の配列に板にドリルされる。メッキ用レジスト
は、次に、孔及び回路を除いて板の実質的に全部の外側
の表面をカバーするように適用される。露光された領域
は、次に無電解的にメッキされる。前述に加えて、多く
の他の方法は、印刷回路板を生成するために利用されて
いる。これらの方法の或るものは、米国特許第３９８２
０４５及び４８４７１１４号に詳しく述べられており、
これらのそれぞれの教示は、それらの全部を参考として
本明細書に引用される。しかし、従来の方法では、回路
は、抵抗体が、もし必要ならば、回路板それ自体から外
部に設けられることを要するように製造される（例え
ば、付属物として回路板の表面上に設けられる）。
【０００４】
【発明が解決しようとする課題】本発明者は、抵抗体が
印刷回路板の回路の一体化部分として印刷且つメッキで
きる方法を見いだした。これは、必要な抵抗体を設ける
能率的且つ経済的なやり方をもたらす。さらに、本発明
の方法は、従来の方法により製造されるものに比べて、
製造される印刷回路板のさらなる最小化をもたらす。こ
の点に関する代表的な方法は、米国特許第３８０８５７
６及び２６６２９５７号であり、これらのそれぞれの教
示は、それらの全部を参考として本明細書に引用され
る。その好ましい態様では、本発明は、一体化抵抗体を
有する印刷回路を生成し、その抵抗体は、最も必要とさ
れている用途において要求されているように、特別に一
定の抵抗を有する。
印刷回路板の回路の一体化部分として印刷且つメッキで
きる方法を見いだした。これは、必要な抵抗体を設ける
能率的且つ経済的なやり方をもたらす。さらに、本発明
の方法は、従来の方法により製造されるものに比べて、
製造される印刷回路板のさらなる最小化をもたらす。こ
の点に関する代表的な方法は、米国特許第３８０８５７
６及び２６６２９５７号であり、これらのそれぞれの教
示は、それらの全部を参考として本明細書に引用され
る。その好ましい態様では、本発明は、一体化抵抗体を
有する印刷回路を生成し、その抵抗体は、最も必要とさ
れている用途において要求されているように、特別に一
定の抵抗を有する。
【０００５】
【課題を解決するための手段】本発明は、印刷回路板の
一体化部分としての抵抗体を印刷且つメッキする方法を
提案する。前記の方法は、以下の順序の方法の工程によ
り基本的な形で記述される。 ａ）金属被覆ラミネート（又は多層パッケージ）の表面
上に所望のパターンでエッチングレジストを適用する。
所望のパターンは、好ましくは、ポジのやり方で所望の
導電性回路を画成しなければならず、そしてネガのやり
方で抵抗体のための配置及び回路間に領域を画成しなけ
ればならず、 ｂ）露光された銅をエッチングにより除去し、そして好
ましくはエッチングレジストを除去し、 ｃ）表面を活性化してその上にメッキを受容し、 ｄ）抵抗体がメッキされるべき領域を除いて、実質的に
全ての表面をカバーするメッキ用マスクを適用し、 ｅ）抵抗性材料により露光した領域をメッキし、そして ｈ）メッキ用マスクをストリッピングにより除去する。 前記の方法と同じような方法として、前記の工程ａ及び
ｂは、以下の工程を有する追加の方法により置き換える
ことができる。 ａ．１．）その上にメッキを受容するために裸の誘電性
物質の表面を活性化し、 ａ．２．）所望の回路がネガのやり方で画成されそして
回路と抵抗体のための配置との間の領域がポジのやり方
で画成されるように、誘電性物質にメッキ用マスクを適
用し、 ａ．３．）所望の回路をメッキし、 ａ．４．）メッキレジストをストリッピングにより除去
し、そして次に前記の工程（ｃ）−（ｆ）を行う。好ま
しい態様では、基材は、誘電性物の表面を均一化するた
めに、工程ｂ後しかし工程ｃ前に誘電性エッチング液に
かけられる。本発明者は、誘電性物表面を均一化するた
めにこの点でのエッチングが、さらに一定且つ予想でき
る抵抗を有するメッキされた抵抗体を提供できるだろ
う。
一体化部分としての抵抗体を印刷且つメッキする方法を
提案する。前記の方法は、以下の順序の方法の工程によ
り基本的な形で記述される。 ａ）金属被覆ラミネート（又は多層パッケージ）の表面
上に所望のパターンでエッチングレジストを適用する。
所望のパターンは、好ましくは、ポジのやり方で所望の
導電性回路を画成しなければならず、そしてネガのやり
方で抵抗体のための配置及び回路間に領域を画成しなけ
ればならず、 ｂ）露光された銅をエッチングにより除去し、そして好
ましくはエッチングレジストを除去し、 ｃ）表面を活性化してその上にメッキを受容し、 ｄ）抵抗体がメッキされるべき領域を除いて、実質的に
全ての表面をカバーするメッキ用マスクを適用し、 ｅ）抵抗性材料により露光した領域をメッキし、そして ｈ）メッキ用マスクをストリッピングにより除去する。 前記の方法と同じような方法として、前記の工程ａ及び
ｂは、以下の工程を有する追加の方法により置き換える
ことができる。 ａ．１．）その上にメッキを受容するために裸の誘電性
物質の表面を活性化し、 ａ．２．）所望の回路がネガのやり方で画成されそして
回路と抵抗体のための配置との間の領域がポジのやり方
で画成されるように、誘電性物質にメッキ用マスクを適
用し、 ａ．３．）所望の回路をメッキし、 ａ．４．）メッキレジストをストリッピングにより除去
し、そして次に前記の工程（ｃ）−（ｆ）を行う。好ま
しい態様では、基材は、誘電性物の表面を均一化するた
めに、工程ｂ後しかし工程ｃ前に誘電性エッチング液に
かけられる。本発明者は、誘電性物表面を均一化するた
めにこの点でのエッチングが、さらに一定且つ予想でき
る抵抗を有するメッキされた抵抗体を提供できるだろ
う。
【０００６】他の好ましい態様では、メッキされたレジ
スト材料は、工程（ｅ）及び（ｆ）の間又は工程（ｆ）
の後でメッキされたレジスト材料と接触させ、それによ
りコントロールされたやり方でメッキされたレジスト材
料を酸化することは、さらに高い一定且つ信頼できる抵
抗を有するメッキされた抵抗体をもたらすことを見いだ
した。固有（ｉｎｔｒｉｎｓｉｃ）抵抗は、コントロー
ルされた酸化により増大する。第三の好ましい態様で
は、印刷回路板は、工程（ｃ）からの全ての残存活性物
を除くためにそしてさもなければ一般に板の表面絶縁抵
抗を改良するために工程（ｆ）後清浄化工程にかけられ
る。本発明者は、より高い信頼性で印刷回路板を製造す
るためにこの工程を含むことを見いだした。本明細書に
記載された方法は、絶縁性基材の上そしてそれにより分
離されている二つの導電性領域間に抵抗体を形成する方
法を提供する。記述された方法は、抵抗性材料が導電性
領域を接続するように、導電性領域間にある絶縁性基材
上に抵抗性材料をメッキする方法を提供する。記述され
た方法は、回路に一体化したメッキされた抵抗体を有す
る印刷回路板を生成するのに特に有用である。最も基本
的な方法の順序は、以下の通りである。ａ）レジストが
ポジのやり方で所望の回路を画成しそして回路間の領域
がネガのやり方で抵抗体のための配置を含むように、金
属被覆ラミネートの表面上にエッチングレジストを適用
し、 ｂ）露光された銅の表面をエッチングにより除去し、そ
してレジストをストリッピングしｃ）任意に、露光され
た誘電性物表面を均一化し、 ｄ）表面を活性化してその上にメッキを受容し、 ｅ）抵抗体がメッキされるべき領域を除いてメッキ用レ
ジストが全ての又は実質的に全ての表面をカバーするよ
うに（即ち、抵抗体領域がネガのやり方で画成されるよ
うに）メッキ用マスクを適用し、 ｆ）露光された領域をメッキし、 ｇ）任意に、メッキされた領域とオキシダントとを接触
させ、 ｈ）メッキマスクをストリッピングし、 ｉ）任意に、印刷回路板の表面を清浄化し、そして ｊ）任意に、保護膜により抵抗体を被覆する。
スト材料は、工程（ｅ）及び（ｆ）の間又は工程（ｆ）
の後でメッキされたレジスト材料と接触させ、それによ
りコントロールされたやり方でメッキされたレジスト材
料を酸化することは、さらに高い一定且つ信頼できる抵
抗を有するメッキされた抵抗体をもたらすことを見いだ
した。固有（ｉｎｔｒｉｎｓｉｃ）抵抗は、コントロー
ルされた酸化により増大する。第三の好ましい態様で
は、印刷回路板は、工程（ｃ）からの全ての残存活性物
を除くためにそしてさもなければ一般に板の表面絶縁抵
抗を改良するために工程（ｆ）後清浄化工程にかけられ
る。本発明者は、より高い信頼性で印刷回路板を製造す
るためにこの工程を含むことを見いだした。本明細書に
記載された方法は、絶縁性基材の上そしてそれにより分
離されている二つの導電性領域間に抵抗体を形成する方
法を提供する。記述された方法は、抵抗性材料が導電性
領域を接続するように、導電性領域間にある絶縁性基材
上に抵抗性材料をメッキする方法を提供する。記述され
た方法は、回路に一体化したメッキされた抵抗体を有す
る印刷回路板を生成するのに特に有用である。最も基本
的な方法の順序は、以下の通りである。ａ）レジストが
ポジのやり方で所望の回路を画成しそして回路間の領域
がネガのやり方で抵抗体のための配置を含むように、金
属被覆ラミネートの表面上にエッチングレジストを適用
し、 ｂ）露光された銅の表面をエッチングにより除去し、そ
してレジストをストリッピングしｃ）任意に、露光され
た誘電性物表面を均一化し、 ｄ）表面を活性化してその上にメッキを受容し、 ｅ）抵抗体がメッキされるべき領域を除いてメッキ用レ
ジストが全ての又は実質的に全ての表面をカバーするよ
うに（即ち、抵抗体領域がネガのやり方で画成されるよ
うに）メッキ用マスクを適用し、 ｆ）露光された領域をメッキし、 ｇ）任意に、メッキされた領域とオキシダントとを接触
させ、 ｈ）メッキマスクをストリッピングし、 ｉ）任意に、印刷回路板の表面を清浄化し、そして ｊ）任意に、保護膜により抵抗体を被覆する。
【０００７】工程（ａ）及び（ｂ）は、ともに、金属被
覆誘電性ラミネートの表面上の画成された回路の生成を
必要とする。（又は多層パッケージ−単一の平面のパッ
ケージ中へラミネートされている回路の１層以上の内層
を含む回路の二三の層。内層は、本発明のメッキされた
抵抗体を含んでも又は含まなくてもよい。もしそうなら
ば、内層は、本明細書に記述された方法によって構成で
きる）。金属被覆ラミネートは、任意に、所望の配列で
そこに通し孔を有することができる。通し孔は、この時
点でメッキされていても、されていなくてもよい。重要
な点は、抵抗体がメッキされるであろう回路中の特定の
中断（「抵抗体領域」）の画成及び生成を伴う金属被覆
ラミネートの表面上の回路パターンの画成及び生成であ
る。特定の抵抗体領域の長さ及び幅は、明らかに直接メ
ッキ後達成される抵抗に影響するだろう。回路の画成及
び生成並びに抵抗体領域は、多くの方法で達成できる。
最も普遍的な方法は、この工程（ａ）及び（ｂ）に記載
された減法による。減法では、金属（通常銅）被覆ラミ
ネートが使用される。金属被覆ラミネートは、両方の外
部の表面に接着した金属フォイルを有する平面の誘電性
基材からなる。論じたように、誘電性基材は、概して、
ガラス補強エポキシであるが、また当業者に周知の種々
の他の絶縁性物質であってもよい。何れの場合でも、レ
ジストパターンは、レジストがポジのやり方で画成しそ
して回路と抵抗体領域との間の領域がネガのやり方で画
成されるように、金属表面に適用される。これを達成す
る最も代表的なやり方は、感光性ポリマーを使用するこ
とである。この場合、感光性ポリマーは、液状又は乾燥
した形の何れかで金属表面に適用される。感光性ポリマ
ーは、次に選択的にネガを通して活性照射に露光され
る。レジストの未露光領域は、現像により去り所望のパ
ターンを明らかにする。別のやり方として、レジスト
は、所望のパターンに直接金属表面上にスクリーンされ
る。回路がレジストにより画成された後、露光された銅
領域は、エッチングにより除去され、レジストははがさ
れて回路を明らかにする。従って、回路と抵抗体領域と
の間の領域は、裸の誘電体となる。
覆誘電性ラミネートの表面上の画成された回路の生成を
必要とする。（又は多層パッケージ−単一の平面のパッ
ケージ中へラミネートされている回路の１層以上の内層
を含む回路の二三の層。内層は、本発明のメッキされた
抵抗体を含んでも又は含まなくてもよい。もしそうなら
ば、内層は、本明細書に記述された方法によって構成で
きる）。金属被覆ラミネートは、任意に、所望の配列で
そこに通し孔を有することができる。通し孔は、この時
点でメッキされていても、されていなくてもよい。重要
な点は、抵抗体がメッキされるであろう回路中の特定の
中断（「抵抗体領域」）の画成及び生成を伴う金属被覆
ラミネートの表面上の回路パターンの画成及び生成であ
る。特定の抵抗体領域の長さ及び幅は、明らかに直接メ
ッキ後達成される抵抗に影響するだろう。回路の画成及
び生成並びに抵抗体領域は、多くの方法で達成できる。
最も普遍的な方法は、この工程（ａ）及び（ｂ）に記載
された減法による。減法では、金属（通常銅）被覆ラミ
ネートが使用される。金属被覆ラミネートは、両方の外
部の表面に接着した金属フォイルを有する平面の誘電性
基材からなる。論じたように、誘電性基材は、概して、
ガラス補強エポキシであるが、また当業者に周知の種々
の他の絶縁性物質であってもよい。何れの場合でも、レ
ジストパターンは、レジストがポジのやり方で画成しそ
して回路と抵抗体領域との間の領域がネガのやり方で画
成されるように、金属表面に適用される。これを達成す
る最も代表的なやり方は、感光性ポリマーを使用するこ
とである。この場合、感光性ポリマーは、液状又は乾燥
した形の何れかで金属表面に適用される。感光性ポリマ
ーは、次に選択的にネガを通して活性照射に露光され
る。レジストの未露光領域は、現像により去り所望のパ
ターンを明らかにする。別のやり方として、レジスト
は、所望のパターンに直接金属表面上にスクリーンされ
る。回路がレジストにより画成された後、露光された銅
領域は、エッチングにより除去され、レジストははがさ
れて回路を明らかにする。従って、回路と抵抗体領域と
の間の領域は、裸の誘電体となる。
【０００８】工程ｃは任意であるが勧められるものであ
る。抵抗体が使用できしかも信頼できるために、抵抗
は、予想でき、比較的一定でありそして信頼できなけれ
ばならない。本発明者は、予想でき、比較的一定であり
そして信頼できる抵抗を有するメッキされた抵抗体を達
成するために、抵抗体によりメッキされるべき誘電性表
面は、均一でなければならないことを見いだした。この
点において、本発明者は、抵抗体がメッキされるべき誘
電性表面を均一化することによりメッキされた抵抗体の
誘電性表面の均一性及び予想でき、比較的一定でありそ
して信頼できる抵抗を達成した。均一化は、二三の方
法、例えば蒸気ブラスト、化学エッチング、プラズマエ
ッチング、レーザー均一化、又は機械的均一化で達成で
きる。機械的な均一化は、サンド、ショットブラスト又
はサンドブラストにより達成できる。本発明者は、化学
エッチングによる表面の均一化が最も信頼できしかも能
率的な手段であることを見いだした。この点で使用され
る特別なエッチング液は、使用される誘電体と適合しな
ければならない。しかし、もしガラス補強エポキシが使
用されるならば、本発明者は、アルカリ性過マンガン酸
塩、濃硫酸、クロム酸又はプラズマが誘電体の表面をエ
ッチングし均一化するのに特に有用であることを見いだ
した。２−２０分間且つ１４０゜Ｆ以上の温度で１０重
量％の苛性溶液中の５０ｇ／Ｌ以上の濃度の過マンガン
酸ナトリウム又は過マンガン酸カリウムの溶液は、この
点において好ましい。もし過マンガン酸塩がこの点にお
いて使用されるならば、それらは、誘電体をさらに過マ
ンガン酸塩エッチングを受けやすくする膨潤剤又は増感
剤とともに進行される。エポキシに対して代表的な膨潤
剤は、１−５分間９０−１２０゜Ｆで十分に適用される
ｍ−ピロールである。さらに、過マンガン酸塩エッチン
グは、概して、過マンガン酸塩残存物を除く酸還元溶液
を伴う。工程（ｄ）は、メッキされるべき表面を活性化
することを含んだ。表面の活性化は、貴金属活性剤（又
は非貴金属又は当業者に周知の他の活性剤）中の単一の
浸漬から多数の工程を含む十分なメッキサイクルへの複
雑さに及ぶ。概して、活性化方法は、コンディショナー
（界面活性剤又は他のタイプ）から始まり、活性剤（Ｐ
ｄＣｌ２／ＳｎＣｌ２コロイド）及び促進剤を伴う。清
浄な水の濯ぎは、それぞれの化学処理の間に行われる。
選ばれる活性化サイクルに関係なく、その主な目的は、
表面がメッキを開始し受容するように表面を処理するこ
とである。これを達成する広い範囲の方法は、当業者に
周知であり、そして任意のそれらは、有利に利用でき
る。米国特許第５０３２４２７（Ｋｕｋａｎｓｋｉｓ
ら）、４９７６９９０（Ｂａｃｈら）及び４８６３７５
８（Ｒｈｏｄｅｎｉｚｅｒ）号参照、これらの教示はそ
れらの全体を参考として本明細書に引用する。
る。抵抗体が使用できしかも信頼できるために、抵抗
は、予想でき、比較的一定でありそして信頼できなけれ
ばならない。本発明者は、予想でき、比較的一定であり
そして信頼できる抵抗を有するメッキされた抵抗体を達
成するために、抵抗体によりメッキされるべき誘電性表
面は、均一でなければならないことを見いだした。この
点において、本発明者は、抵抗体がメッキされるべき誘
電性表面を均一化することによりメッキされた抵抗体の
誘電性表面の均一性及び予想でき、比較的一定でありそ
して信頼できる抵抗を達成した。均一化は、二三の方
法、例えば蒸気ブラスト、化学エッチング、プラズマエ
ッチング、レーザー均一化、又は機械的均一化で達成で
きる。機械的な均一化は、サンド、ショットブラスト又
はサンドブラストにより達成できる。本発明者は、化学
エッチングによる表面の均一化が最も信頼できしかも能
率的な手段であることを見いだした。この点で使用され
る特別なエッチング液は、使用される誘電体と適合しな
ければならない。しかし、もしガラス補強エポキシが使
用されるならば、本発明者は、アルカリ性過マンガン酸
塩、濃硫酸、クロム酸又はプラズマが誘電体の表面をエ
ッチングし均一化するのに特に有用であることを見いだ
した。２−２０分間且つ１４０゜Ｆ以上の温度で１０重
量％の苛性溶液中の５０ｇ／Ｌ以上の濃度の過マンガン
酸ナトリウム又は過マンガン酸カリウムの溶液は、この
点において好ましい。もし過マンガン酸塩がこの点にお
いて使用されるならば、それらは、誘電体をさらに過マ
ンガン酸塩エッチングを受けやすくする膨潤剤又は増感
剤とともに進行される。エポキシに対して代表的な膨潤
剤は、１−５分間９０−１２０゜Ｆで十分に適用される
ｍ−ピロールである。さらに、過マンガン酸塩エッチン
グは、概して、過マンガン酸塩残存物を除く酸還元溶液
を伴う。工程（ｄ）は、メッキされるべき表面を活性化
することを含んだ。表面の活性化は、貴金属活性剤（又
は非貴金属又は当業者に周知の他の活性剤）中の単一の
浸漬から多数の工程を含む十分なメッキサイクルへの複
雑さに及ぶ。概して、活性化方法は、コンディショナー
（界面活性剤又は他のタイプ）から始まり、活性剤（Ｐ
ｄＣｌ２／ＳｎＣｌ２コロイド）及び促進剤を伴う。清
浄な水の濯ぎは、それぞれの化学処理の間に行われる。
選ばれる活性化サイクルに関係なく、その主な目的は、
表面がメッキを開始し受容するように表面を処理するこ
とである。これを達成する広い範囲の方法は、当業者に
周知であり、そして任意のそれらは、有利に利用でき
る。米国特許第５０３２４２７（Ｋｕｋａｎｓｋｉｓ
ら）、４９７６９９０（Ｂａｃｈら）及び４８６３７５
８（Ｒｈｏｄｅｎｉｚｅｒ）号参照、これらの教示はそ
れらの全体を参考として本明細書に引用する。
【０００９】工程（ｅ）では、メッキ用マスクは、抵抗
体領域がネガのやり方で画成されるように、適用され
る。一般に、これを達成するために、メッキ用マスク
は、抵抗体領域を除く全ての又は実質的に全ての表面を
カバーする。本発明者は、メッキされた抵抗体が、もし
メッキ用マスクが或るメッキの重複をするならば、さら
に信頼できることを見いだし、その場合、抵抗性メッキ
は、メッキ用マスクを有する全ての回路をカバーするの
に反対するように導電性回路に一致し、そして抵抗性メ
ッキをして導電性回路に単に隣接させる。何れの場合で
も、メッキ用マスクは、それが次のメッキ用浴でその一
体化を維持する限り、当業者に周知の任意の代表的なメ
ッキ用マスクである。メッキ用マスクは、所望のパター
ンに表面上にスクリーンされるか、又はブランケットを
被覆されるか、光パターン形成し、そして現像される。
工程（ｆ）は、抵抗体のメッキを含む。この段階では、
メッキは、メッキ用マスクによりカバーされない領域
（即ち、好ましくは抵抗体が回路に接続する回路上の或
る重複を有する抵抗体領域）上にのみ生ずるに過ぎな
い。種々のメッキ浴は、有利に利用される。本発明者
は、無電解ニッケル−燐、パラジウム−燐無電解メッキ
浴を含む無電解貴金属メッキ浴がこの点で特に有用であ
ることを見いだした。メッキ前に表面を清浄化し及び／
又は促進することが任意に望ましい。明らかに、メッキ
された金属の厚さは、得られる抵抗体の抵抗度に直接的
に関係する。本発明者は、概して、０．０５−２．５ミ
クロンそしてより好ましくは０．１０−０．５０ミクロ
ンの範囲の金属の厚さをメッキするのが有利であること
を見いだした。メッキは、有利には、使用されるメッキ
浴及び所望の最終の抵抗に応じて、２−３分間、さらに
好ましくは５−１０分間を要する。
体領域がネガのやり方で画成されるように、適用され
る。一般に、これを達成するために、メッキ用マスク
は、抵抗体領域を除く全ての又は実質的に全ての表面を
カバーする。本発明者は、メッキされた抵抗体が、もし
メッキ用マスクが或るメッキの重複をするならば、さら
に信頼できることを見いだし、その場合、抵抗性メッキ
は、メッキ用マスクを有する全ての回路をカバーするの
に反対するように導電性回路に一致し、そして抵抗性メ
ッキをして導電性回路に単に隣接させる。何れの場合で
も、メッキ用マスクは、それが次のメッキ用浴でその一
体化を維持する限り、当業者に周知の任意の代表的なメ
ッキ用マスクである。メッキ用マスクは、所望のパター
ンに表面上にスクリーンされるか、又はブランケットを
被覆されるか、光パターン形成し、そして現像される。
工程（ｆ）は、抵抗体のメッキを含む。この段階では、
メッキは、メッキ用マスクによりカバーされない領域
（即ち、好ましくは抵抗体が回路に接続する回路上の或
る重複を有する抵抗体領域）上にのみ生ずるに過ぎな
い。種々のメッキ浴は、有利に利用される。本発明者
は、無電解ニッケル−燐、パラジウム−燐無電解メッキ
浴を含む無電解貴金属メッキ浴がこの点で特に有用であ
ることを見いだした。メッキ前に表面を清浄化し及び／
又は促進することが任意に望ましい。明らかに、メッキ
された金属の厚さは、得られる抵抗体の抵抗度に直接的
に関係する。本発明者は、概して、０．０５−２．５ミ
クロンそしてより好ましくは０．１０−０．５０ミクロ
ンの範囲の金属の厚さをメッキするのが有利であること
を見いだした。メッキは、有利には、使用されるメッキ
浴及び所望の最終の抵抗に応じて、２−３分間、さらに
好ましくは５−１０分間を要する。
【００１０】所望の最終の抵抗に応じて、以下のファク
ターが調節されて、得られる抵抗体の抵抗度、メッキさ
れる金属のタイプ、メッキされる金属の厚さ、抵抗体の
長さ及び抵抗体の幅を変化させる。メッキされる金属の
タイプに関して、ニッケル−燐又はパラジウム−燐の燐
含量は、最後の析出物の抵抗度に影響するだろう。前記
のファクターの全ては、所望の最終の抵抗を達成するた
めに変化できる。本発明者は、メッキされるニッケル又
はパラジウムの固有抵抗が、金属の燐含量とともに増大
することを見いだした。かれらは、また１０−１３重量
％の燐含量を有するニッケル及び２−８重量％の燐含量
を有するパラジウムにより抵抗体をメッキすることが最
も有利であることを見いだした。本発明者は、高度の燐
含有金属、特にニッケル又はパラジウムが、比較的高い
固有抵抗を有するメッキされた膜を生ずることを見いだ
した。そのため、抵抗体に関する任意の所望の最終の抵
抗のために、より大きい厚さの材料（長さ及び幅を一定
として）がメッキでき、そのためより信頼できるメッキ
した抵抗体を得ることができる。これは、また２−３分
間の工業上許容できるメッキ時間を与える。２−３分間
より短いメッキ時間は、余りに短くて高い信頼性で工業
上の方法を容易にコントロールすることができず、それ
により比較的信頼できないメッキされた抵抗体を生成す
る。もし異なる抵抗の抵抗体が同じ回路板で要求される
ならば、工程（ｅ）及び（ｆ）又は（ｄ）、（ｅ）及び
（ｆ）は、繰り返されて、異なる厚さの抵抗性材料又は
異なる抵抗性材料を有する異なる抵抗体をメッキでき
る。別に、もちろん、他の変数例えば抵抗体の長さ及び
幅は、任意の工程を繰り返すことなく変化できる。工程
（ｇ）は、任意に、メッキされた抵抗体金属のコントロ
ールされた酸化を提供する。本発明者は、コントロール
された酸化が、メッキされた抵抗体の抵抗を増す方法、
及び一定のベースでより信頼できる抵抗をもたらす方法
であることを見いだした。この点では、沃素酸カリウム
を含む種々のオキシダントが使用でき、それが好まし
い。もし沃素酸カリウムが使用されるならば、５分間９
０℃の温度で１０−７５ｇ／Ｌの沃素酸カリウムの水溶
液が有効であることが分かった。また、より高い固有抵
抗製品は、より大きな厚さのメッキされた材料（他の変
数を一定）、より信頼できるメッキされた抵抗体及び工
業上許容できるメッキ時間をもたらす。本発明者は、同
じ未酸化金属の固有抵抗に基づいて２０−４００％のメ
ッキされた金属の固有抵抗の増大が達成できることを見
いだした。
ターが調節されて、得られる抵抗体の抵抗度、メッキさ
れる金属のタイプ、メッキされる金属の厚さ、抵抗体の
長さ及び抵抗体の幅を変化させる。メッキされる金属の
タイプに関して、ニッケル−燐又はパラジウム−燐の燐
含量は、最後の析出物の抵抗度に影響するだろう。前記
のファクターの全ては、所望の最終の抵抗を達成するた
めに変化できる。本発明者は、メッキされるニッケル又
はパラジウムの固有抵抗が、金属の燐含量とともに増大
することを見いだした。かれらは、また１０−１３重量
％の燐含量を有するニッケル及び２−８重量％の燐含量
を有するパラジウムにより抵抗体をメッキすることが最
も有利であることを見いだした。本発明者は、高度の燐
含有金属、特にニッケル又はパラジウムが、比較的高い
固有抵抗を有するメッキされた膜を生ずることを見いだ
した。そのため、抵抗体に関する任意の所望の最終の抵
抗のために、より大きい厚さの材料（長さ及び幅を一定
として）がメッキでき、そのためより信頼できるメッキ
した抵抗体を得ることができる。これは、また２−３分
間の工業上許容できるメッキ時間を与える。２−３分間
より短いメッキ時間は、余りに短くて高い信頼性で工業
上の方法を容易にコントロールすることができず、それ
により比較的信頼できないメッキされた抵抗体を生成す
る。もし異なる抵抗の抵抗体が同じ回路板で要求される
ならば、工程（ｅ）及び（ｆ）又は（ｄ）、（ｅ）及び
（ｆ）は、繰り返されて、異なる厚さの抵抗性材料又は
異なる抵抗性材料を有する異なる抵抗体をメッキでき
る。別に、もちろん、他の変数例えば抵抗体の長さ及び
幅は、任意の工程を繰り返すことなく変化できる。工程
（ｇ）は、任意に、メッキされた抵抗体金属のコントロ
ールされた酸化を提供する。本発明者は、コントロール
された酸化が、メッキされた抵抗体の抵抗を増す方法、
及び一定のベースでより信頼できる抵抗をもたらす方法
であることを見いだした。この点では、沃素酸カリウム
を含む種々のオキシダントが使用でき、それが好まし
い。もし沃素酸カリウムが使用されるならば、５分間９
０℃の温度で１０−７５ｇ／Ｌの沃素酸カリウムの水溶
液が有効であることが分かった。また、より高い固有抵
抗製品は、より大きな厚さのメッキされた材料（他の変
数を一定）、より信頼できるメッキされた抵抗体及び工
業上許容できるメッキ時間をもたらす。本発明者は、同
じ未酸化金属の固有抵抗に基づいて２０−４００％のメ
ッキされた金属の固有抵抗の増大が達成できることを見
いだした。
【００１１】工程（ｈ）は、メッキ用マスクのストリッ
ピングによる除去を含む。ストリッピング溶液は、使用
されるメッキ用マスクと適合するように選ばれなければ
ならない。代表的なメッキ用マスクは、アルカリ性溶液
中でストリッピングされるが、或るものは有機溶媒を要
する。この時点で、工程（ｉ）は、全ての残存活性剤を
除きそして板の表面絶縁抵抗を増大させるために、印刷
回路板の表面を清浄にするのに任意であるが有利であ
る。そのそれぞれの教示はそれらの全部が参考として本
明細書に引用される米国特許第５２２１４１８、５２０
７８６７及び４９７８４２２号は、本発明の工程（ｉ）
により示唆されている、板の表面絶縁抵抗の増大及び清
浄の種々の手段を全て教示している。メッキされた抵抗
体の抵抗が前記の清浄により影響されないように注意し
なければならない。或るタイプの耐久性又は非耐久性の
膜の使用により、上記のように回路を清浄化する前に、
メッキされた抵抗体を保護するのが有利である。最後
に、保護性膜例えばハンダマスクにより、メッキされた
抵抗体を含む板の表面を被覆するのが通常望ましい。ハ
ンダマスクは、次の工程において板を保護するのに望ま
しく、そして得られる製品の耐久性を増大するのに望ま
しい。代表的なハンダマスクの工程は、米国特許第５２
９６３３４号に記載されており、その教示は、それらの
全部が参考として本明細書に引用される。
ピングによる除去を含む。ストリッピング溶液は、使用
されるメッキ用マスクと適合するように選ばれなければ
ならない。代表的なメッキ用マスクは、アルカリ性溶液
中でストリッピングされるが、或るものは有機溶媒を要
する。この時点で、工程（ｉ）は、全ての残存活性剤を
除きそして板の表面絶縁抵抗を増大させるために、印刷
回路板の表面を清浄にするのに任意であるが有利であ
る。そのそれぞれの教示はそれらの全部が参考として本
明細書に引用される米国特許第５２２１４１８、５２０
７８６７及び４９７８４２２号は、本発明の工程（ｉ）
により示唆されている、板の表面絶縁抵抗の増大及び清
浄の種々の手段を全て教示している。メッキされた抵抗
体の抵抗が前記の清浄により影響されないように注意し
なければならない。或るタイプの耐久性又は非耐久性の
膜の使用により、上記のように回路を清浄化する前に、
メッキされた抵抗体を保護するのが有利である。最後
に、保護性膜例えばハンダマスクにより、メッキされた
抵抗体を含む板の表面を被覆するのが通常望ましい。ハ
ンダマスクは、次の工程において板を保護するのに望ま
しく、そして得られる製品の耐久性を増大するのに望ま
しい。代表的なハンダマスクの工程は、米国特許第５２
９６３３４号に記載されており、その教示は、それらの
全部が参考として本明細書に引用される。
【００１２】
【実施例】以下の実施例は、説明する目的だけで提供さ
れ、本発明を制限するものとして決して考えてはならな
い。 実施例 １ 銅被覆ガラス補強エポキシラミネートは、以下の順序で
処理された。 １．乾燥フィルムレジスト（ＭａｃＤｅｒｍｉｄ Ｉｍ
ａｇｉｎｇ Ｔｅｃｈｎｏｌｏｇｙ、Ｉｎｃ．から市販
されているＡｑｕａｍｅｒ ＣＦ−１．５）を、ラミネ
ートの銅の両面にラミネートした。レジストを次に、ネ
ガを通る露光により選択的に紫外線に露光した。ネガ
は、紫外線が回路領域のみに衝突するようにデザインし
た。（即ち、回路はポジのやり方で画成され、そして回
路と抵抗体領域との間の領域はネガのやり方で画成され
た）。レジストの未露光の部分は、３０秒間９０゜Ｆの
１重量％炭酸カリウム溶液を使用して現像により取り去
った。 ２．露光された銅表面は、露光された銅が清浄化により
エッチングにより取り除かれるまで、表面上に１１０゜
Ｆでアンモニア性塩化銅エッチング液を噴霧することに
よりエッチングにより除かれた。レジストは、次に１０
重量％の苛性溶液でストリッピングされた。３．表面を
活性化して、以下の工程の順序によりその上にメッキを
受容した。 ａ） ＭａｃＤｅｒｍｉｄ Ｍ−コンディショナー、１
１０゜Ｆ、２分間 ｂ） ＭａｃＤｅｒｍｉｄ Ｍ−保存剤、７５゜Ｆ、２
分間 ｃ） ＭａｃＤｅｒｍｉｄ Ｍ−活性剤、１００゜Ｆ、
５分間 清浄な水の濯ぎを、上記の工程のそれぞれの間にはさん
だ。 ４． ＭａｃＤｅｒｍｉｄ Ｖｉａｔｅｋ ＰＭ＃４メ
ッキ用マスクを、それが抵抗体がメッキされるべき領域
（「抵抗体領域」）を除いて全ての表面をカバーするよ
うに表面の上にスクリーンした（即ち、抵抗体領域は、
ネガのやり方で画成された）。メッキ用マスクは、次に
２５０゜Ｆで５分間硬化して焼き付けた。抵抗体領域の
幅及び長さ、無電解パラジウム−燐の抵抗度及びパラジ
ウム−燐プレートの厚さは、メッキされた抵抗体の最終
の抵抗をデザインし予想するために使用された。 ５．抵抗体領域は、次に５分間１５０゜Ｆで提供された
データシートにより調製されたＭａｃＤｅｒｍｉｄ Ｐ
ａｌｌａｓ ５２無電解パラジウム−燐メッキ浴中の浸
漬によりメッキされた。約０．１−０．２ミクロンの無
電解パラジウム−燐がメッキされた。 ６．メッキ用マスクを次に２分間１５０゜Ｆで１０重量
％の苛性溶液を使用してストリッピングし、次に十分に
濯いだ。板を次に電気的にテストしてメッキされた抵抗
体の実際の抵抗を測定し、実際の抵抗をデザインした抵
抗と比較した。２５−３０％の平方偏差が記録された。
れ、本発明を制限するものとして決して考えてはならな
い。 実施例 １ 銅被覆ガラス補強エポキシラミネートは、以下の順序で
処理された。 １．乾燥フィルムレジスト（ＭａｃＤｅｒｍｉｄ Ｉｍ
ａｇｉｎｇ Ｔｅｃｈｎｏｌｏｇｙ、Ｉｎｃ．から市販
されているＡｑｕａｍｅｒ ＣＦ−１．５）を、ラミネ
ートの銅の両面にラミネートした。レジストを次に、ネ
ガを通る露光により選択的に紫外線に露光した。ネガ
は、紫外線が回路領域のみに衝突するようにデザインし
た。（即ち、回路はポジのやり方で画成され、そして回
路と抵抗体領域との間の領域はネガのやり方で画成され
た）。レジストの未露光の部分は、３０秒間９０゜Ｆの
１重量％炭酸カリウム溶液を使用して現像により取り去
った。 ２．露光された銅表面は、露光された銅が清浄化により
エッチングにより取り除かれるまで、表面上に１１０゜
Ｆでアンモニア性塩化銅エッチング液を噴霧することに
よりエッチングにより除かれた。レジストは、次に１０
重量％の苛性溶液でストリッピングされた。３．表面を
活性化して、以下の工程の順序によりその上にメッキを
受容した。 ａ） ＭａｃＤｅｒｍｉｄ Ｍ−コンディショナー、１
１０゜Ｆ、２分間 ｂ） ＭａｃＤｅｒｍｉｄ Ｍ−保存剤、７５゜Ｆ、２
分間 ｃ） ＭａｃＤｅｒｍｉｄ Ｍ−活性剤、１００゜Ｆ、
５分間 清浄な水の濯ぎを、上記の工程のそれぞれの間にはさん
だ。 ４． ＭａｃＤｅｒｍｉｄ Ｖｉａｔｅｋ ＰＭ＃４メ
ッキ用マスクを、それが抵抗体がメッキされるべき領域
（「抵抗体領域」）を除いて全ての表面をカバーするよ
うに表面の上にスクリーンした（即ち、抵抗体領域は、
ネガのやり方で画成された）。メッキ用マスクは、次に
２５０゜Ｆで５分間硬化して焼き付けた。抵抗体領域の
幅及び長さ、無電解パラジウム−燐の抵抗度及びパラジ
ウム−燐プレートの厚さは、メッキされた抵抗体の最終
の抵抗をデザインし予想するために使用された。 ５．抵抗体領域は、次に５分間１５０゜Ｆで提供された
データシートにより調製されたＭａｃＤｅｒｍｉｄ Ｐ
ａｌｌａｓ ５２無電解パラジウム−燐メッキ浴中の浸
漬によりメッキされた。約０．１−０．２ミクロンの無
電解パラジウム−燐がメッキされた。 ６．メッキ用マスクを次に２分間１５０゜Ｆで１０重量
％の苛性溶液を使用してストリッピングし、次に十分に
濯いだ。板を次に電気的にテストしてメッキされた抵抗
体の実際の抵抗を測定し、実際の抵抗をデザインした抵
抗と比較した。２５−３０％の平方偏差が記録された。
【００１３】実施例 ２ 銅被覆ガラス補強エポキシラミネートを、実施例１と同
じ順序で処理したが、但し工程２の後そして工程３の前
に以下の追加の工程を挿入した。 ａ）Ｍ−ピロール、１００重量％、９０゜Ｆ、２分間 ｂ）過マンガン酸カリウム、６０ｇ／Ｌ、１０重量％苛
性ソーダ、１６０゜Ｆ、１０分間ｃ）１０重量％塩酸、
５ｇ／Ｌ硫酸ヒドロキシルアミン、１１０゜Ｆ、５分間 板を次に電気的にテストしてメッキされた抵抗体の実際
の抵抗を測定し、実際の抵抗をデザインした抵抗と比較
した。８−１０％の平方偏差が記録された。
じ順序で処理したが、但し工程２の後そして工程３の前
に以下の追加の工程を挿入した。 ａ）Ｍ−ピロール、１００重量％、９０゜Ｆ、２分間 ｂ）過マンガン酸カリウム、６０ｇ／Ｌ、１０重量％苛
性ソーダ、１６０゜Ｆ、１０分間ｃ）１０重量％塩酸、
５ｇ／Ｌ硫酸ヒドロキシルアミン、１１０゜Ｆ、５分間 板を次に電気的にテストしてメッキされた抵抗体の実際
の抵抗を測定し、実際の抵抗をデザインした抵抗と比較
した。８−１０％の平方偏差が記録された。
【００１４】実施例 ３ 銅被覆ガラス補強エポキシラミネートを、実施例２と同
じ順序で処理したが、但し実施例２で示された工程の終
わりに、以下の工程を行った。抵抗体を、５分間９０℃
で４０ｇ／Ｌの沃素酸カリウムの水溶液中に板を浸漬す
ることにより酸化した。板を次に電気的にテストしてメ
ッキされた抵抗体の実際の抵抗を測定し、実際の抵抗を
デザインした抵抗と比較した。実際の抵抗は、実施例２
の未酸化抵抗体に比べて３００％増大した。５−１０％
の平方偏差が記録された。
じ順序で処理したが、但し実施例２で示された工程の終
わりに、以下の工程を行った。抵抗体を、５分間９０℃
で４０ｇ／Ｌの沃素酸カリウムの水溶液中に板を浸漬す
ることにより酸化した。板を次に電気的にテストしてメ
ッキされた抵抗体の実際の抵抗を測定し、実際の抵抗を
デザインした抵抗と比較した。実際の抵抗は、実施例２
の未酸化抵抗体に比べて３００％増大した。５−１０％
の平方偏差が記録された。
【図１】絶縁性誘電性基材１０及び付着した銅フォイル
１１を有する銅被覆ラミネートの一面（両面は殆ど同じ
やり方で処理されるが）を示す図である。
１１を有する銅被覆ラミネートの一面（両面は殆ど同じ
やり方で処理されるが）を示す図である。
【図２】銅フォイル１１上のパターン形成レジスト１２
の存在を示す図である。レジスト１２は、既にパターン
形成し、そして現像され、従って銅フォイル１１の所望
の部分のみをカバーする。
の存在を示す図である。レジスト１２は、既にパターン
形成し、そして現像され、従って銅フォイル１１の所望
の部分のみをカバーする。
【図３】露光された銅がエッチングにより除かれ、基材
１０上の銅のトレース１３及び１４をカバーする未接続
レジストを残すことを示す図である。
１０上の銅のトレース１３及び１４をカバーする未接続
レジストを残すことを示す図である。
【図４】レジストが完全にストリッピングされて、基材
１０上に所望の銅のトレース１３及び１４のみを残すこ
とを示す図である。
１０上に所望の銅のトレース１３及び１４のみを残すこ
とを示す図である。
【図５】抵抗体がメッキされる部分を除いて板の全領域
をカバーするメッキレジスト１５の適用を示す図であ
る。
をカバーするメッキレジスト１５の適用を示す図であ
る。
【図６】以前未接続の銅トレース１３及び１４を接続す
るメッキされた抵抗体１６を示す図である。
るメッキされた抵抗体１６を示す図である。
【図７】メッキレジストがストリッピングされた後の回
路を示す図である。
路を示す図である。
１０ 絶縁性誘電性基材 １１ 銅フォイル １２ レジスト １３ 銅のトレース １４ 銅のトレース １５ メッキレジスト １６ メッキ抵抗体
フロントページの続き (72)発明者 ゲリー ビー ラーソン アメリカ合衆国コネチカット州 チエシャ ー サリー トライブ 33 (72)発明者 ジョン ベングストン アメリカ合衆国コネチカット州 ウエスト ハートフォード リッジウッド ロード 324 (72)発明者 ウィリアム シュバイカー アメリカ合衆国コネチカット州 ウオルコ ット ジュニパー ドライブ 19
Claims (30)
- 【請求項１】 絶縁性基材の上でしかもそれによって分
離される二つの導電性領域間に抵抗体を形成する方法に
おいて、抵抗性材料が導電性領域を接続するように導電
性領域間にある絶縁性基材上に抵抗性材料をメッキし、
そして絶縁性基材の表面が抵抗性材料のメッキ前に均一
化されることを特徴とする抵抗体の製造方法。 - 【請求項２】 絶縁性基材を化学エッチング、プラズマ
エッチング、レーザー均一化、蒸気ブラスト、サンド、
ショットブラスト及びサンドブラストから選ばれた方法
で均一化する請求項１記載の方法。 - 【請求項３】 絶縁性材料が、絶縁材料のメッキ前にエ
ッチングすることにより均一化される請求項１記載の方
法。 - 【請求項４】 抵抗性材料が、メッキされた後酸化され
る請求項１の方法。 - 【請求項５】 抵抗性材料が、無電解ニッケル−燐、及
び無電解パラジウム−燐からなる群から選ばれる材料か
らなる請求項１記載の方法。 - 【請求項６】 導電性領域が、印刷回路板上の回路であ
る請求項１記載の方法。 - 【請求項７】 抵抗性材料が、メッキされた後に酸化さ
れる請求項３記載の方法。 - 【請求項８】 抵抗性材料が、無電解ニッケル−燐、及
び無電解パラジウム−燐からなる群から選ばれる材料か
らなる請求項３記載の方法。 - 【請求項９】 抵抗性材料が、０．０５−２．５ミクロ
ンの厚さにメッキされる請求項３記載の方法。 - 【請求項１０】 抵抗性材料が、０．０５−２．５ミク
ロンの厚さにメッキされる請求項５記載の方法。 - 【請求項１１】 導電性領域が、印刷回路板上の回路で
ある請求項５記載の方法。 - 【請求項１２】 抵抗性材料が、０．０５−２．５ミク
ロンの厚さにメッキされる請求項１１記載の方法。 - 【請求項１３】 ａ）レジストがポジのやり方で所望の
回路を画成しそして回路間の領域がネガのやり方で抵抗
体のための配置を含むように、金属被覆ラミネートの表
面上にエッチングレジストを適用し、 ｂ）露光された銅の表面をエッチングし去り、それによ
り非伝導性表面により分離されている金属回路を生じさ
せ、 ｃ）レジストをストリッピングし、 ｄ）非伝導性表面を均一化し、 ｅ）表面を活性化してその上にメッキをし、 ｆ）抵抗体のための配置を除いてメッキ用マスクが全て
の又は実質的に全ての表面をカバーするようにメッキ用
マスクを適用し、 ｇ）メッキレジストマスク抵抗性材料によりカバーされ
ない領域をメッキし、そして ｈ）メッキ用マスクをストリッピングする ことからなる、一体化メッキ抵抗体を有する印刷回路板
を製造する方法。 - 【請求項１４】 非伝導性表面が、非伝導性表面をエッ
チングすることにより均一化される請求項１３記載の方
法。 - 【請求項１５】 非伝導性表面が、化学エッチング、プ
ラズマエッチング、レーザー均一化、蒸気ブラスト、サ
ンド、ショットブラスト及びサンドブラストから選ばれ
た方法で均一化される請求項１３記載の方法。 - 【請求項１６】 抵抗性材料が、工程（ｇ）の次にオキ
シダントに露光される請求項１３記載の方法。 - 【請求項１７】 印刷回路板が、工程（ｈ）の次に清浄
化される請求項１３記載の方法。 - 【請求項１８】 耐久性保護膜が、工程（ｈ）の次に印
刷回路板に適用される請求項１３記載の方法。 - 【請求項１９】 抵抗性材料が、０．０５−２．５ミク
ロンの厚さにメッキされる請求項１３記載の方法。 - 【請求項２０】 抵抗性材料が、工程（ｇ）の次にオキ
シダントに露光される請求項１４記載の方法。 - 【請求項２１】 印刷回路板が、工程（ｈ）の次に清浄
化される請求項２０記載の方法。 - 【請求項２２】 抵抗性材料が、無電解ニッケル−燐、
及び無電解パラジウム−燐からなる群から選ばれる材料
からなる請求項２１記載の方法。 - 【請求項２３】 抵抗性材料が、０．０５−２．５ミク
ロンの厚さにメッキされる請求項２２記載の方法。 - 【請求項２４】 絶縁性基材の上しかもそれにより分離
された導電性回路を含む印刷回路板において、導電性回
路は、絶縁性基材上に選択的にメッキされている抵抗性
材料により特定の点で接続し、絶縁性基材は、抵抗性材
料をメッキする前に均一化されている印刷回路板。 - 【請求項２５】 絶縁性基材が、該絶縁性基材をエッチ
ングすることにより均一化されている請求項２４記載の
印刷回路。 - 【請求項２６】 抵抗性材料が、０．０５−２．５ミク
ロンの厚さにメッキされる請求項２５記載の印刷回路。 - 【請求項２７】 抵抗性材料が、無電解ニッケル−燐、
及び無電解パラジウム−燐からなる群から選ばれる材料
からなる請求項２６記載の印刷回路。 - 【請求項２８】 絶縁性基材の上しかもそれにより分離
された二つの導電性領域間に抵抗体を形成する方法にお
いて、抵抗性材料が導電性領域を接続しそしてメッキさ
れた抵抗性材料を酸化するように、導電性領域間にある
絶縁性基材上に抵抗性材料をメッキすることからなる方
法。 - 【請求項２９】 導電性領域が印刷回路板上の回路であ
る請求項２８記載の方法。 - 【請求項３０】 抵抗性材料が、無電解ニッケル−燐、
及び無電解パラジウム−燐からなる群から選ばれる材料
からなる請求項２８記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US73264996A | 1996-10-16 | 1996-10-16 | |
| US732649 | 1996-10-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10135608A true JPH10135608A (ja) | 1998-05-22 |
| JP3650514B2 JP3650514B2 (ja) | 2005-05-18 |
Family
ID=24944423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28324097A Expired - Lifetime JP3650514B2 (ja) | 1996-10-16 | 1997-10-16 | メッキした抵抗体をもつ印刷回路板の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0837623B1 (ja) |
| JP (1) | JP3650514B2 (ja) |
| DE (1) | DE69730288T2 (ja) |
| ES (1) | ES2224209T3 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005002303A1 (ja) * | 2003-06-30 | 2005-01-06 | Ibiden Co.,Ltd. | プリント配線板 |
| JP2006165083A (ja) * | 2004-12-03 | 2006-06-22 | Toppan Printing Co Ltd | 受動素子内蔵プリント配線板の製造方法 |
| JP2006253710A (ja) * | 2006-05-08 | 2006-09-21 | Matsushita Electric Works Ltd | プリント配線板の製造方法及びプリント配線板 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6281090B1 (en) * | 1996-10-16 | 2001-08-28 | Macdermid, Incorporated | Method for the manufacture of printed circuit boards with plated resistors |
| SE511682C2 (sv) | 1998-03-05 | 1999-11-08 | Etchtech Sweden Ab | Motstånd i elektriska ledare på eller i mönsterkort, substrat och halvledarbrickor |
| GB2343996B (en) * | 1998-11-20 | 2003-03-26 | Nec Technologies | Current sensing resistor |
| US6585904B2 (en) * | 2001-02-15 | 2003-07-01 | Peter Kukanskis | Method for the manufacture of printed circuit boards with plated resistors |
| CN100482037C (zh) * | 2004-04-30 | 2009-04-22 | 诠脑电子（深圳）有限公司 | 印刷电路板的嵌入式薄膜电阻制造方法 |
| US7871670B2 (en) * | 2005-08-10 | 2011-01-18 | 3M Innovative Properties Company | Microfabrication using replicated patterned topography and self-assembled monolayers |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3522085A (en) * | 1965-12-17 | 1970-07-28 | Sanyo Electric Co | Article and method for making resistors in printed circuit board |
| GB1473223A (en) * | 1975-09-04 | 1977-05-11 | Welwyn Electric Ltd | Circuit board blanks |
| DE2902415A1 (de) * | 1979-01-23 | 1980-07-31 | Licentia Gmbh | Verfahren zur herstellung einer passivschicht |
| US5221418A (en) * | 1992-02-11 | 1993-06-22 | Macdermid, Incorporated | Method for improving the surface insulation resistance of printed circuits |
-
1997
- 1997-10-09 DE DE1997630288 patent/DE69730288T2/de not_active Expired - Lifetime
- 1997-10-09 ES ES97307983T patent/ES2224209T3/es not_active Expired - Lifetime
- 1997-10-09 EP EP19970307983 patent/EP0837623B1/en not_active Expired - Lifetime
- 1997-10-16 JP JP28324097A patent/JP3650514B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005002303A1 (ja) * | 2003-06-30 | 2005-01-06 | Ibiden Co.,Ltd. | プリント配線板 |
| US7453702B2 (en) | 2003-06-30 | 2008-11-18 | Ibiden Co., Ltd. | Printed wiring board |
| JP2006165083A (ja) * | 2004-12-03 | 2006-06-22 | Toppan Printing Co Ltd | 受動素子内蔵プリント配線板の製造方法 |
| JP2006253710A (ja) * | 2006-05-08 | 2006-09-21 | Matsushita Electric Works Ltd | プリント配線板の製造方法及びプリント配線板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3650514B2 (ja) | 2005-05-18 |
| DE69730288T2 (de) | 2004-12-30 |
| EP0837623B1 (en) | 2004-08-18 |
| ES2224209T3 (es) | 2005-03-01 |
| DE69730288D1 (de) | 2004-09-23 |
| EP0837623A1 (en) | 1998-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6281090B1 (en) | Method for the manufacture of printed circuit boards with plated resistors | |
| US20080003351A1 (en) | Method for the manufacture of printed circuit boards with plated resistors | |
| JPH01500472A (ja) | 印刷回路板の製造方法 | |
| JP3650514B2 (ja) | メッキした抵抗体をもつ印刷回路板の製造方法 | |
| CN100442951C (zh) | 具有整体镀覆电阻器的印刷电路板的制造方法 | |
| JPH09102677A (ja) | プリント回路板の製造方法 | |
| JPH09102676A (ja) | プリント回路板の製造法 | |
| EP0476065A4 (en) | Method for improving the insulation resistance of printed circuits | |
| EP0848585A1 (en) | Process for the manufacture of printed circuit boards with plated resistors | |
| US6403146B1 (en) | Process for the manufacture of printed circuit boards | |
| KR20090099712A (ko) | 단면 동박적층판을 사용한 양면인쇄회로기판 제조방법 | |
| JPH10126057A (ja) | 多層配線板の製造方法 | |
| HK1066321B (en) | Printed circuit boards with plated resistors and process for the manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041012 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050218 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |