JPH10135648A - 多層プリント配線板 - Google Patents

多層プリント配線板

Info

Publication number
JPH10135648A
JPH10135648A JP28662096A JP28662096A JPH10135648A JP H10135648 A JPH10135648 A JP H10135648A JP 28662096 A JP28662096 A JP 28662096A JP 28662096 A JP28662096 A JP 28662096A JP H10135648 A JPH10135648 A JP H10135648A
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
multilayer printed
conductor
conductor foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP28662096A
Other languages
English (en)
Inventor
勉 ▲高▼橋
Tsutomu Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP28662096A priority Critical patent/JPH10135648A/ja
Publication of JPH10135648A publication Critical patent/JPH10135648A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 厚みを均一化し、組み立て時の熱による反
り、ねじれを防止することができる多層プリント配線板
を提供する。 【解決手段】 この多層プリント配線板の各層は、配線
領域101、配線不可領域102に分割される。そし
て、配線不可領域102に、反り制御用の導体箔(銅
箔)103を配線領域101の導体と有る間隙を設け、
且つ、製品外形より0.3mm以上確保した領域に、任
意の幅、任意の長さを有する導体箔103を奇数層、偶
数層ごとにその導体箔のない部分がジグザグになるよう
に構成し、且つ、その導体箔103間が接続されるよう
にスルーホール104を形成した。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、多層プリント配線
板の構造に係り、特に、情報通信システムに用いるブッ
クシェルフ実装用多層プリント配線板の構造に関するも
のである。
【0002】
【従来の技術】一般的に、従来この種の多層プリント配
線板は、配線可能領域を外形寸より、ガイドレール+導
体箔間隙分内側(約5mm)として、設計および製造さ
れていた。
【0003】
【発明が解決しようとする課題】しかしながら、上記し
た従来の多層プリント配線板の場合、プリント配線板の
サイズが大きくなると、組み立て時のリフローソルダリ
ング工程において、プリント板が部品及び自重で大きく
反り、元に戻らない状態となる。また、フローソルダリ
ング工程では、はんだ付け面のみが240℃前後のはん
だ温度に数秒曝されることによる熱膨張及び冷却工程に
おける収縮が生じる。プリント配線板の導体密度分布及
び部品実装分布が異なることにより、温度分布により熱
膨張後の収縮度合いが異なり、反り、ねじれが発生し、
実用上以下に述べる問題があった。
【0004】(1)両面実装のプリント配線板におい
て、片面実装後反転し、反対面への部品実装を行う際
に、部品の自動搭載機の高さ方向の制御位置が異なるた
め、部品の搭載位置が大きくずれる等の問題が発生す
る。 (2)ブックシェルフ実装時、プリント配線板がガイド
レールから外れる。最悪の場合、隣接プリント配線板間
で短絡事故が引き起こされる。
【0005】(3)ブックシェルフ実装時、プリント配
線板の挿入・抜去時に隣接プリント配線板の部品にぶつ
かり、面部品の欠落等、部品へダメージを与える。 本発明は、上記問題点を除去し、厚みを均一化し、組み
立て時の熱による反り、ねじれを防止することができる
多層プリント配線板を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 (1)多層プリント配線板において、配線領域と製品外
形の間に、任意の幅、任意の長さ、任意の間隙を有する
導体箔を偶数層、奇数層で導体箔のない部分がジグザグ
になるように配置し、且つ、前記導体箔をスルーホール
で接続するようにしたものである。
【0007】したがって、多層プリント配線板の周囲に
導体箔を配置することにより、導体箔のない部分の樹脂
量が、導体箔の厚さ分多くなり、その部分の寸法変化量
が大きくなることを避けることが可能となり、組み立て
時の熱による反り、ねじれをスルーホール部のめっきを
ザグルことにより矯正することができる。 (2)配線領域と製品外形の間の配線不可領域に、任意
の幅、長さ、間隙を有する導体箔を設け、導体箔のない
部分が、偶数層と奇数層でジグザグになるように配置す
るようにしたものである。
【0008】したがって、多層プリント配線板の周囲に
導体箔を配置することにより、導体箔のない部分の樹脂
量が、導体箔の厚さ分多くなり、その部分の寸法変化量
が大きくなることを避けることが可能となり、回路形成
時のエッチング液の流出制御並びに多層積層時の溶融接
着剤の流出制御を円滑に行うことができる。
【0009】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。図1は本発明の
第1実施例を示す多層プリント配線板の概略断面図、図
2はその多層プリント配線板の奇数層の概略の平面図、
図3はその多層プリント配線板の偶数層の概略の平面図
である。
【0010】これらの図に示すように、この多層プリン
ト配線板の各層は、配線領域101、配線不可領域10
2に分割される。この実施例では、配線不可領域102
に、反り制御用の導体箔(銅箔)103を配線領域10
1の導体と有る間隙を設け、且つ、製品外形より0.3
mm以上確保した領域に、任意の幅、任意の長さを有す
る導体箔103を奇数層、偶数層ごとにその導体箔のな
い部分がジグザグになるように構成し、且つ、その導体
箔103間が接続されるようにスルーホール104を形
成した。
【0011】ここで、導体箔103を製品外形より0.
3mm以上確保した位置に配置したのは、多層板とした
場合、層間の位置ずれが発生し、外形加工時にルータビ
ットが導体箔103に当たって、折損することを避ける
ためである。さらに、任意の長さを有する導体箔103
としたのは、多層積層時の接着剤(プリプレグ)が溶融
した場合に発生する気泡を、樹脂の流出と一緒に製品外
へ逃がすためである。
【0012】また、偶数層と奇数層で導体箔103の位
置がジグザグになるように配置したのは、同一箇所で行
った場合、導体箔のない部分の樹脂量が、導体の厚さ分
多くなり、その部分の寸法変化量が大きくなることを避
けるためである。さらに、スルーホール104を設ける
ようにしたのは、その部分相互の膨張・圧縮を抑えるた
めである。また、その穴を、中途まで、あるいは貫通
し、スルーホールめっき部をザグルことにより、膨張・
収縮を解放してやり、反り、ねじれを矯正するためであ
る。
【0013】このように、第1実施例によれば、多層プ
リント配線板において、製品の配線領域外、且つ、製品
外形から0.3mm内側に、任意の幅、任意の長さを有
する導体箔103を偶数層、奇数層で、導体箔のない部
分がジグザグになるように設け、且つ、その導体箔10
3間を接続するスルーホールを設け、組み立ての熱によ
る反り、ねじれが発生する場合、反り、ねじれの大きい
部分のスルーホール104を板厚さの1/2、または、
全部を貫通することにより、基材の熱膨張差によって生
じた歪みを解放してやることにより、反り、ねじれを矯
正することが可能となり、大型基板の反り、ねじれを大
幅に制御することができる。
【0014】また、各信号層の配線密度が異なることに
よる、接着基材(プリプレグ)を使用した層間の厚さば
らつきが小さくなるように抑えられ、特性インピーダン
ス制御を必要とする多層プリント配線板にも使用するこ
とができる。次に、本発明の第2実施例について説明す
る。図4は本発明の第2実施例を示す多層プリント配線
板の奇数層の概略の平面図、図5はその多層プリント配
線板の偶数層の概略の平面図である。なお、断面図は図
1と同様であるので、ここでは省略する。
【0015】これらの図に示すように、多層プリント配
線板の各層では、配線領域201、配線不可領域202
に分割される。この実施例では、配線不可領域202
に、エッチング液流出制御及び、多層積層時の溶融接着
剤の流出制御用の導体箔203を配線領域201の導体
と任意の間隙を設け、且つ、製品外形より0.3mm以
上確保した領域に、任意の幅、長さ、間隙を有する導体
箔を奇数層、偶数層ごとに導体箔の内部分がジグザグに
なるように構成した。
【0016】ここで、導体箔を製品外形より0.3mm
以上確保した位置に配置したのは、多層板とした場合、
層間の位置ずれが発生し、外形加工時にルータビットが
導体箔に当たって、折損することを避けるためである。
さらに、任意の長さ、間隙を有する導体箔としたのは、
パターンをエッチング液にて形成するとき、エッチング
液の流出速度をプリント配線板の中央部と端部を同等と
するため。また、多層積層時の接着剤(プリプレグ)が
溶融した場合に発生する気泡を樹脂の流出と一緒に製品
外へ逃がすこと及びプリント配線板の中央部と端部の仕
上がり板厚さを均一にするためである。
【0017】また、導体箔を偶数層と奇数層間ジグザグ
になるようにしたのは、同一箇所で行った場合、銅箔の
ない部分の樹脂量が、銅箔の厚さ分だけ、厚くなり、そ
の部分の寸法変化量が大きくなることを避けるためであ
る。このように、第2実施例によれば、多層プリント配
線板において、製品の配線領域外、且つ、製品外形から
0.3mm内側に、任意の幅、長さ、間隙を有する導体
箔を偶数層、奇数層で、銅箔のない部分がジグザグにな
るように設けたことにより、パターン形成時の中央部と
端部の導体幅が均一となる。また、積層後の層間厚さ
が、中央部と端部で均一となる。
【0018】したがって、特性インピーダンスのばらつ
きを非常に少なくすることができる。また、プリント配
線板に部品を実装する組み立て工程においても、プリン
ト配線板の部品重さ、自重、はんだ付けの熱による反り
を小さく抑えることができる。
【0019】なお、上記実施例では、ブックシェルフ実
装用多層プリント配線板について説明したが、回路形成
をエッチングにて行い、且つ、積層プレスを用いた多層
プリント配線板、全てに適用できる。例えば、サブトラ
クティブ法を用いた多層プリント配線板等全てに適用で
きる。また、本発明は上記実施例に限定されるものでは
なく、本発明の趣旨に基づいて種々の変形が可能であ
り、これらを本発明の範囲から排除するものではない。
【0020】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 (1)請求項1記載の発明によれば、多層プリント配線
板の周囲に導体箔を配置することにより、導体箔のない
部分の樹脂量が、導体箔の厚さ分多くなり、その部分の
寸法変化量が大きくなることを避けることが可能とな
り、組み立て時の熱による反り、ねじれをスルーホール
部のめっきをザグルことにより矯正することができる。
【0021】(2)請求項2記載の発明によれば、多層
プリント配線板の周囲に導体箔を配置することにより、
導体箔のない部分の樹脂量が、導体箔の厚さ分多くな
り、その部分の寸法変化量が大きくなることを避けるこ
とが可能となり、回路形成時のエッチング液の流出制御
並びに多層積層時の溶融接着剤の流出制御を円滑に行う
ことができる。
【図面の簡単な説明】
【図1】本発明の第1実施例を示す多層プリント配線板
の概略断面図である。
【図2】本発明の第1実施例を示す多層プリント配線板
の奇数層の概略の平面図である。
【図3】本発明の第1実施例を示す多層プリント配線板
の偶数層の概略の平面図である。
【図4】本発明の第2実施例を示す多層プリント配線板
の奇数層の概略の平面図である。
【図5】本発明の第2実施例を示す多層プリント配線板
の偶数層の概略の平面図である。
【符号の説明】
101,201 配線領域 102,202 配線不可領域 103,203 導体箔(銅箔) 104 スルーホール

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 配線領域と製品外形の間に、任意の幅、
    任意の長さ、任意の間隙を有する導体箔を偶数層、奇数
    層で導体箔のない部分がジグザグになるように配置し、
    且つ、前記導体箔をスルーホールで接続することを特徴
    とする多層プリント配線板。
  2. 【請求項2】 配線領域と製品外形の間の配線不可領域
    に、任意の幅、長さ、間隙を有する導体箔を設け、導体
    箔のない部分が、偶数層と奇数層でジグザグになるよう
    に配置することを特徴とする多層プリント配線板。
JP28662096A 1996-10-29 1996-10-29 多層プリント配線板 Withdrawn JPH10135648A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28662096A JPH10135648A (ja) 1996-10-29 1996-10-29 多層プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28662096A JPH10135648A (ja) 1996-10-29 1996-10-29 多層プリント配線板

Publications (1)

Publication Number Publication Date
JPH10135648A true JPH10135648A (ja) 1998-05-22

Family

ID=17706772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28662096A Withdrawn JPH10135648A (ja) 1996-10-29 1996-10-29 多層プリント配線板

Country Status (1)

Country Link
JP (1) JPH10135648A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053394A (ja) * 1999-08-16 2001-02-23 Ibiden Co Ltd 配線板およびその製造方法
JP2002076530A (ja) * 2000-09-05 2002-03-15 Matsushita Electric Ind Co Ltd プリント回路基板およびプリント回路基板の製造方法
JP2005167141A (ja) * 2003-12-05 2005-06-23 Ibiden Co Ltd プリント配線板の製造方法及び多層プリント配線板
JP2009212417A (ja) * 2008-03-06 2009-09-17 Denso Corp 多層配線板の製造方法
EP2066160A3 (en) * 2007-11-29 2009-11-25 Shinko Electric Industries Co., Ltd. Wiring board and electronic component device
US8024857B2 (en) 2008-11-07 2011-09-27 Hynix Semiconductor Inc. Substrate for semiconductor package having a reinforcing member that prevents distortions and method for fabricating the same
JP2012038911A (ja) * 2010-08-06 2012-02-23 Jtekt Corp 多層回路基板
JP2013089847A (ja) * 2011-10-20 2013-05-13 Hitachi Automotive Systems Ltd プリント基板およびそれを用いた電子機器
KR101431911B1 (ko) * 2012-12-06 2014-08-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053394A (ja) * 1999-08-16 2001-02-23 Ibiden Co Ltd 配線板およびその製造方法
JP2002076530A (ja) * 2000-09-05 2002-03-15 Matsushita Electric Ind Co Ltd プリント回路基板およびプリント回路基板の製造方法
JP2005167141A (ja) * 2003-12-05 2005-06-23 Ibiden Co Ltd プリント配線板の製造方法及び多層プリント配線板
EP2066160A3 (en) * 2007-11-29 2009-11-25 Shinko Electric Industries Co., Ltd. Wiring board and electronic component device
JP2009212417A (ja) * 2008-03-06 2009-09-17 Denso Corp 多層配線板の製造方法
US8024857B2 (en) 2008-11-07 2011-09-27 Hynix Semiconductor Inc. Substrate for semiconductor package having a reinforcing member that prevents distortions and method for fabricating the same
JP2012038911A (ja) * 2010-08-06 2012-02-23 Jtekt Corp 多層回路基板
JP2013089847A (ja) * 2011-10-20 2013-05-13 Hitachi Automotive Systems Ltd プリント基板およびそれを用いた電子機器
KR101431911B1 (ko) * 2012-12-06 2014-08-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Similar Documents

Publication Publication Date Title
US20050244620A1 (en) Wired circuit board and production method thereof
JP2004146836A (ja) 回路基板及びその製造方法
US7326857B2 (en) Method and structure for creating printed circuit boards with stepped thickness
JP4553466B2 (ja) プリント回路基板
JP2017135357A (ja) 印刷配線板およびその製造方法
KR20170022208A (ko) 인쇄회로기판 및 그 제조방법
CN113826450B (zh) 印刷布线板以及印刷布线板的制造方法
KR100736633B1 (ko) 보강 기판 및 제조 방법
JP6866229B2 (ja) リジッド・フレックス多層プリント配線板
JPS62186594A (ja) 多層印刷配線板の製造方法
KR20000075058A (ko) 휨이 방지된 인쇄회로기판
JP3749201B2 (ja) プリント配線板の製造方法
JPH0590762A (ja) 多層プリント配線板の製造方法
JP2024162700A (ja) 配線基板
JP2517315B2 (ja) 電子回路パッケ―ジ
KR101055517B1 (ko) 리지드-플렉서블 인쇄회로기판의 제조방법
JP2018190765A (ja) リジッド・フレックス多層プリント配線板
KR20020025558A (ko) 다층 인쇄회로기판의 제조방법
JP2002299828A (ja) ビルドアップ多層プリント配線板
JPH07221458A (ja) 多層プリント配線板
KR100332864B1 (ko) 메모리 모듈기판의 제조방법
US20080196927A1 (en) Working panel for multilayer printed circuit board
JP2001007453A (ja) プリント配線基板及びその製造方法
JP2002100841A (ja) 多層回路基板
US20080017305A1 (en) Method for fabricating multi-layered printed circuit board without via holes

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040106