JPH10135805A - プリドライバ回路 - Google Patents
プリドライバ回路Info
- Publication number
- JPH10135805A JPH10135805A JP8287946A JP28794696A JPH10135805A JP H10135805 A JPH10135805 A JP H10135805A JP 8287946 A JP8287946 A JP 8287946A JP 28794696 A JP28794696 A JP 28794696A JP H10135805 A JPH10135805 A JP H10135805A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- supply voltage
- voltage
- mosfets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 Ｈブリッジ接続によるＭＯＳＦＥＴドライブ
回路を駆動するプリドライバ回路において、電源電圧が
高くなった場合にもＦＥＴのハイサイド側に加わる電圧
が上昇しないようにすること。 【解決手段】 電源電圧Ｖccの電圧が基準電圧Ｖref を
越えるかどうかを判別する電源電圧モニタ回路２１を設
ける。電源電圧が基準電圧Ｖref 以下であれば発振回路
１４を動作させ、昇圧回路１５により電源電圧Ｖccを昇
圧させる。昇圧した電圧を用いてハイサイド側のＦＥＴ
を駆動する。電源電圧が基準電圧Ｖref を越えていれ
ば、発振を停止させることにより、昇圧動作を停止する
ようにしている。
回路を駆動するプリドライバ回路において、電源電圧が
高くなった場合にもＦＥＴのハイサイド側に加わる電圧
が上昇しないようにすること。 【解決手段】 電源電圧Ｖccの電圧が基準電圧Ｖref を
越えるかどうかを判別する電源電圧モニタ回路２１を設
ける。電源電圧が基準電圧Ｖref 以下であれば発振回路
１４を動作させ、昇圧回路１５により電源電圧Ｖccを昇
圧させる。昇圧した電圧を用いてハイサイド側のＦＥＴ
を駆動する。電源電圧が基準電圧Ｖref を越えていれ
ば、発振を停止させることにより、昇圧動作を停止する
ようにしている。
Description
【０００１】
【発明の属する技術分野】本発明はパワーＭＯＳＦＥＴ
によるＨブリッジ接続されたドライバ回路を駆動するた
めのプリドライバ回路に関するものである。
によるＨブリッジ接続されたドライバ回路を駆動するた
めのプリドライバ回路に関するものである。
【０００２】
【従来の技術】従来よりパワーＭＯＳＦＥＴを用いてモ
ータの回転方向を制御するドライブ回路としてＨブリッ
ジ接続のドライブ回路が用いられている。図３はこのよ
うな従来のＨブリッジ接続されたモータ駆動回路と、こ
のモータドライブ回路に接続されるプリドライバＩＣ回
路を示す回路図である。これらの図においてモータ１に
は第１〜第４の４つのパワーＭＯＳＦＥＴであるＭＡ〜
ＭＤがＨブリッジ接続されている。第１，第２のパワー
ＭＯＳＦＥＴＭＡ，ＭＢはハイサイド側のＦＥＴであ
り、ドレインが共通接続され、電源Ｖccに接続されてい
る。パワーＭＯＳＦＥＴＭＡ，ＭＢのソースは夫々第
３，第４のパワーＭＯＳＦＥＴＭＣ，ＭＤのドレインに
接続され、又モータ１の両端にも接続される。パワーＭ
ＯＳＦＥＴＭＣ，ＭＤのソースは共通に接続され接地さ
れている。これらのパワーＭＯＳＦＥＴはプリドライバ
ＩＣ２により駆動される。プリドライバＩＣ２はＩＮ−
ａ〜ＩＮ−ｄの４入力とＥＮＡＢＬＥの入力端子を有し
ており、これらは夫々入力バッファ４〜８に入力され
る。各入力バッファ４〜８の出力は論理回路９を介して
第１〜第４の出力バッファ１０〜１３に接続される。出
力バッファのうち１０，１１はハイサイド側であって、
ブリッジ接続されるパワーＭＯＳＦＥＴＭＡ，ＭＢのゲ
ートに接続される。又出力バッファ１２，１３はローサ
イド側のパワーＭＯＳＦＥＴＭＣ，ＭＤのゲートに接続
されている。又プリドライバＩＣ２内には発振回路１４
とその発振出力に基づいて電源電圧を２倍に昇圧する昇
圧回路１５が設けられている。昇圧回路１５は出力バッ
ファ１０，１１の電源として供給され、夫々入力がハイ
レベルとなったときに２ＶccをパワーＭＯＳＦＥＴＭ
Ａ，ＭＢのゲート回路に供給するものである。又出力バ
ッファ１２，１３は電源Ｖccがそのまま電源として供給
されており、ローサイド側のパワーＭＯＳＦＥＴＭＣ，
ＭＤのゲートに入力される。論理回路９はＥＮＡＢＬＥ
入力がＬレベルのときに全ての出力を停止すると共に、
モータ１を中心として対称でない２つのＦＥＴ、例えば
ＭＡとＭＣ又はＭＢとＭＤが同時に駆動される際には短
絡状態となるため、これを禁止するものである。こうし
て入力に応じて対称な第１と第４、又は第２と第３のい
ずれか２つのＭＯＳＦＥＴ、即ちＭＡとＭＤ又はＭＢと
ＭＣを駆動することにより、モータ１の回転方向を制御
することができる。
ータの回転方向を制御するドライブ回路としてＨブリッ
ジ接続のドライブ回路が用いられている。図３はこのよ
うな従来のＨブリッジ接続されたモータ駆動回路と、こ
のモータドライブ回路に接続されるプリドライバＩＣ回
路を示す回路図である。これらの図においてモータ１に
は第１〜第４の４つのパワーＭＯＳＦＥＴであるＭＡ〜
ＭＤがＨブリッジ接続されている。第１，第２のパワー
ＭＯＳＦＥＴＭＡ，ＭＢはハイサイド側のＦＥＴであ
り、ドレインが共通接続され、電源Ｖccに接続されてい
る。パワーＭＯＳＦＥＴＭＡ，ＭＢのソースは夫々第
３，第４のパワーＭＯＳＦＥＴＭＣ，ＭＤのドレインに
接続され、又モータ１の両端にも接続される。パワーＭ
ＯＳＦＥＴＭＣ，ＭＤのソースは共通に接続され接地さ
れている。これらのパワーＭＯＳＦＥＴはプリドライバ
ＩＣ２により駆動される。プリドライバＩＣ２はＩＮ−
ａ〜ＩＮ−ｄの４入力とＥＮＡＢＬＥの入力端子を有し
ており、これらは夫々入力バッファ４〜８に入力され
る。各入力バッファ４〜８の出力は論理回路９を介して
第１〜第４の出力バッファ１０〜１３に接続される。出
力バッファのうち１０，１１はハイサイド側であって、
ブリッジ接続されるパワーＭＯＳＦＥＴＭＡ，ＭＢのゲ
ートに接続される。又出力バッファ１２，１３はローサ
イド側のパワーＭＯＳＦＥＴＭＣ，ＭＤのゲートに接続
されている。又プリドライバＩＣ２内には発振回路１４
とその発振出力に基づいて電源電圧を２倍に昇圧する昇
圧回路１５が設けられている。昇圧回路１５は出力バッ
ファ１０，１１の電源として供給され、夫々入力がハイ
レベルとなったときに２ＶccをパワーＭＯＳＦＥＴＭ
Ａ，ＭＢのゲート回路に供給するものである。又出力バ
ッファ１２，１３は電源Ｖccがそのまま電源として供給
されており、ローサイド側のパワーＭＯＳＦＥＴＭＣ，
ＭＤのゲートに入力される。論理回路９はＥＮＡＢＬＥ
入力がＬレベルのときに全ての出力を停止すると共に、
モータ１を中心として対称でない２つのＦＥＴ、例えば
ＭＡとＭＣ又はＭＢとＭＤが同時に駆動される際には短
絡状態となるため、これを禁止するものである。こうし
て入力に応じて対称な第１と第４、又は第２と第３のい
ずれか２つのＭＯＳＦＥＴ、即ちＭＡとＭＤ又はＭＢと
ＭＣを駆動することにより、モータ１の回転方向を制御
することができる。
【０００３】そしてＭＯＳＦＥＴＭＡがオン状態では、
ＭＤのドレイン電圧は０Ｖに近く、ＭＡのソース電圧は
Ｖccに近く、モータ１にはＶccが加わる。従ってＭＯＳ
ＦＥＴＭＡのゲートにはそのソース電圧よりも十分高い
電圧、例えば２Ｖccを入力しなければＭＡをオンするこ
とができない。これ以下の場合にはゲートにかかる電圧
が小さくなり、効率が低下したりパワーＭＯＳＦＥＴの
オン抵抗が大きくなって効率を低下させることがある。
従ってＭＯＳＦＥＴのゲートでは、ゲートが破壊されな
い範囲でできるだけ高い電圧をかける必要がある。
ＭＤのドレイン電圧は０Ｖに近く、ＭＡのソース電圧は
Ｖccに近く、モータ１にはＶccが加わる。従ってＭＯＳ
ＦＥＴＭＡのゲートにはそのソース電圧よりも十分高い
電圧、例えば２Ｖccを入力しなければＭＡをオンするこ
とができない。これ以下の場合にはゲートにかかる電圧
が小さくなり、効率が低下したりパワーＭＯＳＦＥＴの
オン抵抗が大きくなって効率を低下させることがある。
従ってＭＯＳＦＥＴのゲートでは、ゲートが破壊されな
い範囲でできるだけ高い電圧をかける必要がある。
【０００４】
【発明が解決しようとする課題】しかしながらこのよう
な従来のプリドライバＩＣ回路では、電源電圧をチェッ
クせずそのまま昇圧するようにしている。従って電源電
圧Ｖccの値がノイズ等の何らかの原因で規定値より高く
なれば、昇圧回路によりそのまま２Ｖccの電源が得られ
るため、プリドライバＩＣの絶対最大定格を越えたり、
ハイサイド側のパワーＭＯＳＦＥＴのゲート耐圧を越え
てしまい、ＩＣやＭＯＳＦＥＴが破壊されることがある
という欠点があった。
な従来のプリドライバＩＣ回路では、電源電圧をチェッ
クせずそのまま昇圧するようにしている。従って電源電
圧Ｖccの値がノイズ等の何らかの原因で規定値より高く
なれば、昇圧回路によりそのまま２Ｖccの電源が得られ
るため、プリドライバＩＣの絶対最大定格を越えたり、
ハイサイド側のパワーＭＯＳＦＥＴのゲート耐圧を越え
てしまい、ＩＣやＭＯＳＦＥＴが破壊されることがある
という欠点があった。
【０００５】本発明はこのような従来の問題点に着目し
てなされたものであって、電源電圧が異常に上昇しても
昇圧回路の出力電圧の上昇を未然に所定値以下にとどめ
ることができるようにすることを目的とする。
てなされたものであって、電源電圧が異常に上昇しても
昇圧回路の出力電圧の上昇を未然に所定値以下にとどめ
ることができるようにすることを目的とする。
【０００６】
【課題を解決するための手段】本発明は一端が電源に共
通接続される第１，第２のハイサイド側ＭＯＳＦＥＴ
と、一端が接地側に共通され、他端が前記第１，第２の
ＭＯＳＦＥＴの他端に夫々共通される第３，第４のロー
サイド側ＭＯＳＦＥＴを有し、Ｈブリッジ接続されたＭ
ＯＳＦＥＴによるドライバ回路を駆動するプリドライバ
回路であって、Ｈブリッジ回路の各片のＭＯＳＦＥＴの
ゲートに夫々出力端が接続され、入力に応じて前記Ｈブ
リッジの互いに対称な前記第１と第４又は第２と第３の
ＭＯＳＦＥＴを駆動する第１〜第４の出力バッファと、
発振回路と、前記発振回路の出力によって断続的に充電
されるコンデンサを有し、入力電圧を昇圧して前記第
１，第２の出力バッファへ供給する昇圧回路と、電源電
圧をモニタし所定基準電圧を越えるときに前記昇圧回路
の動作を停止させる電源電圧モニタ回路と、を具備する
ことを特徴とするものである。
通接続される第１，第２のハイサイド側ＭＯＳＦＥＴ
と、一端が接地側に共通され、他端が前記第１，第２の
ＭＯＳＦＥＴの他端に夫々共通される第３，第４のロー
サイド側ＭＯＳＦＥＴを有し、Ｈブリッジ接続されたＭ
ＯＳＦＥＴによるドライバ回路を駆動するプリドライバ
回路であって、Ｈブリッジ回路の各片のＭＯＳＦＥＴの
ゲートに夫々出力端が接続され、入力に応じて前記Ｈブ
リッジの互いに対称な前記第１と第４又は第２と第３の
ＭＯＳＦＥＴを駆動する第１〜第４の出力バッファと、
発振回路と、前記発振回路の出力によって断続的に充電
されるコンデンサを有し、入力電圧を昇圧して前記第
１，第２の出力バッファへ供給する昇圧回路と、電源電
圧をモニタし所定基準電圧を越えるときに前記昇圧回路
の動作を停止させる電源電圧モニタ回路と、を具備する
ことを特徴とするものである。
【０００７】このような特徴を有する本発明によれば、
電源電圧モニタ回路により電源電圧が所定基準電圧を越
えるかどうかを判別する。基準電圧以下であれば発振回
路の出力によってコンデンサを断続することにより入力
電圧を昇圧し、昇圧した電圧をハイサイド側の出力バッ
ファに加え、Ｈブリッジの互いに対称な第１と第４又は
第２と第３のＭＯＳＦＥＴを駆動する。電源電圧が基準
電圧を越えれば電源電圧モニタ回路は発振を停止させる
か、又は昇圧回路の動作を停止させることによって昇圧
された電圧がＦＥＴに加わらないようにしている。
電源電圧モニタ回路により電源電圧が所定基準電圧を越
えるかどうかを判別する。基準電圧以下であれば発振回
路の出力によってコンデンサを断続することにより入力
電圧を昇圧し、昇圧した電圧をハイサイド側の出力バッ
ファに加え、Ｈブリッジの互いに対称な第１と第４又は
第２と第３のＭＯＳＦＥＴを駆動する。電源電圧が基準
電圧を越えれば電源電圧モニタ回路は発振を停止させる
か、又は昇圧回路の動作を停止させることによって昇圧
された電圧がＦＥＴに加わらないようにしている。
【０００８】
【発明の実施の形態】図１は本発明の実施の形態による
プリドライバ回路２０の構成を示すブロック図である。
本図において、前述した従来例と同一部分は同一符号を
付して詳細な説明を省略する。この実施の形態において
は電源Ｖccにその電圧レベルを判別するための電源電圧
モニタ回路２１が接続される。電源電圧モニタ回路２１
は所定の基準電圧Ｖref と電源電圧Ｖccとを比較し、電
源電圧ＶccがＶref を越えている場合に発振回路１４の
発振を停止するものである。発振回路１４は電源電圧モ
ニタ回路２１から発振停止信号が得られないときにのみ
一定周期の発振を行い、昇圧回路１５に出力する。昇圧
回路１５は倍圧整流回路により電源電圧Ｖccの２倍の電
圧２Ｖccをハイサイド側の出力バッファ１０，１１に出
力するものである。
プリドライバ回路２０の構成を示すブロック図である。
本図において、前述した従来例と同一部分は同一符号を
付して詳細な説明を省略する。この実施の形態において
は電源Ｖccにその電圧レベルを判別するための電源電圧
モニタ回路２１が接続される。電源電圧モニタ回路２１
は所定の基準電圧Ｖref と電源電圧Ｖccとを比較し、電
源電圧ＶccがＶref を越えている場合に発振回路１４の
発振を停止するものである。発振回路１４は電源電圧モ
ニタ回路２１から発振停止信号が得られないときにのみ
一定周期の発振を行い、昇圧回路１５に出力する。昇圧
回路１５は倍圧整流回路により電源電圧Ｖccの２倍の電
圧２Ｖccをハイサイド側の出力バッファ１０，１１に出
力するものである。
【０００９】次に本実施の形態の主要部の回路構成を図
２を用いて更に詳細に説明する。図２はこの実施の形態
のプリドライバＩＣの主要部を示す回路図である。本図
において電源電圧モニタ回路２１は電源Ｖccに抵抗Ｒ
１，ツェナダイオードＤ１，抵抗Ｒ２が接続され、抵抗
Ｒ２とツェナダイオードＤ１との間にスイッチング用ト
ランジスタＱ１のベースが接続される。この電源電圧モ
ニタ回路２１は電源電圧がツェナ電圧により定まる所定
基準電圧Ｖref をこえるかどうかを判別しており、この
電圧レベルを越える場合にトランジスタＱ１が導通状態
となる。発振回路１４は図示のように演算増幅器１４ａ
とその増幅出力を反転入力端に帰還するトランジスタＱ
２を含んで構成されており、トランジスタＱ１がオフの
間は一定の周期で矩形波の発振をし、トランジスタＱ１
がオン状態では発振を停止するものである。又昇圧回路
１５は発振回路１４の出力が入力されるトランジスタＱ
３とダイオードＤ２，Ｄ３、コンデンサＣ２，Ｃ３、抵
抗Ｒ３を含んで構成される。トランジスタＱ３はコレク
タ側にコンデンサＣ２と抵抗Ｒ３が接続され、オン状態
ではダイオードＤ２を介してコンデンサＣ２に電源電圧
が充電される。従ってコンデンサＣ２のダイオードＤ２
側がＶcc、他端が０Ｖとなる。トランジスタＱ３がオフ
状態となれば抵抗Ｒ３によりコンデンサＣ２のコレクタ
側電圧がＶccとなり、他端の電圧が２Ｖccとなる。これ
をダイオードＤ３を介してコンデンサＣ３に充電するこ
とにより倍圧整流を行っている。昇圧回路１５の出力は
第１，第２の出力バッファ１０，１１のトランジスタＱ
４に与えられる。出力バッファ１０は論理回路９の出力
に基づいてトランジスタＱ４，Ｑ５のいずれか一方をオ
ン状態とすることにより、スイッチング用のＭＯＳＦＥ
ＴＭＡのゲート電圧を０と２Ｖccとの間で変化させるも
のである。又図示しない出力バッファ１１も同様にして
論理回路９からの出力に基づいて電源電圧モニタ回路２
１のトランジスタＱ１がオフ状態ではスイッチング用Ｍ
ＯＳＦＥＴＭＢのゲート電圧を０と２Ｖccとの間で変化
させる。他方ローサイド側の第３，第４の出力バッファ
１２，１３は論理回路９の出力によりＦＥＴＭＣ，ＭＤ
のゲートを０とＶccとの間で変化させるものである。
２を用いて更に詳細に説明する。図２はこの実施の形態
のプリドライバＩＣの主要部を示す回路図である。本図
において電源電圧モニタ回路２１は電源Ｖccに抵抗Ｒ
１，ツェナダイオードＤ１，抵抗Ｒ２が接続され、抵抗
Ｒ２とツェナダイオードＤ１との間にスイッチング用ト
ランジスタＱ１のベースが接続される。この電源電圧モ
ニタ回路２１は電源電圧がツェナ電圧により定まる所定
基準電圧Ｖref をこえるかどうかを判別しており、この
電圧レベルを越える場合にトランジスタＱ１が導通状態
となる。発振回路１４は図示のように演算増幅器１４ａ
とその増幅出力を反転入力端に帰還するトランジスタＱ
２を含んで構成されており、トランジスタＱ１がオフの
間は一定の周期で矩形波の発振をし、トランジスタＱ１
がオン状態では発振を停止するものである。又昇圧回路
１５は発振回路１４の出力が入力されるトランジスタＱ
３とダイオードＤ２，Ｄ３、コンデンサＣ２，Ｃ３、抵
抗Ｒ３を含んで構成される。トランジスタＱ３はコレク
タ側にコンデンサＣ２と抵抗Ｒ３が接続され、オン状態
ではダイオードＤ２を介してコンデンサＣ２に電源電圧
が充電される。従ってコンデンサＣ２のダイオードＤ２
側がＶcc、他端が０Ｖとなる。トランジスタＱ３がオフ
状態となれば抵抗Ｒ３によりコンデンサＣ２のコレクタ
側電圧がＶccとなり、他端の電圧が２Ｖccとなる。これ
をダイオードＤ３を介してコンデンサＣ３に充電するこ
とにより倍圧整流を行っている。昇圧回路１５の出力は
第１，第２の出力バッファ１０，１１のトランジスタＱ
４に与えられる。出力バッファ１０は論理回路９の出力
に基づいてトランジスタＱ４，Ｑ５のいずれか一方をオ
ン状態とすることにより、スイッチング用のＭＯＳＦＥ
ＴＭＡのゲート電圧を０と２Ｖccとの間で変化させるも
のである。又図示しない出力バッファ１１も同様にして
論理回路９からの出力に基づいて電源電圧モニタ回路２
１のトランジスタＱ１がオフ状態ではスイッチング用Ｍ
ＯＳＦＥＴＭＢのゲート電圧を０と２Ｖccとの間で変化
させる。他方ローサイド側の第３，第４の出力バッファ
１２，１３は論理回路９の出力によりＦＥＴＭＣ，ＭＤ
のゲートを０とＶccとの間で変化させるものである。
【００１０】従って電源電圧ＶccがツェナダイオードＤ
１で定まる基準電圧Ｖref 以下のときにはトランジスタ
Ｑ１はオフ状態となって発振回路１４が動作し、昇圧回
路１５により２Ｖccの制御電圧が論理回路の出力通りＦ
ＥＴＭＡ，ＭＢのゲートに加えられる。一方電源電圧が
Ｖref を越えればトランジスタＱ１がオン状態となるた
め発振回路１４の発振が停止し、昇圧動作も停止する。
従ってＭＯＳＦＥＴが駆動されなくなる。このように電
源電圧をモニタすることによって耐圧以上の高い電圧が
加わる場合には昇圧を停止させるため、ＩＣやＦＥＴを
保護することができる。
１で定まる基準電圧Ｖref 以下のときにはトランジスタ
Ｑ１はオフ状態となって発振回路１４が動作し、昇圧回
路１５により２Ｖccの制御電圧が論理回路の出力通りＦ
ＥＴＭＡ，ＭＢのゲートに加えられる。一方電源電圧が
Ｖref を越えればトランジスタＱ１がオン状態となるた
め発振回路１４の発振が停止し、昇圧動作も停止する。
従ってＭＯＳＦＥＴが駆動されなくなる。このように電
源電圧をモニタすることによって耐圧以上の高い電圧が
加わる場合には昇圧を停止させるため、ＩＣやＦＥＴを
保護することができる。
【００１１】尚この実施の形態では電源モニタ回路の出
力によって発振回路１４の発振を停止させるようにして
いるが、昇圧回路の動作を停止させるものであれば足り
る。従って電源モニタ回路２１の出力を直接昇圧回路１
５に入力し、例えばトランジスタＱ３の動作を停止させ
るようにしてもよい。
力によって発振回路１４の発振を停止させるようにして
いるが、昇圧回路の動作を停止させるものであれば足り
る。従って電源モニタ回路２１の出力を直接昇圧回路１
５に入力し、例えばトランジスタＱ３の動作を停止させ
るようにしてもよい。
【００１２】
【発明の効果】以上詳細に説明したように本発明によれ
ば、電源側に電源電圧モニタ回路を設け、所定電圧以上
に電源電圧が上昇する場合に昇圧回路の動作を停止して
いる。従ってＭＯＳＦＥＴのゲート入力電圧の定格やＩ
Ｃの定格を越えないようにモニタ回路が動作する電圧を
規定しておけば、高価なパワーＭＯＳＦＥＴが破壊する
可能性をなくすることができるという効果が得られる。
ば、電源側に電源電圧モニタ回路を設け、所定電圧以上
に電源電圧が上昇する場合に昇圧回路の動作を停止して
いる。従ってＭＯＳＦＥＴのゲート入力電圧の定格やＩ
Ｃの定格を越えないようにモニタ回路が動作する電圧を
規定しておけば、高価なパワーＭＯＳＦＥＴが破壊する
可能性をなくすることができるという効果が得られる。
【図１】本発明の実施の形態によるプリドライバＩＣの
全体構成を示す回路図である。
全体構成を示す回路図である。
【図２】この実施の形態の主要部を示す回路図である。
【図３】従来のプリドライバＩＣの構成を示すブロック
図である。
図である。
１ モータ ２ プリドライバＩＣ ４〜８ 入力バッファ ９ 論理回路 １０〜１３ 出力バッファ １４ 発振回路 １５ 昇圧回路 ２１ 電源電圧モニタ回路 ＭＡ，ＭＢ，ＭＣ，ＭＤ パワーＭＯＳＦＥＴ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大渡 恵史 京都府京都市右京区花園土堂町10番地 オ ムロン株式会社内
Claims (1)
- 【請求項１】 一端が電源に共通接続される第１，第２
のハイサイド側ＭＯＳＦＥＴと、一端が接地側に共通さ
れ、他端が前記第１，第２のＭＯＳＦＥＴの他端に夫々
共通される第３，第４のローサイド側ＭＯＳＦＥＴを有
し、Ｈブリッジ接続されたＭＯＳＦＥＴによるドライバ
回路を駆動するプリドライバ回路であって、 Ｈブリッジ回路の各片のＭＯＳＦＥＴのゲートに夫々出
力端が接続され、入力に応じて前記Ｈブリッジの互いに
対称な前記第１と第４又は第２と第３のＭＯＳＦＥＴを
駆動する第１〜第４の出力バッファと、 発振回路と、 前記発振回路の出力によって断続的に充電されるコンデ
ンサを有し、入力電圧を昇圧して前記第１，第２の出力
バッファへ供給する昇圧回路と、 電源電圧をモニタし所定基準電圧を越えるときに前記昇
圧回路の動作を停止させる電源電圧モニタ回路と、を具
備することを特徴とするプリドライバ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8287946A JPH10135805A (ja) | 1996-10-30 | 1996-10-30 | プリドライバ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8287946A JPH10135805A (ja) | 1996-10-30 | 1996-10-30 | プリドライバ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10135805A true JPH10135805A (ja) | 1998-05-22 |
Family
ID=17723791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8287946A Pending JPH10135805A (ja) | 1996-10-30 | 1996-10-30 | プリドライバ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10135805A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005304144A (ja) * | 2004-04-08 | 2005-10-27 | Nissan Motor Co Ltd | Ｆｅｔ駆動装置およびｆｅｔ駆動電圧の制御方法 |
-
1996
- 1996-10-30 JP JP8287946A patent/JPH10135805A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005304144A (ja) * | 2004-04-08 | 2005-10-27 | Nissan Motor Co Ltd | Ｆｅｔ駆動装置およびｆｅｔ駆動電圧の制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6963498B2 (en) | Bootstrap capacitor refresh circuit | |
| US5502632A (en) | High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator | |
| US7129759B2 (en) | Integrated circuit including an overvoltage protection circuit | |
| US7310006B2 (en) | Semiconductor integrated circuit | |
| US7692474B2 (en) | Control circuit for a high-side semiconductor switch for switching a supply voltage | |
| US7126388B2 (en) | Power MOSFET driver and method therefor | |
| JP7388317B2 (ja) | 駆動回路およびインバータ装置 | |
| US7190208B2 (en) | Self-oscillating full bridge driver IC | |
| US5631588A (en) | Power output stage with limited current absorption during high-impedance phase | |
| US6025705A (en) | DC-to-DC converter | |
| US5874847A (en) | Charge pump circuit for controlling a pair of drive transistors | |
| US6661681B2 (en) | Power converter apparatus with a circuit for preventing destruction of a power device | |
| US6429635B2 (en) | Drive circuit for insulated gate type FETs | |
| JP2773476B2 (ja) | 負荷制御電源装置 | |
| US6081107A (en) | Control circuit for controlling a floating well bias voltage in a semiconductor integrated structure | |
| US6229339B1 (en) | Circuit for driving switching element | |
| US20040227193A1 (en) | Mosfet gate driver with a negative gate bias voltage | |
| JP2893633B2 (ja) | プリドライバ回路 | |
| JP2003008415A (ja) | 負荷駆動装置 | |
| JPH11308875A (ja) | 圧電体駆動装置 | |
| JP2611465B2 (ja) | 昇圧回路 | |
| JPH065221U (ja) | パワーｍｏｓｆｅｔ駆動回路 | |
| JP3174273B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| KR950005202Y1 (ko) | 자동차 발전기용 부트스트랩을 이용한 mos 페트 구동회로 | |
| JPH0496696A (ja) | 車両用交流発電機の電圧制御装置 |