JPH10136029A - データ等化装置及びデータ等化方法 - Google Patents

データ等化装置及びデータ等化方法

Info

Publication number
JPH10136029A
JPH10136029A JP8303686A JP30368696A JPH10136029A JP H10136029 A JPH10136029 A JP H10136029A JP 8303686 A JP8303686 A JP 8303686A JP 30368696 A JP30368696 A JP 30368696A JP H10136029 A JPH10136029 A JP H10136029A
Authority
JP
Japan
Prior art keywords
control voltage
data
equalizer
data signal
errors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8303686A
Other languages
English (en)
Inventor
Akimitsu Hio
昭光 肥尾
Fumiaki Saga
文明 嵯峨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8303686A priority Critical patent/JPH10136029A/ja
Publication of JPH10136029A publication Critical patent/JPH10136029A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Television Systems (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

(57)【要約】 【課題】本発明は、データ等化装置に関し、周波数特性
を正確に制御することにより、従来に比して一段と確実
なデータ伝送を実現できるようにする。 【解決手段】入力される制御電圧(S1)に基づいてデ
ータ信号(Si )の周波数特性を補償するデータ等化手
段(2)と、データ信号の誤り数を解析することにより
周波数特性を制御する制御電圧を得、当該制御電圧をデ
ータ等化手段に与えて周波数特性を制御する制御手段
(3)とを設け、データ信号の誤り数を解析し最適な制
御電圧を検出するようにしたことにより、この制御電圧
に基づいて周波数特性を正確に制御することができ、か
くして従来に比して一段と確実なデータ伝送を実現でき
る。

Description

【発明の詳細な説明】
【0001】
【目次】以下の順序で本発明を説明する。 発明の属する技術分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 発明の実施の形態(図1〜図6) 発明の効果
【0002】
【発明の属する技術分野】本発明はデータ等化装置及び
データ等化方法に関し、例えば入力されるシリアルデイ
ジタルビデオデータの周波数特性を補償するデータ等化
装置及びデータ等化方法に適用して好適なものである。
【0003】
【従来の技術】従来、業務用及び放送局用ビデオ機器等
で使用されているHDTV(High Definition Televisio
n)信号のSDI(Serial Digital Interface)規格とし
て、放送技術開発協議会(BTA: Broadcasting Tech
nology Association)によつてBTA S-004 が制定されて
いる。このBTA S-004 において、映像データは各々10
ビツトで量子化された輝度信号Y及び色差信号PB /P
R からなり、色差信号PB、輝度信号Y、色差信号
R 、輝度信号Yの順に時系列的に配列されている。
【0004】このような映像データを伝送する際の伝送
媒体としては一般に同軸ケーブルが用いられているが、
このような伝送路を介したデータ伝送では伝送距離が長
くなるに伴つて信号レベルが減衰する。このためこうし
た伝送路を介したデータ伝送では受信側に等化器を設
け、当該等化器によつて入力データ信号の周波数特性を
補償するようにしている。このとき入力データ信号の減
衰特性は同軸ケーブルのケーブル長に応じて変化するた
め、等化器はそのケーブル長に適した特性を有するもの
でなければならない。
【0005】すなわち従来のデータ等化装置は入力デー
タ信号中の所定帯域の周波数成分を抽出することにより
同軸ケーブルのケーブル長を検出し、検出したケーブル
長に応じて等化器の周波数特性を制御する制御電圧を得
るようになされている。データ等化装置はこの得られた
制御電圧に基づいて、等化器の周波数特性を所望の特性
に変化させる。このように従来のデータ等化装置では同
軸ケーブルのケーブル長に応じて得られる制御電圧によ
つて、等化器の周波数特性を制御するようにしたことに
より、例えば同軸ケーブルをつなぎ変えたときのような
ケーブル長が変化した場合でも、それに応じて入力デー
タ信号の周波数特性を補償することができる。
【0006】
【発明が解決しようとする課題】ところでかかる構成の
データ等化装置においては、バンドパスフイルタを用い
て所定帯域の周波数成分を抽出することにより、同軸ケ
ーブルのケーブル長を検出するようになされている。こ
のように従来のデータ等化装置は周波数全域の特性から
ケーブル長を検出しているのではなく、ある特定の帯域
の周波数成分のみを抽出してケーブル長を検出している
ため、正確なケーブル長を検出できないという問題があ
る。
【0007】また伝送途中に何らかの原因によつてノイ
ズが発生した場合、バンドパスフイルタは所定帯域の周
波数成分を抽出する際に、ノイズの含まれている周波数
成分を抽出する場合がある。このときも従来のデータ等
化装置では正確なケーブル長を検出できない可能性があ
る。
【0008】またデータ等化装置内のバンドパスフイル
タは、温度変化の影響を受けやすいため周囲の温度が変
化すると、所望の帯域の周波数成分からずれた帯域の周
波数成分を抽出する場合がある。さらにデータ等化装置
内に設けられている増幅器は、電圧変動の影響を受けや
すいためこの増幅器に供給している電源の電圧が変動す
ると、増幅後の信号レベルが所望の信号レベルからずれ
る場合がある。このように従来のデータ等化装置では外
部環境等の変化に応じて正確なケーブル長を検出するこ
とが困難であり、これにより等化器の周波数特性を正確
に制御できないという問題があつた。
【0009】本発明は以上の点を考慮してなされたもの
で、等化器の周波数特性を正確に制御することにより、
従来に比して一段と確実なデータ伝送を実現し得るデー
タ等化装置及びデータ等化方法を提案しようとするもの
である。
【0010】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、所定の伝送路を介して入力される
データ信号の周波数特性を補償するデータ等化装置にお
いて、入力される制御電圧に基づいてデータ信号の周波
数特性を補償するデータ等化手段と、データ信号の誤り
数を解析することにより周波数特性を制御する制御電圧
を得、当該制御電圧をデータ等化手段に与えて周波数特
性を制御する制御手段とを設けるようにした。このよう
にデータ信号の誤り数を解析し最適な制御電圧を検出す
るようにしたことにより、この制御電圧に基づいて周波
数特性を制御すれば正確に制御することができる。
【0011】
【発明の実施の形態】以下図面について、本発明の一実
施例を詳述する。
【0012】図1において、1は全体としてデータ等化
装置を示し、大きく分けて本線系回路2と制御系回路3
とからなり、同軸ケーブルを介して伝送されてきた入力
データ信号Si を本線系回路2及び制御系回路3にそれ
ぞれ入力する。まず制御系回路3は入力データ信号Si
を解析することにより、本線系回路2を制御する制御電
圧S1を検出し、当該制御電圧S1を本線系回路2に送
出する。本線系回路2はこの制御電圧S1に基づいて入
力データ信号Si の周波数特性を補償し、その結果得ら
れる出力データ信号So を出力するようになされてい
る。
【0013】ここで本線系回路2及び制御系回路3につ
いて具体的に説明する。本線系回路2は入力データ信号
i を本線系等化器4に入力する。本線系等化器4は制
御系回路3のマイクロプロセツサ9がデイジタル/アナ
ログ変換器6を介して出力する制御電圧S2に基づいて
その周波数特性を変化させた後、入力データ信号Si
周波数特性を補償し、その結果得られる入力データ信号
S3をデコーダ5に出力する。デコーダ5は入力データ
信号S3を映像データ及び音声データ等の出力データ信
号So にデコードする。
【0014】また制御系回路3は入力データ信号Si
制御系等化器7に入力する。制御系等化器7は、マイク
ロプロセツサ9がデイジタル/アナログ変換器10を介
して出力する制御電圧S5に基づいて、その周波数特性
を変化させた後、入力データ信号Si の周波数特性を補
償し、その結果得られる入力データ信号S6をデコーダ
8に出力する。デコーダ8は、入力データ信号S6に付
加されている誤り検出符号データに対して、所定のデー
タ処理(例えば垂直パリテイチエツク)を行い、その結
果得られる誤り検出データS7をマイクロプロセツサ9
に出力する。
【0015】マイクロプロセツサ9は誤り検出データS
7を解析することにより誤り検出総数を得、内蔵されて
いるRAM(Random Access Memory)を用いて後述するよ
うな所定の処理を行つた後に、制御電圧S4をデイジタ
ル/アナログ変換器10に出力する。デイジタル/アナ
ログ変換器10は制御電圧S4をデイジタル/アナログ
変換し、その結果得られる制御電圧S5を制御系等化器
7に出力する。
【0016】またマイクロプロセツサ9は制御電圧S4
を所定の範囲内で変化させ、内蔵されているRAMを用
いて誤り検出総数を解析することにより、誤り検出総数
が最小になるときの制御電圧S4を検出し、これを制御
電圧S1として本線系回路2内のデイジタル/アナログ
変換器6に出力する。デイジタル/アナログ変換器6は
この制御電圧S1をデイジタル/アナログ変換し、その
結果得られる制御電圧S2を本線系等化器4に出力す
る。
【0017】ここで周波数特性の補償原理について図2
を用いて説明する。伝送路として用いられる同軸ケーブ
ルは曲線bに示すような周波数特性を有しているので、
入力データ信号Si の周波数特性もほぼこの曲線bと同
じようになる。制御系等化器7の周波数特性は周波数f
lから周波数fhまでの一定帯域について、曲線aに示
すように、同軸ケーブルの周波数特性の傾きと逆符号の
傾きを有するような減衰特性になつている。これにより
制御系等化器7は入力データ信号Si の周波数特性を周
波数flから周波数fhまでの帯域について曲線cに示
すように平坦化する。さらにこの平坦化された入力デー
タ信号Si は増幅器によつて増幅され、周波数特性が補
償されるようになされている。
【0018】ここで制御電圧S5と制御系等化器7の周
波数特性の関係を図3を用いて説明する。制御系等化器
7は制御電圧S5の大きさに応じてその周波数特性を周
波数fhまでの帯域について変化させるようになされて
いる。すなわち制御電圧S5を大きくすると、周波数f
hまでの帯域について減衰特性の傾きが小さくなること
により、全体的に減衰量は小さくなる。逆に制御電圧S
5を小さくすると、周波数fhまでの帯域について減衰
特性の傾きが大きくなることにより、全体的に減衰量は
大きくなる。因みに本線系等化器4は制御系等化器7と
同等の特性を有しており、図2及び図3は本線系等化器
4についてもあてはまる。
【0019】ここで入力データ信号Si のフオーマツト
構造はBTA S-004 の映像データ系列に準じて形成され、
当該映像データ系列について図4を用いて説明する。映
像データは10ビツト並列形式の輝度信号Y及び色差信
号PB /PR によつて構成され、色差信号PB 、輝度信
号Y、色差信号PR 、輝度信号Yの順に時系列的に配列
されている。この映像データの始めにはタイミング基準
コードSAV(Startof Active Video )が置かれると
共に、この映像データより一つ前の映像データの終わ
り、すなわちデイジタルラインの先頭にはタイミング基
準コードEAV(End of Active Video )が置かれてい
る。さらにこのタイミング基準コードEAV及びSAV
の間にはライン番号データ、誤り検出符号データ、補助
データ/未定義ワードデータが挿入されることにより、
パラレルデイジタルビデオデータが形成される。
【0020】このパラレルデイジタルビデオデータは最
下位ビツトLSB(Least Significant Bit) から順にパ
ラレル/シリアル変換された後、さらにS−NRZI(S
crambled-Non Return to Zero Inverse ) 変換され、ビ
ツト伝送速度が1.485[Gbps]のシリアルデイジタルビデ
オデータとして伝送される。このように映像データには
1ライン毎に誤り検出符号データが付加されている。そ
こでデータ等化装置1はこの誤り検出符号データに対し
て所定のデータ処理(例えば垂直パリテイチエツク)を
行うことにより、誤り検出データS7を演算するように
なされている。
【0021】ここで制御系等化器7の制御電圧S4と誤
り検出総数の関係を図5を用いて説明する。マイクロプ
ロセツサ9が制御電圧S4を所定の範囲内において下限
値から上限値へ変化させると、これに応じて誤り検出総
数が増減する。そこでマイクロプロセツサ9は図5にお
いて誤り検出総数が最小になるA点のときの制御電圧S
4を調べ、これを制御電圧S1として本線系等化器4に
送出し入力データ信号Si の周波数特性を補償する。因
みに本線系等化器4は制御系等化器7と同等の特性を有
しており、図5における制御電圧S4と誤り検出総数の
関係は本線系等化器4についてもあてはまる。
【0022】ここでデータ等化方法について図6に示す
フローチヤートを用いて説明する。まずステツプSP1
から入つたステツプSP2において、マイクロプロセツ
サ9は誤り検出総数を所定の初期値に設定し、これをR
AMに記憶することにより、当該誤り検出総数の初期化
を行う。因みに、後述するようにステツプSP5におい
て誤り検出総数の比較をしているので、この初期値とし
ては極めて高い値に設定されている。ステツプSP3に
おいて、マイクロプロセツサ9は制御系等化器7に送出
する制御電圧S4を所定の下限値に設定し、これをRA
Mに記憶することにより初期化を行う。
【0023】ステツプSP4において、マイクロプロセ
ツサ9は制御電圧S4を一定時間固定し誤り検出総数を
カウントする。ステツプSP5において、マイクロプロ
セツサ9はカウントされた誤り検出総数をRAMに記憶
されている誤り検出総数と比較する。ステツプSP6に
おいて、マイクロプロセツサ9はカウントされた誤り検
出総数がRAMに記憶されている誤り検出総数より少な
いか否か判定する。その結果、カウントされた誤り検出
総数がRAMに記憶されている誤り検出総数より少ない
と判定された場合にはマイクロプロセツサ9はステツプ
SP7に移行し、少なくないと判定された場合にはステ
ツプSP8に移行する。
【0024】ステツプSP7において、マイクロプロセ
ツサ9はRAMに記憶されている誤り検出総数及び制御
電圧を、カウントされた誤り検出総数及びそのときの制
御電圧S4に書き換えることにより、RAMに記憶され
ているデータを更新する。ステツプSP8において、マ
イクロプロセツサ9は制御電圧S4が予め設定されてい
る所定の上限値になつたか否か判定する。その結果、制
御電圧S4が予め設定されている所定の上限値になつて
いないと判定された場合にはマイクロプロセツサ9はス
テツプSP9に移行し、上限値になつたと判定された場
合にはステツプSP10に移行する。
【0025】ステツプSP9において、マイクロプロセ
ツサ9は制御系等化器7に送出する制御電圧S4を1ス
テツプ分上昇させる。この処理が終わると次にステツプ
SP4に戻つて動作を繰り返す。一方、ステツプSP1
0において、マイクロプロセツサ9はRAMに記憶され
ている誤り検出総数が最小のときの制御電圧S4を、本
線系回路2に送出する制御電圧S1として、デイジタル
/アナログ変換器6を介して本線系等化器4に出力す
る。これを受けて本線系等化器4はその周波数特性を変
化させた後、入力データ信号Si の周波数特性を補償す
る。この処理が終わると次にステツプSP2に戻つて動
作を繰り返す。
【0026】以上の構成において、データ等化装置1は
同軸ケーブルを伝送されてきた入力データ信号Si を本
線系回路2及び制御系回路3に入力する。制御系回路3
は制御電圧S4を所定の範囲内で変化させてそのときの
誤り数を解析することにより、誤り数が最小になるとき
の制御電圧S4を検出し、これを制御電圧S1として本
線系等化器4に出力する。本線系等化器4はこの制御電
圧S1に基づいて周波数特性を変化させた後、入力デー
タ信号Si の周波数特性を補償する。
【0027】このようにして制御系回路3は制御電圧S
4を変化させて誤り数を解析し、誤り数が最小のときの
制御電圧S4を制御電圧S1として本線系等化器4に送
出するようにしたことにより、この制御電圧S1に基づ
いて本線系等化器4の周波数特性を正確に制御し得る。
従つて入力データ信号Si の周波数特性を最適な状態に
補償し、確実なデータ伝送がなされる。
【0028】また制御系回路3は本線系回路2と並列に
設けられ、当該制御系回路3において最適な制御電圧S
4を検出するようにしたことにより、制御電圧S4を変
化させて誤り数が増減しても、本線系回路2の出力デー
タ信号So に影響を及ぼすことなく安定した出力データ
信号So を得ることができ、従つて本線系回路2を常に
安定した状態に保つことができる。
【0029】さらに制御系回路3は制御電圧S4を変化
させて誤り数を解析し、誤り数が最小になる制御電圧S
4を繰り返し検出するようにしたことにより、温度変化
や電圧変動等の外部環境が変動した場合でも、その変動
に追従して常に最適な制御電圧S4を得ることができ
る。従つてこの制御電圧S4を制御電圧S1として本線
系等化器4に繰り返し送出すれば、常に本線系等化器4
の周波数特性を正確に制御することができる。
【0030】以上の構成によれば、入力データ信号Si
の誤り数を解析し最適な制御電圧S1を検出するように
したことにより、この制御電圧S1に基づいて周波数特
性を正確に制御し得、かくして従来に比して一段と確実
なデータ伝送を実現できる。
【0031】なお上述の実施例においては、本発明をH
DTV信号のSDI規格としてBTAによつて制定され
ているBTA S-004 に適用した場合について述べたが、本
発明はこれに限らず、入力データ信号Si に誤り検出符
号データが挿入されていれば例えばアメリカのSMPT
E(Society of Motion Picture and Television Engine
ers)によつて制定されているSMPTE 259Mに本発明を適用
しても上述の場合と同様の効果を得ることができる。
【0032】また上述の実施例においては、本発明をシ
リアルデイジタルビデオデータ伝送に適用した場合につ
いて述べたが、本発明はこれに限らず、シリアルデータ
通信に本発明を適用しても上述の場合と同様の効果を得
ることができる。
【0033】また上述の実施例においては、伝送媒体と
して同軸ケーブルを用いた場合について述べたが、本発
明はこれに限らず、例えば電話線等の同軸ケーブル以外
の伝送媒体を用いても上述の場合と同様の効果を得るこ
とができる。
【0034】また上述の実施例においては、制御電圧S
4を所定の範囲内において下限値から上限値へステツプ
変化させた場合について述べたが、本発明はこれに限ら
ず、制御電圧S4を所定の範囲内において上限値から下
限値へステツプ変化させても上述の場合と同様の効果を
得ることができる。
【0035】また上述の実施例においては、制御電圧S
4を所定の範囲内において下限値から上限値までステツ
プ変化させて誤り数を解析した場合について述べたが、
本発明はこれに限らず、制御電圧をS4を下限値から上
限値へ変化させた後、誤り数が最小になつたときの制御
電圧S4の前後1ステツプ分、すなわち2ステツプ分を
さらに細かくステツプ変化させ誤り数を解析するように
すれば、さらに正確な制御電圧S4を検出することがで
きる。
【0036】また上述の実施例においては、マイクロプ
ロセツサ9を用いて誤り数が最小になる制御電圧S4を
検出した場合について述べたが、本発明はこれに限ら
ず、制御電圧S4をステツプ変化させて誤り数を解析
し、誤り数が最小になる制御電圧S4を検出するような
検出手段であれば良い。
【0037】さらに上述の実施例においては、制御系回
路3を用いて本線系回路2を制御した場合について述べ
たが、本発明はこれに限らず、入力データ信号Si の誤
り数を解析することにより本線系回路2を制御する制御
電圧S1を検出するような制御手段であれば良い。
【0038】
【発明の効果】上述のように本発明によれば、入力デー
タ信号の誤り数を解析し最適な制御電圧を検出するよう
にしたことにより、この制御電圧に基づいて周波数特性
を正確に制御し得、かくして従来に比して一段と確実な
データ伝送を実現できる。
【図面の簡単な説明】
【図1】本発明の一実施例によるデータ等化装置の構成
を示すブロツク図である。
【図2】周波数特性の補償原理を示す略線図である。
【図3】制御電圧と周波数特性の関係を示す略線図であ
る。
【図4】映像データ系列を示す略線図である。
【図5】制御電圧と誤り検出総数の関係を示す略線図で
ある。
【図6】データ等化方法を示すフローチヤートである。
【符号の説明】
1……データ等化装置、2……本線系回路、3……制御
系回路、4……本線系等化器、5……デコーダ、7……
制御系等化器、8……デコーダ、9……マイクロプロセ
ツサ。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】所定の伝送路を介して入力されるデータ信
    号の周波数特性を補償するデータ等化装置において、 入力される制御電圧に基づいて上記データ信号の周波数
    特性を補償するデータ等化手段と、 上記データ信号の誤り数を解析することにより周波数特
    性を制御する制御電圧を得、当該制御電圧を上記データ
    等化手段に与えて周波数特性を制御する制御手段とを具
    えることを特徴とするデータ等化装置。
  2. 【請求項2】上記制御手段は、 入力される制御電圧に基づいて上記データ信号の周波数
    特性を補償する制御電圧検出用等化手段と、 上記制御電圧検出用等化手段の制御電圧を所定の範囲内
    で変化させながら、当該制御電圧検出用等化手段から出
    力される上記データ信号の誤り数を解析することによ
    り、誤り数が最小になるような上記制御電圧を検出する
    検出手段とを具えることを特徴とする請求項1に記載の
    データ等化装置。
  3. 【請求項3】所定の伝送路を介して入力されるデータ信
    号の周波数特性を補償するデータ等化方法において、 上記データ信号の誤り数を解析することにより最適な制
    御電圧を得、当該制御電圧でデータ等化手段の周波数特
    性を制御することを特徴とするデータ等化方法。
  4. 【請求項4】制御電圧検出用等化手段の制御電圧を所定
    の範囲内で変化させながら、当該制御電圧検出用等化手
    段から出力される上記データ信号の誤り数を解析するこ
    とにより、誤り数が最小になるような上記制御電圧を検
    出することを特徴とする請求項3に記載のデータ等化方
    法。
JP8303686A 1996-10-29 1996-10-29 データ等化装置及びデータ等化方法 Pending JPH10136029A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8303686A JPH10136029A (ja) 1996-10-29 1996-10-29 データ等化装置及びデータ等化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8303686A JPH10136029A (ja) 1996-10-29 1996-10-29 データ等化装置及びデータ等化方法

Publications (1)

Publication Number Publication Date
JPH10136029A true JPH10136029A (ja) 1998-05-22

Family

ID=17924025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8303686A Pending JPH10136029A (ja) 1996-10-29 1996-10-29 データ等化装置及びデータ等化方法

Country Status (1)

Country Link
JP (1) JPH10136029A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007069450A1 (ja) * 2005-12-14 2009-05-21 日本電気株式会社 ディジタル通信システム、屋内装置及び屋外装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007069450A1 (ja) * 2005-12-14 2009-05-21 日本電気株式会社 ディジタル通信システム、屋内装置及び屋外装置
JP4661870B2 (ja) * 2005-12-14 2011-03-30 日本電気株式会社 ディジタル通信システム、屋内装置及び屋外装置
US8295392B2 (en) 2005-12-14 2012-10-23 Nec Corporation Digital communication system, indoor unit, and outdoor unit

Similar Documents

Publication Publication Date Title
US5844629A (en) Digital-to-analog video encoder with novel equalization
US6680753B2 (en) Method and apparatus for skipping and repeating audio frames
US6915263B1 (en) Digital audio decoder having error concealment using a dynamic recovery delay and frame repeating and also having fast audio muting capabilities
US7907212B2 (en) Multiple path audio video synchronization
EP0525976B1 (en) Intensity correction device
US4539600A (en) Image signal processing with a variable threshold
KR940005157A (ko) 적응형 균등화기를 포함하는 고품위 텔레비젼 신호 수신기용 자동 이득 제어시스템
US20190191124A1 (en) Format conversion circuit applied to set-top box and associated method
US7327792B2 (en) Digital video system and control method thereof
US5502507A (en) Equalization apparatus with fast coefficient updating operation
EP0560056B1 (en) Gain control circuit and gradation correcting apparatus
JPH10136029A (ja) データ等化装置及びデータ等化方法
US8249139B2 (en) Apparatus for data receiving and method for adjusting the same in real time
US20080123729A1 (en) Adaptive cable equalizer
JP2000502541A (ja) Vsb受信機用の同期補償agcシステム
US4470125A (en) Multiplier for digital video signals using a cascade of signal-selectable memories
JP2001502483A (ja) Vsbシステムにおいてシンクレベルを調整するための受信機
US7042519B2 (en) Control apparatus and method for preventing repeated signal processing in signal processing system
CN101350900A (zh) 将自动音量控制施加到延迟信号的信号处理设备及其方法
KR20000060296A (ko) 가변 샘플링 주파수를 이용한 송수신장치
US5319458A (en) Method and circuit for generating an adaptive constant for band compression of video signals
KR101452246B1 (ko) 디지털 튜너
KR100910083B1 (ko) 디지털 비디오 디바이스, 아날로그 비디오 신호를 디지털 비디오 신호로 변환하기 위한 방법 및 디지털 비디오 신호를 아날로그 비디오 신호로 변환하기 위한 방법
KR100238687B1 (ko) 디지탈 버퍼 제어장치
JPH08186524A (ja) 等化器