JPH10136637A - Snubber circuit of semiconductor switch element - Google Patents

Snubber circuit of semiconductor switch element

Info

Publication number
JPH10136637A
JPH10136637A JP28630396A JP28630396A JPH10136637A JP H10136637 A JPH10136637 A JP H10136637A JP 28630396 A JP28630396 A JP 28630396A JP 28630396 A JP28630396 A JP 28630396A JP H10136637 A JPH10136637 A JP H10136637A
Authority
JP
Japan
Prior art keywords
circuit
capacitor
snubber circuit
semiconductor switch
switch element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP28630396A
Other languages
Japanese (ja)
Inventor
Ryuji Yamada
隆二 山田
Mamoru Sakamoto
守 坂本
Hideyoshi Dobashi
栄喜 土橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP28630396A priority Critical patent/JPH10136637A/en
Publication of JPH10136637A publication Critical patent/JPH10136637A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)

Abstract

(57)【要約】 【課題】電力変換回路に使用される半導体スイッチ素子
のターンオフ時の電圧の跳ね上がりを抑制するスナバ回
路を提供する。 【解決手段】ダイオード11,コンデンサ12,抵抗1
3からなる放電阻止形RCDスナバ回路のダイオード1
1の両端に並列接続するコンデンサ21を付加し、IG
BT3のターンオフ時に、このスナバ回路20の寄生イ
ンダクタンス14による跳ね上がり電圧を抑制する。
(57) Abstract: Provided is a snubber circuit that suppresses a voltage jump when a semiconductor switch element used in a power conversion circuit is turned off. A diode 11, a capacitor 12, and a resistor 1 are provided.
Diode 1 of discharge blocking RCD snubber circuit consisting of
1 and a capacitor 21 connected in parallel is added to both ends of IG.
When the BT 3 is turned off, the surge voltage due to the parasitic inductance 14 of the snubber circuit 20 is suppressed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、電力変換回路に
用いられるダイオード,サイリスタ,トランジスタなど
の半導体スイッチ素子のスナバ回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a snubber circuit of a semiconductor switch element such as a diode, a thyristor, and a transistor used in a power conversion circuit.

【0002】[0002]

【従来の技術】図8は、この種の半導体スイッチ素子の
スナバ回路の従来例を示す回路構成図であり、1は直流
回路を構成する直流電源、2はこの電力変換回路の負
荷、3は半導体スイッチ素子としての絶縁ゲート・バイ
ポーラトランジスタ(以下、単にIGBTと称する)、
4はこの電力変換回路の主回路配線の寄生インダクタン
ス(LM )、5はIGBT3のオフ時の負荷2の電流を
還流させる還流ダイオード、10はIGBT3のスナバ
回路である。
2. Description of the Related Art FIG. 8 is a circuit diagram showing a conventional example of a snubber circuit of a semiconductor switch element of this kind, wherein 1 is a DC power supply constituting a DC circuit, 2 is a load of this power conversion circuit, and 3 is An insulated gate bipolar transistor (hereinafter simply referred to as IGBT) as a semiconductor switch element,
4 parasitic inductance of the main circuit wiring of the power conversion circuit (L M), 5 the return diode recirculates load 2 current at the OFF time of the IGBT 3, 10 is a snubber circuit of IGBT 3.

【0003】また、このスナバ回路10は第1ダイオー
ドとしてのダイオード11、第1コンデンサとしてのコ
ンデンサ12、抵抗13、スナバ回路の配線の寄生イン
ダクタンス(LS )14とからなっている。図8に示し
た電力変換回路のIGBT3は、図示しない駆動回路か
らの駆動信号に基づいてスイッチ動作を行い、この動作
によって直流電源1の電力を所望の値に変換して負荷2
に給電する。
[0003] The snubber circuit 10 is composed of a diode 11, a capacitor 12 as a first capacitor, resistor 13, the parasitic inductance of the wiring of the snubber circuit (L S) 14 serving as a first diode. The IGBT 3 of the power conversion circuit shown in FIG. 8 performs a switch operation based on a drive signal from a drive circuit (not shown), and converts the power of the DC power supply 1 to a desired value by this operation.
Power.

【0004】スナバ回路10の動作を、図9に示す波形
図を参照しつつ、以下に説明する。スナバ回路10のコ
ンデンサ12の両端の電圧(VS )の初期値は、抵抗1
3により充電されて直流電源1の電圧(E)に等しい値
になっている。図8において、IGBT3が前記駆動信
号に基づいてオンからオフに転じるとき、すなわちIG
BT3のターンオフ時には、主回路電流(IM )の変化
によって寄生インダクタンス4の両端にLM ・dIM
dtなる電圧が発生する。ここでLM は、寄生インダク
タンス4のインダクタンス値である。上述の寄生インダ
クタンス4の両端に発生する電圧により、IGBT3が
過電圧破壊をするのを防止する目的で、スナバ回路10
が備えられている。
The operation of the snubber circuit 10 will be described below with reference to a waveform diagram shown in FIG. The initial value of the voltage across the capacitor 12 of snubber circuit 10 (V S), the resistance 1
3 and has a value equal to the voltage (E) of the DC power supply 1. In FIG. 8, when the IGBT 3 changes from on to off based on the drive signal,
During turn-off of BT3, the main circuit current by the change in (I M) to both ends of the parasitic inductance 4 L M · dI M /
dt is generated. Here, L M is the inductance value of the parasitic inductance 4. In order to prevent the IGBT 3 from being damaged by overvoltage due to the voltage generated at both ends of the parasitic inductance 4, the snubber circuit 10
Is provided.

【0005】先ず、IGBT3のターンオフ時にIGB
T3のコレクタ電流(IC ,図9(ロ)参照)が減少し
はじめ、このときにIGBT3のコレクタ・エミッタ端
子間電圧(VCE,図9(イ)参照)が上述の寄生インダ
クタンス4の両端に発生する電圧分によって前記電圧E
を越えるとダイオート11が導通状態となり、直流電源
1→負荷2→インダクタンス14→ダイオード11→コ
ンデンサ12→インダクタンス4→直流電源1の経路で
電流(IS ,図9(ハ)参照)が流れ、IGBT3の前
記電流IC が前記電流IS の増加に対応して減少する、
いわゆる転流動作を開始する。
First, when the IGBT 3 is turned off, the IGB
T3 of the collector current (I C, FIG. 9 (b) refer) begins to decrease, the collector-emitter voltage across the terminals of IGBT3 in this case (V CE, see FIG. 9 (a)) at both ends of the parasitic inductance 4 above Voltage E due to the voltage generated at
, The die auto 11 becomes conductive, and a current (I S , see FIG. 9C) flows through a path of DC power supply 1 → load 2 → inductance 14 → diode 11 → capacitor 12 → inductance 4 → DC power supply 1. the current I C of IGBT3 is decreased in response to increase of the current I S,
A so-called commutation operation is started.

【0006】この間の前記主回路電流IM の電流変化率
は、前記電流IC の電流変化率より小さくなるので寄生
インダクタンス4の両端の電圧(LM ・dIM /dt)
も小さくなり、その結果、IGBT3の前記電圧VCE
ピーク値が抑制される。ここでスナバ回路10にも寄生
インダクタンス14が存在するので、前記電流IS の電
流変化率により、ΔVP =LS ・dIS /dtなる電圧
が寄生インダクタンス14の両端に発生する。このLS
は寄生インダクタンス14のインダクタンス値である。
すなわち前述のターンオフ開始直後においては、コンデ
ンサ12の両端の電圧VS は直流電源1の電圧Eにほぼ
等しいので、IGBT3の前記電圧VCEはE+ΔVP
なる。
During this time, the rate of change of the main circuit current I M becomes smaller than the rate of change of the current I C , so that the voltage (L M · dI M / dt) across the parasitic inductance 4.
And the peak value of the voltage V CE of the IGBT 3 is suppressed. Here, since the parasitic inductance 14 is present in the snubber circuit 10, the current rate of change of the current I S, ΔV P = L S · dI S / dt becomes a voltage is generated across the parasitic inductances 14. This L S
Is the inductance value of the parasitic inductance 14.
That is, immediately after the start of the turn-off, the voltage V S across the capacitor 12 is substantially equal to the voltage E of the DC power supply 1, so that the voltage V CE of the IGBT 3 becomes E + ΔV P.

【0007】また、コンデンサ12の両端の電圧VS
前記電流IS による上昇分は、抵抗13を介して直流電
源1に放電する。
[0007] The rise of the voltage V S across the capacitor 12 due to the current I S is discharged to the DC power supply 1 via the resistor 13.

【0008】[0008]

【発明が解決しようとする課題】上記従来の半導体スイ
ッチ素子のスナバ回路を使用し、特に電力変換回路が大
形,大容量の場合には主回路電流(IM )の電流変化率
も大きくなり、またスナバ回路の寄生インダクタンス値
(LS )をより小さくすることが困難である。その結果
ターンオフ時の半導体スイッチ素子にはより高い電圧が
印加される。
When the conventional snubber circuit of the semiconductor switch element is used, especially when the power conversion circuit is large and large in capacity, the current change rate of the main circuit current ( IM ) becomes large. and it is difficult to parasitic inductance of the snubber circuit (L S) smaller. As a result, a higher voltage is applied to the semiconductor switch element at the time of turn-off.

【0009】このため半導体スイッチ素子が上述の電圧
による過電圧破壊をするのを防止するには、より高耐圧
の半導体スイッチ素子が必要であり、その結果、電力変
換回路がより大形化し、製作コストも増大するという問
題があった。この発明の目的は、上記問題点を解決する
半導体スイッチ素子のスナバ回路を提供することにあ
る。
For this reason, in order to prevent the semiconductor switch element from being damaged by overvoltage due to the above-mentioned voltage, a semiconductor switch element having a higher withstand voltage is required. As a result, the power conversion circuit becomes larger and the manufacturing cost is increased. Also increased. SUMMARY OF THE INVENTION An object of the present invention is to provide a snubber circuit of a semiconductor switch element which solves the above-mentioned problems.

【0010】[0010]

【課題を解決するための手段】この第1の発明は、電力
変換回路に用いられる半導体スイッチ素子であって、そ
れぞれの半導体スイッチ素子のアノード・カソード端子
間又はコレクタ・エミッタ端子間又はソース・ドレイン
端子間に第1ダイオードと第1コンデンサとからなる直
列回路を並列接続した構成の半導体スイッチ素子のスナ
バ回路において、前記第1ダイオードの両端に並列接続
する第2コンデンサを付加する。
According to a first aspect of the present invention, there is provided a semiconductor switching element used in a power conversion circuit, wherein the switching element is connected between an anode and a cathode terminal, between a collector and an emitter terminal, or between a source and a drain of each semiconductor switching element. In a snubber circuit of a semiconductor switch element having a configuration in which a series circuit including a first diode and a first capacitor is connected in parallel between terminals, a second capacitor connected in parallel to both ends of the first diode is added.

【0011】また、第2の発明は、前記半導体スイッチ
素子のスナバ回路において、前記第1ダイオードの両端
に並列接続する第2コンデンサと抵抗とからなる直列回
路を付加する。また、第3の発明は、電力変換回路に用
いられる半導体スイッチ素子であって、それぞれの半導
体スイッチ素子のアノード・カソード端子間又はコレク
タ・エミッタ端子間又はソース・ドレイン端子間に複数
個直列接続したダイオードと第1コンデンサとからなる
直列回路を並列接続した構成の半導体スイッチ素子のス
ナバ回路において、前記複数個直列接続したダイオード
それぞれの両端に並列接続する第2コンデンサをそれぞ
れ付加する。
According to a second aspect of the present invention, in the snubber circuit of the semiconductor switch element, a series circuit including a second capacitor and a resistor connected in parallel to both ends of the first diode is added. A third invention is a semiconductor switch element used in a power conversion circuit, wherein a plurality of semiconductor switch elements are connected in series between an anode and a cathode terminal, between collector and emitter terminals, or between a source and a drain terminal of each semiconductor switch element. In a snubber circuit of a semiconductor switch element having a configuration in which a series circuit including a diode and a first capacitor is connected in parallel, a second capacitor connected in parallel is added to both ends of each of the plurality of series-connected diodes.

【0012】また、第4の発明は、前記半導体スイッチ
素子のスナバ回路において、前記複数個直列接続したダ
イオードそれぞれの両端に並列接続する第2コンデンサ
と抵抗とからなる直列回路をそれぞれ付加する。さらに
第5の発明は、前記第1又は第3の発明において、前記
半導体スイッチ素子を自己消弧形デバイスとし、前記自
己消弧形デバイスの駆動回路または駆動信号によって、
該自己消弧形デバイスのターンオン時間を所定の値に調
整する。
According to a fourth aspect of the present invention, in the snubber circuit of the semiconductor switch element, a series circuit including a second capacitor and a resistor connected in parallel to both ends of each of the plurality of series-connected diodes is added. In a fifth aspect based on the first or third aspect, the semiconductor switch element is a self-extinguishing device, and a driving circuit or a driving signal of the self-extinguishing device is used.
The turn-on time of the self-extinguishing device is adjusted to a predetermined value.

【0013】この発明によれば、スナバ回路の前記ダイ
オードと並列に付加したコンデンサにより、ターンオフ
時に半導体スイッチ素子に架かる電圧が直流回路の電圧
を越える以前から先述の転流動作を開始でき、この動作
期間が長くなるためにスナバ回路に流れる電流の電流変
化率が小さくなり、その結果、スナバ回路の寄生インダ
クタンスによる発生電圧を小さくできる。
According to the present invention, the above-described commutation operation can be started by the capacitor added in parallel with the diode of the snubber circuit before the voltage applied to the semiconductor switch element exceeds the voltage of the DC circuit at the time of turn-off. Since the period is long, the current change rate of the current flowing through the snubber circuit is reduced, and as a result, the voltage generated by the parasitic inductance of the snubber circuit can be reduced.

【0014】[0014]

【発明の実施の形態】図1は、この発明の第1の実施例
を示す半導体スイッチ素子のスナバ回路の回路構成図で
あり、図8に示した従来例と同一機能を有するものには
同一符号を付して、その説明を省略する。すなわち図1
において、このスナバ回路20には第2コンデンサとし
てのコンデンサ21がダイオード11に並列接続されて
いる。
FIG. 1 is a circuit diagram of a snubber circuit of a semiconductor switch element according to a first embodiment of the present invention. The same elements as those of the conventional example shown in FIG. The reference numerals are attached and the description is omitted. That is, FIG.
, A capacitor 21 as a second capacitor is connected in parallel with the diode 11 to the snubber circuit 20.

【0015】スナバ回路20の動作を、図2に示す波形
図を参照しつつ、以下に説明する。スナバ回路20のコ
ンデンサ12の両端の電圧(VS )およびコンデンサ2
1の両端の電圧(VD )とはIGBT3がオン(VCE
0ボルト)のとき、抵抗13により充電されて直流電源
1の電圧(E)にほぼ等しい値になっている。IGBT
3のターンオフを開始し、IGBT3の前記電圧VCE
ほぼ0ボルトから僅かの値上昇すると(図2(イ)参
照)、上述の如くターンオフ直前のコンデンサ12,2
1それぞれの電圧はほぼ等しい(VS ≒VD )状態にあ
るので、スナバ回路20の電流IS が流れはじめ(図2
(ハ)参照)、前述の転流動作を開始する。
The operation of the snubber circuit 20 will be described below with reference to the waveform diagram shown in FIG. The voltage (V S ) across capacitor 12 of snubber circuit 20 and capacitor 2
The voltage (V D ) across the IGBT 3 is turned on (V CE
(0 volts), it is charged by the resistor 13 and has a value substantially equal to the voltage (E) of the DC power supply 1. IGBT
3 starts to turn off, and when the voltage V CE of the IGBT 3 rises slightly from almost 0 volts (see FIG. 2A), the capacitors 12, 2 immediately before turn-off as described above.
Since 1 each voltage is approximately equal (V S ≒ V D) state, a current starts I S of the snubber circuit 20 flows (Fig. 2
(See (c)), the commutation operation described above is started.

【0016】すなわち従来のスナバ回路に比して、転流
開始タイミングが早くなり、その結果転流期間が長くな
り、従って前記電流IC の電流変化率(図2(ロ)参
照)および前記電流IS の電流変化率(図2(ハ)参
照)が小さくなって先述のΔVP(=LS ・dIS /d
t,図2(イ)参照)も小さい値となる。なお、図2の
波形図における実線は、図1に示したこの発明の第1の
実施例の特性に相当し、また破線は図8に示した従来例
の特性を示している。
[0016] That is, compared to the conventional snubber circuit, faster commutation start timing, resulting commutation period becomes longer, thus the current change rate of the current I C (see FIG. 2 (b)) and the current The current change rate of I S (see FIG. 2C) decreases, and the above-mentioned ΔV P (= L S · dI S / d
t, see FIG. 2A) also has a small value. The solid line in the waveform diagram of FIG. 2 corresponds to the characteristic of the first embodiment of the present invention shown in FIG. 1, and the broken line shows the characteristic of the conventional example shown in FIG.

【0017】図3は、この発明の第2の実施例を示す半
導体スイッチ素子のスナバ回路の回路構成図であり、図
1および図8に示したスナバ回路と同一機能を有するも
のには同一符号を付して、その説明を省略する。すなわ
ち図3においては、IGBT3とIGBT6とが直流電
源1の両端に直列接続され、IGBT3とIGBT6と
の中間接続点から負荷へ給電する、いわゆるハーフブリ
ッジ構成の電力変換回路であり、IGBT3のスナバ回
路20の抵抗13の一端は直流電源1の正極側に接続さ
れ、IGBT6のスナバ回路30の抵抗33の一端は直
流電源1の負極側に接続さている。この電力変換回路に
おけるスナバ回路20,30それぞれの動作は、この発
明の第1の実施例と同じである。
FIG. 3 is a circuit diagram of a snubber circuit of a semiconductor switch device according to a second embodiment of the present invention. Elements having the same functions as those of the snubber circuits shown in FIGS. And description thereof is omitted. That is, in FIG. 3, the IGBT 3 and the IGBT 6 are connected in series at both ends of the DC power supply 1 and supply power to a load from an intermediate connection point between the IGBT 3 and the IGBT 6. One end of the resistor 13 of the DC power supply 1 is connected to the positive electrode side of the DC power supply 1, and one end of the resistor 33 of the snubber circuit 30 of the IGBT 6 is connected to the negative electrode side of the DC power supply 1. The operation of each of the snubber circuits 20 and 30 in this power conversion circuit is the same as in the first embodiment of the present invention.

【0018】図4は、この発明の第3の実施例を示す半
導体スイッチ素子のスナバ回路の回路構成図であり、図
1および図8に示したスナバ回路と同一機能を有するも
のには同一符号を付して、その説明を省略する。すなわ
ち図4において、このスナバ回路40には第2コンデン
サとしてのコンデンサ41と抵抗41との直列回路がダ
イオード11に並列接続されている。
FIG. 4 is a circuit diagram showing a snubber circuit of a semiconductor switch device according to a third embodiment of the present invention. In FIG. 4, components having the same functions as those of the snubber circuits shown in FIGS. And description thereof is omitted. That is, in FIG. 4, a series circuit of a capacitor 41 as a second capacitor and a resistor 41 is connected in parallel to the diode 11 in the snubber circuit 40.

【0019】このスナバ回路40におけるコンデンサ4
1は、図1に示したコンデンサ21と同一の機能をし、
抵抗41はIGBT3がオフからオンになる、いわゆる
ターンオン時にコンデンサ12→抵抗41→コンデンサ
41→寄生インダクタンス14→IGBT3→コンデン
サ12の経路で流れる電流のピーク値を抑制し、この経
路上の部品のストレス軽減と、該電流による電磁ノイズ
障害とを防止する作用を行っている。
The capacitor 4 in the snubber circuit 40
1 has the same function as the capacitor 21 shown in FIG.
The resistor 41 suppresses the peak value of the current flowing through the path of the capacitor 12 → the resistor 41 → the capacitor 41 → the parasitic inductance 14 → the IGBT 3 → the capacitor 12 when the IGBT 3 is turned on from the off state, that is, at the time of turn-on. The effect of reducing the noise and preventing electromagnetic noise interference due to the current is provided.

【0020】図5は、この発明の第4の実施例を示す半
導体スイッチ素子のスナバ回路の回路構成図であり、図
1および図8に示したスナバ回路と同一機能を有するも
のには同一符号を付して、その説明を省略する。すなわ
ち図5において、このスナバ回路50における2個のダ
イオード51,52と2個のコンデンサ53,54とが
図1に示したダイオード11とコンデンサ21とにそれ
ぞれ対応し、その結果、より低い耐圧のダイオードの適
用を可能にしている。このスナバ回路において、コンデ
ンサ53,54は直列接続されたダイオード51,52
の分圧器の作用も兼ねている。
FIG. 5 is a circuit diagram of a snubber circuit of a semiconductor switch device according to a fourth embodiment of the present invention, wherein parts having the same functions as those of the snubber circuits shown in FIGS. And description thereof is omitted. That is, in FIG. 5, the two diodes 51 and 52 and the two capacitors 53 and 54 in the snubber circuit 50 correspond to the diode 11 and the capacitor 21 shown in FIG. 1, respectively. This allows the use of diodes. In this snubber circuit, capacitors 53 and 54 are diodes 51 and 52 connected in series.
Also functions as a voltage divider.

【0021】図6は、この発明の第5の実施例を示す半
導体スイッチ素子のスナバ回路の回路構成図であり、図
4および図8に示したスナバ回路と同一機能を有するも
のには同一符号を付して、その説明を省略する。すなわ
ち図6において、このスナバ回路60における2個のダ
イオード61,62と2個のコンデンサ63,64と2
個の抵抗65,66とが図4示したダイオード11とコ
ンデンサ41と抵抗42にそれぞれ対応する。
FIG. 6 is a circuit diagram of a snubber circuit of a semiconductor switch device according to a fifth embodiment of the present invention. Elements having the same functions as those of the snubber circuits shown in FIGS. And description thereof is omitted. That is, in FIG. 6, two diodes 61 and 62 and two capacitors 63, 64 and 2 in this snubber circuit 60 are used.
The resistors 65 and 66 correspond to the diode 11, the capacitor 41, and the resistor 42 shown in FIG.

【0022】図7は、この発明の第6の実施例を示す半
導体スイッチ素子のスナバ回路の回路構成図であり、図
1および図8に示したスナバ回路と同一機能を有するも
のには同一符号を付して、その説明を省略する。すなわ
ち図7において、IGBT3の駆動信号を出力する駆動
回路70を備え、この駆動回路70は所望のデューテイ
の方形波状の信号を発生する信号発生器71と抵抗72
とダイオード73とから構成され、信号がハイレベルに
なったときには抵抗71を介してIGBT3のゲート・
エミッタ間に加えられるので、ゲート・エミッタ間電圧
が緩やかに上昇し、信号がローレベルになったときには
ダイオード72を介してIGBT3のゲート・エミッタ
間に加えられるので、ゲート・エミッタ間電圧が急速に
下降することにより、IGBT3は緩やかにターンオン
し、速やかにターンオフすることから、ターンオン時の
コンデンサ12→コンデンサ21→寄生インダクタンス
14→IGBT3→コンデンサ12の経路で流れる電流
のピーク値を抑制し、図4に示したスナバ回路40と等
価なスナバ回路となる。
FIG. 7 is a circuit diagram of a snubber circuit of a semiconductor switch device according to a sixth embodiment of the present invention. Elements having the same functions as those of the snubber circuits shown in FIGS. And description thereof is omitted. That is, in FIG. 7, a driving circuit 70 for outputting a driving signal of the IGBT 3 is provided.
And a diode 73. When the signal goes high, the gate of the IGBT 3 is
Since the voltage is applied between the emitters, the voltage between the gate and the emitter rises slowly, and when the signal goes low, the voltage is applied between the gate and the emitter of the IGBT 3 via the diode 72. By lowering, the IGBT 3 is slowly turned on and quickly turned off, so that the peak value of the current flowing through the path of the capacitor 12 → the capacitor 21 → the parasitic inductance 14 → the IGBT 3 → the capacitor 12 at the time of turning on is suppressed. Is a snubber circuit equivalent to the snubber circuit 40 shown in FIG.

【0023】[0023]

【発明の効果】この発明によれば、半導体スイッチ素子
のターンオフ時に、該素子に架かる電圧(E+ΔVP
を抑制することができるので、低い耐圧の半導体スイッ
チ素子が使用可能となり、その結果、特に大容量の電力
変換回路が小形化,コストダウンされる。
According to the present invention, when the semiconductor switch element is turned off, the voltage (E + ΔV P ) applied to the element is turned off.
Therefore, a semiconductor switch element having a low withstand voltage can be used, and as a result, a power conversion circuit having a large capacity can be reduced in size and cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の第1の実施例を示す半導体スイッチ
素子のスナバ回路の構成図
FIG. 1 is a configuration diagram of a snubber circuit of a semiconductor switch element showing a first embodiment of the present invention;

【図2】図1の動作を説明する波形図FIG. 2 is a waveform chart illustrating the operation of FIG.

【図3】この発明の第2の実施例を示す半導体スイッチ
素子のスナバ回路の構成図
FIG. 3 is a configuration diagram of a snubber circuit of a semiconductor switch element according to a second embodiment of the present invention.

【図4】この発明の第3の実施例を示す半導体スイッチ
素子のスナバ回路の構成図
FIG. 4 is a configuration diagram of a snubber circuit of a semiconductor switch element showing a third embodiment of the present invention.

【図5】この発明の第4の実施例を示す半導体スイッチ
素子のスナバ回路の構成図
FIG. 5 is a configuration diagram of a snubber circuit of a semiconductor switch element showing a fourth embodiment of the present invention.

【図6】この発明の第5の実施例を示す半導体スイッチ
素子のスナバ回路の構成図
FIG. 6 is a configuration diagram of a snubber circuit of a semiconductor switch element according to a fifth embodiment of the present invention.

【図7】この発明の第6の実施例を示す半導体スイッチ
素子のスナバ回路の構成図
FIG. 7 is a configuration diagram of a snubber circuit of a semiconductor switch element according to a sixth embodiment of the present invention.

【図8】従来例を示す半導体スイッチ素子のスナバ回路
の構成図
FIG. 8 is a configuration diagram of a snubber circuit of a semiconductor switch element showing a conventional example.

【図9】図8の動作を説明する波形図9 is a waveform chart illustrating the operation of FIG.

【符号の説明】[Explanation of symbols]

1…直流電源、2…負荷、3…IGBT、4…寄生イン
ダクタンス、5…還流ダイオード、6…IGBT、10
…スナバ回路、11…ダイオード、12…コンデンサ、
13…抵抗、14…寄生インダクタンス、20…スナバ
回路、21…コンデンサ、30…スナバ回路、31…ダ
イオード、32…コンデンサ、33…抵抗、34…寄生
インダクタンス、40…スナバ回路、41…コンデン
サ、42…抵抗、50…スナバ回路、51,52…ダイ
オード、53,54…コンデンサ、60…スナバ回路、
61,62…ダイオード、63,64…コンデンサ、6
5,66…抵抗、70…駆動回路、71…信号発生器、
72…抵抗、73…ダイオード。
DESCRIPTION OF SYMBOLS 1 ... DC power supply, 2 ... Load, 3 ... IGBT, 4 ... Parasitic inductance, 5 ... Reflux diode, 6 ... IGBT, 10
... Snubber circuit, 11 ... Diode, 12 ... Capacitor,
13 resistance, 14 parasitic inductance, 20 snubber circuit, 21 capacitor, 30 snubber circuit, 31 diode, 32 capacitor, 33 resistance, 34 parasitic inductance, 40 snubber circuit, 41 capacitor, 42 ... Resistance, 50 ... Snubber circuit, 51,52 ... Diode, 53,54 ... Capacitor, 60 ... Snubber circuit,
61, 62 ... diode, 63, 64 ... capacitor, 6
5, 66: resistor, 70: drive circuit, 71: signal generator,
72: resistor, 73: diode.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】電力変換回路に用いられる半導体スイッチ
素子であって、 それぞれの半導体スイッチ素子のアノード・カソード端
子間又はコレクタ・エミッタ端子間又はソース・ドレイ
ン端子間に第1ダイオードと第1コンデンサとからなる
直列回路を並列接続した構成の半導体スイッチ素子のス
ナバ回路において、 前記第1ダイオードの両端に並列接続する第2コンデン
サを付加したことを特徴とする半導体スイッチ素子のス
ナバ回路。
1. A semiconductor switching element used in a power conversion circuit, comprising: a first diode and a first capacitor between an anode and a cathode terminal, between a collector and an emitter terminal, or between a source and a drain terminal of each semiconductor switching element. A snubber circuit for a semiconductor switch element, wherein a second capacitor connected in parallel to both ends of the first diode is added to a snubber circuit for a semiconductor switch element having a configuration in which a series circuit composed of:
【請求項2】電力変換回路に用いられる半導体スイッチ
素子であって、 それぞれの半導体スイッチ素子のアノード・カソード端
子間又はコレクタ・エミッタ端子間又はソース・ドレイ
ン端子間に第1ダイオードと第1コンデンサとからなる
直列回路を並列接続した構成の半導体スイッチ素子のス
ナバ回路において、 前記第1ダイオードの両端に並列接続する第2コンデン
サと抵抗とからなる直列回路を付加したことを特徴とす
る半導体スイッチ素子のスナバ回路。
2. A semiconductor switching element for use in a power conversion circuit, comprising: a first diode and a first capacitor between an anode and a cathode terminal, between a collector and an emitter terminal, or between a source and a drain terminal of each semiconductor switching element. A snubber circuit of a semiconductor switch element having a configuration in which a series circuit consisting of: is connected in parallel, wherein a series circuit comprising a second capacitor and a resistor connected in parallel to both ends of the first diode is added. Snubber circuit.
【請求項3】電力変換回路に用いられる半導体スイッチ
素子であって、 それぞれの半導体スイッチ素子のアノード・カソード端
子間又はコレクタ・エミッタ端子間又はソース・ドレイ
ン端子間に複数個直列接続したダイオードと第1コンデ
ンサとからなる直列回路を並列接続した構成の半導体ス
イッチ素子のスナバ回路において、 前記複数個直列接続したダイオードそれぞれの両端に並
列接続する第2コンデンサをそれぞれ付加したことを特
徴とする半導体スイッチ素子のスナバ回路。
3. A semiconductor switching element used in a power conversion circuit, wherein a plurality of diodes are connected in series between anode and cathode terminals, between collector and emitter terminals, or between source and drain terminals of each semiconductor switching element. A semiconductor switch device having a configuration in which a series circuit including one capacitor is connected in parallel, wherein a second capacitor connected in parallel is added to both ends of each of the plurality of series-connected diodes. Snubber circuit.
【請求項4】電力変換回路に用いられる半導体スイッチ
素子であって、 それぞれの半導体スイッチ素子のアノード・カソード端
子間又はコレクタ・エミッタ端子間又はソース・ドレイ
ン端子間に複数個直列接続したダイオードと第1コンデ
ンサとからなる直列回路を並列接続した構成の半導体ス
イッチ素子のスナバ回路において、 前記複数個直列接続したダイオードそれぞれの両端に並
列接続する第2コンデンサと抵抗とからなる直列回路を
それぞれ付加したことを特徴とする半導体スイッチ素子
のスナバ回路。
4. A semiconductor switching element used in a power conversion circuit, wherein a plurality of diodes are connected in series between anode and cathode terminals, between collector and emitter terminals, or between source and drain terminals of each semiconductor switching element. In a snubber circuit of a semiconductor switch element having a configuration in which a series circuit including one capacitor is connected in parallel, a series circuit including a second capacitor and a resistor connected in parallel to both ends of each of the plurality of series-connected diodes is added. A snubber circuit for a semiconductor switch element.
【請求項5】請求項1又は請求項3のいずれかに記載の
半導体スイッチ素子のスナバ回路において、 前記半導体スイッチ素子を自己消弧形デバイスとし、 前記自己消弧形デバイスの駆動回路または駆動信号によ
って、該自己消弧形デバイスのターンオン時間を所定の
値に調整することを特徴とする半導体スイッチ素子のス
ナバ回路。
5. A snubber circuit for a semiconductor switch device according to claim 1, wherein said semiconductor switch device is a self-extinguishing device, and a driving circuit or a driving signal for said self-extinguishing device. The turn-on time of the self-extinguishing device is adjusted to a predetermined value by a snubber circuit of a semiconductor switch element.
JP28630396A 1996-10-29 1996-10-29 Snubber circuit of semiconductor switch element Withdrawn JPH10136637A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28630396A JPH10136637A (en) 1996-10-29 1996-10-29 Snubber circuit of semiconductor switch element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28630396A JPH10136637A (en) 1996-10-29 1996-10-29 Snubber circuit of semiconductor switch element

Publications (1)

Publication Number Publication Date
JPH10136637A true JPH10136637A (en) 1998-05-22

Family

ID=17702642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28630396A Withdrawn JPH10136637A (en) 1996-10-29 1996-10-29 Snubber circuit of semiconductor switch element

Country Status (1)

Country Link
JP (1) JPH10136637A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000333439A (en) * 1999-05-21 2000-11-30 Toshiba Corp Snubber circuit and power converter
JP2005020932A (en) * 2003-06-27 2005-01-20 Hitachi Ltd Power conversion circuit
EP2779392A1 (en) 2013-03-12 2014-09-17 Fuji Electric Co., Ltd. DC voltage conversion circuit
WO2014174626A1 (en) * 2013-04-25 2014-10-30 日立オートモティブシステムズ株式会社 Electromagnetic coil driving control device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000333439A (en) * 1999-05-21 2000-11-30 Toshiba Corp Snubber circuit and power converter
JP2005020932A (en) * 2003-06-27 2005-01-20 Hitachi Ltd Power conversion circuit
EP2779392A1 (en) 2013-03-12 2014-09-17 Fuji Electric Co., Ltd. DC voltage conversion circuit
US9287767B2 (en) 2013-03-12 2016-03-15 Fuji Electric Co., Ltd. DC voltage conversion circuit having output voltage with a predetermined magnitude
WO2014174626A1 (en) * 2013-04-25 2014-10-30 日立オートモティブシステムズ株式会社 Electromagnetic coil driving control device
CN105144581A (en) * 2013-04-25 2015-12-09 日立汽车系统株式会社 Electromagnetic coil driving control device
JP6066531B2 (en) * 2013-04-25 2017-01-25 日立オートモティブシステムズ株式会社 Electromagnetic coil drive control device
US10002699B2 (en) 2013-04-25 2018-06-19 Hitachi Automotive Systems, Ltd. Electromagnetic coil driving control device

Similar Documents

Publication Publication Date Title
JP3812353B2 (en) Semiconductor power converter
US7368972B2 (en) Power transistor control device
JP6645924B2 (en) Semiconductor device and power converter
JP3568823B2 (en) Gate control circuit for insulated gate semiconductor device
JP6729693B2 (en) Drive
US20080303560A1 (en) Drive circuit for voltage driven electronic element
JP2019165542A (en) Semiconductor device
US10581316B2 (en) Semiconductor device, power converting device, driving device, vehicle, and elevator
JPH0947015A (en) Driver circuit for self-extinguishing semiconductor device
CN104247263A (en) Electrical power converter
JP3762491B2 (en) High voltage drive circuit
JPS6121015B2 (en)
JP2019129565A (en) Driving device
JP4779549B2 (en) A gate driving circuit of a voltage driven semiconductor element.
JP7595785B2 (en) DRIVE CIRCUIT FOR POWER SEMICONDUCTOR DEVICE, POWER SEMICONDUCTOR MODULE, AND POWER CONVERSION DEVICE
JP4110052B2 (en) Inverter circuit
JP7047898B2 (en) Switching device and control method of switching device
US5343098A (en) Snubber circuit for a power semiconductor device
JP2002094363A (en) Gate drive circuit for insulated gate type semiconductor element, insulated gate type semiconductor element, and power converter using them
JP3569192B2 (en) Semiconductor power converter
JP2000197343A (en) Gate control method for semiconductor device
JP4321491B2 (en) Voltage-driven semiconductor device driving apparatus
JPH10209832A (en) Semiconductor switch circuit
WO2022153521A1 (en) Semiconductor power conversion device
JPH07143733A (en) Snubber circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20040115

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20040203

Free format text: JAPANESE INTERMEDIATE CODE: A131

A761 Written withdrawal of application

Effective date: 20040405

Free format text: JAPANESE INTERMEDIATE CODE: A761