JPH10136637A - 半導体スイッチ素子のスナバ回路 - Google Patents
半導体スイッチ素子のスナバ回路Info
- Publication number
- JPH10136637A JPH10136637A JP28630396A JP28630396A JPH10136637A JP H10136637 A JPH10136637 A JP H10136637A JP 28630396 A JP28630396 A JP 28630396A JP 28630396 A JP28630396 A JP 28630396A JP H10136637 A JPH10136637 A JP H10136637A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- snubber circuit
- semiconductor switch
- switch element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Power Conversion In General (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】電力変換回路に使用される半導体スイッチ素子
のターンオフ時の電圧の跳ね上がりを抑制するスナバ回
路を提供する。 【解決手段】ダイオード１１，コンデンサ１２，抵抗１
３からなる放電阻止形ＲＣＤスナバ回路のダイオード１
１の両端に並列接続するコンデンサ２１を付加し、ＩＧ
ＢＴ３のターンオフ時に、このスナバ回路２０の寄生イ
ンダクタンス１４による跳ね上がり電圧を抑制する。
のターンオフ時の電圧の跳ね上がりを抑制するスナバ回
路を提供する。 【解決手段】ダイオード１１，コンデンサ１２，抵抗１
３からなる放電阻止形ＲＣＤスナバ回路のダイオード１
１の両端に並列接続するコンデンサ２１を付加し、ＩＧ
ＢＴ３のターンオフ時に、このスナバ回路２０の寄生イ
ンダクタンス１４による跳ね上がり電圧を抑制する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、電力変換回路に
用いられるダイオード，サイリスタ，トランジスタなど
の半導体スイッチ素子のスナバ回路に関する。
用いられるダイオード，サイリスタ，トランジスタなど
の半導体スイッチ素子のスナバ回路に関する。
【０００２】
【従来の技術】図８は、この種の半導体スイッチ素子の
スナバ回路の従来例を示す回路構成図であり、１は直流
回路を構成する直流電源、２はこの電力変換回路の負
荷、３は半導体スイッチ素子としての絶縁ゲート・バイ
ポーラトランジスタ（以下、単にＩＧＢＴと称する）、
４はこの電力変換回路の主回路配線の寄生インダクタン
ス（ＬM ）、５はＩＧＢＴ３のオフ時の負荷２の電流を
還流させる還流ダイオード、１０はＩＧＢＴ３のスナバ
回路である。
スナバ回路の従来例を示す回路構成図であり、１は直流
回路を構成する直流電源、２はこの電力変換回路の負
荷、３は半導体スイッチ素子としての絶縁ゲート・バイ
ポーラトランジスタ（以下、単にＩＧＢＴと称する）、
４はこの電力変換回路の主回路配線の寄生インダクタン
ス（ＬM ）、５はＩＧＢＴ３のオフ時の負荷２の電流を
還流させる還流ダイオード、１０はＩＧＢＴ３のスナバ
回路である。
【０００３】また、このスナバ回路１０は第１ダイオー
ドとしてのダイオード１１、第１コンデンサとしてのコ
ンデンサ１２、抵抗１３、スナバ回路の配線の寄生イン
ダクタンス（ＬS ）１４とからなっている。図８に示し
た電力変換回路のＩＧＢＴ３は、図示しない駆動回路か
らの駆動信号に基づいてスイッチ動作を行い、この動作
によって直流電源１の電力を所望の値に変換して負荷２
に給電する。
ドとしてのダイオード１１、第１コンデンサとしてのコ
ンデンサ１２、抵抗１３、スナバ回路の配線の寄生イン
ダクタンス（ＬS ）１４とからなっている。図８に示し
た電力変換回路のＩＧＢＴ３は、図示しない駆動回路か
らの駆動信号に基づいてスイッチ動作を行い、この動作
によって直流電源１の電力を所望の値に変換して負荷２
に給電する。
【０００４】スナバ回路１０の動作を、図９に示す波形
図を参照しつつ、以下に説明する。スナバ回路１０のコ
ンデンサ１２の両端の電圧（ＶS ）の初期値は、抵抗１
３により充電されて直流電源１の電圧（Ｅ）に等しい値
になっている。図８において、ＩＧＢＴ３が前記駆動信
号に基づいてオンからオフに転じるとき、すなわちＩＧ
ＢＴ３のターンオフ時には、主回路電流（ＩM ）の変化
によって寄生インダクタンス４の両端にＬM ・ｄＩM ／
ｄｔなる電圧が発生する。ここでＬM は、寄生インダク
タンス４のインダクタンス値である。上述の寄生インダ
クタンス４の両端に発生する電圧により、ＩＧＢＴ３が
過電圧破壊をするのを防止する目的で、スナバ回路１０
が備えられている。
図を参照しつつ、以下に説明する。スナバ回路１０のコ
ンデンサ１２の両端の電圧（ＶS ）の初期値は、抵抗１
３により充電されて直流電源１の電圧（Ｅ）に等しい値
になっている。図８において、ＩＧＢＴ３が前記駆動信
号に基づいてオンからオフに転じるとき、すなわちＩＧ
ＢＴ３のターンオフ時には、主回路電流（ＩM ）の変化
によって寄生インダクタンス４の両端にＬM ・ｄＩM ／
ｄｔなる電圧が発生する。ここでＬM は、寄生インダク
タンス４のインダクタンス値である。上述の寄生インダ
クタンス４の両端に発生する電圧により、ＩＧＢＴ３が
過電圧破壊をするのを防止する目的で、スナバ回路１０
が備えられている。
【０００５】先ず、ＩＧＢＴ３のターンオフ時にＩＧＢ
Ｔ３のコレクタ電流（ＩC ，図９（ロ）参照）が減少し
はじめ、このときにＩＧＢＴ３のコレクタ・エミッタ端
子間電圧（ＶCE，図９（イ）参照）が上述の寄生インダ
クタンス４の両端に発生する電圧分によって前記電圧Ｅ
を越えるとダイオート１１が導通状態となり、直流電源
１→負荷２→インダクタンス１４→ダイオード１１→コ
ンデンサ１２→インダクタンス４→直流電源１の経路で
電流（ＩS ，図９（ハ）参照）が流れ、ＩＧＢＴ３の前
記電流ＩC が前記電流ＩS の増加に対応して減少する、
いわゆる転流動作を開始する。
Ｔ３のコレクタ電流（ＩC ，図９（ロ）参照）が減少し
はじめ、このときにＩＧＢＴ３のコレクタ・エミッタ端
子間電圧（ＶCE，図９（イ）参照）が上述の寄生インダ
クタンス４の両端に発生する電圧分によって前記電圧Ｅ
を越えるとダイオート１１が導通状態となり、直流電源
１→負荷２→インダクタンス１４→ダイオード１１→コ
ンデンサ１２→インダクタンス４→直流電源１の経路で
電流（ＩS ，図９（ハ）参照）が流れ、ＩＧＢＴ３の前
記電流ＩC が前記電流ＩS の増加に対応して減少する、
いわゆる転流動作を開始する。
【０００６】この間の前記主回路電流ＩM の電流変化率
は、前記電流ＩC の電流変化率より小さくなるので寄生
インダクタンス４の両端の電圧（ＬM ・ｄＩM ／ｄｔ）
も小さくなり、その結果、ＩＧＢＴ３の前記電圧ＶCEの
ピーク値が抑制される。ここでスナバ回路１０にも寄生
インダクタンス１４が存在するので、前記電流ＩS の電
流変化率により、ΔＶP ＝ＬS ・ｄＩS ／ｄｔなる電圧
が寄生インダクタンス１４の両端に発生する。このＬS
は寄生インダクタンス１４のインダクタンス値である。
すなわち前述のターンオフ開始直後においては、コンデ
ンサ１２の両端の電圧ＶS は直流電源１の電圧Ｅにほぼ
等しいので、ＩＧＢＴ３の前記電圧ＶCEはＥ＋ΔＶP と
なる。
は、前記電流ＩC の電流変化率より小さくなるので寄生
インダクタンス４の両端の電圧（ＬM ・ｄＩM ／ｄｔ）
も小さくなり、その結果、ＩＧＢＴ３の前記電圧ＶCEの
ピーク値が抑制される。ここでスナバ回路１０にも寄生
インダクタンス１４が存在するので、前記電流ＩS の電
流変化率により、ΔＶP ＝ＬS ・ｄＩS ／ｄｔなる電圧
が寄生インダクタンス１４の両端に発生する。このＬS
は寄生インダクタンス１４のインダクタンス値である。
すなわち前述のターンオフ開始直後においては、コンデ
ンサ１２の両端の電圧ＶS は直流電源１の電圧Ｅにほぼ
等しいので、ＩＧＢＴ３の前記電圧ＶCEはＥ＋ΔＶP と
なる。
【０００７】また、コンデンサ１２の両端の電圧ＶS の
前記電流ＩS による上昇分は、抵抗１３を介して直流電
源１に放電する。
前記電流ＩS による上昇分は、抵抗１３を介して直流電
源１に放電する。
【０００８】
【発明が解決しようとする課題】上記従来の半導体スイ
ッチ素子のスナバ回路を使用し、特に電力変換回路が大
形，大容量の場合には主回路電流（ＩM ）の電流変化率
も大きくなり、またスナバ回路の寄生インダクタンス値
（ＬS ）をより小さくすることが困難である。その結果
ターンオフ時の半導体スイッチ素子にはより高い電圧が
印加される。
ッチ素子のスナバ回路を使用し、特に電力変換回路が大
形，大容量の場合には主回路電流（ＩM ）の電流変化率
も大きくなり、またスナバ回路の寄生インダクタンス値
（ＬS ）をより小さくすることが困難である。その結果
ターンオフ時の半導体スイッチ素子にはより高い電圧が
印加される。
【０００９】このため半導体スイッチ素子が上述の電圧
による過電圧破壊をするのを防止するには、より高耐圧
の半導体スイッチ素子が必要であり、その結果、電力変
換回路がより大形化し、製作コストも増大するという問
題があった。この発明の目的は、上記問題点を解決する
半導体スイッチ素子のスナバ回路を提供することにあ
る。
による過電圧破壊をするのを防止するには、より高耐圧
の半導体スイッチ素子が必要であり、その結果、電力変
換回路がより大形化し、製作コストも増大するという問
題があった。この発明の目的は、上記問題点を解決する
半導体スイッチ素子のスナバ回路を提供することにあ
る。
【００１０】
【課題を解決するための手段】この第１の発明は、電力
変換回路に用いられる半導体スイッチ素子であって、そ
れぞれの半導体スイッチ素子のアノード・カソード端子
間又はコレクタ・エミッタ端子間又はソース・ドレイン
端子間に第１ダイオードと第１コンデンサとからなる直
列回路を並列接続した構成の半導体スイッチ素子のスナ
バ回路において、前記第１ダイオードの両端に並列接続
する第２コンデンサを付加する。
変換回路に用いられる半導体スイッチ素子であって、そ
れぞれの半導体スイッチ素子のアノード・カソード端子
間又はコレクタ・エミッタ端子間又はソース・ドレイン
端子間に第１ダイオードと第１コンデンサとからなる直
列回路を並列接続した構成の半導体スイッチ素子のスナ
バ回路において、前記第１ダイオードの両端に並列接続
する第２コンデンサを付加する。
【００１１】また、第２の発明は、前記半導体スイッチ
素子のスナバ回路において、前記第１ダイオードの両端
に並列接続する第２コンデンサと抵抗とからなる直列回
路を付加する。また、第３の発明は、電力変換回路に用
いられる半導体スイッチ素子であって、それぞれの半導
体スイッチ素子のアノード・カソード端子間又はコレク
タ・エミッタ端子間又はソース・ドレイン端子間に複数
個直列接続したダイオードと第１コンデンサとからなる
直列回路を並列接続した構成の半導体スイッチ素子のス
ナバ回路において、前記複数個直列接続したダイオード
それぞれの両端に並列接続する第２コンデンサをそれぞ
れ付加する。
素子のスナバ回路において、前記第１ダイオードの両端
に並列接続する第２コンデンサと抵抗とからなる直列回
路を付加する。また、第３の発明は、電力変換回路に用
いられる半導体スイッチ素子であって、それぞれの半導
体スイッチ素子のアノード・カソード端子間又はコレク
タ・エミッタ端子間又はソース・ドレイン端子間に複数
個直列接続したダイオードと第１コンデンサとからなる
直列回路を並列接続した構成の半導体スイッチ素子のス
ナバ回路において、前記複数個直列接続したダイオード
それぞれの両端に並列接続する第２コンデンサをそれぞ
れ付加する。
【００１２】また、第４の発明は、前記半導体スイッチ
素子のスナバ回路において、前記複数個直列接続したダ
イオードそれぞれの両端に並列接続する第２コンデンサ
と抵抗とからなる直列回路をそれぞれ付加する。さらに
第５の発明は、前記第１又は第３の発明において、前記
半導体スイッチ素子を自己消弧形デバイスとし、前記自
己消弧形デバイスの駆動回路または駆動信号によって、
該自己消弧形デバイスのターンオン時間を所定の値に調
整する。
素子のスナバ回路において、前記複数個直列接続したダ
イオードそれぞれの両端に並列接続する第２コンデンサ
と抵抗とからなる直列回路をそれぞれ付加する。さらに
第５の発明は、前記第１又は第３の発明において、前記
半導体スイッチ素子を自己消弧形デバイスとし、前記自
己消弧形デバイスの駆動回路または駆動信号によって、
該自己消弧形デバイスのターンオン時間を所定の値に調
整する。
【００１３】この発明によれば、スナバ回路の前記ダイ
オードと並列に付加したコンデンサにより、ターンオフ
時に半導体スイッチ素子に架かる電圧が直流回路の電圧
を越える以前から先述の転流動作を開始でき、この動作
期間が長くなるためにスナバ回路に流れる電流の電流変
化率が小さくなり、その結果、スナバ回路の寄生インダ
クタンスによる発生電圧を小さくできる。
オードと並列に付加したコンデンサにより、ターンオフ
時に半導体スイッチ素子に架かる電圧が直流回路の電圧
を越える以前から先述の転流動作を開始でき、この動作
期間が長くなるためにスナバ回路に流れる電流の電流変
化率が小さくなり、その結果、スナバ回路の寄生インダ
クタンスによる発生電圧を小さくできる。
【００１４】
【発明の実施の形態】図１は、この発明の第１の実施例
を示す半導体スイッチ素子のスナバ回路の回路構成図で
あり、図８に示した従来例と同一機能を有するものには
同一符号を付して、その説明を省略する。すなわち図１
において、このスナバ回路２０には第２コンデンサとし
てのコンデンサ２１がダイオード１１に並列接続されて
いる。
を示す半導体スイッチ素子のスナバ回路の回路構成図で
あり、図８に示した従来例と同一機能を有するものには
同一符号を付して、その説明を省略する。すなわち図１
において、このスナバ回路２０には第２コンデンサとし
てのコンデンサ２１がダイオード１１に並列接続されて
いる。
【００１５】スナバ回路２０の動作を、図２に示す波形
図を参照しつつ、以下に説明する。スナバ回路２０のコ
ンデンサ１２の両端の電圧（ＶS ）およびコンデンサ２
１の両端の電圧（ＶD ）とはＩＧＢＴ３がオン（ＶCE≒
０ボルト）のとき、抵抗１３により充電されて直流電源
１の電圧（Ｅ）にほぼ等しい値になっている。ＩＧＢＴ
３のターンオフを開始し、ＩＧＢＴ３の前記電圧ＶCEが
ほぼ０ボルトから僅かの値上昇すると（図２（イ）参
照）、上述の如くターンオフ直前のコンデンサ１２，２
１それぞれの電圧はほぼ等しい（ＶS ≒ＶD ）状態にあ
るので、スナバ回路２０の電流ＩS が流れはじめ（図２
（ハ）参照）、前述の転流動作を開始する。
図を参照しつつ、以下に説明する。スナバ回路２０のコ
ンデンサ１２の両端の電圧（ＶS ）およびコンデンサ２
１の両端の電圧（ＶD ）とはＩＧＢＴ３がオン（ＶCE≒
０ボルト）のとき、抵抗１３により充電されて直流電源
１の電圧（Ｅ）にほぼ等しい値になっている。ＩＧＢＴ
３のターンオフを開始し、ＩＧＢＴ３の前記電圧ＶCEが
ほぼ０ボルトから僅かの値上昇すると（図２（イ）参
照）、上述の如くターンオフ直前のコンデンサ１２，２
１それぞれの電圧はほぼ等しい（ＶS ≒ＶD ）状態にあ
るので、スナバ回路２０の電流ＩS が流れはじめ（図２
（ハ）参照）、前述の転流動作を開始する。
【００１６】すなわち従来のスナバ回路に比して、転流
開始タイミングが早くなり、その結果転流期間が長くな
り、従って前記電流ＩC の電流変化率（図２（ロ）参
照）および前記電流ＩS の電流変化率（図２（ハ）参
照）が小さくなって先述のΔＶP（＝ＬS ・ｄＩS ／ｄ
ｔ，図２（イ）参照）も小さい値となる。なお、図２の
波形図における実線は、図１に示したこの発明の第１の
実施例の特性に相当し、また破線は図８に示した従来例
の特性を示している。
開始タイミングが早くなり、その結果転流期間が長くな
り、従って前記電流ＩC の電流変化率（図２（ロ）参
照）および前記電流ＩS の電流変化率（図２（ハ）参
照）が小さくなって先述のΔＶP（＝ＬS ・ｄＩS ／ｄ
ｔ，図２（イ）参照）も小さい値となる。なお、図２の
波形図における実線は、図１に示したこの発明の第１の
実施例の特性に相当し、また破線は図８に示した従来例
の特性を示している。
【００１７】図３は、この発明の第２の実施例を示す半
導体スイッチ素子のスナバ回路の回路構成図であり、図
１および図８に示したスナバ回路と同一機能を有するも
のには同一符号を付して、その説明を省略する。すなわ
ち図３においては、ＩＧＢＴ３とＩＧＢＴ６とが直流電
源１の両端に直列接続され、ＩＧＢＴ３とＩＧＢＴ６と
の中間接続点から負荷へ給電する、いわゆるハーフブリ
ッジ構成の電力変換回路であり、ＩＧＢＴ３のスナバ回
路２０の抵抗１３の一端は直流電源１の正極側に接続さ
れ、ＩＧＢＴ６のスナバ回路３０の抵抗３３の一端は直
流電源１の負極側に接続さている。この電力変換回路に
おけるスナバ回路２０，３０それぞれの動作は、この発
明の第１の実施例と同じである。
導体スイッチ素子のスナバ回路の回路構成図であり、図
１および図８に示したスナバ回路と同一機能を有するも
のには同一符号を付して、その説明を省略する。すなわ
ち図３においては、ＩＧＢＴ３とＩＧＢＴ６とが直流電
源１の両端に直列接続され、ＩＧＢＴ３とＩＧＢＴ６と
の中間接続点から負荷へ給電する、いわゆるハーフブリ
ッジ構成の電力変換回路であり、ＩＧＢＴ３のスナバ回
路２０の抵抗１３の一端は直流電源１の正極側に接続さ
れ、ＩＧＢＴ６のスナバ回路３０の抵抗３３の一端は直
流電源１の負極側に接続さている。この電力変換回路に
おけるスナバ回路２０，３０それぞれの動作は、この発
明の第１の実施例と同じである。
【００１８】図４は、この発明の第３の実施例を示す半
導体スイッチ素子のスナバ回路の回路構成図であり、図
１および図８に示したスナバ回路と同一機能を有するも
のには同一符号を付して、その説明を省略する。すなわ
ち図４において、このスナバ回路４０には第２コンデン
サとしてのコンデンサ４１と抵抗４１との直列回路がダ
イオード１１に並列接続されている。
導体スイッチ素子のスナバ回路の回路構成図であり、図
１および図８に示したスナバ回路と同一機能を有するも
のには同一符号を付して、その説明を省略する。すなわ
ち図４において、このスナバ回路４０には第２コンデン
サとしてのコンデンサ４１と抵抗４１との直列回路がダ
イオード１１に並列接続されている。
【００１９】このスナバ回路４０におけるコンデンサ４
１は、図１に示したコンデンサ２１と同一の機能をし、
抵抗４１はＩＧＢＴ３がオフからオンになる、いわゆる
ターンオン時にコンデンサ１２→抵抗４１→コンデンサ
４１→寄生インダクタンス１４→ＩＧＢＴ３→コンデン
サ１２の経路で流れる電流のピーク値を抑制し、この経
路上の部品のストレス軽減と、該電流による電磁ノイズ
障害とを防止する作用を行っている。
１は、図１に示したコンデンサ２１と同一の機能をし、
抵抗４１はＩＧＢＴ３がオフからオンになる、いわゆる
ターンオン時にコンデンサ１２→抵抗４１→コンデンサ
４１→寄生インダクタンス１４→ＩＧＢＴ３→コンデン
サ１２の経路で流れる電流のピーク値を抑制し、この経
路上の部品のストレス軽減と、該電流による電磁ノイズ
障害とを防止する作用を行っている。
【００２０】図５は、この発明の第４の実施例を示す半
導体スイッチ素子のスナバ回路の回路構成図であり、図
１および図８に示したスナバ回路と同一機能を有するも
のには同一符号を付して、その説明を省略する。すなわ
ち図５において、このスナバ回路５０における２個のダ
イオード５１，５２と２個のコンデンサ５３，５４とが
図１に示したダイオード１１とコンデンサ２１とにそれ
ぞれ対応し、その結果、より低い耐圧のダイオードの適
用を可能にしている。このスナバ回路において、コンデ
ンサ５３，５４は直列接続されたダイオード５１，５２
の分圧器の作用も兼ねている。
導体スイッチ素子のスナバ回路の回路構成図であり、図
１および図８に示したスナバ回路と同一機能を有するも
のには同一符号を付して、その説明を省略する。すなわ
ち図５において、このスナバ回路５０における２個のダ
イオード５１，５２と２個のコンデンサ５３，５４とが
図１に示したダイオード１１とコンデンサ２１とにそれ
ぞれ対応し、その結果、より低い耐圧のダイオードの適
用を可能にしている。このスナバ回路において、コンデ
ンサ５３，５４は直列接続されたダイオード５１，５２
の分圧器の作用も兼ねている。
【００２１】図６は、この発明の第５の実施例を示す半
導体スイッチ素子のスナバ回路の回路構成図であり、図
４および図８に示したスナバ回路と同一機能を有するも
のには同一符号を付して、その説明を省略する。すなわ
ち図６において、このスナバ回路６０における２個のダ
イオード６１，６２と２個のコンデンサ６３，６４と２
個の抵抗６５，６６とが図４示したダイオード１１とコ
ンデンサ４１と抵抗４２にそれぞれ対応する。
導体スイッチ素子のスナバ回路の回路構成図であり、図
４および図８に示したスナバ回路と同一機能を有するも
のには同一符号を付して、その説明を省略する。すなわ
ち図６において、このスナバ回路６０における２個のダ
イオード６１，６２と２個のコンデンサ６３，６４と２
個の抵抗６５，６６とが図４示したダイオード１１とコ
ンデンサ４１と抵抗４２にそれぞれ対応する。
【００２２】図７は、この発明の第６の実施例を示す半
導体スイッチ素子のスナバ回路の回路構成図であり、図
１および図８に示したスナバ回路と同一機能を有するも
のには同一符号を付して、その説明を省略する。すなわ
ち図７において、ＩＧＢＴ３の駆動信号を出力する駆動
回路７０を備え、この駆動回路７０は所望のデューテイ
の方形波状の信号を発生する信号発生器７１と抵抗７２
とダイオード７３とから構成され、信号がハイレベルに
なったときには抵抗７１を介してＩＧＢＴ３のゲート・
エミッタ間に加えられるので、ゲート・エミッタ間電圧
が緩やかに上昇し、信号がローレベルになったときには
ダイオード７２を介してＩＧＢＴ３のゲート・エミッタ
間に加えられるので、ゲート・エミッタ間電圧が急速に
下降することにより、ＩＧＢＴ３は緩やかにターンオン
し、速やかにターンオフすることから、ターンオン時の
コンデンサ１２→コンデンサ２１→寄生インダクタンス
１４→ＩＧＢＴ３→コンデンサ１２の経路で流れる電流
のピーク値を抑制し、図４に示したスナバ回路４０と等
価なスナバ回路となる。
導体スイッチ素子のスナバ回路の回路構成図であり、図
１および図８に示したスナバ回路と同一機能を有するも
のには同一符号を付して、その説明を省略する。すなわ
ち図７において、ＩＧＢＴ３の駆動信号を出力する駆動
回路７０を備え、この駆動回路７０は所望のデューテイ
の方形波状の信号を発生する信号発生器７１と抵抗７２
とダイオード７３とから構成され、信号がハイレベルに
なったときには抵抗７１を介してＩＧＢＴ３のゲート・
エミッタ間に加えられるので、ゲート・エミッタ間電圧
が緩やかに上昇し、信号がローレベルになったときには
ダイオード７２を介してＩＧＢＴ３のゲート・エミッタ
間に加えられるので、ゲート・エミッタ間電圧が急速に
下降することにより、ＩＧＢＴ３は緩やかにターンオン
し、速やかにターンオフすることから、ターンオン時の
コンデンサ１２→コンデンサ２１→寄生インダクタンス
１４→ＩＧＢＴ３→コンデンサ１２の経路で流れる電流
のピーク値を抑制し、図４に示したスナバ回路４０と等
価なスナバ回路となる。
【００２３】
【発明の効果】この発明によれば、半導体スイッチ素子
のターンオフ時に、該素子に架かる電圧（Ｅ＋ΔＶP ）
を抑制することができるので、低い耐圧の半導体スイッ
チ素子が使用可能となり、その結果、特に大容量の電力
変換回路が小形化，コストダウンされる。
のターンオフ時に、該素子に架かる電圧（Ｅ＋ΔＶP ）
を抑制することができるので、低い耐圧の半導体スイッ
チ素子が使用可能となり、その結果、特に大容量の電力
変換回路が小形化，コストダウンされる。
【図１】この発明の第１の実施例を示す半導体スイッチ
素子のスナバ回路の構成図
素子のスナバ回路の構成図
【図２】図１の動作を説明する波形図
【図３】この発明の第２の実施例を示す半導体スイッチ
素子のスナバ回路の構成図
素子のスナバ回路の構成図
【図４】この発明の第３の実施例を示す半導体スイッチ
素子のスナバ回路の構成図
素子のスナバ回路の構成図
【図５】この発明の第４の実施例を示す半導体スイッチ
素子のスナバ回路の構成図
素子のスナバ回路の構成図
【図６】この発明の第５の実施例を示す半導体スイッチ
素子のスナバ回路の構成図
素子のスナバ回路の構成図
【図７】この発明の第６の実施例を示す半導体スイッチ
素子のスナバ回路の構成図
素子のスナバ回路の構成図
【図８】従来例を示す半導体スイッチ素子のスナバ回路
の構成図
の構成図
【図９】図８の動作を説明する波形図
１…直流電源、２…負荷、３…ＩＧＢＴ、４…寄生イン
ダクタンス、５…還流ダイオード、６…ＩＧＢＴ、１０
…スナバ回路、１１…ダイオード、１２…コンデンサ、
１３…抵抗、１４…寄生インダクタンス、２０…スナバ
回路、２１…コンデンサ、３０…スナバ回路、３１…ダ
イオード、３２…コンデンサ、３３…抵抗、３４…寄生
インダクタンス、４０…スナバ回路、４１…コンデン
サ、４２…抵抗、５０…スナバ回路、５１，５２…ダイ
オード、５３，５４…コンデンサ、６０…スナバ回路、
６１，６２…ダイオード、６３，６４…コンデンサ、６
５，６６…抵抗、７０…駆動回路、７１…信号発生器、
７２…抵抗、７３…ダイオード。
ダクタンス、５…還流ダイオード、６…ＩＧＢＴ、１０
…スナバ回路、１１…ダイオード、１２…コンデンサ、
１３…抵抗、１４…寄生インダクタンス、２０…スナバ
回路、２１…コンデンサ、３０…スナバ回路、３１…ダ
イオード、３２…コンデンサ、３３…抵抗、３４…寄生
インダクタンス、４０…スナバ回路、４１…コンデン
サ、４２…抵抗、５０…スナバ回路、５１，５２…ダイ
オード、５３，５４…コンデンサ、６０…スナバ回路、
６１，６２…ダイオード、６３，６４…コンデンサ、６
５，６６…抵抗、７０…駆動回路、７１…信号発生器、
７２…抵抗、７３…ダイオード。
Claims (5)
- 【請求項１】電力変換回路に用いられる半導体スイッチ
素子であって、 それぞれの半導体スイッチ素子のアノード・カソード端
子間又はコレクタ・エミッタ端子間又はソース・ドレイ
ン端子間に第１ダイオードと第１コンデンサとからなる
直列回路を並列接続した構成の半導体スイッチ素子のス
ナバ回路において、 前記第１ダイオードの両端に並列接続する第２コンデン
サを付加したことを特徴とする半導体スイッチ素子のス
ナバ回路。 - 【請求項２】電力変換回路に用いられる半導体スイッチ
素子であって、 それぞれの半導体スイッチ素子のアノード・カソード端
子間又はコレクタ・エミッタ端子間又はソース・ドレイ
ン端子間に第１ダイオードと第１コンデンサとからなる
直列回路を並列接続した構成の半導体スイッチ素子のス
ナバ回路において、 前記第１ダイオードの両端に並列接続する第２コンデン
サと抵抗とからなる直列回路を付加したことを特徴とす
る半導体スイッチ素子のスナバ回路。 - 【請求項３】電力変換回路に用いられる半導体スイッチ
素子であって、 それぞれの半導体スイッチ素子のアノード・カソード端
子間又はコレクタ・エミッタ端子間又はソース・ドレイ
ン端子間に複数個直列接続したダイオードと第１コンデ
ンサとからなる直列回路を並列接続した構成の半導体ス
イッチ素子のスナバ回路において、 前記複数個直列接続したダイオードそれぞれの両端に並
列接続する第２コンデンサをそれぞれ付加したことを特
徴とする半導体スイッチ素子のスナバ回路。 - 【請求項４】電力変換回路に用いられる半導体スイッチ
素子であって、 それぞれの半導体スイッチ素子のアノード・カソード端
子間又はコレクタ・エミッタ端子間又はソース・ドレイ
ン端子間に複数個直列接続したダイオードと第１コンデ
ンサとからなる直列回路を並列接続した構成の半導体ス
イッチ素子のスナバ回路において、 前記複数個直列接続したダイオードそれぞれの両端に並
列接続する第２コンデンサと抵抗とからなる直列回路を
それぞれ付加したことを特徴とする半導体スイッチ素子
のスナバ回路。 - 【請求項５】請求項１又は請求項３のいずれかに記載の
半導体スイッチ素子のスナバ回路において、 前記半導体スイッチ素子を自己消弧形デバイスとし、 前記自己消弧形デバイスの駆動回路または駆動信号によ
って、該自己消弧形デバイスのターンオン時間を所定の
値に調整することを特徴とする半導体スイッチ素子のス
ナバ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28630396A JPH10136637A (ja) | 1996-10-29 | 1996-10-29 | 半導体スイッチ素子のスナバ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28630396A JPH10136637A (ja) | 1996-10-29 | 1996-10-29 | 半導体スイッチ素子のスナバ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10136637A true JPH10136637A (ja) | 1998-05-22 |
Family
ID=17702642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28630396A Withdrawn JPH10136637A (ja) | 1996-10-29 | 1996-10-29 | 半導体スイッチ素子のスナバ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10136637A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000333439A (ja) * | 1999-05-21 | 2000-11-30 | Toshiba Corp | スナバ回路及び電力変換装置 |
| JP2005020932A (ja) * | 2003-06-27 | 2005-01-20 | Hitachi Ltd | 電力変換回路 |
| EP2779392A1 (en) | 2013-03-12 | 2014-09-17 | Fuji Electric Co., Ltd. | DC voltage conversion circuit |
| WO2014174626A1 (ja) * | 2013-04-25 | 2014-10-30 | 日立オートモティブシステムズ株式会社 | 電磁コイルの駆動制御装置 |
-
1996
- 1996-10-29 JP JP28630396A patent/JPH10136637A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000333439A (ja) * | 1999-05-21 | 2000-11-30 | Toshiba Corp | スナバ回路及び電力変換装置 |
| JP2005020932A (ja) * | 2003-06-27 | 2005-01-20 | Hitachi Ltd | 電力変換回路 |
| EP2779392A1 (en) | 2013-03-12 | 2014-09-17 | Fuji Electric Co., Ltd. | DC voltage conversion circuit |
| US9287767B2 (en) | 2013-03-12 | 2016-03-15 | Fuji Electric Co., Ltd. | DC voltage conversion circuit having output voltage with a predetermined magnitude |
| WO2014174626A1 (ja) * | 2013-04-25 | 2014-10-30 | 日立オートモティブシステムズ株式会社 | 電磁コイルの駆動制御装置 |
| CN105144581A (zh) * | 2013-04-25 | 2015-12-09 | 日立汽车系统株式会社 | 电磁线圈的驱动控制装置 |
| JP6066531B2 (ja) * | 2013-04-25 | 2017-01-25 | 日立オートモティブシステムズ株式会社 | 電磁コイルの駆動制御装置 |
| US10002699B2 (en) | 2013-04-25 | 2018-06-19 | Hitachi Automotive Systems, Ltd. | Electromagnetic coil driving control device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3812353B2 (ja) | 半導体電力変換装置 | |
| US7368972B2 (en) | Power transistor control device | |
| JP6645924B2 (ja) | 半導体装置及び電力変換装置 | |
| JP3568823B2 (ja) | 絶縁ゲート型半導体素子のゲート制御回路 | |
| JP6729693B2 (ja) | 駆動装置 | |
| US20080303560A1 (en) | Drive circuit for voltage driven electronic element | |
| JP2019165542A (ja) | 半導体装置 | |
| US10581316B2 (en) | Semiconductor device, power converting device, driving device, vehicle, and elevator | |
| JPH0947015A (ja) | 自己消弧形半導体素子の駆動回路 | |
| CN104247263A (zh) | 电力变换器 | |
| JP3762491B2 (ja) | 高電圧駆動回路 | |
| JPS6121015B2 (ja) | ||
| JP2019129565A (ja) | 駆動装置 | |
| JP4779549B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路。 | |
| JP7595785B2 (ja) | 電力用半導体素子の駆動回路、電力用半導体モジュール、および電力変換装置 | |
| JP4110052B2 (ja) | インバータ回路 | |
| JP7047898B2 (ja) | スイッチング装置及びスイッチング装置の制御方法 | |
| US5343098A (en) | Snubber circuit for a power semiconductor device | |
| JPH10136637A (ja) | 半導体スイッチ素子のスナバ回路 | |
| JP3569192B2 (ja) | 半導体電力変換装置 | |
| JP2000197343A (ja) | 半導体素子のゲート制御方法 | |
| JP2002094363A (ja) | 絶縁ゲート型半導体素子のゲート駆動回路、絶縁ゲート型半導体素子およびそれらを用いた電力変換装置 | |
| JP4321491B2 (ja) | 電圧駆動型半導体素子の駆動装置 | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| WO2022153521A1 (ja) | 半導体電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040115 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040203 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A761 | Written withdrawal of application |
Effective date: 20040405 Free format text: JAPANESE INTERMEDIATE CODE: A761 |