JPH1013852A - 色信号処理回路 - Google Patents

Abstract

(57)【要約】 【課題】 ズーム・データのビット数を減らし、ズーム
処理部と接続されるＤＳＰチップの接続ピン数を減らす
ことができ、同時にズーム・データをシステム次元で処
理が容易な形態で出力できる色信号処理回路を提供する
こと。 【解決手段】 減算器１６出力の１０ビットのＲ−Ｇ，
Ｂ−Ｇ信号にまずヒュー／ゲイン制御部２１でヒュー／
ゲイン制御をして８ビットのＢ−Ｙ，Ｒ−Ｙ信号にした
後、Ｂ−Ｙ，Ｒ−Ｙ信号を周波数変換部２２でＣＬクロ
ック（ＣＬ＝４ｆｓｃ）に同期させる。ズーム処理部２
３には８ビットのＢ−Ｙ，Ｒ−Ｙ信号が供給され、ズー
ム処理された８ビットのＢ−Ｙ，Ｒ−Ｙ信号が前記周波
数変換部２２に供給される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、固体撮像素子の一
種のカラーＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄ
ｅｖｉｃｅ）用のカメラデジタル信号処理（Ｄｉｇｉｔ
ａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ：以下ＤＳ
Ｐと称する）チップの色信号処理回路に関するものであ
って、特に色差信号にヒュー／ゲイン制御をし原色を再
現した後周波数変換を行ってズーム・データのビット数
を減少させる色信号処理回路に関する。

【０００２】

【従来の技術】一般的に、ヒュー（Ｈｕｅ）というの
は、色の３要素の１つとして色の波長による感覚の差異
を表し、赤、青、緑のように色等を区別されるようにす
る色の特徴である。従って、ＣＣＤによって撮像された
物体の色をテレビやパーソナル・コンピュータ（以下Ｐ
Ｃと称する）のモニタ上に再現する時、色信号に既に決
まったヒュー／ゲイン係数を掛けると、正確な色の再現
ができる。

【０００３】従来のヒュー／ゲイン制御および周波数変
換回路を含むカメラＤＳＰチップの色信号処理回路は、
図７の図示のように、ＣＣＤの色フィルタを通過したＷ
ｂ（Ｗｂ＝Ｒ＋Ｇ＋２Ｂ；ブルー系統の白色）、Ｇｒ
（Ｇｒ＝Ｒ＋２Ｇ；レッド系統の緑）、Ｗｒ（Ｗｒ＝２
Ｒ＋Ｇ＋Ｂ；レッド系統の白色）、Ｇｂ（Ｇｂ＝Ｂ＋２
Ｇ；ブルー系統の緑）の色信号をブルー系統（Ｇｂ，Ｗ
ｂ）の信号とレッド系統（Ｇｒ，Ｗｒ）の信号に再配列
するスイッチおよびクランプ部１１と、該スイッチおよ
びクランプ部１１において再配列され出力される色信号
（Ｇｂ，Ｗｂ，Ｗｒ，Ｇｒ）を互いに引いて、Ｃｒ（Ｃ
ｒ＝Ｗｒ−Ｇｂ）、Ｃｂ（Ｃｂ＝Ｗｂ−Ｇｒ）形態の信
号として出力するＣｒ／Ｃｂマトリックス部１２と、上
記Ｃｒ，Ｃｂ信号を利用して、Ｒ、Ｇ、Ｂ形態の色信号
に変換するＲＧＢマトリックス部１３と、該ＲＧＢマト
リックス部１３から出力されるレッドおよびブルー信号
にガンマを掛けてやるｒｂ−ロム（ＲＯＭ）１４と、上
記ＲＧＢマトリックス部１３から出力される緑信号にガ
ンマを掛けてやるｇ−ロム（ＲＯＭ）１５と、上記ｒｂ
−ロム１４においてガンマ補正されたレッドおよびブル
ー信号から、上記ｇ−ロム１５においてガンマ補正され
た緑信号を引いてＲ−Ｇ，Ｂ−Ｇ形態の色差信号を作る
減算器１６と、該減算器１６から出力されるＲ−Ｇ，Ｂ
−Ｇ信号、またはズーム処理されたＲ−Ｇ、Ｂ−Ｇ信号
を４ｆｓｃ（ｆｓｃ；カラー・バースト信号でＮＴＳＣ
の場合、３．５８ＭＨｚ）に同期させる周波数変換部１
７と、ズームモードになると、上記減算器１６から出力
される１０ビットのＲ−Ｇ、Ｂ−Ｇ信号をズーム処理し
て周波数変換部１７に出力するズーム処理部１８と、上
記周波数変換部１７において４ｆｓｃに同期された１０
ビットのＲ−Ｇ，Ｂ−Ｇ信号にヒュー／ゲイン係数を掛
けた後、８ビットのＢ−Ｙ、Ｒ−Ｙ信号に変換するヒュ
ー／ゲイン制御部１９と、該ヒュー／ゲイン制御部１９
から出力されるＢ−Ｙ、Ｒ−Ｙ信号にカラー・バースト
信号を載せて出力するエンコーダ２０とから構成され
る。ここにおいて、デジタルズーム機能のための上記ズ
ーム処理部１８は、単一チップから構成されるか、シス
テム・アプリケーションの次元でＰＣに内蔵されること
もある。

【０００４】このように構成された図７の回路は、ＣＣ
Ｄの出力を受けて、最終出力にＮＴＳＣまたはＰＡＬの
規格に合うビデオ信号の色差信号（Ｂ−Ｙ，Ｒ−Ｙ）
と、カラー・バースト信号を出力する。すなわち、スイ
ッチおよびクランプ部１１は、ＣＣＤの色フィルタを通
過したＷｂ（Ｗｂ＝Ｒ＋Ｇ＋２Ｂ；ブルー系統の白
色）、Ｇｒ（Ｇｒ＝Ｒ＋２Ｇ；レッド系統の緑）、Ｗｒ
（Ｗｒ＝２Ｒ＋Ｇ＋Ｂ；レッド系統の白色）、Ｇｂ（Ｇ
ｂ＝Ｂ＋２Ｇ；ブルー系統の緑）の色信号をブルー系統
の信号（Ｇｂ，Ｗｂ）とレッド系統（Ｇｒ，Ｗｒ）の信
号に再配列してＣｒ／Ｃｂマトリックス部１２に出力す
る。

【０００５】Ｃｒ／Ｃｂマトリックス部１２は、上記ス
イッチおよびクランプ部１１において再配列され出力さ
れる色信号（Ｇｂ，Ｗｂ，Ｗｒ，Ｇｒ）を互いに引い
て、Ｃｒ（Ｃｒ＝Ｗｒ−Ｇｂ）、Ｃｂ（Ｃｂ＝Ｗｂ−Ｇ
ｒ）形態の信号を作り、ＲＧＢマトリックス部１３にお
いては、上記Ｃｒ、Ｃｂ信号を利用してＲ、Ｇ、Ｂ形態
の色信号を作る。この時、ｒｂ−ロム１４は、上記ＲＧ
Ｂマトリックス部１３から出力されるレッドおよびブル
ー信号にガンマを掛け、ｇ−ロム１５は上記ＲＧＢマト
リックス部１３から出力される緑信号にガンマを掛けて
やる。

【０００６】また、減算器１６は、上記ｒｂ−ロム１４
においてガンマ補正されたレッドおよびブルー信号か
ら、上記ｇ−ロム１５においてガンマ補正された緑信号
を引いて、図８の（ｃ）のようにＲ−Ｇ，Ｂ−Ｇ形態の
色差信号を作る。この時、減算器１６から出力される図
８の（ｃ）のＲ−Ｇ、Ｂ−Ｇ信号は１０ビットであっ
て、ＣＣＤのピックセル・クロックである図８の（ａ）
のメインクロック（ＭＣＫ）に同期されている。メイン
クロック（ＭＣＫ）は、２５万画素の場合８／３ｆｓ
ｃ、３８万画素の場合４ｆｓｃであり、ｆｓｃは色の副
搬送波であって、ＮＴＳＣの場合、３．５８ＭＨｚであ
る。

【０００７】一方、色信号はカラー・バーストと位相が
合わなければ、色が正確に再現されないので、上記Ｒ−
Ｇ、Ｂ−Ｇ信号は、カラー・バースト信号（ｆｓｃ）の
４倍の周波数を有するクロックであるＣＬに同期させな
ければならず、これを周波数変換部１７で行う。すなわ
ち、周波数変換部１７は、上記減算器１６から出力され
る１０ビットのＲ−Ｇ、Ｂ−Ｇ信号を、図８の（ｂ）の
ようなＣＬクロック（ＣＬ＝４ｆｓｃ）に同期させて、
図８の（ｄ）のような形態に出力する。

【０００８】ここにおいて、ズームモードになると、ズ
ーム処理部１８は、減算器１６から出力される１０ビッ
トのＲ−Ｇ、Ｂ−Ｇ信号をズーム処理して上記周波数変
換部１７に出力し、周波数変換部１７は、ズームでない
場合と同様にズーム処理された１０ビットのＲ−Ｇ、Ｂ
−Ｇ信号をＣＬクロック（ＣＬ＝４ｆｓｃ）に同期させ
てＲ−Ｇ₀ ，Ｒ−Ｇ₀ ，Ｂ−Ｇ₀ ，Ｂ−Ｇ₁ ，Ｒ−
Ｇ₂ ，Ｒ−Ｇ₂ ・・・順に配列する。

【０００９】一方、ヒュー／ゲイン制御部１９は、上記
周波数変換部１７において周波数および配列の形態が変
換された図８（ｄ）のような１０ビットのＲ−Ｇ信号に
はＲ−ヒュー係数およびＲ−ゲイン係数をそれぞれ掛
け、Ｂ−Ｇ信号にはＢヒュー係数およびＢ−ゲイン係数
をそれぞれ掛けた後、それぞれ異なるヒュー、ゲイン係
数が掛けられたＲ−Ｇ、Ｂ−Ｇ信号を互いに加えてＢ−
Ｙ、Ｒ−Ｙ信号を作って、図８の（ｅ）のようにＢ−
Ｙ，Ｒ−Ｙ，Ｂ−Ｙ・・・順に出力する。この時、上記
Ｒ−ヒュー係数、Ｒ−ゲイン係数、Ｂ−ヒュー係数、Ｂ
−ゲイン係数はそれぞれ異なる定数であって、Ｒ−ヒュ
ー係数が掛けられたＲ−Ｇ信号と、Ｂゲイン係数が掛け
られたＢ−Ｇ信号を加えて８ビットのＢ−Ｙ信号を作
り、Ｒ−ゲイン係数が掛けられたＲ−Ｇ信号と、Ｂ−ヒ
ュー係数が掛けられたＢ−Ｇ信号を加えて８ビットのＲ
−Ｙ信号を作る。

【００１０】エンコーダ２０は、上記ヒュー／ゲイン制
御部１９から出力されるＢ−Ｙ，Ｒ−Ｙ信号にカラー・
バースト信号を載せてＮＴＳＣまたはＰＡＬ規格に合う
カラー・ビデオ信号を出力する。このエンコーダ２０に
は、ＰＡＬモード時、周波数をＣＬクロック（ＣＬ＝４
ｆｓｃ）の５／４倍に変換する周波数変換回路、バース
ト信号に対する位相変換回路およびバースト信号の発生
回路が含まれる。

【００１１】

【発明が解決しようとする課題】しかるに、上記のよう
な従来の回路では、ズーム・データであるＲ−Ｇおよび
Ｂ−Ｇ信号が１０ビットであるため、ズーム処理部１８
がＤＳＰチップの外部に設計される単一チップである
と、ズーム・インターフェースのためのＤＳＰチップの
外部ピン数が多くなるという問題点があった。また、シ
ステム・アプリケーションの次元、すなわちＰＣのモニ
タ上に撮像された物体の色を再現する時、ズーム・デー
タが１０ビットのＲ−ＧおよびＢ−Ｇ信号であると、ズ
ーム処理が難しく、操作が容易でないという問題点があ
った。

【００１２】

【課題を解決するための手段】本発明は上記のような課
題を解決するものであって、本発明の色信号処理回路
は、１０ビットのＲ−Ｇ，Ｂ−Ｇ信号にまずヒュー／ゲ
インを制御して８ビットのＢ−Ｙ，Ｒ−Ｙ信号にした
後、ＣＬクロック（ＣＬ＝４ｆｓｃ）に同期させること
によって、ズーム・データのビット数を減らし、同時に
ズーム・データの形態をシステム次元で処理が容易なＢ
−Ｙ，Ｒ−Ｙ形態の信号として出力する。本発明の色信
号処理回路は、固体撮像素子から出力される色信号をＲ
−Ｇ、Ｂ−Ｇ信号に変換し、更にＢ−Ｙ、Ｒ−Ｙ信号に
変換する色信号処理回路において、上記Ｒ−Ｇ信号には
Ｒ−ヒュー係数およびＲ−ゲイン係数をそれぞれ掛け、
Ｂ−Ｇ信号にはＢ−ヒュー係数およびＢ−ゲイン係数を
それぞれ掛けた後、それぞれ異なるヒュー、ゲイン係数
が掛けられたＲ−Ｇ、Ｂ−Ｇ信号を互いに加えてＢ−
Ｙ、Ｒ−Ｙ信号に変換するヒュー／ゲイン制御部と、ズ
ームモードの時、ヒュー／ゲイン制御部において変換さ
れたＢ−Ｙ、Ｒ−Ｙ信号をズーム処理するズーム処理部
と、上記ヒュー／ゲイン制御部からのＢ−Ｙ、Ｒ−Ｙ信
号または上記ズーム処理部においてズーム処理されたＢ
−Ｙ、Ｒ−Ｙ信号を、カラー・バースト信号を４倍した
周波数を有するクロック（ＣＬ；４ｆｓｃ）に同期させ
て出力する周波数変換部とを具備することを特徴とす
る。

【００１３】

【発明の実施の形態】以下、本発明の好ましい実施の形
態を添付図面を参照して詳細に説明する。図１は本発明
による色信号処理回路の実施の形態を示すブロック図で
ある。この図のように、実施の形態の色信号処理回路
は、ＣＣＤの色フィルタを通過したＷｂ（Ｗｂ＝Ｒ＋Ｇ
＋２Ｂ；ブルー系統の白色）、Ｇｒ（Ｇｒ＝Ｒ＋２Ｇ；
レッド系統の緑）、Ｗｒ（Ｗｒ＝２Ｒ＋Ｇ＋Ｂ；レッド
系統の白色）、Ｇｂ（Ｇｂ＝Ｂ＋２Ｇ；ブルー系統の
緑）の色信号をブルー系統（Ｇｂ，Ｗｂ）の信号とレッ
ド系統（Ｇｒ，Ｗｒ）の信号に再配列するスイッチおよ
びクランプ部１１と、該スイッチおよびクランプ部１１
において再配列され出力される色信号（Ｇｂ，Ｗｂ，Ｗ
ｒ，Ｇｒ）を互いに引いて、Ｃｒ（Ｃｒ＝Ｗｒ−Ｇ
ｂ）、Ｃｂ（Ｃｂ＝Ｗｂ−Ｇｒ）形態の信号として出力
するＣｒ／Ｃｂマトリックス部１２と、上記Ｃｒ，Ｃｂ
信号を利用して、Ｒ 、Ｇ 、Ｂ 形態の色信号に変換
するＲＧＢマトリックス部１３と、該ＲＧＢマトリック
ス部１３から出力されるレッドおよびブルー信号にガン
マを掛けてやるｒｂ−ロム１４と、上記ＲＧＢマトリッ
クス部１３から出力される緑信号にガンマを掛けてやる
ｇ−ロム１５と、上記ｒｂ−ロム１４においてガンマ補
正されたレッドおよびブルー信号から上記ｇ−ロム１５
においてガンマ補正された緑信号を引いてＲ−Ｇ、Ｂ−
Ｇ形態の色差信号を作る減算器１６と、該減算器１６か
ら出力される１０ビットのＲ−Ｇ、Ｂ−Ｇ信号にヒュー
／ゲイン係数をそれぞれ掛けた後加えて８ビットのＢ−
Ｙ、Ｒ−Ｙ信号に変換するヒュー／ゲイン制御部２１
と、該ヒュー／ゲイン制御部２１から出力されメインク
ロック（ＭＣＫ）に同期されたＢ−Ｙ、Ｒ−Ｙ信号また
はズーム処理されたＢ−Ｙ、Ｒ−Ｙ信号を４ｆｓｃ（ｆ
ｓｃ；カラー・バースト信号であって、ＮＴＳＣの場
合、３．５８ＭＨｚ）に同期させる周波数変換部２２
と、ズーム選択時、ヒュー／ゲイン制御部２１から出力
される８ビットのＢ−Ｙ、Ｒ−Ｙ信号をズーム処理して
周波数変換部２２に出力するズーム処理部２３と、上記
周波数変換部２２からＣＬ（４ｆｓｃ）に同期され出力
されるＢ−Ｙ、Ｒ−Ｙ信号にカラー・バースト信号を載
せて出力するエンコーダ２４とから構成される。

【００１４】すなわち、本発明による色信号処理回路
は、減算器１６の出力であるＲ−Ｇ、Ｂ−Ｇ信号をＣＬ
クロックに同期させず、まずヒュー／ゲイン制御部２１
を通過させることによってＭＣＫクロックに同期したＢ
−Ｙ，Ｒ−Ｙ信号を作って、これをＣＬに同期させるた
めに、ヒュー／ゲイン制御部２１が周波数変換部２２の
前に位置する。また、ズーム・データは、ヒュー／ゲイ
ン制御部２１の出力を使用するため、８ビットのＢ−
Ｙ，Ｒ−Ｙ信号になる。この図１の回路において、ヒュ
ー／ゲイン制御部２１、ズーム処理部２３、周波数変換
部２２を除いた残りの部分は、従来の色信号処理回路と
同一である。

【００１５】上記ヒュー／ゲイン制御部２１の具体的構
成を図２に示す。この図のように、ヒュー／ゲイン制御
部２１は、図１の減算器１６から出力されるＲ−Ｇ信号
をメインクロック（反転ＭＣＫ）の１／２倍の周波数を
有するクロック（反転Ｈｆｓ）でスイッチングするスイ
ッチ４１およびラッチ４２と、減算器１６から出力され
るＢ−Ｇ信号をメインクロック（ＭＣＫ）の１／２倍の
周波数を有するクロック（Ｈｆｓ）でスイッチングする
スイッチ４３およびラッチ４４と、反転ＨｆｓまたはＨ
ｆｓクロックでスイッチングされたＲ−ＧおよびＢ−Ｇ
信号を上記クロック（反転Ｈｆｓ）の１／２ 倍の周波
数を有するクロック（反転Ｈｆｓ／２）に従ってスイッ
チングさせてＲ−Ｇ₀ ，Ｒ−Ｇ₀ ，Ｂ−Ｇ₀ ，Ｂ−Ｇ₁
・・・の形態に再配列するスイッチ４５と、該スイッチ
４５の出力を３クロック遅延させるラッチ（遅延部）４
６と、該ラッチ４６の出力を１クロック遅延させるラッ
チ（遅延部）４７と、反転Ｈｆｓクロックと反転Ｈｆｓ
／２クロックのタイミングに従ってＢ−ゲイン、Ｒ−ゲ
イン、Ｂ−ヒュー、Ｒ−ヒュー係数を選択、出力するス
イッチ（選択部）４８と、該スイッチ４８の出力を１ク
ロック遅延させるラッチ４９と、該ラッチ４９の出力に
任意の定数（例えば１／１２８）を掛ける増幅器５０
と、上記ラッチ４７を通じて出力されるＲ−ＧまたはＢ
−Ｇ信号に上記増幅器５０を通じて出力されるＢ−ゲイ
ン、Ｒ−ゲイン、Ｂ−ヒュー、Ｒ−ヒュー係数のうち、
いずれか１つの係数を掛ける掛算器５１と、該掛算器５
１の出力を１クロック遅延させるラッチ５２と、該ラッ
チ５２から出力される１０ビットのヒューおよびゲイン
係数が掛けられたＲ−Ｇ、Ｂ−Ｇ信号を８ビットの色差
信号とするリミッティング部５３と、該リミッティング
部５３の出力を２クロック遅延させるラッチ（遅延部）
５４と、該ラッチ５４において２クロック遅延された色
差信号と上記リミッティング部５３から出力される色差
信号を加えてＢ−Ｙ、Ｒ−Ｙ形態の信号を作る加算器５
５と、該加算器５５から出力される９ビットのＢ−Ｙ、
Ｒ−Ｙ信号に１／２を掛けて８ビットのＢ−Ｙ、Ｒ−Ｙ
形態の信号を作る増幅器５６と、該増幅器５６の出力を
１クロック遅延させるラッチ５７とから構成される。こ
こにおいて、ラッチ４２，４４，４６，４７，４９，５
２，５４，５７はメインクロック（ＭＣＫ）によって動
作するラッチであるので、１クロック遅延されるという
のは、１周期のメインクロック（ＭＣＫ）の一周期ほど
遅延されるという意味である。また、ラッチ５４と加算
器５５は変換部を構成する。

【００１６】図１の周波数変換部２２の具体的構成が図
５に示される。この図のように、周波数変換部２２は、
上記ヒュー／ゲイン制御部２１から出力されるＢ−Ｙ信
号を反転ＣＬ／２クロックでスイッチングし出力するス
イッチ６０およびラッチ６１と、上記ヒュー／ゲイン制
御部２１から出力されるＲ−Ｙ信号をＣＬ／２クロック
でスイッチングし出力するスイッチ６２およびラッチ６
３と、上記ラッチ６１とラッチ６３からそれぞれ出力さ
れるＢ−Ｙ、Ｒ−Ｙ信号をＣＬ／２クロックでスイッチ
ングしてＣＬ（４ｆｓｃ）クロックに同期させ出力する
スイッチ６４とから構成される。

【００１７】このように構成された本発明は、ＣＣＤの
出力を受けて色差信号を生成した後、周波数を変換し
て、画質には影響を与えずズーム・データ・ビット数を
減らし、最終出力にはＮＴＳＣあるいはＰＡＬの規格に
合うビデオ信号である色差信号（Ｂ−Ｙ，Ｒ−Ｙ）とカ
ラー・バースト信号を出力する。

【００１８】すなわち、図１のスイッチおよびクランプ
部１１は、ＣＣＤの色フィルタを通過したＷｂ（Ｗｂ＝
Ｒ＋Ｇ＋２Ｂ；ブルー系統の白色）、Ｇｒ（Ｇｒ＝Ｒ＋
２Ｇ；レッド系統の緑）、Ｗｒ（Ｗｒ＝２Ｒ＋Ｇ＋Ｂ；
レッド系統の白色）、Ｇｂ（Ｇｂ＝Ｂ＋２Ｇ；ブルー系
統の緑）の色信号をブルー系統（Ｇｂ，Ｗｂ）の信号と
レッド系統（Ｇｒ，Ｗｒ）の信号に再配列してＣｒ／Ｃ
ｂマトリックス部１２に出力する。Ｃｒ／Ｃｂマトリッ
クス部１２は、上記スイッチおよびクランプ部１１にお
いて再配列され出力された色信号（Ｇｂ，Ｗｂ，Ｗｒ，
Ｇｒ）を互いに引いて、Ｃｒ（Ｃｒ＝Ｗｒ−Ｇｂ）、Ｃ
ｂ（Ｃｂ＝Ｗｂ−Ｇｒ）形態の信号を作ってＲＧＢマト
リックス部１３に供給する。ＲＧＢマトリックス部１３
においては、上記Ｃｒ，Ｃｂ信号をＲ、Ｇ、Ｂ形態の色
信号に変換する。

【００１９】ｒｂ−ロム１４は上記ＲＧＢマトリックス
部１３から出力されるレッドおよびブルー信号にガンマ
を掛け、ｇ−ロム１５は上記ＲＧＢマトリックス部１３
から出力される緑信号にガンマを掛けてやる。減算器１
６は、上記ｒｂ−ロム１４においてガンマ補正されたレ
ッドおよびブルー信号から上記ｇ−ロム１５においてガ
ンマ補正された緑信号を引いて、Ｒ−Ｇ，Ｂ−Ｇ形態の
色差信号を作る。この時、減算器１６から出力される図
３（ｂ）のようなＲ−Ｇ、Ｂ−Ｇ信号は１０ビットであ
って、ＣＣＤのピックセル・クロックである図３（ａ）
のメインクロック（ＭＣＫ）に同期されている。

【００２０】減算器１６出力はヒュー／ゲイン制御部２
１に供給される。ヒュー／ゲイン制御部２１は、上記減
算器１６から出力される１０ビットのＲ−Ｇ信号にはＲ
−ヒュー係数およびＲ−ゲイン係数をそれぞれ掛け、Ｂ
−Ｇ信号にはＢ−ゲイン係数およびＢ−ヒュー係数をそ
れぞれ掛けた後、それぞれ異なるヒュー、ゲイン係数が
掛けられたＲ−Ｇ、Ｂ−Ｇ信号を互いに加えて８ビット
のＢ−Ｙ、Ｒ−Ｙ信号を作る。この点の動作を図２を参
照して詳述する。

【００２１】減算器１６から出力されるＲ−Ｇ信号は、
メインクロック（反転ＭＣＫ）の１／２倍の周波数を有
するクロックである反転Ｈｆｓクロックによってスイッ
チングされる図２（ヒュー／ゲイン制御部２１）のスイ
ッチ４１および、該スイッチ４１の出力を１クロックほ
ど遅延させるラッチ４２を通じて、図３（ｄ）のように
反転Ｈｆｓに同期したＲ−Ｇ信号になる。すなわち、ス
イッチ４１の制御信号である反転Ｈｆｓクロックがロー
であれば、Ｒ−Ｇ信号はラッチ４２を通じて１クロック
遅延されて出力され、ハイであればＲ−Ｇ信号は遅延さ
れず、すぐ出力され、図３の（ｄ）のように反転Ｈｆｓ
に同期したＲ−Ｇ信号が得られる。

【００２２】一方、減算器１６から出力されるＢ−Ｇ信
号は、メインクロック（ＭＣＫ）の１／２倍の周波数を
有するクロックである図３（ｃ）のようなＨｆｓクロッ
クによってスイッチングされる図２のスイッチ４３およ
び、該スイッチ４３の出力を１クロック遅延させるラッ
チ４４を通じて、図３（ｅ）のようにＨｆｓに同期した
Ｂ−Ｇ信号になる。すなわち、スイッチ４３の制御信号
であるＨｆｓクロックがローであれば、Ｂ−Ｇ信号はラ
ッチ４４を通じて１クロック遅延されて出力され、ハイ
であればＢ−Ｇ信号は遅延されず、すぐ出力され、図３
の（ｅ）のようにＨｆｓに同期したＢ−Ｇ信号が得られ
る。

【００２３】スイッチ４５は、上記図３の（ｄ）および
（ｅ）のように反転ＨｆｓとＨｆｓクロックにそれぞれ
同期し出力されるＲ−Ｇ信号とＢ−Ｇ信号を、図３の
（ｆ）のような反転Ｈｆｓ／２クロックでスイッチング
させて、図３の（ｇ）のようにＲ−Ｇ₀ 、Ｒ−Ｇ₀ 、Ｂ
−Ｇ₀ 、Ｂ−Ｇ₁ ・・・形態に再配列する。そして、ス
イッチ４５において再配列された図３の（ｇ）のような
Ｒ−Ｇ、Ｂ−Ｇ信号は、ラッチ４６によって図４の
（ａ）のように３クロック遅延された後、ラッチ４７に
おいて更に１クロック遅延されて掛算器５１に出力され
る。

【００２４】一方、スイッチ４８は図４の（ｂ）のよう
な反転Ｈｆｓと、図４の（ｃ）のようなＨｆｓ／２クロ
ックの組合によってＲ−ヒュー係数、Ｒ−ゲイン係数、
Ｂ−ヒュー係数、Ｂ−ゲイン係数を選択、出力するが、
反転ＨｆｓとＨｆｓ／２ が０１であればＲ−ヒュー係
数、反転ＨｆｓとＨｆｓ／２が１０であればＲ−ゲイン
係数、反転ＨｆｓとＨｆｓ／２が１１であればＢ−ヒュ
ー係数、反転ＨｆｓとＨｆｓ／２が００であればＢ−ゲ
イン係数をそれぞれ出力する。ここで、Ｒ−ヒュー係
数、Ｒ−ゲイン係数、Ｂ−ヒュー係数およびＢ−ゲイン
係数は、それぞれ異なる定数である。

【００２５】そして、スイッチ４８において選択、出力
されるＲ−ヒュー係数、Ｒ−ゲイン係数、Ｂ−ヒュー係
数およびＢ−ゲイン係数は、ラッチ４９において１クロ
ック遅延され、増幅器５０において１／１２８という定
数が掛けられた後、掛算器５１に出力される。掛算器５
１は、図４の（ｄ）のように、１０ビットのＲ−Ｇ信号
にはＲ−ヒュー係数およびＲ−ゲイン係数をそれぞれ掛
け、Ｂ−Ｇ信号にはＢ−ゲイン係数およびＢ−ヒュー係
数をそれぞれ掛けた後、ラッチ５２において１クロック
遅延させてリミッティング部５３に出力する。

【００２６】リミッティング部５３は、上記ラッチ５２
から出力されるヒュー／ゲイン係数がそれぞれ掛けられ
た１０ビットのＲ−Ｇ、Ｂ−Ｇ信号の上位２ビットを除
去して８ビットにする。そして、リミッティング部５３
の出力は、ラッチ５４によって２クロック遅延された
後、加算器５５に入力され、加算器５５は２クロック遅
延された色差信号と、リミッティング部５３から遅延さ
れず、すぐ出力される色差信号を加えて、図４の（ｅ）
のようにＢ−Ｙ、Ｒ−Ｙ信号にする。すなわち、上記ラ
ッチ５４および加算器５５は、それぞれ異なるヒュー、
ゲイン係数が掛けられたＲ−Ｇ、Ｂ−Ｇ信号を互いに加
えて、Ｂ−Ｙ，Ｒ−Ｙ形態の色差信号を作るためのもの
で、加算器５５は、Ｒ−ヒュー係数が掛けられたＲ−Ｇ
信号と、Ｂ−ゲイン係数が掛けられたＢ−Ｇ信号を加え
てＢ−Ｙ形態の色差信号を作り、Ｒ−ゲイン係数が掛け
られたＲ−Ｇ信号と、Ｂ−ヒュー係数が掛けられたＢ−
Ｇ信号を加えてＲ−Ｙ信号を作る。この時、加算器５５
は、８ビットの２色差信号を加えたので、加算器５５の
出力は９ビットのＢ−Ｙ、Ｒ−Ｙ信号になる。

【００２７】増幅器５６は、加算器５５を経て作られた
９ビットのＢ−Ｙ、Ｒ−Ｙ信号に１／２を掛けて８ビッ
トのＢ−Ｙ、Ｒ−Ｙ信号を作る。この８ビットのＢ−
Ｙ、Ｒ−Ｙ信号は、ラッチ５７を通じて１クロック遅延
させて、図１の周波数変換部２２に出力される。また、
ラッチ５７（ヒュー／ゲイン制御部２１）から出力され
る８ビットのＢ−Ｙ、Ｒ−Ｙ信号はメインクロック（Ｍ
ＣＫ）に同期された信号であって、ズーム・データに使
用される。

【００２８】このようにしてヒュー／ゲイン制御部２１
から出力されるＢ−Ｙ、Ｒ−Ｙ信号は、カラー・バース
ト信号と位相が合わなければ色が正確に再現されないの
で、上記Ｂ−Ｙ、Ｒ−Ｙ信号は、カラー・バースト信号
（ｆｓｃ）の４倍の周波数を有するＣＬクロック（ＣＬ
＝４ｆｓｃ）に同期させており、これを図１、図５の周
波数変換部２２において遂行する。すなわち、上記ヒュ
ー／ゲイン制御部２１から出力される図６の（ｃ）のよ
うな８ビットのＢ−Ｙ信号は、反転ＣＬの１／２倍の周
波数を有するクロックである反転ＣＬ／２クロックによ
ってスイッチングされる図５（周波数変換部２２）のス
イッチ６０および、該スイッチ６０の出力を１クロック
すなわち、図６の（ａ）のような１個のメインクロック
（ＭＣＫ）ほど遅延させるラッチ６１を通じて、図６の
（ｅ）のように反転ＣＬ／２に同期したＢ−Ｙ信号にな
る。すなわち、スイッチ６０の制御信号である反転ＣＬ
／２クロックがローであれば、Ｂ−Ｙ信号はラッチ６１
を通じて１クロック遅延されて出力され、ハイであれば
Ｂ−Ｙ信号は遅延されず、すぐ出力されて、図６の
（ｅ）のように反転ＣＬ／２に同期したＢ−Ｙ信号が得
られる。

【００２９】一方、ヒュー／ゲイン制御部２１から出力
される図６の（ｃ）のような８ビットのＲ−Ｙ信号は、
ＣＬの１／２倍の周波数を有するクロックであるＣＬ／
２クロックによってスイッチングされるスイッチ６２お
よび、該スイッチ６２の出力を１クロック遅延させるラ
ッチ６３を通じて、図６の（ｆ）のようにＣＬ／２クロ
ックに同期したＲ−Ｙ信号になる。すなわち、スイッチ
６２の制御信号であるＣＬ／２クロックがローであれ
ば、Ｒ−Ｙ信号はラッチ６３を通じて１クロック遅延さ
れて出力され、ハイであればＲ−Ｙ信号は遅延されず、
すぐ出力されて、図６の（ｆ）のようにＣＬ／２クロッ
クに同期したＲ−Ｙ信号が得られる。

【００３０】そして、このようにして反転ＣＬ／２とＣ
Ｌ／２クロックにそれぞれ同期して出力される図６
（ｅ），（ｆ）のＢ−Ｙ，Ｒ−Ｙ信号をスイッチ６４に
おいてＣＬ／２クロックでスイッチングさせることによ
り、図６の（ｇ）のようにＣＬに同期したＢ−Ｙ，Ｒ−
Ｙ、Ｂ−Ｙ・・・順に信号を出力する。

【００３１】ここにおいて、ズーム・モードになると、
図１のズーム処理部２３は、前述のヒュー／ゲイン制御
部２１から出力される８ビットのＢ−Ｙ，Ｒ−Ｙ信号を
ズーム処理して、上記の周波数変換部２２に出力し、周
波数変換部２２はズームでない場合と同様に、ズーム処
理処理された８ビットのＢ−Ｙ，Ｒ−Ｙ信号をＣＬに同
期させて、Ｒ−Ｙ、Ｂ−Ｙ、Ｒ−Ｙ・・・順に出力す
る。最後に、エンコーダ２４は、上記の周波数変換部２
２から出力されるＢ−Ｙ、Ｒ−Ｙ信号にカラー・バース
ト信号を載せて、最終的な色差信号を出力する。この
時、エンコーダ２４には、ＰＡＬモード時、周波数をＣ
Ｌ（４ｆｓｃ）の５／４倍に変換する周波数変換回路、
バースト信号に対する位相変化回路およびバースト信号
の発生回路が含まれる。

【００３２】

【発明の効果】以上のように本発明による色信号処理回
路によれば、Ｒ−Ｇ、Ｂ−Ｇ信号にヒュー／ゲイン制御
をしてＢ−Ｙ、Ｒ−Ｙ信号を生成した後、カラー・バー
スト信号の４倍の周波数を有するＣＬクロックに同期さ
せる周波数変換を遂行するようにしたので、画質に影響
を与えずカメラＤＳＰチップのズーム・データを２ビッ
ト減少させて、ズーム処理部が外部に単一チップで構成
される場合に、ＤＳＰチップの外部ピン数を減らすこと
ができる。また、システム・アプリケーションの次元に
おいて、ズーム・データとしてＲ−Ｇ、Ｂ−Ｇ信号の代
わりにＢ−Ｙ、Ｒ−Ｙ信号を使用するので、ズーム処理
および操作が容易であるという効果がある。

【図面の簡単な説明】

【図１】本発明による色信号処理回路の実施の形態を示
すブロック図。

【図２】図１の回路におけるヒュー／ゲイン制御部の詳
細を示すブロック図。

【図３】図２のヒュー／ゲイン制御部の動作を示す波形
図。

【図４】図２のヒュー／ゲイン制御部の動作を示す波形
図。

【図５】図１の回路における周波数変換部の詳細を示す
ブロック図。

【図６】図５の周波数変換部の動作を示す波形図。

【図７】従来の色信号処理回路を示すブロック図。

【図８】従来の回路の動作を示す波形図。

【符号の説明】

２１ ヒュー／ゲイン制御部 ２２ 周波数変換部 ２３ ズーム処理部 ４１，４３，４５，４８，６０，６２，６４ スイッチ ４２，４４，４６，４７，５４，６１，６３ ラッチ ５１ 掛算器 ５３ リミッティング部 ５４ 加算器

Claims (7)

【特許請求の範囲】
1. 【請求項１】 固体撮像素子から出力される色信号をＲ
   −Ｇ、Ｂ−Ｇ信号に変換し、更にＢ−Ｙ、Ｒ−Ｙ信号に
   変換する色信号処理回路において、 上記Ｒ−Ｇ信号にはＲ−ヒュー係数およびＲ−ゲイン係
   数をそれぞれ掛け、Ｂ−Ｇ信号にはＢ−ヒュー係数およ
   びＢ−ゲイン係数をそれぞれ掛けた後、それぞれ異なる
   ヒュー、ゲイン係数が掛けられたＲ−Ｇ、Ｂ−Ｇ信号を
   互いに加えてＢ−Ｙ、Ｒ−Ｙ信号に変換するヒュー／ゲ
   イン制御部と、 ズームモードの時、ヒュー／ゲイン制御部において変換
   されたＢ−Ｙ、Ｒ−Ｙ信号をズーム処理するズーム処理
   部と、 上記ヒュー／ゲイン制御部からのＢ−Ｙ、Ｒ−Ｙ信号ま
   たは上記ズーム処理部においてズーム処理されたＢ−
   Ｙ、Ｒ−Ｙ信号を、カラー・バースト信号を４倍した周
   波数を有するクロック（ＣＬ；４ｆｓｃ）に同期させて
   出力する周波数変換部とを具備することを特徴とする色
   信号処理回路。
2. 【請求項２】 請求項１記載の色信号処理回路におい
   て、上記ヒュー／ゲイン制御部は、１０ビットのＲ−
   Ｇ、Ｂ−Ｇ信号を８ビットのＢ−Ｙ、Ｒ−Ｙ信号に変換
   することを特徴とする色信号処理回路。
3. 【請求項３】 請求項１記載の色信号処理回路におい
   て、上記ヒュー／ゲイン制御部から出力されるＢ−Ｙ、
   Ｒ−Ｙ信号は、固体撮像素子のピックセル・クロックに
   同期していることを特徴とする色信号処理回路。
4. 【請求項４】 請求項１記載の色信号処理回路におい
   て、上記ヒュー／ゲイン制御部は、 Ｒ−Ｇ信号を固体撮像素子のピックセル反転クロックの
   １／２倍周波数を有するクロック（反転Ｈｆｓ）に同期
   させて出力するスイッチおよびラッチと、 Ｂ−Ｇ信号を固体撮像素子のピックセル・クロックの１
   ／２倍の周波数を有するクロック（Ｈｆｓ）に同期させ
   て出力するスイッチおよびラッチと、 上記スイッチおよびラッチから反転ＨｆｓまたはＨｆｓ
   クロックに同期して出力されるＲ−Ｇ、Ｂ−Ｇ信号を、
   上記反転Ｈｆｓクロックの１／２倍の周波数を有するク
   ロック（反転Ｈｆｓ／２）に従ってスイッチングさせ、
   Ｒ−Ｇ、Ｒ−Ｇ、Ｂ−Ｇ、Ｂ−Ｇ・・・の形態に再配列
   するスイッチと、 上記再配列スイッチの出力を遅延させる遅延部と、 上記反転ＨｆｓクロックとＨｆｓ／２クロックのタイミ
   ングによって、Ｂ−ゲイン、Ｒ−ゲイン、Ｂ−ヒュー、
   Ｒ−ヒュー係数を選択、出力する選択部と、 上記遅延部を通じて出力されるＲ−ＧまたはＢ−Ｇ信号
   に上記選択部を通じて出力されるＢ−ゲイン、Ｒ−ゲイ
   ン、Ｂ−ヒュー、Ｒ−ヒュー係数のいずれか１つの係数
   を掛ける掛算器と、 上記掛算器から出力される１０ビットのヒューおよびゲ
   イン係数が掛けられたＲ−Ｇ、Ｂ−Ｇ信号を８ビットの
   色差信号に変換するリミッティング部と、 上記リミッティング部において８ビットに変換されて出
   力されるそれぞれ異なるヒュー、ゲイン係数が掛けられ
   たＲ−ＧおよびＢ−Ｇ信号を互いに加えてＢ−Ｙ、Ｒ−
   Ｙ信号に変換する変換部とを備えることを特徴とする色
   信号処理回路。
5. 【請求項５】 請求項４記載の色信号処理回路におい
   て、上記変換部は、 上記リミッティング部の出力を固体撮像素子のピックセ
   ル・クロックの２周期ほど遅延させる遅延部と、 上記リミッティング部から出力される色差信号と上記遅
   延部から出力される色差信号を加える加算器から構成さ
   れることを特徴とする色信号処理回路。
6. 【請求項６】 請求項１記載の色信号処理回路におい
   て、上記ズーム処理部は、８ビットのＢ−Ｙ、Ｒ−Ｙ信
   号をズーム処理することを特徴とする色信号処理回路。
7. 【請求項７】 請求項１記載の色信号処理回路におい
   て、上記周波数変換部は、 上記ヒュー／ゲイン制御部から出力されるＢ−Ｙ信号
   を、カラー・バースト信号を４倍した周波数を有する反
   転クロック（反転ＣＬ）を２分周したクロック（反転Ｃ
   Ｌ／２）に同期させて出力するスイッチおよびラッチ
   と、 上記ヒュー／ゲイン制御部から出力されるＲ−Ｙ信号
   を、カラー・バースト信号を４倍した周波数を有するク
   ロック（ＣＬ）を２分周したクロック（ＣＬ／２）に同
   期させて出力するスイッチおよびラッチと、 上記スイッチおよびラッチから反転ＣＬ／２またはＣＬ
   ／２クロックに同期してそれぞれ出力されるＢ−Ｙ、Ｒ
   −Ｙ信号をＣＬ／２クロックに従ってスイッチングさせ
   て、カラー・バースト信号を４倍した周波数を有するク
   ロック（ＣＬ）に同期したＢ−Ｙ、Ｒ−Ｙ信号を出力す
   るスイッチとから構成されることを特徴とする色信号処
   理回路。