JPH1014103A - Ｄｃ電源再投入検出装置 - Google Patents
Ｄｃ電源再投入検出装置Info
- Publication number
- JPH1014103A JPH1014103A JP8168077A JP16807796A JPH1014103A JP H1014103 A JPH1014103 A JP H1014103A JP 8168077 A JP8168077 A JP 8168077A JP 16807796 A JP16807796 A JP 16807796A JP H1014103 A JPH1014103 A JP H1014103A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- output
- reset
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 17
- 230000004044 response Effects 0.000 claims description 2
- 230000006378 damage Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】 ＤＣ電源が再投入されたことを検出するＤＣ
電源再投入検出装置を提供すること。 【解決手段】 電源電圧の立ち上がり時に生成されるシ
ステムクリア信号が入力されるリセット入力端Ｒ、およ
び、電源電圧が立ち上がった後に生成されるフラグセッ
ト信号が入力されるセット入力端Ｓ、そして、システム
クリア信号またはフラグセット信号の入力によって、リ
セット状態またはセット状態の反転した出力信号を出力
する出力端Ｑを有するロジック素子３１と、このロジッ
ク素子がセット状態からリセット状態に反転したデータ
を記録または表示する記録表示装置とを具備している。
電源再投入検出装置を提供すること。 【解決手段】 電源電圧の立ち上がり時に生成されるシ
ステムクリア信号が入力されるリセット入力端Ｒ、およ
び、電源電圧が立ち上がった後に生成されるフラグセッ
ト信号が入力されるセット入力端Ｓ、そして、システム
クリア信号またはフラグセット信号の入力によって、リ
セット状態またはセット状態の反転した出力信号を出力
する出力端Ｑを有するロジック素子３１と、このロジッ
ク素子がセット状態からリセット状態に反転したデータ
を記録または表示する記録表示装置とを具備している。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロコンピュ
ータなどの電気機器に供給されるＤＣ電源が断になった
後、再投入されたことを検出するＤＣ電源再投入検出装
置に関する。
ータなどの電気機器に供給されるＤＣ電源が断になった
後、再投入されたことを検出するＤＣ電源再投入検出装
置に関する。
【０００２】
【従来の技術】近年、マイクロコンピュータなど複数の
電気機器を組み込んだワークスステーションが多方面で
利用されている。これらワークスステーションを構成す
る電気機器は、通常、ＤＣ電源で駆動されている。この
場合、ＤＣ電源には、ＡＣ電源から供給される交流を整
流した直流が利用される。
電気機器を組み込んだワークスステーションが多方面で
利用されている。これらワークスステーションを構成す
る電気機器は、通常、ＤＣ電源で駆動されている。この
場合、ＤＣ電源には、ＡＣ電源から供給される交流を整
流した直流が利用される。
【０００３】
【発明が解決しようとする課題】ＡＣ電源の交流を整流
したＤＣ電源を利用する場合、カミナリなどによってＡ
Ｃ電源系が断になると、マイクロコンピュータなど電気
機器に供給されるＤＣ電源も断になる。このとき、ＤＣ
電源の断がたとえ短時間であっても、ワークスステーシ
ョンのファイルに記録されているデータが破壊されるこ
とがある。このようなデータの破壊はＤＣ電源の断以外
の理由、例えば機器の故障によっても発生する。
したＤＣ電源を利用する場合、カミナリなどによってＡ
Ｃ電源系が断になると、マイクロコンピュータなど電気
機器に供給されるＤＣ電源も断になる。このとき、ＤＣ
電源の断がたとえ短時間であっても、ワークスステーシ
ョンのファイルに記録されているデータが破壊されるこ
とがある。このようなデータの破壊はＤＣ電源の断以外
の理由、例えば機器の故障によっても発生する。
【０００４】上記したようにデータが破壊されるケース
として幾つかの理由が考えられる。ところで、ＤＣ電源
が一度断になり、その後、ＡＣ電源系が復旧した場合
は、ＤＣ電源が正常に作動しているため、データ破壊の
原因がＡＣ電源系の断によるものか、あるいは、機器の
故障によるものかが容易に判断できず、データ破壊に対
する迅速な対応ができないことがある。
として幾つかの理由が考えられる。ところで、ＤＣ電源
が一度断になり、その後、ＡＣ電源系が復旧した場合
は、ＤＣ電源が正常に作動しているため、データ破壊の
原因がＡＣ電源系の断によるものか、あるいは、機器の
故障によるものかが容易に判断できず、データ破壊に対
する迅速な対応ができないことがある。
【０００５】本発明は、上記した欠点を解決するもの
で、ＤＣ電源が再投入されたことを検出するＤＣ電源再
投入検出装置を提供することを目的とする。
で、ＤＣ電源が再投入されたことを検出するＤＣ電源再
投入検出装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明のＤＣ電源再投入
検出装置は、電源電圧の立ち上がり時に生成されるシス
テムクリア信号が入力されるリセット入力端、および、
前記システムクリア信号に続いて生成されるフラグセッ
ト信号が入力されるセット入力端、そして、前記システ
ムクリア信号または前記フラグセット信号の入力によっ
て、リセット状態またはセット状態の反転した出力信号
を出力する出力端を有するロジック素子と、このロジッ
ク素子がセット状態からリセット状態に反転したデータ
を記録または表示する記録表示装置とを具備している。
検出装置は、電源電圧の立ち上がり時に生成されるシス
テムクリア信号が入力されるリセット入力端、および、
前記システムクリア信号に続いて生成されるフラグセッ
ト信号が入力されるセット入力端、そして、前記システ
ムクリア信号または前記フラグセット信号の入力によっ
て、リセット状態またはセット状態の反転した出力信号
を出力する出力端を有するロジック素子と、このロジッ
ク素子がセット状態からリセット状態に反転したデータ
を記録または表示する記録表示装置とを具備している。
【０００７】また、本発明のＤＣ電源再投入検出装置
は、交流を直流に変換して直流出力を発生する電源装置
と、この電源装置が発生する前記直流出力が所定値にな
った際にシステムクリア信号を発生するリセット回路
と、リセット入力端およびセット入力端、そして、前記
リセット入力端またはセット入力端への信号入力によっ
て出力が反転する出力端を有し、前記システムクリア信
号が前記リセット入力端に加えられるロジック素子と、
前記システムクリア信号に続いてフラグセット信号を発
生し、このフラグセット信号を前記ロジック素子の前記
セット入力端に供給するマイクロコンピュータと、前記
ロジック素子の前記出力端からの出力がセット状態から
リセット状態に反転したデータを記録または表示する記
録表示装置とを具備している。
は、交流を直流に変換して直流出力を発生する電源装置
と、この電源装置が発生する前記直流出力が所定値にな
った際にシステムクリア信号を発生するリセット回路
と、リセット入力端およびセット入力端、そして、前記
リセット入力端またはセット入力端への信号入力によっ
て出力が反転する出力端を有し、前記システムクリア信
号が前記リセット入力端に加えられるロジック素子と、
前記システムクリア信号に続いてフラグセット信号を発
生し、このフラグセット信号を前記ロジック素子の前記
セット入力端に供給するマイクロコンピュータと、前記
ロジック素子の前記出力端からの出力がセット状態から
リセット状態に反転したデータを記録または表示する記
録表示装置とを具備している。
【０００８】上記した構成によれば、電源電圧の立ち上
がり時に生成されるシステムクリア信号が入力されるリ
セット入力端、および、前記電源電圧が立ち上がった後
などシステムクリア信号に続いて生成されるフラグセッ
ト信号が入力されるセット入力端を有するロジック素子
が設けられている。この構成によれば、ＤＣ電源が正常
に投入された場合、ロジック素子の出力端の出力はセッ
ト状態になっている。そして、ＡＣ電源系の断などでＤ
Ｃ電源が断になり、その後、ＤＣ電源が回復すると、そ
の回復の際にリセット入力端にシステムクリア信号が入
力されロジック素子の出力が反転する。この発明は、ロ
ジック素子の出力がセット状態からリセット状態に反転
したデータを記録あるいは表示し、ＤＣ電源の再投入を
検出できる。したがって、ＤＣ電源の断によるデータ破
壊を容易に判断でき、データ破壊に対する迅速な対応が
可能となる。
がり時に生成されるシステムクリア信号が入力されるリ
セット入力端、および、前記電源電圧が立ち上がった後
などシステムクリア信号に続いて生成されるフラグセッ
ト信号が入力されるセット入力端を有するロジック素子
が設けられている。この構成によれば、ＤＣ電源が正常
に投入された場合、ロジック素子の出力端の出力はセッ
ト状態になっている。そして、ＡＣ電源系の断などでＤ
Ｃ電源が断になり、その後、ＤＣ電源が回復すると、そ
の回復の際にリセット入力端にシステムクリア信号が入
力されロジック素子の出力が反転する。この発明は、ロ
ジック素子の出力がセット状態からリセット状態に反転
したデータを記録あるいは表示し、ＤＣ電源の再投入を
検出できる。したがって、ＤＣ電源の断によるデータ破
壊を容易に判断でき、データ破壊に対する迅速な対応が
可能となる。
【０００９】
【発明の実施の形態】本発明の実施の形態について、ワ
ークスステーションなどを構成する各電気機器の電源を
自動的にオンやオフに制御する自動運転制御装置を例に
とり図１を参照して説明する。符号１１はＡＣ電源系
で、ＡＣ電源系１１から交流電力がＤＣ電源装置１２に
供給されている。ＤＣ電源装置１２は、ＡＣ電源系１１
から供給された交流電力を整流し直流電力に変換してい
る。
ークスステーションなどを構成する各電気機器の電源を
自動的にオンやオフに制御する自動運転制御装置を例に
とり図１を参照して説明する。符号１１はＡＣ電源系
で、ＡＣ電源系１１から交流電力がＤＣ電源装置１２に
供給されている。ＤＣ電源装置１２は、ＡＣ電源系１１
から供給された交流電力を整流し直流電力に変換してい
る。
【００１０】このとき、ＤＣ電源装置１２から出力され
る出力電圧の立ち上がりが、制御部１３のリセット回路
１３１で検出される。ＤＣ電源装置１２の出力電圧は、
通常、正規の値に立ち上がるまでに時間の遅れがあり、
例えば、ＤＣ電源装置１２の出力電圧が正規の値の８０
〜９０％まで立ち上がった際に、リセット回路１３１は
システムクリア信号を発生する。
る出力電圧の立ち上がりが、制御部１３のリセット回路
１３１で検出される。ＤＣ電源装置１２の出力電圧は、
通常、正規の値に立ち上がるまでに時間の遅れがあり、
例えば、ＤＣ電源装置１２の出力電圧が正規の値の８０
〜９０％まで立ち上がった際に、リセット回路１３１は
システムクリア信号を発生する。
【００１１】このシステムクリア信号は、制御部１３を
構成する各電気機器、例えば、ＤＣ電源再投入検出回路
１３２やマイクロコンピュータ１３３に供給され、これ
ら各電気機器をリセット状態に設定する。なお、ＤＣ電
源再投入検出回路１３２はリセット入力端Ｒやセット入
力端Ｓ、出力端Ｑなどの各端子を有し、フラグセット信
号はリセット入力端Ｒに入力され、出力端Ｑの出力はリ
セット状態となる。
構成する各電気機器、例えば、ＤＣ電源再投入検出回路
１３２やマイクロコンピュータ１３３に供給され、これ
ら各電気機器をリセット状態に設定する。なお、ＤＣ電
源再投入検出回路１３２はリセット入力端Ｒやセット入
力端Ｓ、出力端Ｑなどの各端子を有し、フラグセット信
号はリセット入力端Ｒに入力され、出力端Ｑの出力はリ
セット状態となる。
【００１２】そして、ＤＣ電源装置１２の出力電圧が正
規の値まで立ち上がると、マイクロコンピュータ１３３
はフラグセット信号を出力する。このフラグセット信号
はＤＣ電源再投入検出回路１３２のセット入力端Ｓに供
給され、ＤＣ電源再投入検出回路１３２の出力を反転し
セット状態にする。そして、セット状態がそのままを保
持される。
規の値まで立ち上がると、マイクロコンピュータ１３３
はフラグセット信号を出力する。このフラグセット信号
はＤＣ電源再投入検出回路１３２のセット入力端Ｓに供
給され、ＤＣ電源再投入検出回路１３２の出力を反転し
セット状態にする。そして、セット状態がそのままを保
持される。
【００１３】次に、例えばカミナリなどの発生でＡＣ電
源系が断になり、これによってＤＣ電源が断となり、そ
の後、ＤＣ電源が再投入された場合の動作について説明
する。ＡＣ電源系の復旧でＤＣ電源装置１２が回復する
と、その出力が立ち上がる。このとき、電源が最初に投
入された場合と同様に、ＤＣ電源装置１２出力の立ち上
がりによって、リセット回路１３１からシステムクリア
信号が出力される。そして、システムクリア信号がＤＣ
電源再投入検出回路１３２のリセット入力端Ｒに入力さ
れ、ＤＣ電源再投入検出回路１３２の出力端Ｑ出力をセ
ット状態からリセット状態に反転する。出力端Ｑ出力の
反転はＤＣ電源の再投入に対応している。したがって、
ＤＣ電源再投入検出回路１３２の出力端Ｑ出力の反転情
報がＤＣ電源の再投入データとしてマイクロコンピュー
タ１３３に供給される。マイクロコンピュータ１３３
は、このデータを表示部１４に送って表示し、あるい
は、バッテリバックアップされたメモリ１３４に送って
記録する。したがって、表示部１４の表示やメモリ１３
４の記録によってＤＣ電源の再投入が判定できる。
源系が断になり、これによってＤＣ電源が断となり、そ
の後、ＤＣ電源が再投入された場合の動作について説明
する。ＡＣ電源系の復旧でＤＣ電源装置１２が回復する
と、その出力が立ち上がる。このとき、電源が最初に投
入された場合と同様に、ＤＣ電源装置１２出力の立ち上
がりによって、リセット回路１３１からシステムクリア
信号が出力される。そして、システムクリア信号がＤＣ
電源再投入検出回路１３２のリセット入力端Ｒに入力さ
れ、ＤＣ電源再投入検出回路１３２の出力端Ｑ出力をセ
ット状態からリセット状態に反転する。出力端Ｑ出力の
反転はＤＣ電源の再投入に対応している。したがって、
ＤＣ電源再投入検出回路１３２の出力端Ｑ出力の反転情
報がＤＣ電源の再投入データとしてマイクロコンピュー
タ１３３に供給される。マイクロコンピュータ１３３
は、このデータを表示部１４に送って表示し、あるい
は、バッテリバックアップされたメモリ１３４に送って
記録する。したがって、表示部１４の表示やメモリ１３
４の記録によってＤＣ電源の再投入が判定できる。
【００１４】ここで、ＤＣ電源装置１２の出力の立ち上
がりの際、リセット回路からシステムクリア信号が出力
される模様を図２で説明する。図２（ａ）はＤＣ電源装
置から出力される出力電圧の立ち上がり波形を示し、数
１０ｍｓ〜数１００ｍｓで、０Ｖから正規の値例えば５
Ｖまで立ち上がる。また、図２（ｂ）がリセット回路か
ら出力されるシステムクリア信号を示し、ＤＣ電源装置
１２出力が正規の値（例えば５Ｖ）の８０〜９０％の値
を始端とし、数１０ｍｓ〜数１００ｍｓの幅となってい
る。また、図２（ｃ）が、システムクリア信号に続いて
出力されるフラグセット信号である。
がりの際、リセット回路からシステムクリア信号が出力
される模様を図２で説明する。図２（ａ）はＤＣ電源装
置から出力される出力電圧の立ち上がり波形を示し、数
１０ｍｓ〜数１００ｍｓで、０Ｖから正規の値例えば５
Ｖまで立ち上がる。また、図２（ｂ）がリセット回路か
ら出力されるシステムクリア信号を示し、ＤＣ電源装置
１２出力が正規の値（例えば５Ｖ）の８０〜９０％の値
を始端とし、数１０ｍｓ〜数１００ｍｓの幅となってい
る。また、図２（ｃ）が、システムクリア信号に続いて
出力されるフラグセット信号である。
【００１５】次に、ＤＣ電源再投入検出回路１３２の一
例を図３で説明する。図３の符号３１は、ＤＣ電源再投
入検出回路１３２を構成するロジック素子で、ロジック
素子３１はセット入力端Ｓやリセット入力端Ｒ、データ
入力端Ｄ、出力端Ｑなどを有し、セット入力端Ｓは抵抗
ｒを介して接地され、同時に、マイクロコンピュータ１
３３（図１）に接続されている。また、リセット入力端
Ｒはリセット回路１３１（図１）に接続される。
例を図３で説明する。図３の符号３１は、ＤＣ電源再投
入検出回路１３２を構成するロジック素子で、ロジック
素子３１はセット入力端Ｓやリセット入力端Ｒ、データ
入力端Ｄ、出力端Ｑなどを有し、セット入力端Ｓは抵抗
ｒを介して接地され、同時に、マイクロコンピュータ１
３３（図１）に接続されている。また、リセット入力端
Ｒはリセット回路１３１（図１）に接続される。
【００１６】この構成において、ＤＣ電源の最初の投入
時にリセット回路１３１からリセット入力端Ｒにシステ
ムクリア信号が入力され、出力端Ｑ出力はリセット状態
になる。その後、ＤＣ電源が正規の値に立ち上がると、
マイクロコンピュータ１３３からセット入力端Ｓにフラ
グセット信号が入力され、セット状態に出力が反転しそ
の状態が保持される。
時にリセット回路１３１からリセット入力端Ｒにシステ
ムクリア信号が入力され、出力端Ｑ出力はリセット状態
になる。その後、ＤＣ電源が正規の値に立ち上がると、
マイクロコンピュータ１３３からセット入力端Ｓにフラ
グセット信号が入力され、セット状態に出力が反転しそ
の状態が保持される。
【００１７】このセット状態は、ＤＣ電源装置の出力が
正常に動作している間、あるいは、ＤＣ電源に断が発生
しても維持される。そして、ＤＣ電源に断が発生し、そ
の後、ＤＣ電源が再投入された際にその立ち上がりで、
リセット回路１３１からリセット入力端Ｒにシステムク
リア信号が入力され、出力端Ｑ出力が反転する。この反
転情報が先に説明したように、ＤＣ電源再投入データと
してマイクロコンピュータ１３３に供給される。
正常に動作している間、あるいは、ＤＣ電源に断が発生
しても維持される。そして、ＤＣ電源に断が発生し、そ
の後、ＤＣ電源が再投入された際にその立ち上がりで、
リセット回路１３１からリセット入力端Ｒにシステムク
リア信号が入力され、出力端Ｑ出力が反転する。この反
転情報が先に説明したように、ＤＣ電源再投入データと
してマイクロコンピュータ１３３に供給される。
【００１８】なお、上記した実施の形態では、自動運転
制御装置を例にして説明している。しかし、この発明
は、その他の装置に対しても適用できる。また、ロジッ
ク素子としても、２つの入力に対応して、例えばセット
状態とリセット状態のように出力が反転するような特性
であれば利用できる。また、上記の実施形態では、表示
部とメモリが別に構成されているが、これらは一体に構
成することもできる。
制御装置を例にして説明している。しかし、この発明
は、その他の装置に対しても適用できる。また、ロジッ
ク素子としても、２つの入力に対応して、例えばセット
状態とリセット状態のように出力が反転するような特性
であれば利用できる。また、上記の実施形態では、表示
部とメモリが別に構成されているが、これらは一体に構
成することもできる。
【００１９】
【発明の効果】本発明によれば、ＤＣ電源が再投入され
たことを検出するＤＣ電源再投入検出装置を実現でき
る。
たことを検出するＤＣ電源再投入検出装置を実現でき
る。
【図１】本発明の実施の形態を説明する回路構成図であ
る。
る。
【図２】本発明の実施の形態を説明する波形図である。
【図３】本発明に使用されるロジック素子を説明する回
路構成図である。
路構成図である。
１１…ＡＣ電源系 １２…ＤＣ電源装置 １３…制御部 １３１…リセット回路 １３２…ＤＣ電源再投入検出回路 １３３…マイクロコンピュータ １３４…メモリ １４…表示部 ３１…ロジック素子 Ｒ…リセット入力端 Ｓ…セット入力端 Ｑ…出力端
Claims (2)
- 【請求項１】 電源電圧の立ち上がり時に生成されるシ
ステムクリア信号が入力されるリセット入力端、およ
び、前記システムクリア信号に続いて生成されるフラグ
セット信号が入力されるセット入力端、そして、前記シ
ステムクリア信号または前記フラグセット信号の入力に
よって、リセット状態またはセット状態の反転した出力
信号を出力する出力端を有するロジック素子と、このロ
ジック素子がセット状態からリセット状態に反転したデ
ータを記録または表示する記録表示装置とを具備したＤ
Ｃ電源再投入検出装置。 - 【請求項２】 交流を直流に変換して直流出力を発生す
る電源装置と、この電源装置が発生する前記直流出力が
所定値になった際にシステムクリア信号を発生するリセ
ット回路と、リセット入力端およびセット入力端、そし
て、前記リセット入力端またはセット入力端への信号入
力によって出力が反転する出力端を有し、前記システム
クリア信号が前記リセット入力端に加えられるロジック
素子と、前記システムクリア信号に続いてフラグセット
信号を発生し、このフラグセット信号を前記ロジック素
子の前記セット入力端に供給するマイクロコンピュータ
と、前記ロジック素子の前記出力端からの出力がセット
状態からリセット状態に反転したデータを記録または表
示する記録表示装置とを具備したＤＣ電源再投入検出装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8168077A JPH1014103A (ja) | 1996-06-28 | 1996-06-28 | Ｄｃ電源再投入検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8168077A JPH1014103A (ja) | 1996-06-28 | 1996-06-28 | Ｄｃ電源再投入検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1014103A true JPH1014103A (ja) | 1998-01-16 |
Family
ID=15861425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8168077A Pending JPH1014103A (ja) | 1996-06-28 | 1996-06-28 | Ｄｃ電源再投入検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1014103A (ja) |
-
1996
- 1996-06-28 JP JP8168077A patent/JPH1014103A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4951171A (en) | Power supply monitoring circuitry for computer system | |
| JP3531852B2 (ja) | 負荷保護機能を有する電源供給回路 | |
| US7068037B2 (en) | Method of diagnosing inverter trouble | |
| JP2002233156A (ja) | 電力変換装置 | |
| JPH1014103A (ja) | Ｄｃ電源再投入検出装置 | |
| JPH0614558A (ja) | インバータ装置 | |
| TW414895B (en) | Power-up signal generator for semiconductor memory device | |
| JPS61181227A (ja) | 電源電圧鑑視装置 | |
| JP2892208B2 (ja) | メモリバックアップ回路 | |
| JP3389792B2 (ja) | 電気機器 | |
| CN111752767B (zh) | 一种电子设备及其供电控制方法和装置 | |
| JP3263883B2 (ja) | 電源装置 | |
| JP3057654B2 (ja) | 電源供給回路 | |
| JPS6138363Y2 (ja) | ||
| JPS61265613A (ja) | デ−タ処理装置 | |
| JP2003209921A (ja) | 高圧電源装置及び画像処理装置及び高圧電源装置の制御方法及び高圧電源装置の制御プログラム及び画像処理装置の制御方法及び画像処理装置の制御プログラム及び記憶媒体 | |
| JPH07104015A (ja) | 電圧検知回路 | |
| JPH04140084A (ja) | 直流モータ起動不良検出回路 | |
| JPH0197875A (ja) | 直流電源瞬断検出装置 | |
| JPH09322429A (ja) | バックアップ処理回路 | |
| JPS6253138A (ja) | 蓄電池予備電源回路 | |
| JPH0682510A (ja) | 可変抵抗器の断線検出装置 | |
| JPH0752880B2 (ja) | バスシステムの電源バックアップ方式 | |
| KR20100056010A (ko) | 영상표시기기의 과전류 방지 제어 장치 및 방법 | |
| JPS60249819A (ja) | 瞬時停電検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050620 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051206 |