JPH1014241A

JPH1014241A - 電源装置

Info

Publication number: JPH1014241A
Application number: JP15463796A
Authority: JP
Inventors: Yutaka Iwabori; 裕岩堀
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1996-06-14
Filing date: 1996-06-14
Publication date: 1998-01-16

Abstract

(57)【要約】【課題】昇圧チョッパー回路と降圧チョッパー回路とで
スイッチング素子のみならず、インダクタをも兼用化し
てコストダウンすると共に、低負荷抵抗で大負荷電流の
ときに入力電力が出力電力に対して過大となることを防
止する。【解決手段】全波整流器ＤＢの出力にダイオードＤ１を
介して平滑コンデンサＥＣを接続し、平滑コンデンサＥ
Ｃの一端をスイッチング素子Ｑを介してインダクタＬＭ
の一端に接続し、インダクタＬＭの他端と平滑コンデン
サＥＣの第２の電極との間に負荷回路Ｚを接続し、イン
ダクタＬＭの前記一端と平滑コンデンサＥＣの他端の間
にダイオードＤ２を接続し、全波整流器ＤＢの出力に負
荷回路Ｚを介してキャパシタＣ１を接続した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はスイッチング電源装
置に関するものであり、さらに詳しくは、チョッパー回
路により交流電源からの入力電流歪みを改善した電源装
置に関するものである。

【０００２】

【従来技術】図７は従来の電源装置の回路図である。こ
の回路では、スイッチング素子Ｑ１とインダクタＬＩ及
びダイオードＤ１による入力電流歪み改善用の昇圧チョ
ッパー回路と、スイッチング素子Ｑ２とインダクタＬＭ
及びダイオードＤ２による負荷電流限流用の降圧チョッ
パー回路とを備えている。以下、その回路構成について
説明する。交流電源Ｐはフィルタ回路Ｆを介して全波整
流器ＤＢの交流入力端子に接続されている。全波整流器
ＤＢの直流出力端子には、インダクタＬＩとスイッチン
グ素子Ｑ１の直列回路が接続されている。スイッチング
素子Ｑ１の両端には、ダイオードＤ１を介して平滑コン
デンサＥＣが接続されている。平滑コンデンサＥＣに
は、スイッチング素子Ｑ２とインダクタＬＭを介して負
荷回路Ｚが接続されており、インダクタＬＭと負荷回路
Ｚの直列回路には、ダイオードＤ２が図示された極性で
接続されている。スイッチング素子Ｑ１，Ｑ２は、例え
ば、パワーＭＯＳＦＥＴよりなり、図示しない制御回路
からそれぞれ高周波の駆動信号が供給されている。

【０００３】図７の従来例回路の動作を図８に示し説明
する。まず、スイッチング素子Ｑ１とインダクタＬＩ及
びダイオードＤ１による入力電流歪み改善用の昇圧チョ
ッパー回路について説明する。スイッチング素子Ｑ１は
高周波でオン・オフされて、スイッチング素子Ｑ１がオ
ンになると、図８（ａ）に示すように、交流電源Ｐ、フ
ィルタ回路Ｆ、全波整流器ＤＢ、インダクタＬＩ、スイ
ッチング素子Ｑ１の経路で電流が流れて、インダクタＬ
Ｉにエネルギーが蓄積される。次に、スイッチング素子
Ｑ１がオフになると、インダクタＬＩの蓄積エネルギー
によりインダクタＬＩの両端に電圧が発生し、この電圧
が全波整流器ＤＢの整流出力電圧に重畳されて、ダイオ
ードＤ１を介して平滑コンデンサＥＣに充電される。つ
まり、図８（ｂ）に示すように、交流電源Ｐ、フィルタ
回路Ｆ、全波整流器ＤＢ、インダクタＬＩ、ダイオード
Ｄ１、平滑コンデンサＥＣの経路で電流が流れて、イン
ダクタＬＩのエネルギーが放出される。これにより、交
流電源Ｐからは、常に高周波の電流が流れていることに
なり、これをフィルタ回路Ｆにより波形整形することに
より、入力電流歪みが改善される。また、平滑コンデン
サＥＣには、交流電源Ｐのピーク値よりも高い電圧が得
られる。

【０００４】次に、スイッチング素子Ｑ２とインダクタ
ＬＭ及びダイオードＤ２による負荷電流限流用の降圧チ
ョッパー回路について説明する。スイッチング素子Ｑ２
は高周波でオン・オフされて、スイッチング素子Ｑ２が
オンになると、図８（ａ）に示すように、平滑コンデン
サＥＣ、スイッチング素子Ｑ２、インダクタＬＭ、負荷
回路Ｚの経路で電流が流れて、平滑コンデンサＥＣの電
圧がインダクタＬＭにより降圧されて負荷回路Ｚに供給
される。また、インダクタＬＭに流れる電流により、イ
ンダクタＬＭにはエネルギーが蓄積される。スイッチン
グ素子Ｑ２がオフになると、図８（ｂ）に示すように、
インダクタＬＭの蓄積エネルギーによる回生電流がイン
ダクタＬＭ、負荷回路Ｚ、ダイオードＤ２の経路で流れ
る。

【０００５】この図７の従来例では、スイッチング素子
Ｑ１とインダクタＬＩ及びダイオードＤ１による入力電
流歪み改善用の昇圧チョッパー回路と、スイッチング素
子Ｑ２とインダクタＬＭ及びダイオードＤ２による負荷
電流限流用の降圧チョッパー回路とを備えているので、
多くの回路素子が必要である。

【０００６】一方、図９の従来例では、図７の従来例に
おいて、スイッチング素子Ｑ１，Ｑ２を１つのスイッチ
ング素子Ｑで兼用し、ダイオードＤ１，Ｄ２を１つのダ
イオードＤで兼用したものであり、回路構成が簡単化さ
れている。この回路では、全波整流器ＤＢの直流出力端
子間に、インダクタＬＩとスイッチング素子Ｑの直列回
路が接続され、スイッチング素子Ｑの両端には、ダイオ
ードＤを介して平滑コンデンサＥＣが接続されている。
また、ダイオードＤの両端には、インダクタＬＭを介し
て負荷回路Ｚが接続されている。

【０００７】図９の回路の動作を図１０に示す。スイッ
チング素子Ｑは高周波でオン・オフされ、スイッチング
素子Ｑのオン時には図１０（ａ）の経路で電流が流れ
て、スイッチング素子Ｑのオフ時には図１０（ｂ）の経
路で電流が流れる。すなわち、スイッチング素子Ｑ１が
オンになると、交流電源Ｐ、フィルタ回路Ｆ、全波整流
器ＤＢ、インダクタＬＩ、スイッチング素子Ｑの経路で
電流が流れて、インダクタＬＩにエネルギーが蓄積され
る。また、平滑コンデンサＥＣ、インダクタＬＭ、負荷
回路Ｚ、スイッチング素子Ｑの経路で電流が流れて、平
滑コンデンサＥＣの電圧がインダクタＬＭにより降圧さ
れて負荷回路Ｚに供給される。次に、スイッチング素子
Ｑがオフになると、インダクタＬＭの蓄積エネルギーに
よる回生電流がインダクタＬＭ、負荷回路Ｚ、ダイオー
ドＤの経路で流れる。また、インダクタＬＩの蓄積エネ
ルギーによりインダクタＬＩの両端に電圧が発生し、こ
の電圧が全波整流器ＤＢの整流出力電圧に重畳されて、
ダイオードＤを介して平滑コンデンサＥＣに充電され
る。つまり、交流電源Ｐ、フィルタ回路Ｆ、全波整流器
ＤＢ、インダクタＬＩ、ダイオードＤ、平滑コンデンサ
ＥＣの経路で電流が流れて、インダクタＬＩのエネルギ
ーが放出される。これにより、交流電源Ｐからは、常に
高周波の電流が流れていることになり、これをフィルタ
回路Ｆにより波形整形することにより、入力電流歪みが
改善される。

【０００８】次に、図１１の従来例では、負荷回路Ｚに
供給される電力を極性反転させるために、４個のスイッ
チング素子Ｑａ、Ｑｂ、Ｑｃ、Ｑｄで構成されたフルブ
リッジ回路を付加されている。スイッチング素子Ｑａ〜
Ｑｄは、スイッチング素子ＱａとＱｄが第１組、スイッ
チング素子ＱｂとＱｃが第２組となって、低周波で交互
にオン・オフされる。その動作を図１２（ａ）〜（ｄ）
に示す。まず、図１２（ａ），（ｂ）に示すように、ス
イッチング素子Ｑが高周波でオン・オフされている間、
スイッチング素子ＱａとＱｄはオン、スイッチング素子
ＱｂとＱｃはオフとなり、負荷回路Ｚに一方向の電力を
供給する。次に、図１２（ｃ），（ｄ）に示すように、
スイッチング素子Ｑが高周波でオン・オフされている
間、スイッチング素子ＱａとＱｄはオフ、スイッチング
素子ＱｂとＱｃはオンとなり、負荷回路Ｚに逆方向の電
力を供給する。これにより、負荷回路Ｚに供給される電
力は、低周波で極性が反転する。

【０００９】

【発明が解決しようとする課題】上述の図７の従来例回
路では、回路素子が多いという問題がある。図９又は図
１１の従来例では、回路素子を兼用しているが、兼用化
されたスイッチング素子ＱとダイオードＤには、昇圧チ
ョッパー回路の電流と、降圧チョッパー回路の電流が重
畳して流れるので、電流耐量が増大し、素子数が減少し
たことによるコストダウン効果が薄れてしまう。また、
スイッチング素子Ｑの制御信号も兼用されているので、
例えば、一定周波数でスイッチング素子Ｑのオン・デュ
ーティを変化させることによって電力を制御する場合を
考えると、スイッチング素子Ｑのオン・デューティを小
さくすると、昇圧チョッパー回路の機能に関して言え
ば、入力電力が小さくなり、降圧チョッパー回路の機能
に関して言えば、出力電力が小さくなる。ところが、各
チョッパー回路のオン・デューティに対する特性は、入
力電圧や負荷抵抗が変わると変化する。このため、例え
ば、出力電力を一定にするようにオン・デューティを制
御するような場合、入力電力が出力電力よりも過大であ
ったり、あるいは、過小となる場合が生じる。入力電力
が出力電力に対して過大となると、余剰エネルギーは平
滑コンデンサＥＣに蓄積されて、平滑コンデンサＥＣの
両端電圧が上昇し、部品に印加される電圧が増大して、
場合によっては部品にストレスが加わることになる。

【００１０】このような現象は、例えば、図１１に示す
従来例回路を、高圧放電灯の点灯装置に適用した場合
に、高圧放電灯の始動過程において、負荷のインピーダ
ンスが低く、且つ負荷に対して大電流を流す必要が生じ
るので、特に顕著なものとなる。つまり、出力電流を流
すために一定のオン・デューティを設けなければならな
いが、負荷のインピーダンスが低いため、出力電力は少
ない。これに対して、入力電力はオン・デューティに応
じた量となるため、入力電力が過大となってしまう。

【００１１】本発明は、このような課題を解決しようと
するものであり、その目的とするところは、昇圧チョッ
パー回路と降圧チョッパー回路のスイッチング素子のみ
ならず、インダクタをも兼用化することによって、一層
のコストダウンを実現すると共に、負荷回路抵抗が低
く、且つ負荷回路電流を大きくした場合に、出力電力に
対して入力電力が過大とならず、安全性を高めることが
できる電源装置を提供することにある。

【００１２】

【課題を解決するための手段】本発明にあっては、上記
の課題を解決するために、図１に示すように、全波整流
器ＤＢの直流出力端子間に第１のダイオードＤ１を介し
て平滑コンデンサＥＣを接続し、平滑コンデンサＥＣの
第１のダイオードＤ１に接続された第１の電極をスイッ
チング素子Ｑを介してインダクタＬＭの一端に接続し、
インダクタＬＭの他端と平滑コンデンサＥＣの第２の電
極との間に負荷回路Ｚを接続し、インダクタＬＭの前記
一端と平滑コンデンサＥＣの第２の電極の間に第２のダ
イオードＤ２を接続し、第１のダイオードＤ１と全波整
流器ＤＢの直流出力端子の接続点とインダクタＬＭの前
記他端の間にキャパシタＣ１を接続し、全波整流器ＤＢ
の交流入力端子をフィルタ回路Ｆを介して交流電源Ｐに
接続して成り、第１のダイオードＤ１は全波整流器ＤＢ
の直流出力端子と同方向に接続され、第２のダイオード
Ｄ２はスイッチング素子Ｑのオフ時にインダクタＬＭか
ら第２のダイオードＤ２を介して負荷回路Ｚに電流が流
れ得る極性に接続されていることを特徴とするものであ
る。

【００１３】

【発明の実施の形態】図１は本発明の好ましい実施の形
態を示す回路図である。この回路では、スイッチング素
子ＱのみならずインダクタＬＭも昇圧チョッパー回路と
降圧チョッパー回路とで兼用されている。以下、その回
路構成について説明する。交流電源Ｐはフィルタ回路Ｆ
を介して全波整流器ＤＢの交流入力端子に接続されてい
る。全波整流器ＤＢの直流出力端子には、ダイオードＤ
１を介して平滑コンデンサＥＣが接続されている。平滑
コンデンサＥＣの両端には、スイッチング素子Ｑ、イン
ダクタＬＭ、負荷回路Ｚの直列回路が並列接続されてい
る。インダクタＬＭと負荷回路Ｚの直列回路には、ダイ
オードＤ２が図示された極性で接続されている。また、
負荷回路ＺとキャパシタＣ１の直列回路が全波整流器Ｄ
Ｂの直流出力端子間に並列に接続されている。

【００１４】図１の回路の動作を図２に示し説明する。
この回路では、キャパシタＣ１の電圧Ｖc₁と負荷電圧の
和（Ｖc₁＋Ｖｚ）が、交流電源Ｐの全波整流出力電圧｜
Ｖｉｎ｜と平滑コンデンサＥＣの充電電圧Ｖ_ECの間で変
化することによって、モードが切り替わる。

【００１５】まず、スイッチング素子Ｑがオンで、｜Ｖ
ｉｎ｜＜Ｖc₁＋Ｖｚ＜Ｖ_ECのときには、図２（ａ）に示
すモード１となり、平滑コンデンサＥＣ、スイッチング
素子Ｑ、インダクタＬＭ、負荷回路Ｚの経路で電流が流
れる。

【００１６】次に、スイッチング素子Ｑがオンで、｜Ｖ
ｉｎ｜＜Ｖc₁＋Ｖｚ＝Ｖ_ECのときには、図２（ｂ）に示
すモード２となり、平滑コンデンサＥＣ、スイッチング
素子Ｑ、インダクタＬＭ、負荷回路Ｚの経路で電流が流
れる。また、Ｖc₁＋Ｖｚ＝Ｖ _ECであるので、ダイオード
Ｄ１が導通し、キャパシタＣ１、ダイオードＤ１、スイ
ッチング素子Ｑ、インダクタＬＭの経路にも電流が流れ
る。

【００１７】次に、スイッチング素子Ｑがオフで、｜Ｖ
ｉｎ｜＜Ｖc₁＋Ｖｚ＝Ｖ_ECのときには、図２（ｃ）に示
すモード３となり、インダクタＬＭ、キャパシタＣ１、
ダイオードＤ１、平滑コンデンサＥＣ、ダイオードＤ２
の経路で電流が流れると共に、インダクタＬＭ、負荷回
路Ｚ、ダイオードＤ２の経路にも電流が流れる。

【００１８】次に、スイッチング素子Ｑがオフで、｜Ｖ
ｉｎ｜＜Ｖc₁＋Ｖｚ＜Ｖ_ECのときには、図２（ｄ）に示
すモード４となり、インダクタＬＭ、負荷回路Ｚ、ダイ
オードＤ２の経路で電流が流れるが、Ｖc₁＋Ｖｚ＜Ｖ_EC
であるので、ダイオードＤ１は導通しない。

【００１９】次に、スイッチング素子Ｑがオフで、｜Ｖ
ｉｎ｜＝Ｖc₁＋Ｖｚ＜Ｖ_ECのときには、図２（ｅ）に示
すモード５となり、インダクタＬＭ、負荷回路Ｚ、ダイ
オードＤ２の経路で電流が流れると共に、交流電源Ｐ、
フィルタ回路Ｆ、全波整流器ＤＢ、キャパシタＣ１、負
荷回路Ｚの経路にも電流が流れる。

【００２０】このように、図１の回路では、キャパシタ
Ｃ１の電圧Ｖc₁と負荷電圧Ｖｚの和（Ｖc₁＋Ｖｚ）によ
ってモードが切り替わるようになっている。基本的な動
作は、平滑コンデンサＥＣを電源として、スイッチング
素子Ｑ、インダクタＬＭ、ダイオードＤ２で構成される
降圧チョッパー回路の動作であり、スイッチング素子Ｑ
がオンすると、平滑コンデンサＥＣのエネルギーがイン
ダクタＬＭを介して負荷回路Ｚに供給される（モード
１）。負荷電圧Ｖｚが上昇し、（Ｖc₁＋Ｖｚ）が平滑コ
ンデンサＥＣの電圧Ｖ_ECに到達すると、キャパシタＣ１
のエネルギーはインダクタＬＭに移される（モード
２）。次に、スイッチング素子Ｑがオフすると、インダ
クタＬＭに蓄積されたエネルギーが負荷回路Ｚに供給さ
れると共に、キャパシタＣ１のエネルギーと合わせて平
滑コンデンサＥＣに供給される（モード３）。負荷電圧
Ｖｚ又はキャパシタＣ１の電圧Ｖc₁が低下して、（Ｖc₁
＋Ｖｚ）が平滑コンデンサＥＣの電圧Ｖ_ECよりも小さく
なると、インダクタＬＭのエネルギーは負荷回路Ｚのみ
に放出される（モード４）。さらに、負荷電圧Ｖｚが低
下して、（Ｖc₁＋Ｖｚ）が｜Ｖｉｎ｜まで低下すると、
交流電源ＰからキャパシタＣ１と負荷回路Ｚに対してエ
ネルギーが供給される（モード５）。

【００２１】従来例で問題となったような、負荷インピ
ーダンスが低く、且つ大電流を出力しなければならない
ような場合、図１の回路では、負荷電圧Ｖｚが上昇しな
いため、Ｖc₁＋Ｖｚ＝Ｖ_ECに到達しない。この結果、モ
ード２及びモード３が生じなくなる。この期間は、モー
ド５の期間に交流電源ＰからキャパシタＣ１に蓄積した
エネルギーをインダクタＬＭ（モード２）や平滑コンデ
ンサＥＣ（モード３）に放出する期間であるが、この期
間が欠落するということは、キャパシタＣ１の電位が常
に維持されることを意味し、したがって、モード５の期
間に交流電源Ｐからエネルギーを取り込むことができな
い。このため、入力電力が過剰となることを防止でき、
平滑コンデンサＥＣの電圧Ｖ_ECが異常に上昇することを
防ぐことができる。

【００２２】

【実施例】図３の実施例は、図１の基本回路において、
負荷回路Ｚに供給される電力を極性反転させるために、
４個のスイッチング素子Ｑａ、Ｑｂ、Ｑｃ、Ｑｄで構成
されたフルブリッジ回路を付加したものである。スイッ
チング素子Ｑａ〜Ｑｄは、スイッチング素子ＱａとＱｄ
が第１組、スイッチング素子ＱｂとＱｃが第２組となっ
て、低周波で交互にオン・オフされる。その動作を図４
と図５に示す。まず、図４に示すように、スイッチング
素子Ｑが高周波でオン・オフされている間、スイッチン
グ素子ＱａとＱｄはオン、スイッチング素子ＱｂとＱｃ
はオフとなり、負荷回路Ｚに一方向の電力を供給する。
次に、図５に示すように、スイッチング素子Ｑが高周波
でオン・オフされている間、スイッチング素子ＱａとＱ
ｄはオフ、スイッチング素子ＱｂとＱｃはオンとなり、
負荷回路Ｚに逆方向の電力を供給する。これにより、負
荷回路Ｚに供給される電力は、低周波で極性が反転す
る。

【００２３】この回路においても、キャパシタＣ１の電
圧Ｖc₁と負荷電圧の和（Ｖc₁＋｜Ｖｚ｜）が、交流電源
Ｐの全波整流出力電圧｜Ｖｉｎ｜と平滑コンデンサＥＣ
の充電電圧Ｖ_ECの間で変化することによって、モードが
切り替わる。

【００２４】まず、スイッチング素子Ｑがオンで、｜Ｖ
ｉｎ｜＜Ｖc₁＋｜Ｖｚ｜＜Ｖ_ECのときには、図４（ａ）
に示すモード１となり、平滑コンデンサＥＣ、スイッチ
ング素子Ｑ、インダクタＬＭ、スイッチング素子Ｑａ、
負荷回路Ｚ、スイッチング素子Ｑｄの経路で電流が流れ
る。

【００２５】次に、スイッチング素子Ｑがオンで、｜Ｖ
ｉｎ｜＜Ｖc₁＋｜Ｖｚ｜＝Ｖ_ECのときには、図４（ｂ）
に示すモード２となり、平滑コンデンサＥＣ、スイッチ
ング素子Ｑ、インダクタＬＭ、スイッチング素子Ｑａ、
負荷回路Ｚ、スイッチング素子Ｑｄの経路で電流が流れ
る。また、Ｖc₁＋Ｖｚ＝Ｖ_ECであるので、ダイオードＤ
１が導通し、キャパシタＣ１、ダイオードＤ１、スイッ
チング素子Ｑ、インダクタＬＭの経路にも電流が流れ
る。

【００２６】次に、スイッチング素子Ｑがオフで、｜Ｖ
ｉｎ｜＜Ｖc₁＋｜Ｖｚ｜＝Ｖ_ECのときには、図４（ｃ）
に示すモード３となり、インダクタＬＭ、キャパシタＣ
１、ダイオードＤ１、平滑コンデンサＥＣ、ダイオード
Ｄ２の経路で電流が流れると共に、インダクタＬＭ、ス
イッチング素子Ｑａ、負荷回路Ｚ、スイッチング素子Ｑ
ｄ、ダイオードＤ２の経路にも電流が流れる。

【００２７】次に、スイッチング素子Ｑがオフで、｜Ｖ
ｉｎ｜＜Ｖc₁＋｜Ｖｚ｜＜Ｖ_ECのときには、図４（ｄ）
に示すモード４となり、インダクタＬＭ、スイッチング
素子Ｑａ、負荷回路Ｚ、スイッチング素子Ｑｄ、ダイオ
ードＤ２の経路で電流が流れるが、Ｖc₁＋Ｖｚ＜Ｖ_ECで
あるので、ダイオードＤ１は導通しない。

【００２８】次に、スイッチング素子Ｑがオフで、｜Ｖ
ｉｎ｜＝Ｖc₁＋｜Ｖｚ｜＜Ｖ_ECのときには、図４（ｅ）
に示すモード５となり、インダクタＬＭ、スイッチング
素子Ｑａ、負荷回路Ｚ、スイッチング素子Ｑｄ、ダイオ
ードＤ２の経路で電流が流れると共に、交流電源Ｐ、フ
ィルタ回路Ｆ、全波整流器ＤＢ、キャパシタＣ１、スイ
ッチング素子Ｑａ、負荷回路Ｚ、スイッチング素子Ｑｄ
の経路にも電流が流れる。

【００２９】負荷回路Ｚの出力の極性を逆にする場合に
は、図４（ａ）〜（ｄ）に代えて、図５（ａ）〜（ｄ）
の動作となる。まず、スイッチング素子Ｑがオンで、｜
Ｖｉｎ｜＜Ｖc₁＋｜Ｖｚ｜＜Ｖ_ECのときには、図５
（ａ）に示すモード１となり、平滑コンデンサＥＣ、ス
イッチング素子Ｑ、インダクタＬＭ、スイッチング素子
Ｑｃ、負荷回路Ｚ、スイッチング素子Ｑｂの経路で電流
が流れる。

【００３０】次に、スイッチング素子Ｑがオンで、｜Ｖ
ｉｎ｜＜Ｖc₁＋｜Ｖｚ｜＝Ｖ_ECのときには、図５（ｂ）
に示すモード２となり、平滑コンデンサＥＣ、スイッチ
ング素子Ｑ、インダクタＬＭ、スイッチング素子Ｑｃ、
負荷回路Ｚ、スイッチング素子Ｑｂの経路で電流が流れ
る。また、Ｖc₁＋Ｖｚ＝Ｖ_ECであるので、ダイオードＤ
１が導通し、キャパシタＣ１、ダイオードＤ１、スイッ
チング素子Ｑ、インダクタＬＭの経路にも電流が流れ
る。

【００３１】次に、スイッチング素子Ｑがオフで、｜Ｖ
ｉｎ｜＜Ｖc₁＋｜Ｖｚ｜＝Ｖ_ECのときには、図５（ｃ）
に示すモード３となり、インダクタＬＭ、キャパシタＣ
１、ダイオードＤ１、平滑コンデンサＥＣ、ダイオード
Ｄ２の経路で電流が流れると共に、インダクタＬＭ、ス
イッチング素子Ｑｃ、負荷回路Ｚ、スイッチング素子Ｑ
ｂ、ダイオードＤ２の経路にも電流が流れる。

【００３２】次に、スイッチング素子Ｑがオフで、｜Ｖ
ｉｎ｜＜Ｖc₁＋｜Ｖｚ｜＜Ｖ_ECのときには、図５（ｄ）
に示すモード４となり、インダクタＬＭ、スイッチング
素子Ｑｃ、負荷回路Ｚ、スイッチング素子Ｑｂ、ダイオ
ードＤ２の経路で電流が流れるが、Ｖc₁＋Ｖｚ＜Ｖ_ECで
あるので、ダイオードＤ１は導通しない。

【００３３】次に、スイッチング素子Ｑがオフで、｜Ｖ
ｉｎ｜＝Ｖc₁＋｜Ｖｚ｜＜Ｖ_ECのときには、図５（ｅ）
に示すモード５となり、インダクタＬＭ、スイッチング
素子Ｑｃ、負荷回路Ｚ、スイッチング素子Ｑｂ、ダイオ
ードＤ２の経路で電流が流れると共に、交流電源Ｐ、フ
ィルタ回路Ｆ、全波整流器ＤＢ、キャパシタＣ１、スイ
ッチング素子Ｑｃ、負荷回路Ｚ、スイッチング素子Ｑｂ
の経路にも電流が流れる。

【００３４】図６の実施例は、本発明を放電灯点灯装置
に適用した例であり、異なる点は、図３の回路におい
て、負荷回路ＺにインダクタＬｏと放電灯ＤＬの直列回
路を用いた点と、フルブリッジ回路の入力側と並列に小
容量キャパシタＣｏを接続した点である。回路の動作に
ついては図３の回路と同様であるが、インダクタＬｏと
キャパシタＣｏが実際の負荷である放電灯ＤＬに対して
ローパスフィルタを構成しており、キャパシタＣｏの両
端電位が上述の負荷電圧Ｖｚに相当してモードが切り替
わる点が異なる。

【００３５】

【発明の効果】本発明によれば、入力電流歪み改善用の
昇圧チョッパー回路と負荷電流限流用の降圧チョッパー
回路とでスイッチング素子とインダクタを兼用したの
で、従来よりもスイッチング素子の電流を増加させるこ
となく、インダクタの素子数を減少させることができ、
また、負荷回路が低インピーダンスのときに、部品に印
加される電圧が上昇することを防ぐことができるという
効果がある。

【図面の簡単な説明】

【図１】本発明の基本的な回路構成を示す回路図であ
る。

【図２】図１の回路の電流経路を説明するための回路図
である。

【図３】本発明の一実施例を示す回路図である。

【図４】図３の回路の電流経路を説明するための回路図
である。

【図５】図３の回路の別の電流経路を説明するための回
路図である。

【図６】本発明の他の実施例を示す回路図である。

【図７】従来例の回路構成を示す回路図である。

【図８】図７の回路の電流経路を説明するための回路図
である。

【図９】他の従来例の回路構成を示す回路図である。

【図１０】図９の回路の電流経路を説明するための回路
図である。

【図１１】さらに他の従来例の回路構成を示す回路図で
ある。

【図１２】図１１の回路の電流経路を説明するための回
路図である。

【符号の説明】

Ｐ交流電源ＤＢ全波整流器Ｑスイッチング素子ＬＭインダクタＥＣ平滑コンデンサＺ負荷回路Ｆフィルタ回路Ｃ１キャパシタＤ１ダイオードＤ２ダイオード

Claims

【特許請求の範囲】

【請求項１】全波整流器の直流出力端子間に第１の
ダイオードを介して平滑コンデンサを接続し、平滑コン
デンサの第１のダイオードに接続された第１の電極をス
イッチング素子を介してインダクタの一端に接続し、イ
ンダクタの他端と平滑コンデンサの第２の電極との間に
負荷回路を接続し、インダクタの前記一端と平滑コンデ
ンサの第２の電極の間に第２のダイオードを接続し、第
１のダイオードと全波整流器の直流出力端子の接続点と
インダクタの前記他端の間にキャパシタを接続し、全波
整流器の交流入力端子をフィルタ回路を介して交流電源
に接続して成り、第１のダイオードは全波整流器の直流
出力端子と同方向に接続され、第２のダイオードはスイ
ッチング素子のオフ時にインダクタから第２のダイオー
ドを介して負荷回路に電流が流れ得る極性に接続されて
いることを特徴とする電源装置。
【請求項２】前記負荷回路は誘導性負荷であること
を特徴とする請求項１記載の電源装置。
【請求項３】前記誘導性負荷と並列に小容量キャパ
シタを接続したことを特徴とする請求項２記載の電源装
置。
【請求項４】前記誘導性負荷にダイオードを逆並列
に接続したことを特徴とする請求項３記載の電源装置。
【請求項５】前記誘導性負荷がインダクタと放電灯
の直列回路であることを特徴とする請求項２乃至４のい
ずれかに記載の電源装置。
【請求項６】前記負荷回路には、２個のスイッチン
グ素子を直列に接続した回路を２組並列に接続して成る
フルブリッジ回路が付加され、第１組のスイッチング素
子の接続点と第２組のスイッチング素子の接続点の間に
前記負荷回路を接続され、前記フルブリッジ回路を構成
するスイッチング素子は、前記負荷回路に供給される電
力の極性を交互に反転するように、低周波でスイッチン
グされることを特徴とする請求項１乃至５のいずれかに
記載の電源装置。
【請求項７】全波整流器の直流出力端子間に第１の
ダイオードを介して平滑コンデンサを接続し、平滑コン
デンサの第１のダイオードに接続された第１の電極をス
イッチング素子を介してインダクタの一端に接続し、イ
ンダクタの他端と平滑コンデンサの第２の電極との間に
負荷回路を接続し、インダクタの前記一端と平滑コンデ
ンサの第２の電極の間に第２のダイオードを接続し、第
１のダイオードと全波整流器の直流出力端子の接続点と
インダクタの前記他端の間にキャパシタを接続し、全波
整流器の交流入力端子をフィルタ回路を介して交流電源
に接続して成り、第１のダイオードは全波整流器の直流
出力端子と同方向に接続され、第２のダイオードはスイ
ッチング素子のオフ時にインダクタから第２のダイオー
ドを介して負荷回路に電流が流れ得る極性に接続されて
おり、交流電源の電源周波数に比べて高い周波数でスイ
ッチング素子をオン・オフする制御手段を有し、前記負
荷回路は、２個のスイッチング素子を直列に接続した回
路を２組並列に接続して成るフルブリッジ回路を付加さ
れ、このフルブリッジ回路を構成する第１組のスイッチ
ング素子の接続点と第２組のスイッチング素子の接続点
の間に前記負荷回路を接続され、この負荷回路に供給さ
れる電力の極性を交互に反転するように、前記フルブリ
ッジ回路を構成するスイッチング素子を低周波でスイッ
チングする制御手段を有することを特徴とする電源装
置。