JPH10143261A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JPH10143261A JPH10143261A JP29649596A JP29649596A JPH10143261A JP H10143261 A JPH10143261 A JP H10143261A JP 29649596 A JP29649596 A JP 29649596A JP 29649596 A JP29649596 A JP 29649596A JP H10143261 A JPH10143261 A JP H10143261A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching
- terminal
- switching means
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 5
- 238000009499 grossing Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000571 coke Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Landscapes
- Rectifiers (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【課題】 スイッチング電源装置に関し、少ない部品点
数で、スイッチングノイズの発生がなく高効率化するこ
と。 【解決手段】 ブリッジ整流回路１０は交流電圧を整流
して端子ａ，ｂ間に所定周期の整流電圧Ｖａｂを出力す
る。ａ，ｂ間には、抵抗Ｒ1 とトランジスタＱ2とコン
デンサＣ2 の直列回路が接続される。トランジスタＱ1
は、エミッタを端子ｂとＣ2 に接続され、ベースにＶａ
ｂに応じた電圧を印加されてスイッチングすることでＱ
2 を制御し、オンのときにはＶBEを第１の所定レベルと
される。ツェナーダイオードＤ7 は、Ｑ2 のソースとＣ
2 の共通接続点とＱ1 のベース間に接続され、Ｑ2 がオ
ンしてＶａｂに基づく電流ＩがＣ2 に流れることでこの
共通接続点に発生する出力電圧Ｖｏとは第２の所定レベ
ルＶｚ異なる電圧をＱ1 のベースに供給してスイッチン
グを制御し、出力電圧Ｖｏをフィードバック制御する。
数で、スイッチングノイズの発生がなく高効率化するこ
と。 【解決手段】 ブリッジ整流回路１０は交流電圧を整流
して端子ａ，ｂ間に所定周期の整流電圧Ｖａｂを出力す
る。ａ，ｂ間には、抵抗Ｒ1 とトランジスタＱ2とコン
デンサＣ2 の直列回路が接続される。トランジスタＱ1
は、エミッタを端子ｂとＣ2 に接続され、ベースにＶａ
ｂに応じた電圧を印加されてスイッチングすることでＱ
2 を制御し、オンのときにはＶBEを第１の所定レベルと
される。ツェナーダイオードＤ7 は、Ｑ2 のソースとＣ
2 の共通接続点とＱ1 のベース間に接続され、Ｑ2 がオ
ンしてＶａｂに基づく電流ＩがＣ2 に流れることでこの
共通接続点に発生する出力電圧Ｖｏとは第２の所定レベ
ルＶｚ異なる電圧をＱ1 のベースに供給してスイッチン
グを制御し、出力電圧Ｖｏをフィードバック制御する。
Description
【０００１】
【発明の属する技術分野】本発明はスイッチング電源装
置に関し、特に、ＡＣ−ＤＣコンバータ等のスイッチン
グ電源のプライマリコントロール回路の電源（サブ電
源）として好適なスイッチング電源装置に関する。
置に関し、特に、ＡＣ−ＤＣコンバータ等のスイッチン
グ電源のプライマリコントロール回路の電源（サブ電
源）として好適なスイッチング電源装置に関する。
【０００２】
【従来の技術】従来、この種のサブ電源の一例として、
構成が簡単なことからリアクタンス（コンデンサ）とシ
ャントレギュレータを用いた図４に示す電源装置が知ら
れている。
構成が簡単なことからリアクタンス（コンデンサ）とシ
ャントレギュレータを用いた図４に示す電源装置が知ら
れている。
【０００３】図４の電源装置は、商用電源（８５〜２５
０Ｖ，５０／６０Ｈｚ）を入力として所望の直流出力を
生成し、メインスイッチング電源の一次側のスイッチン
グ制御用プライマリコントロール回路に供給するもので
ある。Ｃｘは電圧降下用のインピーダンス（リアクタン
ス）素子、Ｒは電源投入時の過電流防止用抵抗素子、１
０はブリッジ整流回路である。ブリッジ整流回路１０の
出力には、トランジスタＱと保護用ダイオードＺＤと平
滑コンデンサＣｏからなるシャントレギュレータが接続
される。
０Ｖ，５０／６０Ｈｚ）を入力として所望の直流出力を
生成し、メインスイッチング電源の一次側のスイッチン
グ制御用プライマリコントロール回路に供給するもので
ある。Ｃｘは電圧降下用のインピーダンス（リアクタン
ス）素子、Ｒは電源投入時の過電流防止用抵抗素子、１
０はブリッジ整流回路である。ブリッジ整流回路１０の
出力には、トランジスタＱと保護用ダイオードＺＤと平
滑コンデンサＣｏからなるシャントレギュレータが接続
される。
【０００４】図４の各素子の定数としては、Ｃｘには
４．７μＦ，６３０Ｖのものを，Ｒには２０〜５０Ω，
１０Ｗ程度のものを用いて、たとえば１２Ｖ，０．１Ａ
程度の直流出力をシャントレギュレータの出力に得てい
た。
４．７μＦ，６３０Ｖのものを，Ｒには２０〜５０Ω，
１０Ｗ程度のものを用いて、たとえば１２Ｖ，０．１Ａ
程度の直流出力をシャントレギュレータの出力に得てい
た。
【０００５】また、サブ電源の他の例として、自励式Ｒ
ＣＣ（Ｒｉｎｇｉｎｇ ＣｏｋｅＣｏｎｖｅｒｔｅｒ）
コンバータや他励式降圧チョッパコンバータ等のスイッ
チングレギュレータも知られている。これらのスイッチ
ングレギュレータは降圧用のトランスまたはチョークコ
イル、およびスイッチングトランジスタを有し、数１０
ｋＨｚ〜数１００ｋＨｚでスイッチングを行って所望の
直流出力を生成する。
ＣＣ（Ｒｉｎｇｉｎｇ ＣｏｋｅＣｏｎｖｅｒｔｅｒ）
コンバータや他励式降圧チョッパコンバータ等のスイッ
チングレギュレータも知られている。これらのスイッチ
ングレギュレータは降圧用のトランスまたはチョークコ
イル、およびスイッチングトランジスタを有し、数１０
ｋＨｚ〜数１００ｋＨｚでスイッチングを行って所望の
直流出力を生成する。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来のサブ電源のうち、リアクタンスとシャントレギュレ
ータを用いた前者のものには、以下のような課題があ
る。まず、ＣｘとＲに前述したような定数値のものを必
要とするとともに、入力電圧と周波数の最大値（２５０
Ｖ，６０Ｈｚ）に対してシャントレギュレータの安定化
用トランジスタＱの最大損失が約４ＷとなるのでＱには
放熱のためのヒートシンクが必要になるために、低コス
ト化・小型化・軽量化が困難である。また、Ｑの電源投
入時のＩｃｍａｘが１０Ａを超えないようにするにはＲ
を３５Ω以上にしなければならないため、定常時のＲに
よる損失が約５Ｗとなり、他の損失と合わせて１０Ｗ近
い損失を生じ、１０パーセント強の低効率のものにな
る。
来のサブ電源のうち、リアクタンスとシャントレギュレ
ータを用いた前者のものには、以下のような課題があ
る。まず、ＣｘとＲに前述したような定数値のものを必
要とするとともに、入力電圧と周波数の最大値（２５０
Ｖ，６０Ｈｚ）に対してシャントレギュレータの安定化
用トランジスタＱの最大損失が約４ＷとなるのでＱには
放熱のためのヒートシンクが必要になるために、低コス
ト化・小型化・軽量化が困難である。また、Ｑの電源投
入時のＩｃｍａｘが１０Ａを超えないようにするにはＲ
を３５Ω以上にしなければならないため、定常時のＲに
よる損失が約５Ｗとなり、他の損失と合わせて１０Ｗ近
い損失を生じ、１０パーセント強の低効率のものにな
る。
【０００７】また、後者のスイッチングレギュレータで
はトランスやチョークコイルが必要であり、また、スイ
ッチング制御用の制御回路にも数多くの部品点数が必要
なため、回路設計と動作検証が煩雑であるとともに低コ
スト化・小型化・軽量化が困難である。さらに、スイッ
チング周波数が高いためにスイッチングノイズが発生し
易く、このノイズ対策のため、並びに動作を安定にする
ためにはノウハウが必要であり、このために多くの時間
と労力、および費用を費やさなければならなかった。
はトランスやチョークコイルが必要であり、また、スイ
ッチング制御用の制御回路にも数多くの部品点数が必要
なため、回路設計と動作検証が煩雑であるとともに低コ
スト化・小型化・軽量化が困難である。さらに、スイッ
チング周波数が高いためにスイッチングノイズが発生し
易く、このノイズ対策のため、並びに動作を安定にする
ためにはノウハウが必要であり、このために多くの時間
と労力、および費用を費やさなければならなかった。
【０００８】そこで本発明は上記の点に鑑みて成された
ものであって、その目的は、スイッチングノイズの発生
が少なく高効率のスイッチング電源装置を少ない部品点
数で提供することにある。
ものであって、その目的は、スイッチングノイズの発生
が少なく高効率のスイッチング電源装置を少ない部品点
数で提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載の本発明の装置では、交流電圧を整
流して第１の端子と第２の端子の間に所定周期の整流電
圧を出力する整流手段と、前記第１の端子と前記第２の
端子の間に接続され、第１のスイッチング手段と出力負
荷とを含む直列回路と、一端を前記第１の端子と前記出
力負荷とに接続され、前記整流電圧に応じた電圧を制御
入力端子に印加されてスイッチングすることで前記第１
のスイッチング手段を制御し、オンのときには前記一端
と前記制御入力端子の間を第１の所定レベルとされる第
２のスイッチング手段と、一端を前記第１のスイッチン
グ手段と前記出力負荷の共通接続点に接続され、前記第
１のスイッチング手段がオンして前記整流電圧に基づく
電流が前記出力負荷に流れることで前記共通接続点に発
生する出力電圧とは第２の所定レベル異なる電圧を、前
記第２のスイッチング手段の制御入力端子に供給して前
記第２のスイッチング手段のスイッチングをフィードバ
ック制御する制御手段とを備えた構成とした。
に、請求項１に記載の本発明の装置では、交流電圧を整
流して第１の端子と第２の端子の間に所定周期の整流電
圧を出力する整流手段と、前記第１の端子と前記第２の
端子の間に接続され、第１のスイッチング手段と出力負
荷とを含む直列回路と、一端を前記第１の端子と前記出
力負荷とに接続され、前記整流電圧に応じた電圧を制御
入力端子に印加されてスイッチングすることで前記第１
のスイッチング手段を制御し、オンのときには前記一端
と前記制御入力端子の間を第１の所定レベルとされる第
２のスイッチング手段と、一端を前記第１のスイッチン
グ手段と前記出力負荷の共通接続点に接続され、前記第
１のスイッチング手段がオンして前記整流電圧に基づく
電流が前記出力負荷に流れることで前記共通接続点に発
生する出力電圧とは第２の所定レベル異なる電圧を、前
記第２のスイッチング手段の制御入力端子に供給して前
記第２のスイッチング手段のスイッチングをフィードバ
ック制御する制御手段とを備えた構成とした。
【００１０】ここで、前記出力負荷は容量性負荷であ
り、前記第２の端子と前記第１のスイッチング手段の間
に接続された電流制限用の定インピーダンス素子と、前
記第１の端子と前記第２の端子の間に接続され、前記整
流電圧に基づく電流を分流する分流手段とをさらに備え
ることもできる。
り、前記第２の端子と前記第１のスイッチング手段の間
に接続された電流制限用の定インピーダンス素子と、前
記第１の端子と前記第２の端子の間に接続され、前記整
流電圧に基づく電流を分流する分流手段とをさらに備え
ることもできる。
【００１１】ここで、前記分流手段は、前記第２のスイ
ッチング手段の制御入力端子と前記第２の端子の間に接
続される定電圧素子および他の定インピーダンス素子か
らなる他の直列回路を含み、前記第１のスイッチング手
段と前記出力負荷と前記定インピーダンス素子とからな
る前記直列回路に流れる電流を制限することもできる。
ッチング手段の制御入力端子と前記第２の端子の間に接
続される定電圧素子および他の定インピーダンス素子か
らなる他の直列回路を含み、前記第１のスイッチング手
段と前記出力負荷と前記定インピーダンス素子とからな
る前記直列回路に流れる電流を制限することもできる。
【００１２】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を詳細に説明する。
の実施の形態を詳細に説明する。
【００１３】図１は本発明を適用したスイッチング電源
装置の一実施の形態を示す回路図、図２は図１中各部の
定常状態の波形を示す波形図である。
装置の一実施の形態を示す回路図、図２は図１中各部の
定常状態の波形を示す波形図である。
【００１４】図１のスイッチング電源装置は、出力のア
イソレーションが不要なメイン電源一次側回路用の出力
電力数Ｗのサブ電源として好適に設計されている。１０
は周知のブリッジ整流回路であり、入力に供給される商
用電源（８５〜２５０Ｖ，５０／６０Ｈｚ）からの交流
電圧を整流して図２（Ａ）に示す所定周期の全波整流電
圧Ｖａｂを端子ａ，ｂ間に出力する。なお、ブリッジ整
流回路１０のコモン側のダイオードＤ2 ，Ｄ4 は、メイ
ン電源一次側回路のブリッジ整流回路のコモン側のダイ
オードと共通に使用することができ、これにより、メイ
ン電源一次側のコモンとサブ電源二次側のコモンを共通
化できる。
イソレーションが不要なメイン電源一次側回路用の出力
電力数Ｗのサブ電源として好適に設計されている。１０
は周知のブリッジ整流回路であり、入力に供給される商
用電源（８５〜２５０Ｖ，５０／６０Ｈｚ）からの交流
電圧を整流して図２（Ａ）に示す所定周期の全波整流電
圧Ｖａｂを端子ａ，ｂ間に出力する。なお、ブリッジ整
流回路１０のコモン側のダイオードＤ2 ，Ｄ4 は、メイ
ン電源一次側回路のブリッジ整流回路のコモン側のダイ
オードと共通に使用することができ、これにより、メイ
ン電源一次側のコモンとサブ電源二次側のコモンを共通
化できる。
【００１５】端子ａ，ｂ以降、出力端子１までの各素子
のうち、Ｑ2 は整流電圧Ｖａｂを出力端子１にスイッチ
ング出力するためのＮチャネル型パワーＭＯＳＦＥＴ
（以下、トランジスタＱ2 と記す）、Ｑ1 はトランジス
タＱ2 のゲート電圧を制御してスイッチング制御するた
めのＮＰＮ型バイポーラトランジスタである。トランジ
スタＱ2 のドレインには電流制限用の抵抗Ｒ1 （定イン
ピーダンス素子）が、ソースには出力負荷となる平滑用
のコンデンサＣ2 が接続されており、これらの素子から
なる第１の直列回路は端子ａ，ｂ間に接続される。
のうち、Ｑ2 は整流電圧Ｖａｂを出力端子１にスイッチ
ング出力するためのＮチャネル型パワーＭＯＳＦＥＴ
（以下、トランジスタＱ2 と記す）、Ｑ1 はトランジス
タＱ2 のゲート電圧を制御してスイッチング制御するた
めのＮＰＮ型バイポーラトランジスタである。トランジ
スタＱ2 のドレインには電流制限用の抵抗Ｒ1 （定イン
ピーダンス素子）が、ソースには出力負荷となる平滑用
のコンデンサＣ2 が接続されており、これらの素子から
なる第１の直列回路は端子ａ，ｂ間に接続される。
【００１６】また、トランジスタＱ2 のゲートと端子ｂ
の間には、ゲート保護用のダイオードＤ8 が接続されて
いる。さらに、端子ａ，ｂ間に接続された逆流防止ダイ
オードＤ5 と平滑用コンデンサＣ1 とにより直流電圧が
生成され、この電圧はゲートバイアス抵抗Ｒ2 を介して
トランジスタＱ2 のゲートに付与される。トランジスタ
Ｑ2 のゲートにはトランジスタＱ1 のコレクタが接続さ
れており、トランジスタＱ1 のスイッチング動作により
トランジスタＱ2 のオン／オフを制御する。
の間には、ゲート保護用のダイオードＤ8 が接続されて
いる。さらに、端子ａ，ｂ間に接続された逆流防止ダイ
オードＤ5 と平滑用コンデンサＣ1 とにより直流電圧が
生成され、この電圧はゲートバイアス抵抗Ｒ2 を介して
トランジスタＱ2 のゲートに付与される。トランジスタ
Ｑ2 のゲートにはトランジスタＱ1 のコレクタが接続さ
れており、トランジスタＱ1 のスイッチング動作により
トランジスタＱ2 のオン／オフを制御する。
【００１７】ところで、Ｑ1 のエミッタは端子ｂに接続
され、制御入力端子であるそのベースは、Ｑ1 のレベル
シフト用ダイオードＤ6 （定電圧素子）とバイアス抵抗
Ｒ3，Ｒ4 （定インピーダンス素子）からなる第２の直
列回路の、ダイオードＤ6 と抵抗Ｒ3 との共通接続点に
接続されている。ブリッジ整流回路１０による整流電圧
Ｖａｂに基づく電流は、前記第１の直列回路とこの第２
の直列回路に分流される。そして、第２の直列回路によ
りトランジスタＱ1 のベースを分圧して所定の電位とす
ることで、トランジスタＱ1 をオンさせる。
され、制御入力端子であるそのベースは、Ｑ1 のレベル
シフト用ダイオードＤ6 （定電圧素子）とバイアス抵抗
Ｒ3，Ｒ4 （定インピーダンス素子）からなる第２の直
列回路の、ダイオードＤ6 と抵抗Ｒ3 との共通接続点に
接続されている。ブリッジ整流回路１０による整流電圧
Ｖａｂに基づく電流は、前記第１の直列回路とこの第２
の直列回路に分流される。そして、第２の直列回路によ
りトランジスタＱ1 のベースを分圧して所定の電位とす
ることで、トランジスタＱ1 をオンさせる。
【００１８】また、Ｑ1 のベースと別の（トランジスタ
Ｑ2 のソースとコンデンサＣ2 との）共通接続点、すな
わち出力端子１との間には定電圧素子であるツェナーダ
イオードＤ7 が接続されている。したがって、出力端子
１と端子ｂ間に、Ｑ1 のベース・エミッタ接合とツェナ
ーダイオードＤ7 が直列接続されている。このため、出
力端子１の出力電圧Ｖｏは、両トランジスタのスイッチ
ング動作に応じてＤ7の所定レベルのツェナー電圧Ｖｚ
とＱ1 のベース・エミッタ順方向降下電圧ＶBE（約０．
６Ｖの所定レベル）との和の電圧を基準電圧としてフィ
ードバック制御される。
Ｑ2 のソースとコンデンサＣ2 との）共通接続点、すな
わち出力端子１との間には定電圧素子であるツェナーダ
イオードＤ7 が接続されている。したがって、出力端子
１と端子ｂ間に、Ｑ1 のベース・エミッタ接合とツェナ
ーダイオードＤ7 が直列接続されている。このため、出
力端子１の出力電圧Ｖｏは、両トランジスタのスイッチ
ング動作に応じてＤ7の所定レベルのツェナー電圧Ｖｚ
とＱ1 のベース・エミッタ順方向降下電圧ＶBE（約０．
６Ｖの所定レベル）との和の電圧を基準電圧としてフィ
ードバック制御される。
【００１９】ここで、トランジスタＱ1 の定常状態での
スイッチング動作について図２を参照して説明する。
スイッチング動作について図２を参照して説明する。
【００２０】商用周波数の１／２周期に相当する所定周
期Ｔ1 （＝Ｔ2 ）で、端子ａ，ｂ間に整流電圧Ｖａｂが
得られているとする。周期Ｔ1 で示す商用周波数の前半
のサイクルにおいて、このＶａｂが、Ｖｓｗ＝ＶD6＋
（（Ｒ3 ＋Ｒ4 ）／Ｒ4 ）ＶBE未満に低下すると、トラ
ンジスタＱ1 のベース電位がＶBE未満となりオフとな
る。トランジスタＱ1 がオフのときはトランジスタＱ2
のゲートにバイアス電圧が印加されてＱ2 がオンし（時
刻ｔ1 ）、抵抗Ｒ1 ，ドレイン、ソースを介してコンデ
ンサＣ2 に電流Ｉが流れる。
期Ｔ1 （＝Ｔ2 ）で、端子ａ，ｂ間に整流電圧Ｖａｂが
得られているとする。周期Ｔ1 で示す商用周波数の前半
のサイクルにおいて、このＶａｂが、Ｖｓｗ＝ＶD6＋
（（Ｒ3 ＋Ｒ4 ）／Ｒ4 ）ＶBE未満に低下すると、トラ
ンジスタＱ1 のベース電位がＶBE未満となりオフとな
る。トランジスタＱ1 がオフのときはトランジスタＱ2
のゲートにバイアス電圧が印加されてＱ2 がオンし（時
刻ｔ1 ）、抵抗Ｒ1 ，ドレイン、ソースを介してコンデ
ンサＣ2 に電流Ｉが流れる。
【００２１】図２（Ｅ）は抵抗Ｒ1 の両端電位ＶR1を示
しており、電流Ｉとほぼ同様の波形となる。ｔ1 後の最
初のピークＰ1 で示される電流でコンデンサＣ2 が所定
レベルまで充電されると、出力電圧Ｖｏ（図２（Ｄ））
は一時的に一定レベルになる。さらに、次のピークＰ2
で示される電流による充電によりコンデンサＣ2 の両端
電位がＶｚとＶBEの和の電圧に達するとトランジスタＱ
1 がオンする（時刻ｔ2 ）。これにより、トランジスタ
Ｑ2 のゲートが端子ｂのコモン電位とされるので、トラ
ンジスタＱ2 がオフする。
しており、電流Ｉとほぼ同様の波形となる。ｔ1 後の最
初のピークＰ1 で示される電流でコンデンサＣ2 が所定
レベルまで充電されると、出力電圧Ｖｏ（図２（Ｄ））
は一時的に一定レベルになる。さらに、次のピークＰ2
で示される電流による充電によりコンデンサＣ2 の両端
電位がＶｚとＶBEの和の電圧に達するとトランジスタＱ
1 がオンする（時刻ｔ2 ）。これにより、トランジスタ
Ｑ2 のゲートが端子ｂのコモン電位とされるので、トラ
ンジスタＱ2 がオフする。
【００２２】このように定常状態では、容量性負荷Ｃ2
による放電により入力電圧（交流）波形のゼロクロス付
近の前後のある期間（ｔ1 −ｔ2 間の数ｍｓｅｃ）、図
２のようにトランジスタＱ2 がオンして抵抗Ｒ1 に流れ
る電流のピーク値を抑えることができ、抵抗Ｒ1 は電力
容量の小さな小型のもの（低ワッテージ仕様）で済む。
実際の回路動作においては、軽負荷時などでは、Ｐ1 の
電流がゼロとなるまでにＶ0 ＝Ｖ8 ＋ＶBEに達すれば周
期Ｔ2 で示す商用周波数の後半のサイクル（図２（Ｅ）
のＰ2 ）においてＱ2 がオンしない場合もある。したが
って、本願のスイッチング電源装置で発生するスイッチ
ングノイズの基本周波数は商用周波数の２倍または４倍
となり、最高でも４８０Ｈｚに過ぎず、放射等が起き難
いのでノイズ対策も余り必要ない。
による放電により入力電圧（交流）波形のゼロクロス付
近の前後のある期間（ｔ1 −ｔ2 間の数ｍｓｅｃ）、図
２のようにトランジスタＱ2 がオンして抵抗Ｒ1 に流れ
る電流のピーク値を抑えることができ、抵抗Ｒ1 は電力
容量の小さな小型のもの（低ワッテージ仕様）で済む。
実際の回路動作においては、軽負荷時などでは、Ｐ1 の
電流がゼロとなるまでにＶ0 ＝Ｖ8 ＋ＶBEに達すれば周
期Ｔ2 で示す商用周波数の後半のサイクル（図２（Ｅ）
のＰ2 ）においてＱ2 がオンしない場合もある。したが
って、本願のスイッチング電源装置で発生するスイッチ
ングノイズの基本周波数は商用周波数の２倍または４倍
となり、最高でも４８０Ｈｚに過ぎず、放射等が起き難
いのでノイズ対策も余り必要ない。
【００２３】このようにしてトランジスタＱ2 ，Ｑ1 が
スイッチングすることで、容量性負荷であるコンデンサ
Ｃ2 の両端に出力電圧Ｖｏが得られる。この出力電圧Ｖ
ｏの値は、それぞれ所定レベルのツェナー電圧Ｖｚとト
ランジスタＱ1 のベース・エミッタ順方向降下電圧ＶBE
の和により安定に設定することができ、本出願人はツェ
ナー電圧１０ＶのダイオードＤ7 を用いて、１１Ｖ，１
００ｍＡの直流出力を得ることができた。また、Ｃ2 の
容量を１５００μＦとすると、出力電圧Ｖｏのリップル
分はおよそ０．７Ｖであった。
スイッチングすることで、容量性負荷であるコンデンサ
Ｃ2 の両端に出力電圧Ｖｏが得られる。この出力電圧Ｖ
ｏの値は、それぞれ所定レベルのツェナー電圧Ｖｚとト
ランジスタＱ1 のベース・エミッタ順方向降下電圧ＶBE
の和により安定に設定することができ、本出願人はツェ
ナー電圧１０ＶのダイオードＤ7 を用いて、１１Ｖ，１
００ｍＡの直流出力を得ることができた。また、Ｃ2 の
容量を１５００μＦとすると、出力電圧Ｖｏのリップル
分はおよそ０．７Ｖであった。
【００２４】また、図３に示すように、電源投入時に
は、前記第２の直列回路を設けない場合には前記第１の
直列回路に瞬間的に最大でＶａｂ（０ｔｏｐｅａｋ）／
Ｒ1 の電流が流れるが、第２の直列回路を設けて電流制
限動作することにより、最大でもＶｓｗ／Ｒ1 の電流し
か流れず、出力負荷に流れる突入電流を制限することが
できる。ここで、図３は、電源投入時の図２（Ｅ）の方
絡線に相当する。
は、前記第２の直列回路を設けない場合には前記第１の
直列回路に瞬間的に最大でＶａｂ（０ｔｏｐｅａｋ）／
Ｒ1 の電流が流れるが、第２の直列回路を設けて電流制
限動作することにより、最大でもＶｓｗ／Ｒ1 の電流し
か流れず、出力負荷に流れる突入電流を制限することが
できる。ここで、図３は、電源投入時の図２（Ｅ）の方
絡線に相当する。
【００２５】すなわち、入力電源の投入時（Ｃ2 の両端
電圧が０Ｖ）は第２の直列回路の分圧によりＱ1 のベー
ス電圧ＶBEが商用周波数の半サイクルの中でＯ．６Ｖに
達するまでＱ1 がオフ、Ｑ2 がオンしてＣ2 を充電する
が、Ｒ1 とＱ2 のオン抵抗により電流Ｉが制限されるた
め、入力周波数の数１０サイクルをかけてＣ2 を充電す
る。前述の説明のように、このＣ2 の電圧がＤ7 のツェ
ナー電圧とＱ1 のベース電圧ＶBEとの和の電圧に達する
と、第２の直列回路の分圧によらずにＱ1 がオン、Ｑ2
がオフしてＣ2 の充電が停止する。
電圧が０Ｖ）は第２の直列回路の分圧によりＱ1 のベー
ス電圧ＶBEが商用周波数の半サイクルの中でＯ．６Ｖに
達するまでＱ1 がオフ、Ｑ2 がオンしてＣ2 を充電する
が、Ｒ1 とＱ2 のオン抵抗により電流Ｉが制限されるた
め、入力周波数の数１０サイクルをかけてＣ2 を充電す
る。前述の説明のように、このＣ2 の電圧がＤ7 のツェ
ナー電圧とＱ1 のベース電圧ＶBEとの和の電圧に達する
と、第２の直列回路の分圧によらずにＱ1 がオン、Ｑ2
がオフしてＣ2 の充電が停止する。
【００２６】このように本実施の形態によれば、トラン
ス、チョークコイル等を用いることのない少ない部品点
数の簡単な構成でスペースファクタを高め、ローコスト
化を図るとともに、スイッチングノイズの発生による悪
影響のないスイッチング電源装置を実現することができ
電力損失を抑えて高効率化することが可能であるから、
使用部品も小型、低ワッテージ仕様のもので良い。
ス、チョークコイル等を用いることのない少ない部品点
数の簡単な構成でスペースファクタを高め、ローコスト
化を図るとともに、スイッチングノイズの発生による悪
影響のないスイッチング電源装置を実現することができ
電力損失を抑えて高効率化することが可能であるから、
使用部品も小型、低ワッテージ仕様のもので良い。
【００２７】なお、抵抗Ｒ1 としてヒューズ抵抗を用い
て短絡事故を防止するようにしても良い。また、Ｄ7 と
Ｑ1 の特性を適宜選択することにより、温度変化による
ツェナー電圧とＶBEの変化を相殺して出力電圧Ｖｏを温
度変化に対し安定化することも可能である。さらに、抵
抗Ｒ4 を省略（オープンとする）しても、Ｄ8 の代わり
に抵抗を使用しても本願発明装置の動作を妨げるもので
はなく、種々の改変が考えられる。
て短絡事故を防止するようにしても良い。また、Ｄ7 と
Ｑ1 の特性を適宜選択することにより、温度変化による
ツェナー電圧とＶBEの変化を相殺して出力電圧Ｖｏを温
度変化に対し安定化することも可能である。さらに、抵
抗Ｒ4 を省略（オープンとする）しても、Ｄ8 の代わり
に抵抗を使用しても本願発明装置の動作を妨げるもので
はなく、種々の改変が考えられる。
【００２８】たとえば、上記実施の形態ではトランジス
タＱ2 ，Ｑ1 の制御入力端子であるゲート、ベースがそ
れぞれＰ型半導体で形成されるＮチャネル型ＭＯＳＦＥ
Ｔ、ＮＰＮ型バイポーラトランジスタを用いてプラスの
直流出力を生成したが、Ｐチャネル型ＭＯＳＦＥＴ、Ｐ
ＮＰ型バイポーラトランジスタを用いてマイナスの直流
出力を生成するようにすることも考えられる。この場
合、ブリッジ整流回路はマイナスの全波整流電圧を出力
するように構成することは勿論である。その他、種々の
改変が考えられる。
タＱ2 ，Ｑ1 の制御入力端子であるゲート、ベースがそ
れぞれＰ型半導体で形成されるＮチャネル型ＭＯＳＦＥ
Ｔ、ＮＰＮ型バイポーラトランジスタを用いてプラスの
直流出力を生成したが、Ｐチャネル型ＭＯＳＦＥＴ、Ｐ
ＮＰ型バイポーラトランジスタを用いてマイナスの直流
出力を生成するようにすることも考えられる。この場
合、ブリッジ整流回路はマイナスの全波整流電圧を出力
するように構成することは勿論である。その他、種々の
改変が考えられる。
【００２９】
【発明の効果】以上説明してきたように本発明によれ
ば、トランス、チョークコイル等を用いることのない少
ない部品点数の簡単な構成で、スイッチングノイズの発
生による悪影響のないスイッチング電源装置を実現する
ことができ電力損失を抑えて高効率化することができ、
また、使用部品も小型、低ワッテージ仕様のもので良い
という効果が得られる。
ば、トランス、チョークコイル等を用いることのない少
ない部品点数の簡単な構成で、スイッチングノイズの発
生による悪影響のないスイッチング電源装置を実現する
ことができ電力損失を抑えて高効率化することができ、
また、使用部品も小型、低ワッテージ仕様のもので良い
という効果が得られる。
【図１】本発明を適用したスイッチング電源装置の一実
施の形態を示す回路図である。
施の形態を示す回路図である。
【図２】図１中各部の定常状態の波形を示す波形図であ
る。
る。
【図３】電源投入時の突入電流波形を示す波形図であ
る。
る。
【図４】従来のサブ電源に用いられる電源装置の一例を
示す回路図である。
示す回路図である。
１ 出力端子 １０ ブリッジ整流回路 ａ，ｂ 端子 Ｑ1 ，Ｑ2 トランジスタ Ｃ1 ，Ｃ2 コンデンサ Ｒ1 ，Ｒ2 ，Ｒ3 ，Ｒ4 抵抗 Ｄ1 ，Ｄ2 ，Ｄ3 ，Ｄ4 ，Ｄ5 ，Ｄ6 ，Ｄ7 ，Ｄ8 ダ
イオード
イオード
Claims (3)
- 【請求項１】 交流電圧を整流して第１の端子と第２の
端子の間に所定周期の整流電圧を出力する整流手段と、 前記第１の端子と前記第２の端子の間に接続され、第１
のスイッチング手段と出力負荷とを含む直列回路と、 一端を前記第１の端子と前記出力負荷とに接続され、前
記整流電圧に応じた電圧を制御入力端子に印加されてス
イッチングすることで前記第１のスイッチング手段を制
御し、オンのときには前記一端と前記制御入力端子の間
を第１の所定レベルとされる第２のスイッチング手段
と、 一端を前記第１のスイッチング手段と前記出力負荷の共
通接続点に接続され、前記第１のスイッチング手段がオ
ンして前記整流電圧に基づく電流が前記出力負荷に流れ
ることで前記共通接続点に発生する出力電圧とは第２の
所定レベル異なる電圧を、前記第２のスイッチング手段
の制御入力端子に供給して前記第２のスイッチング手段
のスイッチングをフィードバック制御する制御手段とを
備えたことを特徴とするスイッチング電源装置。 - 【請求項２】 前記出力負荷は容量性負荷であり、 前記第２の端子と前記第１のスイッチング手段の間に接
続された電流制限用の定インピーダンス素子と、 前記第１の端子と前記第２の端子の間に接続され、前記
整流電圧に基づく電流を分流する分流手段とをさらに備
えたことを特徴とする請求項１に記載のスイッチング電
源装置。 - 【請求項３】 前記分流手段は、前記第２のスイッチン
グ手段の制御入力端子と前記第２の端子の間に接続され
る定電圧素子および他の定インピーダンス素子からなる
他の直列回路を含み、 前記第１のスイッチング手段と前記出力負荷と前記定イ
ンピーダンス素子とからなる前記直列回路に流れる電流
を制限することを特徴とする請求項２に記載のスイッチ
ング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29649596A JP3436463B2 (ja) | 1996-11-08 | 1996-11-08 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29649596A JP3436463B2 (ja) | 1996-11-08 | 1996-11-08 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10143261A true JPH10143261A (ja) | 1998-05-29 |
| JP3436463B2 JP3436463B2 (ja) | 2003-08-11 |
Family
ID=17834298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29649596A Expired - Fee Related JP3436463B2 (ja) | 1996-11-08 | 1996-11-08 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3436463B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011034411A (ja) * | 2009-08-03 | 2011-02-17 | Saxa Inc | Ａｃ／ｄｃ電源装置 |
| JP2016525259A (ja) * | 2013-07-25 | 2016-08-22 | ボーンズ、インコーポレイテッド | 非絶縁型ａｃ−ｄｃ電源装置 |
-
1996
- 1996-11-08 JP JP29649596A patent/JP3436463B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011034411A (ja) * | 2009-08-03 | 2011-02-17 | Saxa Inc | Ａｃ／ｄｃ電源装置 |
| JP2016525259A (ja) * | 2013-07-25 | 2016-08-22 | ボーンズ、インコーポレイテッド | 非絶縁型ａｃ−ｄｃ電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3436463B2 (ja) | 2003-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6125046A (en) | Switching power supply having a high efficiency starting circuit | |
| JP2002330584A (ja) | 電気回路の消散型クランプを行うための方法および装置 | |
| US10897192B1 (en) | Scheme to reduce static power consumption in analog controller based power converters requiring an external high voltage startup circuit | |
| US20080265670A1 (en) | Converter for Providing Several Output Voltages | |
| EP0802615B1 (en) | Switching power source apparatus | |
| US6717826B2 (en) | Method to reduce bus voltage stress in a single-stage single switch power factor correction circuit | |
| JP3436463B2 (ja) | スイッチング電源装置 | |
| JP2004208379A (ja) | 多出力スイッチング電源装置 | |
| US6348784B1 (en) | Switching power supply | |
| JPH067743B2 (ja) | 電源装置 | |
| JP3027284B2 (ja) | スイッチング電源 | |
| JPH03872Y2 (ja) | ||
| JPH114578A (ja) | 電圧変換装置 | |
| US20250105746A1 (en) | Switching power supply device and power control semiconductor device | |
| JP2001092543A (ja) | 定電圧電源装置 | |
| KR970001897Y1 (ko) | 220v 전원 공급회로 | |
| JPH10323031A (ja) | 電源装置 | |
| JPH03143260A (ja) | 直流安定化電源装置 | |
| JP2547953Y2 (ja) | コンバータ | |
| JPH10174438A (ja) | 交流入力用電源装置 | |
| JP3235295B2 (ja) | 電源装置 | |
| JP2002315318A (ja) | スイッチング電源装置 | |
| JPH1118431A (ja) | スイッチング電源装置及び同装置のトライアック制御方法 | |
| JPH07143740A (ja) | 電源回路 | |
| JPS6223542B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080606 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140606 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |